DE102005061378A1 - VDMOS-Bauelement - Google Patents

VDMOS-Bauelement Download PDF

Info

Publication number
DE102005061378A1
DE102005061378A1 DE102005061378A DE102005061378A DE102005061378A1 DE 102005061378 A1 DE102005061378 A1 DE 102005061378A1 DE 102005061378 A DE102005061378 A DE 102005061378A DE 102005061378 A DE102005061378 A DE 102005061378A DE 102005061378 A1 DE102005061378 A1 DE 102005061378A1
Authority
DE
Germany
Prior art keywords
region
conductivity type
epitaxial layer
source region
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005061378A
Other languages
English (en)
Inventor
Sung-Pil Yongin Jang
Han-Gu Seongnam Kim
Chan-Hee Suwon Jeon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102005061378A1 publication Critical patent/DE102005061378A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/781—Inverted VDMOS transistors, i.e. Source-Down VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Abstract

Die Erfindung bezieht sich auf ein vertikales doppeltdiffundiertes Metall-Oxid-Halbleiter(VDMOS)-Bauelement mit einem Drainbereich (58) eines ersten Leitfähigkeitstyps, der auf einer epitaxialen Schicht (54) des ersten Leitfähigkeitstyps ausgebildet ist, und einer Mehrzahl von Doppeldiffusions-Sourceebereichen (65a, 65b), die von dem auf der epitaxialen Schicht ausgebildeten Drainbereich isoliert sind.
Erfindungsgemäß beinhaltet ein erster Sourcebereich (65a) nahe des Drainbereichs eine erste Diffusionsstruktur, bei der eine stark dotierte Diffusionsschicht (64a) eines zweiten Leitfähigkeitstyps in einem Körperbereich (60a) des zweiten Leitfähigkeitstyps ausgebildet ist, und wenigstens ein zweiter Sourcebereich (65b) beinhaltet eine davon verschiedene zweite Diffusionsstruktur, bei der eine stark dotierte Diffusionsschicht (62) des ersten Leitfähigkeitstyps und eine stark dotierte Diffusionsschicht (64b) des zweiten Leitfähigkeitstyps in einem Körperbereich (60b) des zweiten Leitfähigkeitstyps ausgebildet sind.
Verwendung in der DMOS-Bauelementtechnik.

Description

  • Die Erfindung bezieht sich auf ein vertikales, doppeltdiffundiertes Metall-Oxid-Halbleiter-Bauelement, auch kurz als vertikales DMOS-Bauelement oder VDMOS-Bauelement bezeichnet.
  • Doppeltdiffundierte Metall-Oxid-Halbleiter-Bauelemente, d.h. DMOS-Bauelemente, sind Bauelemente mit geringem Leistungsverbrauch und hoher Betriebsgeschwindigkeit. Die DMOS-Bauelemente werden in laterale doppeltdiffundierte Metall-Oxid-Halbleiter(LDMOS)-Bauelemente und vertikale doppeltdiffundierte Metall-Oxid-Halbleiter(VDMOS)-Bauelemente klassifiziert. Das VDMOS-Bauelement belegt eine kleinere Fläche im Vergleich zum LDMOS-Bauelement, ist jedoch nicht so beständig gegenüber elektrischer Überlastung (EOS) und elektrostatischer Entladung (ESD).
  • Bei einem DMOS-Bauelement mit einer Betriebsspannung, die höher als mehrere Volt ist, wird eine Durchbruchspannung durch Dotieren eines Sourcebereichs und eines Drainbereichs mit einer geringen Konzentration erhöht. Als Ergebnis einer geringen Dotierkonzentration der Source- und Drainbereiche tritt eine Stromüberhöhung auf, die durch ein Basis- Austreibphänomen induziert wird, was einen thermischen Zusammenbruch des Bauelements mit sich bringen kann. Speziell wird ein lateraler Bipolartransistor zuerst zwischen einem Drainbereich und einem Teil des Sourcebereichs betrieben, der in enger Nachbarschaft zum Drainbereich liegt. Demzufolge tritt bei einer niedrigeren Spannung ein stärkerer Rückschlag ("snapback") auf als bei einer normalen Spannung, was zu einem VDMOS führt, dessen Beständigkeit gegenüber ESD und EOS abgeschwächt ist.
  • 1 stellt eine Struktur und einen Zusammenbruchmechanismus eines herkömmlichen DMOS-Bauelements dar. Speziell zeigt 1 ein herkömmliches VDMOS-Bauelement mit einer epitaxialen Schicht 14 eines ersten Leitfähigkeitstyps, die auf einem Halbleitersubstrat 10 ausgebildet ist, und einer vergrabenen Diffusionsschicht 12, die an einer Grenze zwischen der epitaxialen Schicht 14 und dem Halbleitersubstrat 10 ausgebildet ist. Eine Bauelementisolationsschicht 16 ist auf der epitaxialen Schicht 14 ausgebildet, um einen Sourcebereich und einen Drainbereich lateral zu trennen, und ein Senkenbereich 19 des ersten Leiffähigkeitstyps ist in der epitaxialen Schicht 14 ausgebildet. Der Senkenbereich 19 des ersten Leitfähigkeitstyps erstreckt sich von dem Drainbereich 18 zu der vergrabenen Diffusionsschicht 12.
  • Das DMOS-Bauelement beinhaltet eine Mehrzahl von Sourcebereichen 25, die lateral isoliert sind. Jeder Sourcebereich 25 beinhaltet einen Body- bzw. Körperbereich 20 eines zweiten Leitfähigkeitstyps an einem oberen Teil der epitaxialen Schicht 14, eine stark dotierte Diffusionsschicht 22 des ersten Leitfähigkeitstyps, die in dem Körperbereich 20 ausgebildet ist, und eine stark dotierte Diffusionsschicht 24 des zweiten Leitfähigkeitstyps. Der obere Teil des Körperbereichs 20 zwischen der stark dotierten Diffusionsschicht 22 des ersten Leitfähigkeitstyps und der epitaxialen Schicht 14 ist als Kanal eines DMOS-Transistors vorgesehen.
  • Eine Gateelektrode 30 ist durch Zwischenfügen einer Gateisolationsschicht 26 auf der epitaxialen Schicht 14 gebildet. Die Gateelektrode 30 überlappt mit dem oberen Teil des Körperbereichs 20, der als Kanal eines DMOS-Transistors vorgesehen ist. Ein Drain-Kontaktstift 34 und ein Source-Kontaktstift 32 sind mit dem Drainbereich 18 beziehungsweise dem Sourcebereich 25 verbunden.
  • Im normalen Betrieb wird eine Spannung über einen niederohmigen Pfad, der den Drainbereich 18, den Senkenbereich 20 und die vergrabene Diffusionsschicht 12 beinhaltet, an die epitaxiale Schicht 14 in dem DMOS-Bauelement angelegt. Ein Kanal wird an dem oberen Teil des Körperbereichs 20 zwischen der ersten stark dotierten Diffusionsschicht 22 und der epitaxialen Schicht 14 gebildet. Da das DMOS-Bauelement eine Mehrzahl von Sourcebereichen 25 aufweist, sind mehrere DMOS-Transistorzellen parallel verbunden, so dass ein zugeführter Gesamtstrom des DMOS-Bauelements auf die Zellen aufgeteilt wird. Als Ergebnis kann ein Durchbruch des Bauelements verhindert werden.
  • Wenn eine an den Drainbereich angelegte Spannung erhöht wird, wird ein vertikaler Bipolartransistor so betrieben, dass Ladungen über die vergrabene Diffusionsschicht 12 und den Senkenbereich 19 zu dem Drainbereich 18 transferiert werden. Der vertikale Bipolartransistor beinhaltet die stark dotierte Diffusionsschicht 22 des ersten Leitfähigkeitstyps als einen Emitterbereich, den Körperbereich des zweiten Leitfähigkeitstyps als einen Basisbereich und die epitaxiale Schicht 14 des ersten Leitfähigkeitstyps als einen Kollektorbereich. Wenn ein horizontaler Abstand zwischen einem Sourcebereich 25a, der in enger Nachbarschaft zu dem Drainbereich 18 liegt, nicht ausreichend ist und ein hoher Strom, wie im Fall von ESD oder EOS, in das DMOS-Bauelement fließt, wird ein lateraler Bipolartransistor T1 zuvor mit einer niedrigeren Spannung als der Einschaltspannung des vertikalen Bipolartransistors eingeschal tet. Demzufolge tritt ein stärkeres Rückschlagen bei einer niedrigeren Spannung als einer normalen ersten Snap-Spannung auf, so dass augenblicklich eine große Menge an Strom in den Basisbereich des horizontalen Bipolartransistors T1 fließt. In dem Fall, dass eine Dotierkonzentration des Sourcebereichs niedrig ist, um einen großen Betriebsspannungsbereich zu haben, wird eine Stromüberhöhung durch ein Basis-Austreibphänomen induziert, und ein thermischer Durchbruch des DMOS-Bauelements kann auftreten.
    •
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines VDMOS-Bauelements der eingangs genannten Art zugrunde, mit dem sich die oben erwähnten Schwierigkeiten des Standes der Technik reduzieren oder eliminieren lassen.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines VDMOS-Bauelements mit den Merkmalen des Anspruchs 1.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • VDMOS-Bauelemente gemäß der Erfindung sind in der Lage, einen Durchbruch aufgrund einer hohen Strombelastung durch ESD oder EOD zu verhindern. Insbesondere lässt sich eine hohe Stromkonzentration in einem Bereich vermeiden, der ihr eventuell nicht standhalten könnte, indem ein etwa momentan entstehender hoher Strom verteilt wird. Dazu können sie eine Sperrdiodenstruktur aufweisen.
  • Die Sourcebereiche in entsprechenden Ausführungsformen sind über Zwischenverbindungen miteinander verbunden, und es kann eine Massespannung angelegt werden. Ein Sourcebereich der ersten Diffusionsstruktur und der Drainbereich bilden eine Diode. Ein Sourcebereich einer zweiten Diffusionsstruktur und der Drainbereich bilden einen Bipolar transistor. So werden Bipolartransistoren in anderen Sourcebereichen, die von dem Drainbereich ausreichend isoliert sind, eingeschaltet, bevor ein Sperrdurchbruch der Diode in dem Sourcebereich in enger Nachbarschaft zu dem Drainbereich auftritt. Als Ergebnis kann ein Belastungsstrom neu verteilt werden.
  • Eine Gateelektrode des DMOS-Bauelements kann mit einem Teil des Sourcebereichs überlappen. Ein Kanal eines MOS-Transistors ist in dem Körperbereich des zweiten Leitfähigkeitstyps der zweiten Diffusionsstruktur durch die Gateelektrode definiert. Eine Schwellenspannung des MOS-Transistors ist niedriger als eine Einschaltspannung des Bipolartransistors, und eine Einschaltspannung des Bipolartransistors ist niedriger als eine Sperrdurchbruchspannung der Diode. Aufgrund dieser Charakteristika kann der Durchbruch des DMOS-Bauelements unter einer normalen Betriebsspannung und beim Auftreten eines hohen Stroms verhindert werden, wie im Fall von ESD oder EOD, wenn zum Beispiel ein Hochleistungs-DMOS-Transistor mit einem im Körperbereich ausgebildeten Kanal betrieben wird und ein Bipolartransistor in dem Sourcebereich betrieben wird, der von dem Drainbereich ausreichend isoliert ist.
  • Eine Sperrdiode kann die epitaxiale Schicht des ersten Leitfähigkeitstyps und den Sourcebereich des zweiten Leitfähigkeitstyps beinhalten. Ein Bipolartransistor kann die epitaxiale Schicht des ersten Leitfähigkeitstyps, den zweiten Körperbereich des zweiten Leitfähigkeitstyps und eine stark dotierte Diffusionsschicht des ersten Leitfähigkeitstyps in dem zweiten Sourcebereich beinhalten. Der Bipolartransistor beinhaltet die stark dotierte Diffusionsschicht des ersten Leitfähigkeitstyps als Emitterbereich, den zweiten Körperbereich als Basisbereich und die epitaxiale Schicht als Kollektorbereich. Da eine Einschaltspannung des Bipolartransistors niedriger als eine Sperrdurchbruchspannung der Diode ist, können Bipolartransistoren eingeschaltet werden, bevor ein Durchbruch in der Diode auftritt, so dass ein Strom neu verteilt werden kann.
  • Das DMOS-Bauelement der Erfindung kann eine Gateisolationsschicht und eine Gateelektrode beinhalten, die auf der epitaxialen Schicht ausgebildet sind. Die Gateelektrode überlappt mit dem ersten und dem zweiten Körperbereich. Der erste Körperbereich befindet sich zwischen der ersten stark dotierten Diffusionsschicht des zweiten Leitfähigkeitstyps und der epitaxialen Schicht, und der zweite Körperbereich befindet sich zwischen der stark dotierten Diffusionsschicht des ersten Leitfähigkeitstyps und der epitaxialen Schicht. Ein Kanal eines Metall-Oxid-Halbleiter(MOS)-Transistors ist durch die Gateelektrode in dem zweiten Körperbereich zwischen der stark dotierten Diffusionsschicht des ersten Leitfähigkeitstyps und der epitaxialen Schicht definiert. Eine Schwellenspannung des MOS-Transistors ist niedriger als eine Einschaltspannung des Bipolartransistors. Daher ist unter einer normalen Betriebsspannung der MOS-Transistor in Betrieb, und unter einer hohen Spannung wird der Bipolartransistor eingeschaltet, bevor ein Durchbruch in der Diode auftritt. Als Ergebnis wird ein Strom neu verteilt.
    •
  • Vorteilhafte, nachfolgend beschriebene Ausführungsformen sowie das zu deren besserem Verständnis oben erläuterte herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt. Hierbei zeigen:
  • 1 eine schematische Querschnittansicht eines herkömmlichen VDMOS-Bauelements,
  • 2 eine Querschnittansicht eines VDMOS-Bauelements gemäß der Erfindung,
  • 3 eine Querschnittansicht entsprechend 2 in einem Betriebszustand des VDMOS-Bauelements und
  • 4 eine Querschnittansicht eines weiteren VDMOS-Bauelements gemäß der Erfindung.
  • Nunmehr werden exemplarische Ausführungsformen der Erfindung vollständiger unter Bezugnahme auf die 2 bis 4 beschrieben. In den Zeichnungen ist die Dicke von Schichten und Bereichen zwecks Klarheit übertrieben dargestellt. Gleiche Bezugszeichen beziehen sich überall auf identische oder funktionell äquivalente Elemente. Es versteht sich, dass wenn ein Element, wie eine Schicht, ein Bereich oder ein Substrat, als "auf" einem anderen Element liegend oder sich "auf" diesem erstreckend bezeichnet wird, es direkt auf dem anderen Element liegen oder sich direkt auf diesem erstrecken kann oder auch zwischenliegende Elemente vorhanden sein können. Außerdem bezieht sich der hierin verwendete Ausdruck "stark dotiert" auf eine höhere als eine durchschnittliche Konzentration.
  • 2 zeigt ein VDMOS-Bauelement gemäß einer bevorzugten Ausführungsform der Erfindung, das eine epitaxiale Schicht 54 eines ersten Leitfähigkeitstyps auf einem Halbleitersubstrat 50 und eine vergrabene Diffusionsschicht 52 des ersten Leitfähigkeitstyps an einer Grenze zwischen der epitaxialen Schicht 54 des ersten Leitfähigkeitstyps und dem Halbleitersubstrat 50 beinhaltet. Die epitaxiale Schicht 54 ist vorzugsweise mit einer geringen Konzentration dotiert, d.h. geringer als eine durchschnittliche Konzentration, und die vergrabene Diffusionsschicht 52 ist mit einer hohen Konzentration dotiert, d.h. höher als eine durchschnittliche Konzentration, um so einen niederohmigen Pfad für das DMOS-Bauelement bereitzustellen. Eine Bauelementisolationsschicht 56 ist in der epitaxialen Schicht 54 ausgebildet, um einen Drainbereich und eine Mehrzahl von Sourcebereichen in einer Breitenrichtung zu trennen. Störstellen des ersten Leitfähigkeitstyps sind in die epitaxiale Schicht 54 implantiert, um einen Drainbereich 58 des ersten Leitfähigkeitstyps zu bilden. Ein Senkenbereich 59 des ersten Leitfähigkeitstyps erstreckt sich bis zu der vergrabenen Diffusionsschicht 52 unter dem Drainbereich 58.
  • Auf einer Oberfläche der epitaxialen Schicht 54 ist isoliert von dem Drainbereich 58 eine Mehrzahl von Sourcebereichen ausgebildet. Die Sourcebereiche sind in zwei Strukturen klassifiziert. Ein erster Sourcebereich 65a beinhaltet einen ersten Körperbereich 60a eines zweiten Leitfähigkeitstyps, der in der epitaxialen Schicht 54 ausgebildet ist, und eine stark dotierte erste Diffusionsschicht 64a des zweiten Leitfähigkeitstyps. Ein zweiter Sourcebereich 65b beinhaltet einen zweiten Körperbereich 60b des zweiten Leitfähigkeitstyps, der in der epitaxialen Schicht 54 ausgebildet ist, eine stark dotierte Diffusionsschicht 62 des ersten Leitfähigkeitstyps, die in dem zweiten Körperbereich 60b ausgebildet ist, und eine zweite, stark dotierte Diffusionsschicht 64b eines zweiten Leitfähigkeitstyps. Zu der Mehrzahl von Sourcebereichen gehören der erste Sourcebereich 65a, der in enger Nachbarschaft zu dem Drainbereich 58 liegt, und der zweite Sourcebereich 65b, der von dem Drainbereich 58 isoliert ist.
  • Eine Gateelektrode 70 ist auf der epitaxialen Schicht 54 gebildet, wobei eine Gateisolationsschicht 66 zwischengefügt ist. Die Gateelektrode 70 überlappt mit einem Teil der Sourcebereiche. Wie in 2 gezeigt, überlappt die Gateelektrode 70 mit einem oberen Bereich des zweiten Körperbereichs 60b zwischen der stark dotierten Diffusionsschicht 62 des ersten Leitfähigkeitstyps und der epitaxialen Schicht 54. Das DMOS-Bauelement beinhaltet eine Mehrzahl von DMOS-Transistorzellen, die parallel geschaltet sind. Ein Kanal des DMOS-Bauelements ist auf einer Oberfläche des zweiten Körperbereichs 60b definiert. Ein Drain-Kontaktstift 74 ist mit dem Drainbereich verbunden. Ein Source-Kontaktstift 72 ist mit dem ersten beziehungsweise dem zweiten Sourcebereich 65a, 65b verbunden.
  • Der erste und der zweite Sourcebereich 65a, 65b sind über Zwischenverbindungen miteinander verbunden. Wenn zum Beispiel eine Lastspannung Vd an den Drain-Kontaktstift 74 angelegt wird, ein Steuersignal Vg an die Gateelektrode 70 angelegt wird und eine Massespannung Vs an den Source-Kontaktstift 72 unter einer normalen Betriebsspannung angelegt wird, wird ein Kanal auf der Oberfläche des zweiten Körperbereichs 60b ausgebildet, wodurch die DMOS-Transistorzelle eingeschaltet wird.
  • 3 stellt einen Betrieb des VDMOS gemäß einer bevorzugten Ausführungsform der Erfindung dar. Gemäß 3 beinhaltet dieses DMOS-Bauelement eine Diode D1 und einen vertikalen Bipolartransistor T2. Die Diode D1 beinhaltet den ersten Sourcebereich 65a und die epitaxiale Schicht 54. Der vertikale Bipolartransistor T2 beinhaltet den zweiten Sourcebereich 65b und die epitaxiale Schicht 54. Im Fall eines n-leitenden DMOS-Bauelements beinhaltet die Diode D1 den ersten Sourcebereich 65a des zweiten Leitfähigkeitstyps als Anodenbereich und die epitaxiale Schicht 54 des ersten Leitfähigkeitstyps als Kathodenbereich. Außerdem beinhaltet der Bipolartransistor T2 die stark dotierte Diffusionsschicht 62 des ersten Leitfähigkeitstyps als Emitterbereich, den zweiten Körperbereich 60b des zweiten Leitfähigkeitstyps als Basisbereich und die epitaxiale Schicht 54 des ersten Leitfähigkeitstyps als Kollektorbereich. Der erste und der zweite Sourcebereich 65a, 65b sind über Zwischenverbindungen miteinander verbunden und werden demgemäss mit der gleichen Vorspannung beaufschlagt. So ist eine Ersatzschaltkreisstruktur gebildet, bei welcher der Emitterbereich des Bipolartransistors T2 mit dem Anodenbereich der Diode D1 elektrisch verbunden ist.
  • Unter einer normalen Betriebsspannung wird, wenn eine Lastspannung Vd, ein Steuersignal Vg und eine Massespannung Vs an den Drain-Kontaktstift 74, die Gateelektrode 70 bzw. den Source-Kontaktstift 72 angelegt werden, die Lastspannung Vd durch einen niederohmigen Pfad, der den Senkenbereich 59 und die vergrabene Diffusionsschicht 53 beinhaltet, an die epitaxiale Schicht 54 angelegt. Ein Kanal wird an einer Oberfläche des zweiten Körperbereichs 60b zwischen der stark dotierten Diffusionsschicht 62 des ersten Leitfähigkeitstyps und der epitaxialen Schicht 54 gebildet, so dass die DMOS-Transistorzelle eingeschaltet wird. Da eine Durchbruchsperrspannung der Diode D1 ausreichend höher als die Einschaltspannung des DMOS-Transistors ist, fließt ein Strom entlang eines niederohmigen Pfades, der mit dem Senkenbereich 59 und der vergrabenen Diffusionsschicht 52 verbunden ist. Außerdem wird ein Strompfad vertikal zu der epitaxialen Schicht 54 gebildet, und demgemäss fließt ein Strom durch den Kanal des DMOS-Transistors.
  • Wenn eine Spannung, die an den Drainbereich 58 angelegt ist, unabhängig davon, ob das Steuersignal Vg an die Gateelektrode 70 angelegt ist, über die Einschaltspannung des Bipolartransistors T2 hinaus angehoben wird, wird der Bipolartransistor T2 eingeschaltet. Als Ergebnis fließt der Strom, der durch den Kanal des DMOS-Transistors fließt, vertikal durch den zweiten Körperbereich 60b. Da ein Strom entlang des niederohmigen Pfades unter einer hohen Spannung fließt, kann verhindert werden, dass eine Oberflächenstromdichte am Sourcebereich in der Nachbarschaft des Drainbereichs 58 erhöht wird. Es ist bevorzugt, dass die Durchbruchspannung der Diode D1 höher als die Einschaltspannung des Bipolartransistors T2 ist.
  • In einem herkömmlichen DMOS-Bauelement wird, wenn ein hoher Strom zufließt, wie im Fall von ESD oder EOS, ein horizontaler Bipolartransistor, siehe T1 von 1, zwischen dem Drainbereich und dem benachbarten Sourcebereich im Voraus unter einer niedrigeren Spannung als der Einschaltspannung des vertikalen Bipolartransistors T2 eingeschaltet. Aus diesem Grund ist momentan eine große Menge an Strom auf dem Sourcebereich 25a konzentriert, wodurch ein thermischer Zusammenbruch des Bauelements verursacht werden kann. Bei exemplarischen Ausführungsformen der Erfindung wird jedoch eine Sperrdiode zum Sourcebereich nahe des Drainbereichs 58 betrieben, so dass kein Strom auf dem ersten Sourcebereich nahe des Drainbereichs konzentriert wird, sondern stattdessen ein Strompfad durch die vergrabene Diffusionsschicht 52 zu dem zweiten Sourcebereich 60b gebildet ist.
  • Demgemäss kann ein ESD-Impuls kurzer Dauer aufgrund des Einschaltens des vertikalen Bipolartransistors T2 effektiv entladen werden. Bei einem EOS-Stoß, bei dem eine große Menge an Strom zufließt, wird ein Strom in den Bipolartransistor T2 und die Diode D1 aufgeteilt, und so kann eine Stromanhäufung unterdrückt werden. Mit anderen Worten wird ein Strom durch Erhöhen des Stroms des Bipolartransistors T2 und des Einschaltwiderstands begrenzt. Wenn dann eine Spannung durch die Strombegrenzung des Bipolartransistors T2 und das Inkrement des Widerstands wieder erhöht wird, bricht eine Diode durch, so dass ein Strompfad zu der Diode D1 geändert wird. Wenn der Einschaltwiderstand des Bipolartransistors T2 verringert und der Bipolartransistor T2 eingeschaltet wird, wird ein Strompfad von der Diode D1 zu dem Bipolartransistor T2 geändert. Mittels wiederholtem Durchführen dieser Prozesse kann eine Stromanhäufung durch den EOS-Stoß unterdrückt werden.
  • Die Durchbruchspannung der Diode D1 kann durch Absenken einer Dotierkonzentration verringert werden. Herkömmlicherweise gibt es eine Beschränkung für das Absenken einer Dotierkonzentration eines Körperbereichs als ein Basisbereich des Bipolartransistors aufgrund einer Stromanhäufung durch eine Basis-Austreibung ("base push-out"). Bei exemplarischen Ausführungsformen der Erfindung wird jedoch, da ein Sourcebereich, der gegenüber ESD oder EOS nicht beständig ist, als Diode betrieben wird, ein Strom aufgeteilt, obwohl eine Basiskonzentra tion des Bipolartransistors abgesenkt wird. Als Ergebnis ist eine ausreichende Beständigkeit gegenüber einem thermischen Zusammenbruch des Bauelements gegeben.
  • 4 zeigt ein weiteres vertikales DMOS-Bauelement gemäß einer exemplarischen Ausführungsform der Erfindung, das ähnlich wie das DMOS-Bauelement von 2 eine epitaxiale Schicht 154 eines ersten Leitfähigkeitstyps auf einem Halbleitersubstrat 150, eine vergrabene Diffusionsschicht 152 des ersten Leitfähigkeitstyps, einen Drainbereich 158 des ersten Leitfähigkeitstyps und einen Senkenbereich 159, die auf der epitaxialen Schicht 154 ausgebildet sind, sowie eine Mehrzahl von Sourcebereichen 165a und 165b umfasst, die durch eine Bauelementisolationsschicht 156 von dem Drainbereich 158 getrennt und auf der epitaxialen Schicht 154 ausgebildet sind. Die Sourcebereiche 165a und 165b sind in einem Teil der epitaxialen Schicht 154 ausgebildet, der durch den Drainbereich 158 und den Senkenbereich 159 definiert ist. Die Sourcebereiche 165a und 165b sind zweidimensional in einem von dem Drainbereich umgebenen Bereich angeordnet.
  • Der erste Sourcebereich 156a, der sich in enger Nachbarschaft zu dem Drainbereich befindet, weist eine Struktur auf, bei der eine erste stark dotierte Diffusionsschicht eines zweiten Leitfähigkeitstyps in einem ersten Körperbereich des zweiten Leitfähigkeitstyps ausgebildet ist. Der zweite Sourcebereich 156b, der von dem Drainbereich 158 isoliert ist, weist ähnlich wie ein herkömmliches DMOS-Bauelement eine Struktur auf, bei der eine stark dotierte Diffusionsschicht 162 des ersten Leitfähigkeitstyps und eine zweite, stark dotierte Diffusionsschicht 164b des zweiten Leitfähigkeitstyps in einem zweiten Körperbereich 160b des zweiten Leitfähigkeitstyps ausgebildet sind. Zum Beispiel können bei der Herstellung eines DMOS-Bauelements mit einer Source-Zellenstruktur mit einer Matrix- oder einer Honigwabenstruktur randseitige Sourcezellen nahe des Drainbereichs in einer Struktur ähnlich dem ersten Source bereich 156a gebildet werden, und mittige Sourcezellen können in einer Struktur ähnlich dem zweiten Sourcebereich 156 gebildet werden.
  • Eine Gateelektrode 170 ist unter Zwischenfügen einer Gateisolationsschicht 166 auf der epitaxialen Schicht 154 gebildet. Ähnlich einer Gateelektrode eines herkömmlichen DMOS-Bauelements kann die Gateelektrode eine gitterförmige Struktur aufweisen, bei welcher die Sourcebereiche freiliegen.
  • Die Gateelektrode 170 überlappt mit dem zweiten Körperbereich 160, der aus einer Mehrzahl von DMOS-Transistoren mit einem Kanal auf einer Oberfläche des zweiten Körperbereichs 160 des zweiten Leitfähigkeitstyps zwischen der stark dotieren Diffusionsschicht 162 des ersten Leitfähigkeitstyps und der epitaxialen Schicht des ersten Leitfähigkeitstyps besteht. Da das DMOS-Bauelement eine Mehrzahl von Bipolartransistoren beinhaltet, wird ein hoher Belastungsstrom auf die Mehrzahl von Bipolartransistoren und die Diode aufgeteilt. Demgemäss kann ein thermischer Zusammenbruch des DMOS-Bauelements verhindert werden.
  • Wie zuvor erwähnt, wird die Diode in dem DMOS-Bauelement mit einer Mehrzahl von Sourcebereichen, die von dem Drainbereich isoliert sind, durch Ändern einer Störstellendiffusionsstruktur eines Sourcebereichs benachbart zu dem Drainbereich betrieben. Daher wird im Fall von ESD oder EOS ein starker Strompfad gebildet, so dass der Durchbruch bzw. Zusammenbruch des Bauelements verhindert werden kann.
  • Das heißt, ein Strompfad zu dem Sourcebereich in enger Nachbarschaft zu dem Drainbereich, der gegenüber EOS oder ESD nicht beständig ist, wird durch eine Diode abgeschnitten, und ein Strom fließt vertikal durch einen niederohmigen Pfad über eine vergrabene Diffusionsschicht in einem Sourcebereich, der von dem Drainbereich isoliert ist. Als Ergebnis wird der Strom nicht konzentriert, sondern verteilt, wodurch der Durchbruch des Bauelements verhindert wird.

Claims (14)

  1. Vertikales, doppeltdiffundiertes Metall-Oxid-Halbleiter(VDMOS)-Bauelement mit – einem Drainbereich (58) eines ersten Leitfähigkeitstyps, der auf einer epitaxialen Schicht (54) des ersten Leitfähigkeitstyps ausgebildet ist, und – einer Mehrzahl von Doppeldiffusions-Sourcebereichen (65a, 65b), die von dem auf der epitaxialen Schicht ausgebildeten Drainbereich isoliert sind, – einem ersten Sourcebereich (65a) nahe des Drainbereichs (58) mit einer ersten Diffusionsstruktur und – wenigstens einem zweiten Sourcebereich (65b) mit einer zweiten Diffusionsstruktur, bei der eine stark dotierte Diffusionsschicht (62) des ersten Leitfähigkeitstyps und eine stark dotierte Diffusionsschicht (64b) des zweiten Leitfähigkeitstyps in einem Körperbereich (60b) des zweiten Leitfähigkeitstyps ausgebildet sind, dadurch gekennzeichnet, dass – die erste Diffusionsstruktur des ersten Sourcebereichs (65a) von der zweiten Diffusionsstruktur verschieden ist und eine stark dotierte Diffusionsschicht (64a) eines zweiten Leitfähigkeitstyps beinhaltet, die in einem Körperbereich (60a) des zweiten Leitfähigkeitstyps ausgebildet ist.
  2. VDMOS-Bauelement nach Anspruch 1, gekennzeichnet durch eine Gateelektrode (70), die einen oberen Bereich eines Sourcebereichteils überlappt.
  3. VDMOS-Bauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der erste Sourcebereich und der zweite Sourcebereich durch eine Zwischenverbindung verbunden sind.
  4. VDMOS-Bauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Drainbereich und der erste Sourcebereich als Diode fungieren und/oder der Drainbereich und der zweite Sourcebereich als Bipolartransistor fungieren, wenn eine elektrostatische Entladung (ESD) oder eine elektrische Überlastung (EOS) den Drainbereich beaufschlagen.
  5. VDMOS-Bauelement nach Anspruch 4, dadurch gekennzeichnet, dass eine Durchbruchspannung der Diode höher als eine Einschaltspannung des Bipolartransistors ist.
  6. VDMOS-Bauelement nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, dass ein Kanal eines MOS-Transistors in dem Körperbereich des zweiten Leitfähigkeitstyps der zweiten Diffusionsstruktur gebildet wird, wenn ein Steuersignal an die Gateelektrode angelegt wird.
  7. VDMOS-Bauelement nach Anspruch 6, dadurch gekennzeichnet, dass die Einschaltspannung des Bipolartransistors höher als eine Schwellenspannung des MOS-Transistors ist und eine Durchbruchsperrspannung der Diode höher als die Einschaltspannung des Bipolartransistors ist.
  8. VDMOS-Bauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass – die epitaxiale Schicht des ersten Leitfähigkeitstyps auf einem Substrat (50) ausgebildet ist, – eine vergrabene Diffusionsschicht (52) des ersten Leitfähigkeitstyps an einem Grenzbereich der epitaxialen Schicht und des Substrats ausgebildet ist, – der Drainbereich des ersten Leitfähigkeitstyps in einem oberen Teil der epitaxialen Schicht ausgebildet ist und – die Mehrzahl von Sourcebereichen in einem oberen Teil der epitaxialen Schicht ausgebildet ist.
  9. VDMOS-Bauelement nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der Drainbereich, die epitaxiale Schicht und der erste Sourcebereich als Diode fungieren, wenn eine elektrostatische Entladung (ESD) oder eine elektrische Überlastung (EOS) den Drainbereich beaufschlagen.
  10. VDMOS-Bauelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der Drainbereich, die epitaxiale Schicht und der zweite Sourcebereich als Diode fungieren, wenn eine elektrostatische Entladung (ESD) oder eine elektrische Überlastung (EOS) den Drainbereich beaufschlagen.
  11. VDMOS-Bauelement nach einem der Ansprüche 4 bis 10, dadurch gekennzeichnet, dass der Bipolartransistor die stark dotierte Diffusionsschicht des ersten Leitfähigkeitstyps als Emitterbereich, den zweiten Körperbereich als Basisbereich und die epitaxiale Schicht als Kollektorbereich beinhaltet.
  12. VDMOS-Bauelement nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die epitaxiale Schicht und der erste Sourcebereich als Diode fungieren und die epitaxiale Schicht und der zweite Sourcebereich als Bipolartransistor fungieren, wenn eine elektrostatische Entladung (ESD) oder eine elektrische Überlastung (EOS) auftreten, wobei eine Einschaltspannung des Bipolartransistors niedriger als eine Durchbruchspannung in Sperrrichtung der Diode ist.
  13. VDMOS-Bauelement nach einem der Ansprüche 8 bis 12, gekennzeichnet durch – eine auf der epitaxialen Schicht ausgebildete Gateisolationsschicht und – eine Gateelektrode, die auf der Gateisolationsschicht ausgebildet ist und mit einem ersten Körperbereich und einem zweiten Körperbereich überlappt, – wobei sich der erste Körperbereich zwischen der ersten stark dotierten Diffusionsschicht des zweiten Leitfähigkeitstyps und der epitaxialen Schicht befindet und – wobei sich der zweite Körperbereich zwischen der stark dotierten Diffusionsschicht des ersten Leitfähigkeitstyps und der epitaxialen Schicht befindet.
  14. VDMOS-Bauelement nach Anspruch 13, dadurch gekennzeichnet, dass ein Kanal eines Metall-Oxid-Halbleiter(MOS)-Transistors in dem zweiten Körperbereich zwischen der stark dotierten Diffusionsschicht des ersten Leitfähigkeitstyps und der epitaxialen Schicht gebildet wird, wenn ein Steuersignal an die Gateelektrode angelegt wird.
DE102005061378A 2004-12-15 2005-12-13 VDMOS-Bauelement Withdrawn DE102005061378A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040106393A KR100648276B1 (ko) 2004-12-15 2004-12-15 역방향 다이오드가 구비된 수직형 디모스 소자
KR10-2004-0106393 2004-12-15

Publications (1)

Publication Number Publication Date
DE102005061378A1 true DE102005061378A1 (de) 2006-06-29

Family

ID=36580374

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005061378A Withdrawn DE102005061378A1 (de) 2004-12-15 2005-12-13 VDMOS-Bauelement

Country Status (4)

Country Link
US (1) US7417282B2 (de)
KR (1) KR100648276B1 (de)
DE (1) DE102005061378A1 (de)
TW (1) TWI284411B (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4913336B2 (ja) * 2004-09-28 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
JP2008135474A (ja) * 2006-11-27 2008-06-12 Rohm Co Ltd 半導体装置
KR100887017B1 (ko) 2007-05-18 2009-03-04 주식회사 동부하이텍 수평형 디모스 소자의 구조 및 그 제조 방법
TWI397180B (zh) * 2008-12-17 2013-05-21 Vanguard Int Semiconduct Corp 在積體電路中具靜電放電防護能力的水平擴散金氧半導體電晶體（ｌｄｍｏｓ）元件
JP5525736B2 (ja) * 2009-02-18 2014-06-18 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
US8354698B2 (en) * 2010-01-28 2013-01-15 System General Corp. VDMOS and JFET integrated semiconductor device
CN102005450A (zh) * 2010-10-12 2011-04-06 浙江大学 一种应用于vdmos器件的静电放电保护结构
US8604542B2 (en) * 2011-08-23 2013-12-10 Nan Ya Technology Corporation Circuit structure with conductive and depletion regions to form tunable capacitors and resistors
US9054131B2 (en) * 2011-10-25 2015-06-09 Nanya Technology Corporation Vertical MOSFET electrostatic discharge device
CN103165681B (zh) * 2011-12-09 2015-12-02 上海华虹宏力半导体制造有限公司 钳位二极管及其制造方法
KR101259895B1 (ko) 2011-12-29 2013-05-02 주식회사 동부하이텍 횡형 절연 게이트 바이폴라 트랜지스터 및 그 제조 방법
TWI548092B (zh) * 2012-11-02 2016-09-01 拓緯實業有限公司 一種垂直擴散金氧半導體（ｖｄｍｏｓ）結構與具有此垂直擴散金氧半導體結構之半導體裝置
JP6252022B2 (ja) * 2013-08-05 2017-12-27 セイコーエプソン株式会社 半導体装置
CN104681550A (zh) * 2013-11-26 2015-06-03 硕颉科技股份有限公司 整合式光源驱动电路及应用其之光源模块
US9601578B2 (en) * 2014-10-10 2017-03-21 Globalfoundries Inc. Non-planar vertical dual source drift metal-oxide semiconductor (VDSMOS)
KR102554414B1 (ko) * 2018-11-01 2023-07-11 삼성전자주식회사 전력 소자
CN113327984B (zh) * 2021-05-26 2022-07-12 深圳市威兆半导体有限公司 槽栅超结vdmos器件、芯片及终端设备
CN113611744B (zh) * 2021-07-07 2024-01-19 上海华虹宏力半导体制造有限公司 适用soi型的静电保护mos结构

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61182264A (ja) 1985-02-08 1986-08-14 Nissan Motor Co Ltd 縦型ｍｏｓトランジスタ
US4975751A (en) * 1985-09-09 1990-12-04 Harris Corporation High breakdown active device structure with low series resistance
JP2871352B2 (ja) * 1992-10-27 1999-03-17 日本電気株式会社 半導体装置
JP3528420B2 (ja) 1996-04-26 2004-05-17 株式会社デンソー 半導体装置およびその製造方法
JPH10107061A (ja) * 1996-10-02 1998-04-24 Oki Electric Ind Co Ltd 半導体集積回路装置
US5925910A (en) * 1997-03-28 1999-07-20 Stmicroelectronics, Inc. DMOS transistors with schottky diode body structure
US5977588A (en) * 1997-10-31 1999-11-02 Stmicroelectronics, Inc. Radio frequency power MOSFET device having improved performance characteristics
DE69834315T2 (de) * 1998-02-10 2007-01-18 Stmicroelectronics S.R.L., Agrate Brianza Integrierte Schaltung mit einem VDMOS-Transistor, der gegen Überspannungen zwischen Source und Gate geschützt ist
TW428253B (en) 1998-04-20 2001-04-01 United Microelectronics Corp Buried channel vertical doubly-diffused metal oxide semiconductor device
JP2000200902A (ja) 1999-01-05 2000-07-18 Nissan Motor Co Ltd 半導体集積回路及びその製造方法
JP4872141B2 (ja) 1999-10-28 2012-02-08 株式会社デンソー パワーｍｏｓトランジスタ
US6365932B1 (en) * 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
KR100456691B1 (ko) * 2002-03-05 2004-11-10 삼성전자주식회사 이중격리구조를 갖는 반도체 소자 및 그 제조방법
KR100432887B1 (ko) * 2002-03-05 2004-05-22 삼성전자주식회사 다중격리구조를 갖는 반도체 소자 및 그 제조방법
JP4065140B2 (ja) * 2002-04-09 2008-03-19 三洋電機株式会社 Ｍｏｓ半導体装置およびその製造方法
KR100481850B1 (ko) * 2002-05-22 2005-04-13 삼성전자주식회사 수직형 디모스 소자 및 그 제조방법
KR100448915B1 (ko) * 2002-07-26 2004-09-16 삼성전자주식회사 고전압 출력회로의 풀업 트랜지스터 어레이
EP1443649B1 (de) * 2003-01-31 2008-08-13 STMicroelectronics S.r.l. Emitterschaltkonfiguration und entsprechende integrierte Struktur
KR20040070692A (ko) 2003-02-04 2004-08-11 삼성전자주식회사 정전기 방전 보호소자로 사용될 반도체 소자의제조방법
JP4198006B2 (ja) * 2003-07-25 2008-12-17 株式会社リコー 半導体装置の製造方法

Also Published As

Publication number Publication date
TW200620631A (en) 2006-06-16
TWI284411B (en) 2007-07-21
KR100648276B1 (ko) 2006-11-23
US7417282B2 (en) 2008-08-26
US20060124994A1 (en) 2006-06-15
KR20060067582A (ko) 2006-06-20

Similar Documents

Publication Publication Date Title
DE102005061378A1 (de) VDMOS-Bauelement
DE10239815B4 (de) Insulated-Gate-Halbleiterbauelement und Verfahren zur Herstellung von diesem
DE102008044408B4 (de) Halbleiterbauelementanordnung mit niedrigem Einschaltwiderstand
DE60028850T2 (de) Bipolartransistor mit isoliertem Gate
DE102011080891B4 (de) Halbleitervorrichtung
DE102005014714B4 (de) Halbleitervorrichtung mit isoliertem Gate
DE10214151B4 (de) Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
EP0888639A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102012204420A1 (de) Halbleitervorrichtung
DE102006050338A1 (de) Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
EP0913000B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
EP1264350B1 (de) Vertikales hochvolt-halbleiterbauelement
EP0507974B1 (de) Abschaltbares, MOS-gesteuertes Leistungshalbleiter-Bauelement
DE19833214C1 (de) J-FET-Halbleiteranordnung
EP1245050B1 (de) Steuerbares in beide richtungen sperrendes halbleiterschaltelement
DE112018007106T5 (de) Siliciumcarbid-halbleitereinheit
DE19815907C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE10243743B4 (de) Quasivertikales Halbleiterbauelement
DE102005029263B4 (de) Halbleiterbauelement mit verbesserter dynamischer Belastbarkeit
DE102004052153B4 (de) Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite und Verfahren zu dessen Herstellung
DE19902749C2 (de) Leistungstransistoranordnung mit hoher Spannungsfestigkeit

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110701