DE19732912C2

DE19732912C2 - Kaskoden-MOS-Thyristor

Info

Publication number: DE19732912C2
Application number: DE1997132912
Authority: DE
Inventors: Jenoe Tihanyi
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1997-07-30
Filing date: 1997-07-30
Publication date: 2000-05-04
Anticipated expiration: 2017-07-31
Also published as: DE19732912A1

Description

Die vorliegende Erfindung betrifft einen Kaskoden-MOS-Thyri stor, bei dem ein IGBT (Insulated Gate Bipolar Transistor) in einer ersten Zelle und ein Thyristor mit einer Basiszone (3) und einer Emitterzone (9) in einer Hauptzelle so zusammenge schaltet sind, daß die erste Zelle und die Hauptzelle einen Lateral-FET mit einem Kanal des ersten Leitfähigkeitstyps bilden.

Ein derartiger Kaskoden-MOS-Thyristor wurde bereits vor vie len Jahren vorgeschlagen (DE 30 24 015 A1) und ist in letzter Zeit erneut als "MCCT" (MOS Controlled Cascode Thyristor) zur Diskussion gestellt worden (vgl. den Bericht "1200 V MCCT: A New Concept Three Terminal MOS-Gated Thyristor" von N. Iwamu ro, T. Iwaana, Y. Harada und Y. Seki auf der Konferenz ISPSD 97, S. 245 ff). Ein solcher Kaskoden-MOS-Thyristor ist wie MOS-gesteuerte Bipolarstrukturen allgemein, z. B. wie IGBTs und MCTs (MOS Controlled Thyristor), infolge seines relativ kleinen Einschaltwiderstandes gegenüber MOSFETs bevorzugt. Bekanntlich sollen Schalter ganz allgemein eine möglichst ho he Spannung sperren, jedoch dann, wenn sie eingeschaltet bzw. leitend sind, einen möglichst geringen Widerstand aufweisen.

In der DE 38 42 468 C2 ist ein Thyristor mit statischer In duktion vorgeschlagen, der innerhalb seiner Anodenzone eine Gitterdefektzone aufweist. Die Gitterdefektzone befindet sich dabei nahe einer Zone von hohem spezifischen Widerstand. Hierdurch wird eine Verkürzung der Abschaltzeit besonders bei hohen Temperaturen im Bereich von 100°C und darüber erreicht.

Es ist nun Aufgabe der vorliegenden Erfindung, einen Kasko den-MOS-Thyristor zu schaffen, der sich durch einen besonders niedrigen Einschaltwiderstand auszeichnet.

Diese Aufgabe wird bei einem Kaskoden-MOS-Thyristor der ein gangs genannten Art erfindungsgemäß dadurch gelöst, daß auf der von der Basiszone (3) abgewandten Seite der Emitterzone des Thyristors eine die Ladungsträger-Rekombination erhöhende und die Emitterzone zumindest teilweise bedeckende Schicht eingebettet ist. Diese Schicht besteht aus einem Me tall oder Silizid (wie beispielsweise Aluminium, Titansilizid usw.).

Außerdem kann mit der Hauptzelle noch eine zweite Zelle mit einem MOS-Schalter verbunden sein, die mit der Hauptzelle ei nen FET mit einem Kanal des zweiten Leitfähigkeitstyps bil det.

Bei positiver Gatespannung ist die Thyristorkathode geerdet, so daß der Durchlaßwiderstand extrem klein ist. Liegen 0 V oder eine negative Gatespannung an, so ist die erste Zelle als Lateral- und Vertikal-FET (Feldeffekttransistor) abge schaltet, während die zweite Zeile als beispielsweise p- Kanal-FET leitet und kein Strom fließt.

Die einzelnen Zellen können beispielsweise streifenförmig ne beneinander angeordnet sein. Auch ist es möglich, die erste Zelle und die zweite Zelle konzentrisch um die Hauptzelle an zuordnen. Die Abmessungen für die Zellen sind beliebig wähl bar, wobei auch nur die erste Zelle zusammen mit der Hauptzelle vorgesehen werden kann.

Unter der ersten Zelle und der zweiten Zelle kann gegebenen falls eine Isolatorschicht angeordnet werden, was für eine bessere Überflutung der insbesondere n-leitenden Basiszone mit Ladungsträgern und dadurch für einen noch kleineren Ein schaltwiderstand sorgt. Diese Isolatorschicht kann gegebenen falls teilweise bis zu der p-leitenden Basiszone des Thyri stors bzw. der Hauptzelle reichen. In diesem Fall, wenn die Isolatorschicht die p-leitende Basiszone erreicht, sollte in dieser eine Öffnung vorhanden sein, um die Wirkung des IGBT zu steigern.

Der erfindungsgemäße Kaskoden-MOS-Thyristor ist mit üblichen Verfahrensschritten einfach herstellbar und hinsichtlich sei ner Leitfähigkeit den ohnehin schwieriger herstellbaren Gra ben-IGBTs überlegen.

Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:

Fig. 1 einen Schnitt durch ein erstes Ausführungs beispiel des erfindungsgemäßen Kaskoden-MOS- Thyristors,

Fig. 2 einen Schnitt durch ein zweites Ausführungs beispiel des erfindungsgemäßen Kaskoden-MOS- Thyristors,

Fig. 3 ein Ersatzschaltbild zu dem Kaskoden-MOS- Thyristor,

Fig. 4 einen Schnitt durch ein drittes Ausführungs beispiel des erfindungsgemäßen Kaskoden-MOS- Thyristors,

Fig. 5 einen Schnitt durch ein viertes Ausführungs beispiel des erfindungsgemäßen Kaskoden-MOS- Thyristors und

Fig. 6 einen Schnitt durch einen herkömmlichen Kas koden-MOS-Thyristor.

In den Figuren werden für einander entsprechende Bauteile die gleichen Bezugszeichen verwendet.

Zunächst wird anhand der Fig. 6 der eingangs erwähnte her kömmliche Kaskoden-MOS-Thyristor beschrieben.

Fig. 6 zeigt einen Kaskoden-MOS-Thyristor als Stand der Tech nik mit einer Hauptzelle A, einer ersten Zelle B und einer zweiten Zelle C, wobei die Zellen B und C streifenförmig auf den beiden Seiten der Zelle A angeordnet sind. Die Hauptzelle A besteht insbesondere aus einer Anodenelektrode 1, einer p- (oder p⁺-)leitenden Zone 2, einer n-leitenden Basiszone 3, einer p-leitenden Basiszone 5 und einer n-leitenden Emitter zone 9. Auf der Emitterzone 9 ist eine Isolatorschicht 8 aus beispielsweise Siliziumdioxid angeordnet.

Die erste Zelle B weist einen Gatekontakt 10 aus Polysilizi um, eine n⁺-leitende Zone 11, eine p-leitende Zone 6 und ei nen Kontakt 12 auf und bildet einen ersten IGBT.

Die zweite Zelle C weist einen Gatekontakt 13 aus polykristalli nem Silizium, eine n⁺-dotierte Zone 14, eine p-dotierte Zone 4 und einen Kontakt 7 aus beispielsweise Aluminium auf und bildet einen zweiten IGBT.

Bei diesem Kaskoden-MOS-Thyristor sind also die IGBTs mit der Kathodenelektrode kontaktiert, während der Thyristor eine Ka nalzone aufweist, jedoch keinen Kathodenkontakt hat. Der Strom wird durch Anlegen einer Gatespannung an den Kontakt 10 bzw. 13 gesteuert, um so sowohl die Kanalzone des Thyristors als auch die Kanalzone der IGBTs zu öffnen. Der Einschaltwi derstand dieses Kaskoden-MOS-Thyristors ist relativ niedrig, während er nach Abschalten der Gate-Spannung eine hohe Span nung zu sperren vermag.

Fig. 1 zeigt nun ein erstes Ausführungsbeispiel der vorlie genden Erfindung mit einem Kaskoden-MOS-Thyristor, der einen noch kleineren Einschaltwiderstand besitzt. Hierzu ist in der n-leitenden Emitterzone 9 eine die Ladungsträger-Rekombina tion erhöhende Schicht 15 aus einem Metall oder Silizid, wie beispielsweise Aluminium oder Titansilizid, angeordnet. Gege benenfalls können hierfür auch andere Silizide oder allgemein Materialien gewählt werden, die die Rekombinationsrate der Ladungsträger erhöhen.

Im übrigen ist der Kaskoden-MOS-Thyristor in ähnlicher Weise aufgebaut wie der Thyristor von Fig. 6, wobei allerdings der IGBT in der zweiten Zelle C keine n⁺-dotierte Zone 14 hat.

Die Zelle B ist also eine normale IGBT-Source-Zelle mit der n⁺-dotierten Zone 11 in der eine Wanne bildenden p-dotierten Zone 6. Die zweite Zelle C weist, wie bereits erläutert, in der p-dotierten Zone 4 keine n⁺-dotierte Zone auf.

Die erste Zelle B und die Hauptzelle A bilden somit einen n-Kanal-Lateral-FET, während die zweite Zelle C und die. Hauptzelle A einen p-Kanal-FET darstellen.

Die epitaktisch aufgewachsene n-leitende Basiszone 3 kann ganz oder teilweise mit einem Lebensdauer-Killer, wie Gold, Platin oder durch Bestrahlung erzeugten Kristallfehlern, do tiert sein.

In einem anderen Ausführungsbeispiel der Erfindung kann un terhalb der beiden Zellen B und C, also unterhalb der p- leitenden Zonen 6 bzw. 4 noch eine Isolatorschicht 16 vorge sehen sein, die aber nicht bis zu der p-leitenden Basiszone 5 reicht, wie dies in Figur. 2 dargestellt ist. Diese Isolator schicht 16 sorgt für eine noch bessere "Überflutung" der n-leitenden Zone 3 mit Ladungsträger, was den Einschaltwider stand weiter erniedrigt.

In einem weiteren Ausführungsbeispiel der Erfindung, das in Fig. 4 gezeigt ist, können die Isolatorschichten 16 bis zu der p-leitenden Basiszone 5 reichen und diese teilweise sogar überdecken. In diesem Fall sollte aber in der p-Basiszone 5 eine Öffnung 17 vorhanden sein, um die IGBT-Wirkung der Hauptzelle A zu erreichen. Sogenannte Zwischenzonen 19 sind relativ schwach dotiert und entweder n- oder p-leitend.

Fig. 5 zeigt ein weiteres Ausführungsbeispiel des erfindungs gemäßen Kaskoden-MOS-Thyristors, bei dem eine Metallschicht 18 oberhalb der n⁺-leitenden Emitterzone 9 auf der Schicht 15 vorgesehen ist.

Ein Ersatzschaltbild für den Kaskoden-MOS-Thyristor der obi gen Ausführungsbeispiele ist in Fig. 3 dargestellt. Bei posi tiver Gatespannung an Gate G ist die Thyristorkathode geer det, so daß der Durchlaßwiderstand niedrig ist. Liegen aber 0 V oder eine negative Spannung an Gate G so ist die erste Zelle B als Lateral- und Vertikal-FET abgeschaltet, während die zweite Zelle C als p-Kanal-FET leitet und kein Strom fließt.

Die Erfindung ermöglicht also einen Kaskoden-MOS-Thyristor, der einen extrem niedrigen Einschaltwiderstand besitzt und dennoch hohe Spannungen zu sperren vermag.

Bezugszeichenliste

1

Anode

2

Zone

3

Zone

4

Zone

5

Basiszone

6

Zone

7

Kontakt

8

Isolierschicht

9

Zone

10

Polysiliziumschicht

11

Zone

12

Kontakt

13

Polysiliziumschicht

14

Zone

15

Schicht

16

Isolierschicht

17

Öffnung

18

Metallschicht

19

Zwischenzone
A Hauptzelle
B Erste Zelle
C Zweite Zelle
G Gate-Elektrode
D Drain-Elektrode
V-FET Vertikal-FET

Claims

1. Kaskoden-MOS-Thyristor, bei dem ein IGBT in einer ersten Zelle (B) und ein Thyristor mit einer Basiszone (3) und einer Emitterzone (9) in einer Hauptzelle (A) so zusammengeschaltet sind, daß die erste Zelle (B) und die Hauptzelle (A) einen Lateral-FET mit einem Kanal eines ersten Leitfähigkeitstyps bilden, dadurch gekennzeichnet, daß auf der von der Basiszone (3) abgewandten Seite der Emit terzone (9) des Thyristors eine die Ladungsträger- Rekombination erhöhende und die Emitterzone (9) zumindest teil weise bedeckende Schicht (15) aus Metall oder Silizid aufge bracht ist.

2. Kaskoden-MOS-Thyristor nach Anspruch 1, dadurch gekennzeichnet, daß mit der Hauptzelle (A) noch eine zweite Zelle (C) mit ei nem MOS-Schalter verbunden ist, die mit der Hauptzelle (A) einen FET mit einem Kanal eines zweiten Leitfähigkeitstyps bil det.

3. Kaskoden-MOS-Thyristor nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß unter wenigstens einer Zelle aus der ersten und der zwei ten Zelle (B, C) eine mit der Basiszone (3) in Verbindung stehende Isolatorschicht (16) angeordnet ist.

4. Kaskoden-MOS-Thyristor nach Anspruch 3, dadurch gekennzeichnet, daß sich die Isolatorschicht (16) lateral in die Hauptzelle (A) hinein erstreckt.

5. Kaskoden-MOS-Thyristor nach Anspruch 4, dadurch gekennzeichnet, daß die Iso latorschicht (16) mit der Basisschicht (5) der Hauptzelle (A) teilweise überdeckend in Verbindung steht.

6. Kaskoden-MOS-Thyristor nach Anspruch 5, dadurch gekennzeichnet, daß die Ba sisschicht (5) mit einer Öffnung (17) versehen ist.

7. Kaskoden-MOS-Thyristor nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Basiszone (3) epitaktisch aufgewachsen, n-leitend und mit einem Lebensdauer-Killer dotiert ist.

8. Kaskoden-MOS-Thyristor nach Anspruch 7, da durch gekennzeichnet, daß ein Teil der n-leitenden Basiszone (3) mit dem Lebensdau er-Killer, insbesondere Gold, Platin oder durch mit Bestrah lung erzeugten Kristallfehlern, dotiert ist.