JPS6080279A - 絶縁ゲ−ト形トランジスタ - Google Patents
絶縁ゲ−ト形トランジスタInfo
- Publication number
- JPS6080279A JPS6080279A JP18871283A JP18871283A JPS6080279A JP S6080279 A JPS6080279 A JP S6080279A JP 18871283 A JP18871283 A JP 18871283A JP 18871283 A JP18871283 A JP 18871283A JP S6080279 A JPS6080279 A JP S6080279A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active layer
- anode
- current
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 230000005684 electric field Effects 0.000 claims description 15
- 239000012212 insulator Substances 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 6
- 230000007423 decrease Effects 0.000 abstract description 2
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 230000008719 thickening Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
絶縁ゲート形トランジスタの改良に関するものである。
横形構造の絶縁ゲート形トランジスタが開発される以前
は、低電力、低価格の集積回路用トランジスタとしては
、表面チャネル形MO8)ランジスタが用いられてきた
。しかしながら、動作の高速化、高集積化を計るために
は寸法の微細化とチャネル長の短縮が要求されるのに対
し、この種のトランジスタは短チヤネル効果が著しくな
るために微細化しにくいという欠点があった。また、キ
ャリア移動度が大きくないために、相互コンダクタンス
(fm)を大きくするためにはチャネル幅を大きくせざ
るを得ず、素子面積の増大が避けられなかった。
は、低電力、低価格の集積回路用トランジスタとしては
、表面チャネル形MO8)ランジスタが用いられてきた
。しかしながら、動作の高速化、高集積化を計るために
は寸法の微細化とチャネル長の短縮が要求されるのに対
し、この種のトランジスタは短チヤネル効果が著しくな
るために微細化しにくいという欠点があった。また、キ
ャリア移動度が大きくないために、相互コンダクタンス
(fm)を大きくするためにはチャネル幅を大きくせざ
るを得ず、素子面積の増大が避けられなかった。
これに対し、最近提案された埋め込みチャネル形MOB
)ランジスタは、バルクチャネルを用いているために従
来の反転層形MO8)ランジスタよシは大きなpmが得
られ、また、短チヤネル効果が少ないために微細化が計
れるが、電流飽和形であること力1らなお大きなチャネ
ル電流とfmを得ることができなかった。
)ランジスタは、バルクチャネルを用いているために従
来の反転層形MO8)ランジスタよシは大きなpmが得
られ、また、短チヤネル効果が少ないために微細化が計
れるが、電流飽和形であること力1らなお大きなチャネ
ル電流とfmを得ることができなかった。
横形構造の絶縁ゲート形トランジスタはこのような問題
点を解決するために開発されたものであ択(特開昭57
−54370号)、その構造を第1図に示す。1は半導
体基板で6Dその上に絶縁物層2を有して゛いる。絶縁
物層2の上には、第1導電形(たとえばn形)による能
動層3と、この能動層3を挾むように第1導電形のカソ
ード領域4と第2導電形のアノード領域5とが設けられ
ている。
点を解決するために開発されたものであ択(特開昭57
−54370号)、その構造を第1図に示す。1は半導
体基板で6Dその上に絶縁物層2を有して゛いる。絶縁
物層2の上には、第1導電形(たとえばn形)による能
動層3と、この能動層3を挾むように第1導電形のカソ
ード領域4と第2導電形のアノード領域5とが設けられ
ている。
能動層3の厚さはデバイ長の2倍未満とし、能動層3の
上にはゲート電極7がゲート絶縁膜6を介して設けられ
ている。カソード領域4及びアノード領域5の上にはそ
れぞれカソード電極8及びアノード電極9が設けられて
いる。
上にはゲート電極7がゲート絶縁膜6を介して設けられ
ている。カソード領域4及びアノード領域5の上にはそ
れぞれカソード電極8及びアノード電極9が設けられて
いる。
かかる構造のトランジスタにおいて、カソード電極8と
基板1を接地し、ゲート電極7に正電圧VGK、アノー
ド電極9に正電圧Vhxをそれぞれ印加した場合、絶縁
物層2の厚さがゲート絶縁膜60厚さより、も十分厚け
れば、第2図(a)に示すような広い動作領域を有する
良好な非飽和電流特性が得られる。
基板1を接地し、ゲート電極7に正電圧VGK、アノー
ド電極9に正電圧Vhxをそれぞれ印加した場合、絶縁
物層2の厚さがゲート絶縁膜60厚さより、も十分厚け
れば、第2図(a)に示すような広い動作領域を有する
良好な非飽和電流特性が得られる。
ところが、絶縁物層2の厚さがゲート絶縁膜6の厚さと
同程度であれば、第2図(b)のような電流特性が得ら
れる。この図から明らかなように、高いアノード電圧Y
AKを印加した場合には高いゲート電圧を印加しても電
流を遮断できない。これは、絶縁物層2と能動層3との
界面を流れるリーク電流のためである。ゲート電圧VG
Kが高くなると、能動層3の電位はゲート絶縁膜6と絶
縁物層2との膜厚比できまる電位まで上昇しようとする
。そのため、絶縁物層2と能動層3の界面に正孔が発生
し、電流を遮断し得なくなる。これがリーク電流の発生
原因である。
同程度であれば、第2図(b)のような電流特性が得ら
れる。この図から明らかなように、高いアノード電圧Y
AKを印加した場合には高いゲート電圧を印加しても電
流を遮断できない。これは、絶縁物層2と能動層3との
界面を流れるリーク電流のためである。ゲート電圧VG
Kが高くなると、能動層3の電位はゲート絶縁膜6と絶
縁物層2との膜厚比できまる電位まで上昇しようとする
。そのため、絶縁物層2と能動層3の界面に正孔が発生
し、電流を遮断し得なくなる。これがリーク電流の発生
原因である。
このように、横形構造の絶縁ゲート形トランジスタにお
いて曳好な電流遮断特性を得るには、絶縁物層2の厚さ
を十分に厚くする必要がある。ところが絶縁物層2の厚
さを厚くすることは製造上の困難性を伴ない、実用化の
大きな障害となっていた。
いて曳好な電流遮断特性を得るには、絶縁物層2の厚さ
を十分に厚くする必要がある。ところが絶縁物層2の厚
さを厚くすることは製造上の困難性を伴ない、実用化の
大きな障害となっていた。
本発明は上述の問題点に鑑みてなされたものであシ、そ
の目的は、絶縁物層2を厚くすることなくリーク電流を
少なくしようとするものであ)、Cれによって製造が容
易で、しかも良好な電流遮断特性を示す横形構造の絶縁
ゲート形トランジスタを提供することにある。
の目的は、絶縁物層2を厚くすることなくリーク電流を
少なくしようとするものであ)、Cれによって製造が容
易で、しかも良好な電流遮断特性を示す横形構造の絶縁
ゲート形トランジスタを提供することにある。
このような目的を達成するために、本発明は、半導体基
板上の絶縁物層と能動層との間に、電界遮蔽層を配した
ものである。
板上の絶縁物層と能動層との間に、電界遮蔽層を配した
ものである。
以下実施例とともに本発明の詳細な説明する。
第3図は本発明の一実施例を示す断面図であシ、第1図
と同−又は相当部分には同一の符号を付しである。半導
体基板1の上に絶縁物層2が設けられ、この絶縁物層2
の上にさらに電界遮蔽効果を持った電界遮蔽層10カニ
設けられている。この電界遮蔽層10は半絶縁物から成
シ、シリコンのような半導体中にイオン打込み法等によ
シ酸素イオンを打込外、酸素濃度を10%〜50%とし
た後、高温熱処理を施すと得られる(特願昭55−18
0505号)。
と同−又は相当部分には同一の符号を付しである。半導
体基板1の上に絶縁物層2が設けられ、この絶縁物層2
の上にさらに電界遮蔽効果を持った電界遮蔽層10カニ
設けられている。この電界遮蔽層10は半絶縁物から成
シ、シリコンのような半導体中にイオン打込み法等によ
シ酸素イオンを打込外、酸素濃度を10%〜50%とし
た後、高温熱処理を施すと得られる(特願昭55−18
0505号)。
電界遮蔽層10の上には、n形半導体から成る能動層3
が形成される。能動層3の一端にはn形高不純物濃度を
有するカソード領域4が、他端にはp形高不純物濃度を
有するアノード領域5が電界遮蔽層10上に形成されて
いる。能動層3の上にはゲート絶縁M6を介してゲート
電極1が設けられ、カソード領域4及びアノード領域5
の上にはそれぞれカソード電極8及びアノード電極9が
設けられている。
が形成される。能動層3の一端にはn形高不純物濃度を
有するカソード領域4が、他端にはp形高不純物濃度を
有するアノード領域5が電界遮蔽層10上に形成されて
いる。能動層3の上にはゲート絶縁M6を介してゲート
電極1が設けられ、カソード領域4及びアノード領域5
の上にはそれぞれカソード電極8及びアノード電極9が
設けられている。
能動層3の厚み1cは、この能動層3を構成す。
るn形半導体に固有のデバイ長LDの2倍未満の値を有
している。このデバイ長LDは によって表わされる。ここで68は半導体の誘電率、に
はボルツマン定数、TL絶対温度、qは単位電荷量、N
Dは不純物を含む半導体のキャリア濃度である。能動層
3の厚みtcがデバイ長LD02倍以上であると、電流
非飽和特性を得ることができるが、ゲート電圧Voxを
変化させてもその傾斜が変化するのみでアノード電流エ
ムにの立ち上がる点がほとんど変わらないため動作範囲
が極めて小さくなる。しかし、能動層3の厚みtcがデ
バイ長LDの2倍未満であれば、ゲート電圧VGKを変
化させることによシアノード電流IAKの立ち上がシ点
を変化させることができ良好な電流遮断特性を得ること
ができるものである。
している。このデバイ長LDは によって表わされる。ここで68は半導体の誘電率、に
はボルツマン定数、TL絶対温度、qは単位電荷量、N
Dは不純物を含む半導体のキャリア濃度である。能動層
3の厚みtcがデバイ長LD02倍以上であると、電流
非飽和特性を得ることができるが、ゲート電圧Voxを
変化させてもその傾斜が変化するのみでアノード電流エ
ムにの立ち上がる点がほとんど変わらないため動作範囲
が極めて小さくなる。しかし、能動層3の厚みtcがデ
バイ長LDの2倍未満であれば、ゲート電圧VGKを変
化させることによシアノード電流IAKの立ち上がシ点
を変化させることができ良好な電流遮断特性を得ること
ができるものである。
次に84図に示す動作原理図を用いて動作を説明する。
第4図(a)に示すように、ゲート電圧Waxを零とし
て正のアノード電圧■ムKを印加すると、アノード魯カ
ソード間にはpn接合の順方向電流が流れ非飽和形電流
電圧特性が得られる。この状態で第4図(b)に示すよ
うに正のゲート電圧Vexを印加すると、カソード領域
4の近傍とアノード領域5の近傍には能動層3の厚さ方
向全体にわたって電子の蓄積層が形成される。一方、電
界遮蔽層10の及ぼす効果によ)、能動層3は電界遮蔽
層10との界面がら空乏化されようとする。結果として
能動層3の一部に空乏層11が発生し、アノード電圧■
ムXの大部分を該空乏層11が支える。
て正のアノード電圧■ムKを印加すると、アノード魯カ
ソード間にはpn接合の順方向電流が流れ非飽和形電流
電圧特性が得られる。この状態で第4図(b)に示すよ
うに正のゲート電圧Vexを印加すると、カソード領域
4の近傍とアノード領域5の近傍には能動層3の厚さ方
向全体にわたって電子の蓄積層が形成される。一方、電
界遮蔽層10の及ぼす効果によ)、能動層3は電界遮蔽
層10との界面がら空乏化されようとする。結果として
能動層3の一部に空乏層11が発生し、アノード電圧■
ムXの大部分を該空乏層11が支える。
それゆえ、アノ−ドルn接合には高いバイアスがかから
なくなシ、アノード電流エムKが減少する。
なくなシ、アノード電流エムKが減少する。
このようにしてゲート電圧VGKを正方向に増加させる
と、やがてアノード電流エムKが遮断される。
と、やがてアノード電流エムKが遮断される。
ゲート電圧Voxを十分高くしても第2図の)に示すよ
うなリーク電流が流れにくいのは、電界遮蔽層10が能
動層3と基板1との間の電界を遮蔽することによって、
能動層3と電界遮蔽層10との界面に正孔を発生させな
いためである。
うなリーク電流が流れにくいのは、電界遮蔽層10が能
動層3と基板1との間の電界を遮蔽することによって、
能動層3と電界遮蔽層10との界面に正孔を発生させな
いためである。
第5図は、本発明による絶縁ゲート形トランジスタの一
例についての実測結果を示したものである。本例ではゲ
ート長:102m、ゲート幅:50μm、デバイ長LD
: iaonmcキャリア濃度ND:lXl0”副−
8,絶対温度T : 300°K)、能動層3の厚さ’
c:49nmとしている。この図かられかるように、良
好な電流非飽和特性と電流遮断特性が得られた。
例についての実測結果を示したものである。本例ではゲ
ート長:102m、ゲート幅:50μm、デバイ長LD
: iaonmcキャリア濃度ND:lXl0”副−
8,絶対温度T : 300°K)、能動層3の厚さ’
c:49nmとしている。この図かられかるように、良
好な電流非飽和特性と電流遮断特性が得られた。
以上説明したように、本発明によれば、横形構造の絶縁
ゲート形トランジスタにおいて、絶縁物層と能動層との
間に電界遮蔽層を配しているので、絶縁物層を厚くしな
くともゲート電圧を高くした場合にアノードeカソード
間のリーク電流が流れず良好な電流遮断特性を得ること
ができる。したがって低消費電力を必要とする各種LS
Iに適用できるものである。
ゲート形トランジスタにおいて、絶縁物層と能動層との
間に電界遮蔽層を配しているので、絶縁物層を厚くしな
くともゲート電圧を高くした場合にアノードeカソード
間のリーク電流が流れず良好な電流遮断特性を得ること
ができる。したがって低消費電力を必要とする各種LS
Iに適用できるものである。
第1図は従来の横形構造の絶縁ゲート形トランジスタの
構造を示す断面図、第2図は第1図の絶縁ゲート形トラ
ンジスタの電圧電流特性を示す図、第3図は本発明の絶
縁ゲート形トランジスタの構造を示す断面図、第4図は
本発明の絶縁ゲート形トランジスタの動作を説明するた
めの原理図、第5図は本発明の絶縁ゲート形トランジス
タの一例についての実測結果にもとづく電圧電流特性図
である。 2・・・・絶縁物層、3@・・・能動層、4・極、10
・・Φ・電界遮蔽層。 特許出願人 日本電信電話公社 代理人 山 川 政 樹 第5図 ■GK=Ov 0 10 1VI 7ノード電圧VAK
構造を示す断面図、第2図は第1図の絶縁ゲート形トラ
ンジスタの電圧電流特性を示す図、第3図は本発明の絶
縁ゲート形トランジスタの構造を示す断面図、第4図は
本発明の絶縁ゲート形トランジスタの動作を説明するた
めの原理図、第5図は本発明の絶縁ゲート形トランジス
タの一例についての実測結果にもとづく電圧電流特性図
である。 2・・・・絶縁物層、3@・・・能動層、4・極、10
・・Φ・電界遮蔽層。 特許出願人 日本電信電話公社 代理人 山 川 政 樹 第5図 ■GK=Ov 0 10 1VI 7ノード電圧VAK
Claims (1)
- 絶縁物層と、この絶縁物層の上に形成された電界遮蔽層
と、この電界遮蔽層の上に半導体によって形成され層の
厚さがこの半導体に固有のデバイ長の2倍未満である能
動層と、この能動層の一端部に第1導電形を有する高不
純物濃度半導体によって形成され九カソード領域と、前
記能動層の他端部に第2導電形を有する高不純物濃度半
導体によって形成されたアノード領域と、前記能動層の
上に形成されたゲート絶縁膜と、このゲート絶縁膜上に
設けられたゲート電極と、前記カソード領域上に設けら
れたカソード電極と、前記アノード領域上に設けられた
アノード電極とを具備することを特徴とする絶縁ゲート
形トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18871283A JPS6080279A (ja) | 1983-10-08 | 1983-10-08 | 絶縁ゲ−ト形トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18871283A JPS6080279A (ja) | 1983-10-08 | 1983-10-08 | 絶縁ゲ−ト形トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6080279A true JPS6080279A (ja) | 1985-05-08 |
Family
ID=16228470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18871283A Pending JPS6080279A (ja) | 1983-10-08 | 1983-10-08 | 絶縁ゲ−ト形トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6080279A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0526897A2 (en) * | 1991-08-06 | 1993-02-10 | Nec Corporation | Three terminal tunnel device |
US5616944A (en) * | 1990-05-21 | 1997-04-01 | Canon Kabushiki Kaisha | Diode and semiconductor device having a controlled intrinsic or low impurity concentration region between opposite conductivity type semiconductor regions |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5227285A (en) * | 1975-08-26 | 1977-03-01 | Sony Corp | Semiconductor device |
JPS52149076A (en) * | 1976-06-04 | 1977-12-10 | Hitachi Ltd | Semiconductor integrated circuit and its preparing method |
JPS5754370A (en) * | 1980-09-19 | 1982-03-31 | Nippon Telegr & Teleph Corp <Ntt> | Insulating gate type transistor |
JPS57104239A (en) * | 1980-12-22 | 1982-06-29 | Nippon Telegr & Teleph Corp <Ntt> | Forming method for insulating layer |
-
1983
- 1983-10-08 JP JP18871283A patent/JPS6080279A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5227285A (en) * | 1975-08-26 | 1977-03-01 | Sony Corp | Semiconductor device |
JPS52149076A (en) * | 1976-06-04 | 1977-12-10 | Hitachi Ltd | Semiconductor integrated circuit and its preparing method |
JPS5754370A (en) * | 1980-09-19 | 1982-03-31 | Nippon Telegr & Teleph Corp <Ntt> | Insulating gate type transistor |
JPS57104239A (en) * | 1980-12-22 | 1982-06-29 | Nippon Telegr & Teleph Corp <Ntt> | Forming method for insulating layer |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5616944A (en) * | 1990-05-21 | 1997-04-01 | Canon Kabushiki Kaisha | Diode and semiconductor device having a controlled intrinsic or low impurity concentration region between opposite conductivity type semiconductor regions |
EP0526897A2 (en) * | 1991-08-06 | 1993-02-10 | Nec Corporation | Three terminal tunnel device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3039967B2 (ja) | 半導体装置 | |
US3514676A (en) | Insulated gate complementary field effect transistors gate structure | |
US3602782A (en) | Conductor-insulator-semiconductor fieldeffect transistor with semiconductor layer embedded in dielectric underneath interconnection layer | |
JPH05145083A (ja) | 量子電界効果素子 | |
US6825507B2 (en) | Semiconductor device having high electron mobility comprising a SiGe/Si/SiGe substrate | |
JP2564935B2 (ja) | 半導体装置 | |
US3493824A (en) | Insulated-gate field effect transistors utilizing a high resistivity substrate | |
JPS6080279A (ja) | 絶縁ゲ−ト形トランジスタ | |
JPS60247974A (ja) | 半導体装置 | |
JPH10107256A (ja) | 化合物半導体電界効果トランジスタ | |
US3500138A (en) | Bipolar mos field effect transistor | |
JPH028453B2 (ja) | ||
JPS61242082A (ja) | 半導体素子 | |
JP3256643B2 (ja) | 半導体装置 | |
JPH1056187A (ja) | 半導体装置 | |
JPH0493038A (ja) | 電界効果トランジスタ | |
JPS6340376A (ja) | 電界効果型半導体装置 | |
JPH0131314B2 (ja) | ||
KR20010005298A (ko) | 반도체소자의 트랜지스터 | |
JPH02312281A (ja) | 伝導度変調型mosfet | |
JPH01304785A (ja) | 半導体集積回路 | |
JPH04206780A (ja) | 半導体装置 | |
JP3245657B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
JPS5863168A (ja) | 電界効果型半導体装置 | |
JPH02155276A (ja) | 半導体装置 |