JPS6340376A - 電界効果型半導体装置 - Google Patents

電界効果型半導体装置

Info

Publication number
JPS6340376A
JPS6340376A JP18441386A JP18441386A JPS6340376A JP S6340376 A JPS6340376 A JP S6340376A JP 18441386 A JP18441386 A JP 18441386A JP 18441386 A JP18441386 A JP 18441386A JP S6340376 A JPS6340376 A JP S6340376A
Authority
JP
Japan
Prior art keywords
type semiconductor
type
channel
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18441386A
Other languages
English (en)
Inventor
Shinichi Nakagawa
伸一 中川
Yasutaka Horiba
堀場　康孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP18441386A priority Critical patent/JPS6340376A/ja
Publication of JPS6340376A publication Critical patent/JPS6340376A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は半導体装置に関し、特に電界効果型半導体装
置の構造に関するものである。
［従来の技術］ 第３図は従来のたとえばＮチャンネル型のＭＯ８型電界
効果半導体装置の平面図、および第４図はこの断面図で
ある。図において、Ｐ型半導体３にソースとなるＮ型半
導体４とドレインとなるＮ型半導体５が形成されており
、Ｎ型半導体４とＮ型半導体５の間はＮ型チャンネル６
の領域である。
また、Ｎ型チャンネル６の領域上にゲート絶縁体２が形
成され、さらに、ゲート絶縁体２上にゲート電極１が形
成”されている。
以下、動作について説明する。
ゲート電極１の電位（Ｖｇ）と、ソース電極であるＮ型
半導体４の電位（Ｖｓ）が Ｖｇ＜Ｖｓ＋Ｖｔｈ　（スレッシュホールド電圧）のと
き、Ｎ型チャンネル６は形成されずソース電極であるＮ
型半導体４とドレイン電極であるＮ型半導体５とは非導
通状態である。次に Ｖｇ＞Ｖｓ＋Ｖｔｈ のとき、Ｎ型半導体４とＮ型半導体５とは導通状態とな
り、ドレイン電極“からソース電極へ流れる電流（１）
は次式による。
すなわち、このトランジスタの相互コンダクタンス（Ｃ
ａｍ）は となる。
［発明が解決しようとする問題点］ 上記のような従来の電界効果型半導体装置では、Ｇｍを
大きくするためにはチャンネル幅（Ｗ）を大きくするか
、または、チャンネル長（Ｌ）を小さくする必要がある
が、チャンネル長（Ｌ）は電界効果上減少には限度があ
るのでチャンネル幅（Ｗ）の増加が必要となる。ところ
が、このチャンネル幅（Ｗ）を増加することは、すなわ
ち、Ｎ型半導体４および５の領域を広げることにつなが
り高集積化が意図される半導体装置にとって不具合とな
る問題点があった。
この発明はかかる問題点を解決するためになされたもの
で、チャンネル幅（Ｗ）の増加を意図しながらも、半導
体領域の拡大を最小限にする電界効果型半導体装置を得
ることを目的とする。
［問題点を解決するための手段］ この発明に係る電界効果型半導体装置は、制御電極の周
囲にｍ制御絶縁体を介してドレインおよびソース電極と
なる半導体を各々配し、チャンネルを制御電極周囲に形
成するものである。
［作用］ この発明においては制御電極周囲にチャネルを形成する
ので、半導体領域の拡大を最小限にしながら、チャンネ
ル幅を増加しトランジスタの相互コンダクタンスを大き
くすることができる。
［発明の実施例コ 第１図はこの発明の一実施例を示す平面図および第２図
はこの断面図である。
図において、絶縁体７上にゲート電極１が形成されてお
り、ゲート電極１屑囲にゲート絶縁体２が形成されてい
る。また、ゲート絶縁体２の周囲で絶縁体７上にソース
あるいはドレインとなるＮ型半導体４が形成され、さら
に、Ｎ型半導体４上にＰ型半導体３が、さらに、Ｐ型半
導体３上にドレインあるいはソースとなるＮ型半導体５
が形成されている。
動作および作用は従来装置と同じであるが、Ｎ型半導体
４とＮ型半導体５とが導通状態となったとき、ゲート絶
縁体２の全周囲にＮ型チャンネル６が形成される。
図中、ＷおよびＬは従来装置に相当するこのトランジス
タにおけるチャンネル幅およびチャンネル長である。
なお、上記実施例の半導体のＮ型およびＰ型は、これを
逆にしても同様の効果を奏する。
また、上記実施例では絶縁体７の上にトランジスタを形
成したが、この絶縁体７はなくても同様の効果を奏する
。
さらに、上記実施例ではゲート電極１および半導体電極
３．４および５の平、面図における形状は四角であるが
、この形状にはこだわらない。
［発明の効果コ この発明は以上説明したとおり、ゲート電極の全周囲に
チャンネルを形成するので、半導体領域の拡大を最小限
にしながら、かつ、トランジスタの相互コンダクタンス
を大きくすることができる。
【図面の簡単な説明】
第１図はこの“発明の一実施例を示す平面図、第２図は
この断面図、第３図は従来装置の平面図、および第４図
はこの断面図である。 図において、１はゲート電極、２はゲート絶縁体、３は
Ｐ型半導体、４はＮ型半導体、５はＮ型半導体、６はＮ
型チャンネル、７は絶縁体である。 なお、各図中同一符号は同一または相当部分を示す。 第２図 ４：ｎ形１辱 第３図 第４図

Claims (1)

  1. 【特許請求の範囲】 電界効果型半導体装置であって、 制御電極と、 前記制御電極の周囲に形成される制御絶縁膜と、前記制
    御絶縁膜の周囲に形成される第１導電形式の第１の半導
    体層と、 前記制御絶縁膜の周囲に形成され、かつ、前記第１の半
    導体層に接する第２導電形式の第２の半導体層と、 前記制御絶縁膜の周囲に形成され、かつ、前記第２の半
    導体層に接する第１導電形式の第３の半導体層とを備え
    、 前記第１、第２および第３の半導体層の各々の厚さの総
    計が、前記制御電極および前記制御絶縁膜の厚さと等し
    いことを特徴とする、電界効果型半導体装置。
JP18441386A 1986-08-05 1986-08-05 電界効果型半導体装置 Pending JPS6340376A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18441386A JPS6340376A (ja) 1986-08-05 1986-08-05 電界効果型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18441386A JPS6340376A (ja) 1986-08-05 1986-08-05 電界効果型半導体装置

Publications (1)

Publication Number Publication Date
JPS6340376A true JPS6340376A (ja) 1988-02-20

Family

ID=16152733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18441386A Pending JPS6340376A (ja) 1986-08-05 1986-08-05 電界効果型半導体装置

Country Status (1)

Country Link
JP (1) JPS6340376A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5181088A (en) * 1988-09-14 1993-01-19 Kabushiki Kaisha Toshiba Vertical field effect transistor with an extended polysilicon channel region
US5312782A (en) * 1990-11-23 1994-05-17 Sony Corporation SOI type vertical channel field effect transistor and process of manufacturing the same
WO1997049134A2 (en) * 1996-06-21 1997-12-24 Micron Technology, Inc. Soi-transistor circuitry employing soi-transistors and method of manufacture thereof
US6500744B2 (en) 1999-09-02 2002-12-31 Micron Technology, Inc. Methods of forming DRAM assemblies, transistor devices, and openings in substrates

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5181088A (en) * 1988-09-14 1993-01-19 Kabushiki Kaisha Toshiba Vertical field effect transistor with an extended polysilicon channel region
US5312782A (en) * 1990-11-23 1994-05-17 Sony Corporation SOI type vertical channel field effect transistor and process of manufacturing the same
WO1997049134A2 (en) * 1996-06-21 1997-12-24 Micron Technology, Inc. Soi-transistor circuitry employing soi-transistors and method of manufacture thereof
WO1997049134A3 (en) * 1996-06-21 1998-03-12 Micron Technology Inc Soi-transistor circuitry employing soi-transistors and method of manufacture thereof
US5929476A (en) * 1996-06-21 1999-07-27 Prall; Kirk Semiconductor-on-insulator transistor and memory circuitry employing semiconductor-on-insulator transistors
US6404008B1 (en) 1996-06-21 2002-06-11 Micron Technology, Inc. Semiconductor-on-insulator transistor and memory circuitry employing semiconductor-on-insulator transistors
US6459610B1 (en) 1996-06-21 2002-10-01 Micron Technology, Inc. Semiconductor-on-insulator transistor, memory circuitry employing semiconductor-on-insulator transistors, method of forming a semiconductor-on-insulator transistor, and method of forming memory circuitry employing semiconductor-on-insulator transistors
US6586304B2 (en) 1996-06-21 2003-07-01 Micron Technology, Inc. Semiconductor-on-insulator transistor, memory circuitry employing semiconductor-on-insulator transistors, method of forming a semiconductor-on-insulator transistor, and method of forming memory circuitry employing semiconductor-on-insulator transistors
US6500744B2 (en) 1999-09-02 2002-12-31 Micron Technology, Inc. Methods of forming DRAM assemblies, transistor devices, and openings in substrates
US6740574B2 (en) 1999-09-02 2004-05-25 Micron Technology, Inc. Methods of forming DRAM assemblies, transistor devices, and openings in substrates

Similar Documents

Publication Publication Date Title
JP2781504B2 (ja) 改良されたブレークダウン電圧特性を有する半導体装置
KR940001427A (ko) 박막 반도체 장치와 그 제작방법
KR870005464A (ko) 반도체장치
KR890013796A (ko) 반도체장치 및 그 제조방법
US6825507B2 (en) Semiconductor device having high electron mobility comprising a SiGe/Si/SiGe substrate
JPS63252480A (ja) 縦形モス電界効果トランジスタ
JPS61194777A (ja) 半導体集積回路装置
JPS6340376A (ja) 電界効果型半導体装置
US3296508A (en) Field-effect transistor with reduced capacitance between gate and channel
JPH0222868A (ja) 絶縁ゲート電界効果トランジスタ
JPH01111378A (ja) 縦型ｍｏｓ　ｆｅｔ
JPH07142731A (ja) パワーデバイスおよびそれを形成するための方法
JP3248791B2 (ja) 半導体装置
JPS6276557A (ja) 絶縁ゲ−ト型自己タ−ンオフ素子
JP4577948B2 (ja) オフセットゲート型電界効果トランジスタ
JPH04127574A (ja) 縦型絶縁ゲート電界効果トランジスタ
JPS60154671A (ja) 半導体装置
JPH0330370A (ja) Ｍｉｓ型半導体装置
JP2656731B2 (ja) 複合半導体装置
JP2774870B2 (ja) 半導体装置
JPH01286367A (ja) 縦型電界効果トランジスタ
JPH0673381B2 (ja) 電界効果半導体装置
JPH04251979A (ja) 高耐圧トランジスタ
JPS60124863A (ja) Ｍｏｓ集積回路装置
KR970054348A (ko) 모스 콘트롤 다이오드 및 그 제조방법