JPH02207534A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔産業上の利用分野〕 本発明は半導体装置に係り、特に高性能、高集積化に好
適なバイポーラ型トランジスタ装置に関する。 〔従来の技術〕 非常に小さな寸法のバイポーラ型トランジスタ装置、最
小寸法がサブミクロンオーダのトランジスタでは、ベー
ス・コレクタ間の寄生容量及びコレクタ・基板間の寄生
容量が最も重要な性能パラメータであり、装置の高速化
にはこれら寄生容量を小さくすることが必要である。 先行技術によって製造された従来の、この種のトランジ
スタでは、特公昭６２−５３４９号公報の、特に第１Ｂ
図および第２１図に記載のように、多結晶シリコンより
成る外部ベース電極が、互いに積層状態に形成されたエ
ミッタ、活性ベース及びその直下のコレクタ領域の一部
を側方で取り囲むように形成されている。そして、前記
外部ベース電極をエミッタ、エミッタ・ベース接合、ベ
ース・コレクタ接合及びコレクタ領域から分離するため
の絶縁体がこれらの間に設けられている。更に活性ベー
ス領域の下方に設けられたコレクタ領域は、前記ベース
電極の一つの底面及び側面を絶縁体を介して取り囲むよ
うにして、半導体基板主表面に引き出される構造となっ
ていた。 〔発明が解決しようとする課題〕 上記従来技術では、活性ベース領域の側面と電気的に接
続した外部ベース電極が半導体基体の主表面に引き出さ
れているので、活性ベース領域（ベース・コレクタ間接
合）の面積の微細化が可能である。従って、ベース・コ
レクタ間の接合容量を十分に小さくできる特徴がある。 しかし、活性ベース領域の下方（内部）に設けられたコ
レクタ領域は、前記ベース電極の一つの底面及び側面を
絶縁体を介して取り囲むようにして、半導体基体の主表
面に引き出される構造となっているので、コレクタ領域
の微細化が困難であるという問題がある。従って、上記
従来技術では、コレクタ・基体間の接合容量が大きく、
更に隣接するトランジスタ間（コレクタ・コレクタ間）
をアイソレーションするため必要な距離を隔てなければ
ならず、７全体の素、子面積を大きくなってしまうので
、バイポーラトランジスタの高速化、高集積化が十分に
は達成できない欠点があった。 よって本発明の目的は、上記欠点を除去して全体の半導
体素子面積を小さくすることのできるバイポーラ型トラ
ンジスタ装置を提供することにある。 〔課題を解決するための手段） 上記目的は、半導体基体と、前記基体の表面に設けられ
た第１導電型単結晶半導体層から成る第１領域と、前記
第１領域上に開口部を有して設けられた第１の絶縁膜と
、該開口部上に設けられた第１導電型単結晶半導体層か
ら成る第２領域と、該第２領域の端面と接続して、前記
第１絶縁膜上１こ延在して設けられた第２導電型多結晶
半導体層から成る第３領域と、前記第２領域内に設けら
れた第２導電型の第４領域と、該第４領域内に設けられ
た第１導電型の第５領域とを夫々有し、上記第１領域を
外部コレクタ領域、上記第２領域を活性コレクタ領域、
上記第３領域を外部ベース領域。 上記第４領域を活性ベース領域、上記第５領域をエミッ
タ領域としたバイポーラトランジスタ装置とすることに
よって達成される。 また、上記目的は、第１導電型半導体基体と、前記基体
の表面に開口部を有して設けられた第１の絶縁膜と、該
開口部上に設けられた第２導電型単結晶半導体層から成
る第１領域と、該第１領域の端面に接続して、前記第１
絶縁膜上に延在して設けられた第２導電型多結晶半導体
層から成る第２領域と、前記第１領域上に開口部を有し
て前記第１及び第２領域上に設けられた第２の絶縁膜と
、該第２絶縁膜の開口部上に設けられた第２Ｒ電型単結
晶半導体層から成る第３領域と、前記第３領域の端面に
接続して、前記第２絶縁膜上に延在して設けられた第１
導電型多結晶半導体層から成る第４領域と、前記第３領
域内に設けられた第１導電型型の第５領域と、該第５領
域内に設けられた第２導電型の第６領域とを夫々有し、
上記第１及び第２領域を外部コレクタ領域、上記第３領
域を活性コレクタ領域、上記第４領域を外部ベース領域
、上記第５領域を活性ベース領域、上記第６領域をエミ
ッタ領域としたバイポーラトランジスタ装置とすること
によっても達成される。 〔作用〕 上記バイポーラトランジスタ装置は、活性コレクタ領域
及び活性ベース領域を外部に引き出すための外部コレク
タ領域及び外部ベース領域がそれぞれ第１絶縁膜上及び
第２絶縁膜上に延在して設けられている。それによって
、従来装置と同様にベース・コレクタ間接合容量を十分
小さくでき、かつ従来装置においてベース電極の底面及
び側面を絶縁体を介して取り囲むようにして半導体基体
内に設けられ、そして基体表面に引き出されていた高濃
度コレクタ領域がほとんど不要になる。従って、従来装
置に比べてコレクタ・基体間の接合容量が大幅に低減で
き、更に隣接するトランジスタ間のアイソレーション間
隔（コレクタ・コレクタ間）も大幅に縮小できるので、
トランジスタ装置の高速化、高集積化が達成できる。 〔実施例〕 以下、本発明の一実施例を第１図によって説明する。 第１図は本発明をｎｐｎ型バイポーラトランジスタに適
用した場合の製造方法を製造工程順に示す断面図である
。 まずｐ型Ｓｉ基板１０を用意し、その表面に熱酸化法に
よって５ｉＯｚ膜］１を５０００人の厚みで形成する６
次にＳｉＯ２膜１１上にＣＶＤ法によって厚み５０００
人の多結晶シリコン膜（ｐｏｌｙｓ　ｉ膜）を被着し、
該ｐｏｌｙｓｉ膜を所望形状に加工した後、基板１０を
５００℃の温度に保った状態でｃｗ−Ａｒレーザで前記
ｐｏｌｙｓｉ膜を再結晶化することにより単結晶シリコ
ン膜１２を形成する。次に該単結晶５ｉ１２中にアンチ
モン（ｓｂ）を高濃度に熱拡散する。これにより、図Ｉ
Ａに示した構成が得られる。 次に例えば選択酸化技術により、第１図Ｂに示す如く、
前記単結晶Ｓｉ膜１２上にＳｉＯ２膜１３及び開口部１
４を形成する。 次にジクロールシラン（Ｓ　ｉ　Ｃｆｌ　２Ｈ２）ガス
を用いたエピタキシャル成長技術によって、第１図Ｃに
示す如く、前記開口部１４上には低濃度ｎ型（ｎ−）の
単結晶Ｓｉ膜１５、前記５ｉＯｚ膜１３上には低濃度ｎ
型（ｎ−）の多結晶Ｓｉ膜１６を形成した後、所望の形
状に加工する。次にホトレジストをマスク材として、前
記膜１６中に選択的に高濃度のボロン（Ｂ）をイオン注
入し、熱処理することで第１図りに示す如く、高濃度ｐ
型（Ｐ＋）多結晶Ｓｉ膜１７を形成し、次に比較的低濃
度のＢイオンを前記膜１５中に注入して熱処理すること
で、ｐ型活性ベース層１８を形成する。次にＣＶＤ法に
より全面にＳ　ｉ　Ｏｘ層膜１９被着し、前記ベース層
１８上の一部領域を開口する。 次にまずＣＶＤ法により不純物を添加していない多結晶
Ｓｉ膜を２０ｏＯ人の厚みで被着した後、該Ｓｉ膜中に
高濃度のＡｓイオンを注入し熱処理することによって、
第１図Ｅに示す如く、高濃度ｎ型（ｎ＋）多結晶Ｓｉ膜
２１及び前記ベース層１８内にｎ十エミッタ層２２を形
成する。 次に全面にＣＶＤ法によりＳｉＯ２膜とＰＳＧ膜の２層
膜２３を被着した後、ホトエツチング技術を用いて第１
図Ｆに示す如く、前記ｎ＋コレクタ層１２、前記ｐ十多
結晶膜５ｉ１７及びｎ十多結晶Ｓｉ膜２１上のＰＳＧ膜
及びＳｉＯ２膜を所望形状にエツチング除去して、それ
ぞれコンタクトホール２４を形成する。次にスパッタリ
ング法によって、ＡΩＳｉなど導電性膜を被着した後、
フォトエツチング技術によって所望形状に加工すること
でコレクタ電極配線層２５工ミツタ電極配線層２６及び
ベース電極配線層２７をそれぞれ形成する。 以上が本発明のｎｐｎパイポーラトランジスタの製法の
一例である。 前述の工程で得られた本発明のバイポーラトランジスタ
においては、ｎ＋３１９５層１２がＳｉ○２膜１１上に
設けられており、Ｓｉ基板１０との間にｐｎ接合がない
。更に活性ベース層１８は、ｐ十多結晶Ｓｉ膜１７によ
ってＳｉ○２膜１３上に引き出されて、この位置でベー
ス電極配線層２６に接続されている。 このような構成、配置により、従来の装置において、基
板内に設けられた高濃度コレクタ領域を不要にすること
ができる。従ってｎ＋３１９５層１２と基板１０間の接
合容量を大幅に低減でき。 またトランジスタ間を絶縁分離する領域もｐｎ接合では
なく、５ｉＯｚ膜であるので間隔の大幅な縮少化が図れ
、一方、ベース・コレクタ間接合容量は従来と同様に小
さくできるので、バイポーラトランジスタの高速化、高
集積化が達成できる。 次に第２図を用いて本発明の他の実施例について説明す
る。第２図は本発明をｎｐｎバイポーラトランジスタに
適用した場合の縦構造断面図を示したものである。製造
方法の詳細は省略し、第１の実施例と異なる点を説明す
る。まずＰ型Ｓｉ基板２０を準備し、該基板２０内の所
望領域に高濃度ｐ型のチャネルストッパー層２３を形成
する。 次に前記Ｓｉ基板２０上に選択酸化法により、開口部２
０Ａ以外の領域に５ｉＯｚ膜２４を形成する。次にＳ　
ｉ　ＣＱ　ｘＨｚガスを用いたエピタキシャル成長技術
によって、前記開口部２０Ａ上には単結晶Ｓｉ膜２１、
前記５ｉＯｚ膜２４上には多結晶Ｓｉ膜２２をそれぞれ
形成する。次にこれらの膜２１，２２中に高濃度のｓｂ
を熱拡散することによって、それぞれｎ十膜２１、ｎ十
多結晶Ｓｉ膜２２にする。以降の工程は第１の実施例と
ほぼ同様に実施して第２図のｎｐｎバイポーラトランジ
スタが完成する。 このようにして得られた本発明のバイポーラトランジス
タにおいては、ｎ＋ｓｉ膜２１（高濃度コレクタ領域）
とｐ型Ｓｉ基板２０の間にｐｎ接合となるので第１の実
施例と比べてコレクタ・基板間の接合容量は増加するが
、その接合面積は小であり、従来装置のそれよりは大幅
に低減できる。 一方、本実施例ではレーザによる再結晶化技術を用いず
１選択エピタキシャル技術のみで実施できるので、工程
が簡単でバイポーラの活性領域の結晶性が良いという利
点がある。 次に第３図を用いて本発明の他の実施例について説明す
る。第３図は本発明をｎｐｎバイポーラトランジスタに
適用した場合の縦構造断面図を示したものである。詳細
な製造方法の説明は省略するが、本実施例は第１の実施
例を変形したもので、ｎ十エミッタ３０とｐ十外部ベー
ス３１間の距離を自己整合的に近すけたものである。こ
れにより、ベースに寄生するベース抵抗ｒｂｂ　　を低
減できるので尚−層の高速化が図れる効果がある。 以上の３つの実施例はすべてｎｐｎバイポーラトランジ
スタを例どして説明したがｐｎｐバイポーラトランジス
タに適用してもよく、またＣＭＯＳトランジスタと混成
Ｌ５て形成した複合型半導体装置に適用しても本発明の
効果を奏することができる。 また本発明の精神及び範囲から外れることなく、形状及
び細部に様々な変更を加えること、或いは種々の製法に
よって形成することができるものである。 〔発明の効果〕 本発明によれば、活性コレクタ領域及び活性ベース領域
を外部に引き出すために必要な外部コレクタ領域及び外
部ベース領域をそれぞれ絶縁膜上に設けるようにしたの
で、従来装置において、特に活性ベース領域の下方に設
けられた低濃度コレクタ領域を半導体基体表面に引き出
すのに必要であった、半導体基体内に設けられた高濃度
コレクタ領域をほとんど不要にすることができる。また
このため、隣接するトランジスタ間のアイソレーション
幅をも微細化できる。従って、コレクタ・基体間の接合
容量を大幅に低減でき、トランジスタ装置全体の大きさ
も十分に小型化できるので、バイポーラトランジスタ装
置の高速化、高集積化が達成できる効果がある。 ５、

【図面の簡単な説明】

第１図Ａ−Ｆは本発明の一実施例におけるｎｐｎバイポ
ーラトランジスタの製造方法を製造工程順に示す縦構造
断面図、第２図及び第３図は本発明の他の実施例におけ
るｎｐｎバイポーラトランジスタの縦構造断面図である
。 １２−ｎ＋ｓｉ膜、１２−　ｎ＋エミッタ層、１５・・
・ｎ’−８ｉ膜（低濃度コレクタ層）、１７・・・Ｐ＋
多結晶Ｓｉ膜（外部ベース層）、１８・・・ｐ型ベース
層（活性ベース層）。

Claims (1)

1. 【特許請求の範囲】 １、半導体基体と、前記基体の表面に設けられた第１導
   電型単結晶半導体層から成る第１領域と、前記第１領域
   上に開口部を有して設けられた第１の絶縁膜と、該開口
   部上に設けられた第１導電型単結晶半導体層から成る第
   ２領域と、該第２領域の端面と接続して、前記第１絶縁
   膜に延在して設けられた第２導電型多結晶半導体層から
   成る第３領域と、前記第２領域内に設けられた第２導電
   型の第４領域と、該第４領域内に設けられた第１導電型
   の第５領域とを夫々有することを特徴とする半導体装置
   。 ２、第１導電型半導体基板と、前記基体の表面に開口部
   を有して設けられた第１の絶縁膜と、該開口部上に設け
   られた第２導電型単結晶半導体層から成る第１領域と、
   該第１領域の端面に接続して、前記第１絶縁膜上に延在
   して設けられた第２導電型多結晶半導体層から成る第２
   領域と、前記第１領域上に開口部を有して前記第１及び
   第２領域上に設けられた第２の絶縁膜と、該第２絶縁膜
   の開口部上に設けられた第２導電型単結晶半導体層から
   成る第３領域と、前記第３領域の端面に接続して、前記
   第２絶縁膜上に延在して設けられた第１導電型多結晶半
   導体層から成る第４領域と、前記第３領域内に設けられ
   た第１導電型型の第５領域と、該第５領域内に設けられ
   た第２導電型の第６領域とを夫々有することを特徴とす
   る半導体装置。 ４、上記第１領域を外部コレクタ領域とし、上記第２領
   域を活性コレクタ領域とし、上記第３領域を外部ベース
   領域とし、上記第４領域を活性ベース領域とし、第５領
   域をエミッタ領域とし、バイポーラトランジスタ装置を
   構成して成ることを特徴とする特許請求の範囲第１項記
   載の半導体装置。 ５、上記第１領域及び第２領域を外部コレクタ領域とし
   、上記第３領域を活性コレクタ領域とし、上記第４領域
   を外部ベース領域とし、上記第５領域を活性ベース領域
   とし、第６領域をエミッタ領域とし、バイポーラトラン
   ジスタ装置を構成して成ることを特徴とする特許請求の
   範囲第２項記載の半導体装置。