JPS61125079A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は半導体装置技術さらにはラテラル構造のバイ
ポーラトランジスタが形成される半導体装置に適用して
特に有効な技術に関するもので、たとえば、一種のラテ
ラル構造のバイポーラトランジスタが等価的に形成され
るＩＩＬ（インテグレーテッド・インジェクション・ロ
ジック）が形成される半導体集積回路装置に利用して有
効な技術に関するものである。

〔背景技術〕

第１１図は従来の半導体装置の一例を示す。

同図に示す半導体装置は、ｐ−型シリコン半導体基板１
上にｎ−型シリコンエピタキシャル層６を形成してなる
半導体基板を用いたものであって、そのエピタキシャル
層６にＩＩＬが形成されている。ＩＩＬは１周知のごと
く、等価的にラテラル構造のｐｎｐバイポーラトランジ
スタと逆方向の縦型バイポーラトランジスタとが集積さ
れたものであって、そのラテラル構造のｐｎρバイポー
ラトランジスタのエミッタはインジェクタと呼ばれてい
る。

第１１図に示す半導体装置では、Ｐ−型シリコン半導体
基板１とｎ−型シリコンエピタキシャル層６の間にｎ３
型埋込層５が形成されている。そして、この埋込層５上
のエピタキシャル層部分に。

ｐ型インジェクタ領域８１．ｐ型コレクタ・ベース共通
領域３２．ｎ”型コレクタ領域９１．９２などが形成さ
れ、これによりＩＩＬが形成されている。

１０は表面酸化膜、１１は電極、ＩＮＪはインジェクタ
、Ｂはベース、Ｃ１，Ｃ２はコレクタをそれぞれ示す なお、ＩＩＬが形成される半導体装置については、例え
ばコロナ社発行「集積回路工学（２）」柳井　久義、永
１）穣　共著、昭和５４年６月２０日発行、８７〜９３
貢などに記載されＣいる。

しかしながら、この種の半導体装置では、第１１図中に
点線矢印で示すように、インジェクタ領域８１から注入
されたキャリア（正孔）の中には、コレクタ・ベース共
通領域８２に到達せずに。

ｎ０型埋込層５を介して基板１側に流れ出してしまう量
がかなり多い。このため、無効電流が多くなって、ＩＩ
Ｌ内の逆方向バイポーラトランジスタの見かけ上の電流
増幅率が大幅に低下する、といった問題点が生じるとい
うことが本発明者によって明らかとされた。

さらに、上述したごとき問題点は、ＩＩＬ以外にも１通
常のラテラル構造のバイポーラトランジスタでも生じや
すい、ということが本発明者によって明らかとされた。

この場合は、エミッタ領域から注入されたキャリアがエ
ピタキシャル層から基板側に多く流れ出ることによって
、該バイポーラトランジスタの実効電流増幅率が低下す
る、という問題点が生じる。

〔発明の目的〕

この発明の目的は、エミッタあるいはインジェクタから
注入されたキャリアを効率良くコレクタ側へ到達させる
ことができるようにし、これにより無効電流を少なくし
て、ラテラル型バイポーラトランジスタの実効的な電流
増幅率を向上させることができるようにした半導体装置
技術を提供するものである。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては１本明ｔａ書の記述および添附図面から明らか
になるであろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、エミッタ領域あるいはインジェクタ領域の直
下に電気的な絶縁層を設けることにより、キャリアが基
板側へ逃げるのを阻止し、これによりキャリアの注入効
率を高めて、バイポーラトランジスタの実効電流増幅率
を向上させる、という目的を達成するものである。

〔実施例〕

以下、この発明の代表的な実施例を図面を参照しながら
説明する。

なお、図面において同一符号は同一あるいは相当部分を
示す。

第１図はこの発明による半導体装置の一例を示す。

同図に示す半導体装置は、先ず、第１導電型半導体基体
としてのＰ−型シリコン半導体基板上１に、第２導電型
であるｎ−型シリコンエピタキシャル層６を形成してな
る半導体基体が用いられている。さらに、Ｐ−型シリコ
ン半導体基板１とｎ−型シリコンエピタキシャル層６の
間にはｎ＋型埋込層５が形成されている。そして、ｐ型
ベース領域８１、Ｐ型コレクタ・ベース共通領域８２、
ｎ４型コレクタ領域９１．９２などが形成され、これに
よりＩＩＬが形成されている。

ＩＯは表面酸化膜、１１は電極、ＩＮＪはインジェクタ
、１３はベース、ＣＩ、Ｃ２はコレクタをそれぞれ示す
。

ここで、上記Ｐ型エミッタ領域８１の直下には電気的絶
Ｒ層４が形成されている。この電気的絶縁Ｍ４は、基板
Ｉとエピタキシャル層６の間に部公的に埋設されたシリ
コン酸化膜２および窒化膜３によっ℃構成される。

以上のように構成された半導体装置では、エミッタ領域
８１の直下が基板ｌ側から電気的に絶縁されているため
、そのエミッタ領域８１から注入されたキャリア（正孔
）のほとんどは、基板１側に流れ出ることなく、ｐ型コ
レクタ・ベース共通領域８２に達することができる。こ
れにより、キャリアの注入効率が高められるつこの結果
、無効電流が少なくなって、ＩＩＬ内に等価的に形成さ
れるバイポーラトランジスタの実効的な電流増幅率が大
幅に向上するようになる。また、上記電気的絶縁層４は
、エミッタ領域８１の直下付近だけに選択的に設けられ
ており、従ってＩＩＬのコレクタ寄生抵抗が高くなると
いった弊害が生じる恐れはほとんどない。

次に上述した半導体装置の製造方法の一実施例を示す。

第２図から第８図までは、この発明による半導体装置の
主要な製造工程を順に示したものである。

以下、その工程を各図ごとに説明する。

先ず、第２図はこの発明による半導体装置を製造するの
に用いられるｐ−型シリコン半導体基板ｌを示す。

第３図は第２図の基板１に電気絶縁層４としての化成膜
を部分的に形成した状態を示す、この化成膜はシリコン
酸化膜２と窒化膜３とからなる。

また、その絶ａ層４をマスクの一部として、ｎ９型埋込
層５を形成するためのｎ型導電不純物（ｓｂ）が部分的
にドープされる。

第４図は第３図の半導体基板１にｎ−型シリコンエピタ
キシャル層６を形成した状態を示す、この場合、シリコ
ン上に形成されたエピタキシャル層６ａは単結晶状とな
るが、上記絶縁層４上に形成されたエピタキシャル層６
ｂは多結晶状となる。

しかし、その絶縁層４上の多結晶状エピタキシャル層６
ｂは、例えば低圧ＣＶＤによって成長させることにより
、径の大きな良好な結晶性をもたせることができる。さ
らに、その結晶性は、例えばフラッシュアニールなどの
アニール処理を施すことにより５さらに良好なものとす
ることができる。

第５図はエピタキシャル層６に分離領域をなす溝７を形
成した状態を示す。この溝７は例えばアルカリ液を用い
た異方性エツチングによって形成される。この溝７は、
それ単独で、あるいは分離用拡散層を併用することによ
り１幅の小さな素子分離領域を構成することができる。

第６図はＩ　Ｉ　ＬのＰ型インジェクタ領域８■および
ｐ型コレクタ・ベース共通領域８２を形成した状態を示
す、ｐ型インジェクタ領域８１は電気絶縁層４の上に形
成される。また、Ｐ型コレクタ・ベース共通領域８２は
ｎ０型埋込層５の上に形成される。これらの領域８１．
８２は例えばＩＩＬとともに同一の基体に形成されるｎ
ｐｎバイポーラトランジスタのＰ型ベース領域などと同
時に形成することができる。

第７図はＩＩＬのｎ″型コレクタ領域９１゜９２を形成
した状態を示す。これらの領域９１゜９２も例えばＩＩ
Ｌとともに同一の基体に形成されるｎｐｎバイポーラト
ランジスタのｎ０型エミツタ領域などと同時に形成する
ことができる。

第８図は表面酸化膜■０の部分開孔およびその開孔部分
に電極１１をそれぞれ形成することによって完成された
ＩＩＬを示す。ＩＮＪはインジェクタ、Ｂはベース、Ｃ
Ｉ、Ｃ２はコレクタを示す。

以上のようにして、比較的簡単な工程の付加だけでもっ
て、第１図に示したごとき半導体装置を得ることができ
る。

第９図は、第２図から第８図に示した工程にて。

論理素子としてのＩＩＬとリニア素子としてのバイポー
ラトランジスタＴｒとが同時に形成された状態を示す。

この場合、Ｔ「のｐ型ベース領域８３は、ＩＩＬのｐ型
インジェクタ領域８１およびＰ型コレクタ・ベース共通
領域８２と同時に形成される。また、Ｔｒのｎ９型エミ
ツタ領域９３およびｎ３型コレクタ集電用拡散層９４は
、ＩＩＬのｎ０型コレクタ領域９１．９２と同時に形成
される。

第１Ｏ図はこの発明の別の実施例を示す図であって、通
常のラテラル型バイポーラトランジスタが形成された状
態を示す。

同図にあっては、８１がＰ型エミッタ領域を、８２がｐ
型コレクタ領域をそれぞれ示す。この実施例では、ｐ型
エミッタ領域８１の直下に電気的絶縁層４が設けられて
いる。これにより、ｐ型エミッタ領域８１からキャリア
注入効率を高めて、そのラテラル型バイポーラトランジ
スタの実効電流増幅率を大幅に向上させることができる
。

〔効果〕

１゜エミッタ領域あるいはインジェクタ領域の直下に電
気的な絶＃層を設けることにより、キャリアが基板側へ
逃げるのを阻止することができ、これによりキャリアの
注入効率を高めて、バイポーラトランジスタの実効流増
幅率を向上させることができる。という効果が得られる
。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、この発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。

Ｃ利用分野〕 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるエエＬが形成される
半導体装置の技術に適用した場合について説明したが、
それに限定されるものではなく、例えば、Ｃ３ＴＬなど
の能動素子が形成される半導体装置などにも適用できる
。少なくともラテラル箭造のバイポーラトランジスタが
等価的に形成される条件のものには適用できる６

【図面の簡単な説明】

第１図はこの発明による半導体装置の一実施例を示す要
部断面図、 第２図はこの発明による半導体装置を製造するのに用い
られるｐ−型シリコン半導体板を示す断面図。 第３図は第２図の基板に電気的絶縁層としての化成膜を
部分的に形成した状態を示す断面図、第４図は第３図の
半導体基板上にｎ−型シリコンエピタキシャル層を形成
した状態を示す断面図。 第５図はエピタキシャル層に分離領域をなす溝を形成し
た状態を示す断面図、 第６図はＩＩＬのＰ型インジェクタ領域および型コレク
タ・ベース共通領域を形成した状態を示す断面図、 第７図はＩＩＬのｎ０型コレクタ領域を形成した状態を
示す断面図、 第８図は電極取出しを行なって完成されたＩＩＬを示す
断面図。 第９図は第２図から第８図に示した工程にて論理素子と
してのＩＩＬとリニア素子としてのバイポーラトランジ
スタとが同時に形成された状態を示す断面図。 第１０図はこの発明の別の実施例を示す図であって、通
常のラテラル型バイポーラトランジスタが形成された状
態を示す断面図、 第１１図は従来の半導体装置の一例を示す断面図である
。 ■・・・第１導電型半導体基板（ｐ−型シリコン半導体
基板）、２・・・化成膜（シリコン酸化膜）、３・・・
化成膜（窒化膜）、４・・・電気的絶縁層、５・・・ｎ
′″型埋込層、６・・・第２導電型半導体エピタキシャ
ル層（ｎ−型シリコンエピタキシャル層）、７・・・溝
、８１・・・エミッタ領域（インジェクタ領域）、８２
・・・コレクタ・ベース共通領域、８３・・・エミッタ
領域、９１’、９２・・・コレクタ領域、９３・・・エ
ミッタ領域、９４・・・コレクタ集電用拡散層、１０・
・・表面酸化膜、１１・・・電極、ＩＬＬ・・・インテ
グレーテッド・インジェクション・ロジック、Ｔｒｉ・
−・ＩＩＬと同時に形成されるリニア素子としての縦型
バイポーラトランジスタ。

Claims (1)

1. 【特許請求の範囲】 １、第１導電型半導体基体上に第２導電型半導体エピタ
   キシャル層を形成し、このエピタキシャル層にラテラル
   構造のバイポーラトランジスタを等価的に形成してなる
   半導体装置であって、上記バイポーラトランジスタのエ
   ミッタ領域の直下に電気的絶縁層を設けたことを特徴と
   する半導体装置。 ２、上記エミッタ領域がＩＩＬ（インテグレーテッド・
   インジェクション・ロジック）のインジェクタ領域であ
   ることを特徴とする特許請求の範囲第１項記載の半導体
   装置。 ３、第１導電型半導体基体上に第２導電型半導体エピタ
   キシャル層を形成した後、このエピタキシャル層にラテ
   ラル構造のバイポーラトランジスタを等価的に形成する
   半導体装置の製造方法であって、上記半導体基板上に部
   分的に化成膜を形成し、この化成膜の上から上記エピタ
   キシャル層を形成し、さらに上記化成膜が形成された部
   分の上に上記バイポーラトランジスタのエミッタ領域を
   形成することを特徴とする半導体装置の製造方法。