JP3396125B2 - 定電圧ダイオード - Google Patents
定電圧ダイオードInfo
- Publication number
- JP3396125B2 JP3396125B2 JP07531496A JP7531496A JP3396125B2 JP 3396125 B2 JP3396125 B2 JP 3396125B2 JP 07531496 A JP07531496 A JP 07531496A JP 7531496 A JP7531496 A JP 7531496A JP 3396125 B2 JP3396125 B2 JP 3396125B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- diffusion layer
- emitter
- junction
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は定電圧ダイオードに
かかり、特に、出力電圧の制御性がよく、低出力電圧で
の温度係数を改善した定電圧ダイオードに関する。
かかり、特に、出力電圧の制御性がよく、低出力電圧で
の温度係数を改善した定電圧ダイオードに関する。
【０００２】
【従来の技術】従来の定電圧ダイオード(ツェナーダイ
オード)を、図７の符号１０２で示すと、該ツェナーダ
イオード１０２は、高濃度のシリコン基板１１２を有し
ており、その表面からシリコン基板１１２とは反対の導
電型の不純物が拡散され、拡散層１１３が形成されてい
る。
オード)を、図７の符号１０２で示すと、該ツェナーダ
イオード１０２は、高濃度のシリコン基板１１２を有し
ており、その表面からシリコン基板１１２とは反対の導
電型の不純物が拡散され、拡散層１１３が形成されてい
る。
【０００３】このツェナーダイオード１０２では、拡散
層１１３とシリコン基板１１２とのｐｎ接合を逆バイア
ス状態にして電流を流した場合、その両端に表れるツェ
ナー電圧は、流す電流の大きさによらずほぼ一定の値を
示すことから、従来より基準電圧源として広く使用され
ている。
層１１３とシリコン基板１１２とのｐｎ接合を逆バイア
ス状態にして電流を流した場合、その両端に表れるツェ
ナー電圧は、流す電流の大きさによらずほぼ一定の値を
示すことから、従来より基準電圧源として広く使用され
ている。
【０００４】また、電流値の変動があった場合ばかりで
なく、温度の変動があった場合でも一定の出力電圧を得
たい場合には、図８に示すように、前記ツェナーダイオ
ード１０２に、別途製造されたｐｎ接合ダイオード１２
２を直列接続し、ツェナー電圧の温度特性を、ｐｎ接合
ダイオード１２２の順方向電圧の温度特性で補償して、
全体の出力電圧が温度変化の影響を受けないようにした
回路が用いられていた。
なく、温度の変動があった場合でも一定の出力電圧を得
たい場合には、図８に示すように、前記ツェナーダイオ
ード１０２に、別途製造されたｐｎ接合ダイオード１２
２を直列接続し、ツェナー電圧の温度特性を、ｐｎ接合
ダイオード１２２の順方向電圧の温度特性で補償して、
全体の出力電圧が温度変化の影響を受けないようにした
回路が用いられていた。
【０００５】しかしながら従来技術のツェナーダイオー
ド１０２の温度係数は、図９のグラフに示すように、５
Ｖ付近をゼロとして、それより大きい場合は正、それよ
り小さい場合は負となっており、他方、ｐｎ接合ダイオ
ード１２２の順方向降下電圧は室温で約０．７Ｖである
が、その電圧の温度による変動は、−２．０ｍＶ／℃程
度の大きさであるのが普通である。
ド１０２の温度係数は、図９のグラフに示すように、５
Ｖ付近をゼロとして、それより大きい場合は正、それよ
り小さい場合は負となっており、他方、ｐｎ接合ダイオ
ード１２２の順方向降下電圧は室温で約０．７Ｖである
が、その電圧の温度による変動は、−２．０ｍＶ／℃程
度の大きさであるのが普通である。
【０００６】従って、ツェナー電圧の温度変動が＋２．
０ｍＶ／℃以下のツェナーダイオードでは、その温度係
数をｐｎ接合ダイオードでは補償できず、全体の出力電
圧の温度係数をゼロにすることは不可能である。また、
５Ｖ以下の低電圧では、正の温度係数を持たせることも
不可能である。
０ｍＶ／℃以下のツェナーダイオードでは、その温度係
数をｐｎ接合ダイオードでは補償できず、全体の出力電
圧の温度係数をゼロにすることは不可能である。また、
５Ｖ以下の低電圧では、正の温度係数を持たせることも
不可能である。
【０００７】更に、従来技術のツェナーダイオードで
は、非常に濃度の高い拡散層を形成しなければならず、
その濃度や拡散深さの制御が難しいため、出力電圧精度
にバラツキがあった。
は、非常に濃度の高い拡散層を形成しなければならず、
その濃度や拡散深さの制御が難しいため、出力電圧精度
にバラツキがあった。
【０００８】
【発明が解決しようとする課題】本発明は上記従来技術
の諸問題を解決するために創作されたもので、その目的
は、出力電圧が５．５Ｖ以下であっても、ゼロまたは正
の温度係数を得ることができる定電圧ダイオードを提供
することにある。
の諸問題を解決するために創作されたもので、その目的
は、出力電圧が５．５Ｖ以下であっても、ゼロまたは正
の温度係数を得ることができる定電圧ダイオードを提供
することにある。
【０００９】本発明の他の目的は、出力電圧の精度がよ
く、また、出力電圧の経時変化が少なく、安定な定電圧
ダイオードを提供することにある。
く、また、出力電圧の経時変化が少なく、安定な定電圧
ダイオードを提供することにある。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、半導体基板とベース・コレ
クタ接合を作るベース拡散層と、前記ベース拡散層とベ
ース・エミッタ接合を作るエミッタ拡散層とを前記半導
体基板表面から拡散して形成する際、前記各拡散層を、
仮に、前記半導体基板側から前記ベース拡散層に少数キ
ャリアを注入した場合の電流増幅率が１．０を超える値
となるように構成し、前記ベース拡散層を浮遊電位に置
き、前記エミッタ拡散層と前記半導体基板の裏面との間
に電圧を印加して、前記ベース・コレクタ接合を順バイ
アスに、前記ベース・エミッタ接合を逆バイアスにして
電流を流したときに、前記エミッタ拡散層と前記半導体
基板の間に生じる出力電圧が、前記ベース・コレクタ接
合単独の順方向降下電圧と、前記ベース・エミッタ接合
単独の降伏電圧とを加えた値よりも小さくされたことを
特徴とし、
に、請求項１記載の発明は、半導体基板とベース・コレ
クタ接合を作るベース拡散層と、前記ベース拡散層とベ
ース・エミッタ接合を作るエミッタ拡散層とを前記半導
体基板表面から拡散して形成する際、前記各拡散層を、
仮に、前記半導体基板側から前記ベース拡散層に少数キ
ャリアを注入した場合の電流増幅率が１．０を超える値
となるように構成し、前記ベース拡散層を浮遊電位に置
き、前記エミッタ拡散層と前記半導体基板の裏面との間
に電圧を印加して、前記ベース・コレクタ接合を順バイ
アスに、前記ベース・エミッタ接合を逆バイアスにして
電流を流したときに、前記エミッタ拡散層と前記半導体
基板の間に生じる出力電圧が、前記ベース・コレクタ接
合単独の順方向降下電圧と、前記ベース・エミッタ接合
単独の降伏電圧とを加えた値よりも小さくされたことを
特徴とし、
【００１１】請求項２記載の発明は、請求項１記載の定
電圧ダイオードであって、前記ベース・エミッタ接合
は、その降伏電圧の温度係数が正にされていることを特
徴とし、
電圧ダイオードであって、前記ベース・エミッタ接合
は、その降伏電圧の温度係数が正にされていることを特
徴とし、
【００１２】請求項３記載の発明は、請求項１又は請求
項２のいずれか１項記載の定電圧ダイオードであって、
前記ベース拡散層の全表面と、前記ベース・コレクタ接
合と前記ベース・エミッタ接合とが露出する表面に絶縁
性の保護膜が成膜され、前記ベース拡散層は外部とは電
気的に接続されていないことを特徴とし、
項２のいずれか１項記載の定電圧ダイオードであって、
前記ベース拡散層の全表面と、前記ベース・コレクタ接
合と前記ベース・エミッタ接合とが露出する表面に絶縁
性の保護膜が成膜され、前記ベース拡散層は外部とは電
気的に接続されていないことを特徴とし、
【００１３】請求項４記載の発明は、請求項１乃至請求
項３のいずれか１項記載の定電圧ダイオードであって、
前記ベース拡散層周囲に前記半導体基板と同じ導電型の
チャネルストッパー層が設けられ、前記エミッタ拡散層
表面に成膜された金属電極薄膜が、前記保護膜表面の前
記チャネルストッパー層上に位置する部分にまで広げら
れたことを特徴とする。
項３のいずれか１項記載の定電圧ダイオードであって、
前記ベース拡散層周囲に前記半導体基板と同じ導電型の
チャネルストッパー層が設けられ、前記エミッタ拡散層
表面に成膜された金属電極薄膜が、前記保護膜表面の前
記チャネルストッパー層上に位置する部分にまで広げら
れたことを特徴とする。
【００１４】このような本発明の定電圧ダイオードによ
って所定の出力電圧を取り出す際、ベース・エミッタ接
合が逆バイアス状態に置かれるが、一般に、ｐｎ接合
は、降伏電圧以下の電圧が印加されても電流は流れず、
降伏電圧を超える電圧が印加されるとアバランシェブレ
ークダウンによって急に電流が流れ始めるという性質を
持っている。
って所定の出力電圧を取り出す際、ベース・エミッタ接
合が逆バイアス状態に置かれるが、一般に、ｐｎ接合
は、降伏電圧以下の電圧が印加されても電流は流れず、
降伏電圧を超える電圧が印加されるとアバランシェブレ
ークダウンによって急に電流が流れ始めるという性質を
持っている。
【００１５】そして、一旦生じたアバランシェブレーク
ダウンが維持される場合には、なだれ増倍効果によって
インピーダンスが極端に小さくなっているので、ｐｎ接
合が破壊しない限り、微小な増加電圧で大電流を流すこ
とができる。従って、電流が流れた場合には、電流変動
があっても、出力電圧はほぼその降伏電圧の大きさが維
持される。
ダウンが維持される場合には、なだれ増倍効果によって
インピーダンスが極端に小さくなっているので、ｐｎ接
合が破壊しない限り、微小な増加電圧で大電流を流すこ
とができる。従って、電流が流れた場合には、電流変動
があっても、出力電圧はほぼその降伏電圧の大きさが維
持される。
【００１６】このような降伏電圧は、トランジスタにと
っては、印加できる最大電圧を決める耐圧として規定さ
れているが、高耐圧トランジスタを使用する技術分野で
は、エミッタをオープン状態にしてベース・コレクタ間
を逆バイアスにした場合の降伏電圧ＶCBOよりも、ベー
スを浮遊電位に置き、コレクタ・ベース接合を逆バイア
ス、ベース・エミッタ接合を順バイアスになるようにし
た場合の降伏電圧ＶCE Oの方が低いことが知られてい
る。
っては、印加できる最大電圧を決める耐圧として規定さ
れているが、高耐圧トランジスタを使用する技術分野で
は、エミッタをオープン状態にしてベース・コレクタ間
を逆バイアスにした場合の降伏電圧ＶCBOよりも、ベー
スを浮遊電位に置き、コレクタ・ベース接合を逆バイア
ス、ベース・エミッタ接合を順バイアスになるようにし
た場合の降伏電圧ＶCE Oの方が低いことが知られてい
る。
【００１７】そのＶCEOとＶCBOの関係は、普通にトラン
ジスタを使用する場合の電流増幅率ｈFEを用い、次式で
表せることが知られている(ｎは製造プロセスによって
異なる値をとる)。
ジスタを使用する場合の電流増幅率ｈFEを用い、次式で
表せることが知られている(ｎは製造プロセスによって
異なる値をとる)。
【００１８】
【数１】
【００１９】それに対し、本発明の定電圧ダイオードで
は、ベース拡散層が外部とは電気的に接続されておら
ず、常に浮遊電位に置かれている点で前述したＶCEOが
出力されるときと同じであるが、ベース・コレクタ接合
が順バイアスにされ、ベース・エミッタ接合が逆バイア
スにされる点が異なる。従って、エミッタ拡散層と半導
体基板との間に印加される電圧の方向は、前記ＶCEOが
与えられる際に印加される方向とは逆となる。
は、ベース拡散層が外部とは電気的に接続されておら
ず、常に浮遊電位に置かれている点で前述したＶCEOが
出力されるときと同じであるが、ベース・コレクタ接合
が順バイアスにされ、ベース・エミッタ接合が逆バイア
スにされる点が異なる。従って、エミッタ拡散層と半導
体基板との間に印加される電圧の方向は、前記ＶCEOが
与えられる際に印加される方向とは逆となる。
【００２０】この、前述のＶCEOとは逆向きに電圧が印
加される場合の降伏電圧をＶECOと表すとすると、該Ｖ
ECOの大きさは、コレクタ領域側からベース拡散層に少
数キャリアを注入したとき(逆トランジスタ動作)の電流
増幅率ｈFCと、コレクタがオープン状態にあるときのエ
ミッタ・ベース接合の降伏電圧ＶEBOとから、次式で表
せると考えられる。
加される場合の降伏電圧をＶECOと表すとすると、該Ｖ
ECOの大きさは、コレクタ領域側からベース拡散層に少
数キャリアを注入したとき(逆トランジスタ動作)の電流
増幅率ｈFCと、コレクタがオープン状態にあるときのエ
ミッタ・ベース接合の降伏電圧ＶEBOとから、次式で表
せると考えられる。
【００２１】
【数２】
【００２２】一般に、上記(２)式のｎの値は、シリコン
ＮＰＮトランジスタでは、２．０乃至５．０、シリコン
ＰＮＰトランジスタであれば、４．０乃至８．０程度の
大きさであると言われているが、シリコンＮＰＮトラン
ジスタの場合、実験によると、ｈFCが１．０を超える値
であれば、前記ｎの値は３．０程度になることが確認さ
れている。上記(２)式によれば、前記ｈFCが１．０を超
えたときに、ＶECOがＶE BOよりも小さくなる。そして、
２．０程度の大きさにすると、ベース・コレクタ接合単
独の順方向降下電圧と、ベース・エミッタ接合単独の降
伏電圧とを加えた値よりも小さくすることが可能とな
る。
ＮＰＮトランジスタでは、２．０乃至５．０、シリコン
ＰＮＰトランジスタであれば、４．０乃至８．０程度の
大きさであると言われているが、シリコンＮＰＮトラン
ジスタの場合、実験によると、ｈFCが１．０を超える値
であれば、前記ｎの値は３．０程度になることが確認さ
れている。上記(２)式によれば、前記ｈFCが１．０を超
えたときに、ＶECOがＶE BOよりも小さくなる。そして、
２．０程度の大きさにすると、ベース・コレクタ接合単
独の順方向降下電圧と、ベース・エミッタ接合単独の降
伏電圧とを加えた値よりも小さくすることが可能とな
る。
【００２３】この場合、ベース・エミッタ接合の降伏電
圧の温度特性は、図９に示したのと同様の温度係数が観
察されるので、その降伏電圧の大きさが５．０Ｖ以上で
あれば温度係数を正にすることができる。他方、順バイ
アスにされるベース・コレクタ接合の順方向降下電圧の
温度による変動は−２．０ｍＶ／℃前後であるから、そ
の電圧変動をベース・エミッタ接合の降伏電圧固有の温
度係数に従った電圧変動で補償することが可能となる。
圧の温度特性は、図９に示したのと同様の温度係数が観
察されるので、その降伏電圧の大きさが５．０Ｖ以上で
あれば温度係数を正にすることができる。他方、順バイ
アスにされるベース・コレクタ接合の順方向降下電圧の
温度による変動は−２．０ｍＶ／℃前後であるから、そ
の電圧変動をベース・エミッタ接合の降伏電圧固有の温
度係数に従った電圧変動で補償することが可能となる。
【００２４】具体的に説明すると、上記(２)式におい
て、ＶEBOが６．２(Ｖ)のときの温度係数を０．３２(％
／℃)、ｎが３．０、ｈFCが３．２である場合に、出力
電圧(ＶECO)が約４．２Ｖであって温度係数がゼロとな
る。このように、ｈFCや降伏電圧の大きさを制御するこ
とで、５．５Ｖ以下であっても正の温度係数の定電圧を
得ることができる。
て、ＶEBOが６．２(Ｖ)のときの温度係数を０．３２(％
／℃)、ｎが３．０、ｈFCが３．２である場合に、出力
電圧(ＶECO)が約４．２Ｖであって温度係数がゼロとな
る。このように、ｈFCや降伏電圧の大きさを制御するこ
とで、５．５Ｖ以下であっても正の温度係数の定電圧を
得ることができる。
【００２５】ところで、プレーナー型の半導体装置で
は、半導体基板表面の状態が信頼性や耐圧に大きな影響
を与えることが知られている。本発明の定電圧ダイオー
ドでは、ベース拡散層を外部と電気的に接続する必要が
ないので、ベース・コレクタ接合やベース・エミッタ接
合が半導体基板表面に露出する部分ばかりでなく、ベー
ス拡散層の全表面にも絶縁性の保護膜を成膜することで
表面を安定化している。
は、半導体基板表面の状態が信頼性や耐圧に大きな影響
を与えることが知られている。本発明の定電圧ダイオー
ドでは、ベース拡散層を外部と電気的に接続する必要が
ないので、ベース・コレクタ接合やベース・エミッタ接
合が半導体基板表面に露出する部分ばかりでなく、ベー
ス拡散層の全表面にも絶縁性の保護膜を成膜することで
表面を安定化している。
【００２６】また、コレクタ領域の表面に反転層が生
じ、リーク電流が発生すると、出力電圧精度や抵抗特性
に重大な影響を与えるので、外部からの汚染を防止する
ために、ベース拡散層周囲に前記半導体基板と同じ導電
型のチャネルストッパー層を設けておき、更に、エミッ
タ拡散層表面に成膜した金属電極薄膜を、保護膜表面の
うち、チャネルストッパー層上に位置する部分まで広げ
ておくとよい。
じ、リーク電流が発生すると、出力電圧精度や抵抗特性
に重大な影響を与えるので、外部からの汚染を防止する
ために、ベース拡散層周囲に前記半導体基板と同じ導電
型のチャネルストッパー層を設けておき、更に、エミッ
タ拡散層表面に成膜した金属電極薄膜を、保護膜表面の
うち、チャネルストッパー層上に位置する部分まで広げ
ておくとよい。
【００２７】
【発明の実施の形態】本発明の好ましい実施の形態を図
面を用いて説明する。図１を参照し、符号２は、本発明
の一実施例の定電圧ダイオードであり、Ｎ型のシリコン
単結晶から成る半導体基板１２を有している。その半導
体基板１２の表面には、一旦シリコン熱酸化膜が全面成
膜された後、フォトリソグラフ工程とエッチング工程と
を経て部分的な窓開けがされ、その窓開け部分からｐ型
不純物が選択的に拡散され、ベース拡散層１３が形成さ
れており、該ベース拡散層１３と半導体基板１２との間
でベース・コレクタ接合２１が作られている。
面を用いて説明する。図１を参照し、符号２は、本発明
の一実施例の定電圧ダイオードであり、Ｎ型のシリコン
単結晶から成る半導体基板１２を有している。その半導
体基板１２の表面には、一旦シリコン熱酸化膜が全面成
膜された後、フォトリソグラフ工程とエッチング工程と
を経て部分的な窓開けがされ、その窓開け部分からｐ型
不純物が選択的に拡散され、ベース拡散層１３が形成さ
れており、該ベース拡散層１３と半導体基板１２との間
でベース・コレクタ接合２１が作られている。
【００２８】ベース拡散層１３を形成する際には、半導
体基板１２表面にシリコン熱酸化膜が成膜されるように
されており、そのときにベース拡散層１３表面に形成さ
れたシリコン熱酸化膜も、フォトリソグラフ工程とエッ
チング工程とが施され、該ベース拡散層１３上で窓開が
され、その部分からｎ+型不純物が選択的に拡散されて
エミッタ拡散層１４が形成され、該エミッタ拡散層１４
と前記ベース拡散層１３との間でベース・エミッタ接合
２２が作られている。
体基板１２表面にシリコン熱酸化膜が成膜されるように
されており、そのときにベース拡散層１３表面に形成さ
れたシリコン熱酸化膜も、フォトリソグラフ工程とエッ
チング工程とが施され、該ベース拡散層１３上で窓開が
され、その部分からｎ+型不純物が選択的に拡散されて
エミッタ拡散層１４が形成され、該エミッタ拡散層１４
と前記ベース拡散層１３との間でベース・エミッタ接合
２２が作られている。
【００２９】また、前記エミッタ拡散層１４を形成する
ときに行われたフォトリソグラフ工程とエッチング工程
において、ベース拡散層１３周囲に存するシリコン熱酸
化膜にも、ベース拡散層１３を中心としてリング状に窓
開けがされ、また同時に半導体基板１２の裏面が露出さ
れ、エミッタ拡散層を形成したｎ+不純物が、リング状
の窓開け部分と裏面全面に導入されて、それぞれ高濃度
のチャネルストッパー層１７とオーミック拡散層１９と
が形成されている。該オーミック拡散層１９と前記ベー
ス拡散層１３との間の部分は、元のシリコン基板１２の
濃度のままであり、コレクタ領域１８として用いられる
ようにされている。
ときに行われたフォトリソグラフ工程とエッチング工程
において、ベース拡散層１３周囲に存するシリコン熱酸
化膜にも、ベース拡散層１３を中心としてリング状に窓
開けがされ、また同時に半導体基板１２の裏面が露出さ
れ、エミッタ拡散層を形成したｎ+不純物が、リング状
の窓開け部分と裏面全面に導入されて、それぞれ高濃度
のチャネルストッパー層１７とオーミック拡散層１９と
が形成されている。該オーミック拡散層１９と前記ベー
ス拡散層１３との間の部分は、元のシリコン基板１２の
濃度のままであり、コレクタ領域１８として用いられる
ようにされている。
【００３０】ベース拡散層１３を形成したときと、エミ
ッタ拡散層１４を形成したときに成膜されたシリコン熱
酸化膜のうち、エミッタ拡散層１４上に位置する部分だ
けがフォトリソグラフ工程とエッチング工程とによって
窓開けがされ、その表面にアルミニウム薄膜から成る金
属電極薄膜１６が成膜されており、該金属電極薄膜１６
によってエミッタ拡散層１４が外部と電気的に接続でき
るようにされている。
ッタ拡散層１４を形成したときに成膜されたシリコン熱
酸化膜のうち、エミッタ拡散層１４上に位置する部分だ
けがフォトリソグラフ工程とエッチング工程とによって
窓開けがされ、その表面にアルミニウム薄膜から成る金
属電極薄膜１６が成膜されており、該金属電極薄膜１６
によってエミッタ拡散層１４が外部と電気的に接続でき
るようにされている。
【００３１】この金属電極薄膜１６を成膜するときに
は、エミッタ拡散層１４上以外の部分のシリコン熱酸化
膜は除去されずに残されている。その残されたシリコン
熱酸化膜は、ベース・コレクタ接合２１が露出する部分
と、ベース拡散層１３の全表面と、ベース・エミッタ接
合２２が露出する部分と、チャネルストッパー層１７の
全表面と、及びコレクタ領域１８の表面とに位置してお
り、保護膜１５が構成されている。また、その保護膜１
５上にも金属電極薄膜１６が成膜され、エミッタ拡散層
１４と同電位になるようにされており、保護膜１５への
不純物の吸着や侵入が阻止されるとともに、コレクタ領
域表面近傍の反転が防止され、電気的特性が安定になる
ように構成されている。
は、エミッタ拡散層１４上以外の部分のシリコン熱酸化
膜は除去されずに残されている。その残されたシリコン
熱酸化膜は、ベース・コレクタ接合２１が露出する部分
と、ベース拡散層１３の全表面と、ベース・エミッタ接
合２２が露出する部分と、チャネルストッパー層１７の
全表面と、及びコレクタ領域１８の表面とに位置してお
り、保護膜１５が構成されている。また、その保護膜１
５上にも金属電極薄膜１６が成膜され、エミッタ拡散層
１４と同電位になるようにされており、保護膜１５への
不純物の吸着や侵入が阻止されるとともに、コレクタ領
域表面近傍の反転が防止され、電気的特性が安定になる
ように構成されている。
【００３２】なお、半導体基板１２裏面に形成されたオ
ーミック拡散層１９の表面には金属薄膜が成膜されてお
り(図示せず)、コレクタ領域１８を外部回路と接続でき
るように構成されている。
ーミック拡散層１９の表面には金属薄膜が成膜されてお
り(図示せず)、コレクタ領域１８を外部回路と接続でき
るように構成されている。
【００３３】次に、この定電圧ダイオード２の拡散構造
の値を具体的に説明すると、半導体基板１２の比抵抗は
０．０３Ω・ｃｍ(ドーパントはアンチモン、不純物濃
度換算６．０×１０17個／ｃｍ3)、ベース拡散層１３
(ドーパントはボロン)の表面濃度は３．５×１０19個／
ｃｍ3、エミッタ拡散層１４(ドーパントはリン)の押し
出し効果も含めたときに、その深さは６．４μｍに形成
されている。エミッタ拡散層１４の表面濃度は１．０×
１０20個／ｃｍ3以上であって、深さ３．４μｍに形成
されている(ベース幅ＷB＝３．０μｍ)。
の値を具体的に説明すると、半導体基板１２の比抵抗は
０．０３Ω・ｃｍ(ドーパントはアンチモン、不純物濃
度換算６．０×１０17個／ｃｍ3)、ベース拡散層１３
(ドーパントはボロン)の表面濃度は３．５×１０19個／
ｃｍ3、エミッタ拡散層１４(ドーパントはリン)の押し
出し効果も含めたときに、その深さは６．４μｍに形成
されている。エミッタ拡散層１４の表面濃度は１．０×
１０20個／ｃｍ3以上であって、深さ３．４μｍに形成
されている(ベース幅ＷB＝３．０μｍ)。
【００３４】この定電圧ダイオード２において、前記エ
ミッタ拡散層１４からコレクタ領域１８へ電流を流した
場合の特性を図４に示す。ジャンクション温度(Ｔj)が
２５℃での特性をｌ1、１５０℃での特性をｌ2のグラフ
で示す。出力電圧が約４．０Ｖで正の温度係数(約１ｍ
Ｖ／℃)の特性が得られている。
ミッタ拡散層１４からコレクタ領域１８へ電流を流した
場合の特性を図４に示す。ジャンクション温度(Ｔj)が
２５℃での特性をｌ1、１５０℃での特性をｌ2のグラフ
で示す。出力電圧が約４．０Ｖで正の温度係数(約１ｍ
Ｖ／℃)の特性が得られている。
【００３５】この定電圧ダイオード２に、コレクタ領域
１８からエミッタ拡散層１４に向けて電流を流した場合
の電流−電圧特性を図５に示す。ジャンクション温度
(Ｔj)が２５℃での特性をｍ1、１５０℃での特性をｍ2
のグラフで示す。いずれの場合も約７Ｖ以下の印加電圧
では電流は流れないので、外付ダイオードは不要であ
る。
１８からエミッタ拡散層１４に向けて電流を流した場合
の電流−電圧特性を図５に示す。ジャンクション温度
(Ｔj)が２５℃での特性をｍ1、１５０℃での特性をｍ2
のグラフで示す。いずれの場合も約７Ｖ以下の印加電圧
では電流は流れないので、外付ダイオードは不要であ
る。
【００３６】ところで、この定電圧ダイオード２では、
ベース拡散層１３を外部回路に電気的に接続させる電極
は設けられておらず、浮遊電位に置かれるように構成さ
れているが、各拡散層の表面濃度や拡散深さは前述の値
の通り形成されているので、ＴＥＧパターンを作るフォ
トリソマスク等を用い、ベース拡散層１３を含めてエミ
ッタ拡散層１４とコレクタ領域１８とを電気的に外部回
路に接続できるトランジスタの３端子構造とする。そし
て、ベース・エミッタ接合を逆バイアスにするとともに
ベース・コレクタ接合２１を順バイアスにしてコレクタ
接合２１からベース拡散層１３へ少数キャリアを注入し
て逆トランジスタ動作をさせたところ、そのときの電流
増幅率ｈFCは、１．０より大きい値(測定値では約２．
０)になっていた。
ベース拡散層１３を外部回路に電気的に接続させる電極
は設けられておらず、浮遊電位に置かれるように構成さ
れているが、各拡散層の表面濃度や拡散深さは前述の値
の通り形成されているので、ＴＥＧパターンを作るフォ
トリソマスク等を用い、ベース拡散層１３を含めてエミ
ッタ拡散層１４とコレクタ領域１８とを電気的に外部回
路に接続できるトランジスタの３端子構造とする。そし
て、ベース・エミッタ接合を逆バイアスにするとともに
ベース・コレクタ接合２１を順バイアスにしてコレクタ
接合２１からベース拡散層１３へ少数キャリアを注入し
て逆トランジスタ動作をさせたところ、そのときの電流
増幅率ｈFCは、１．０より大きい値(測定値では約２．
０)になっていた。
【００３７】また、エミッタ拡散層１４を形成した後の
ベース拡散層１３の拡散深さｘjBを一定に保ち、ベース
幅ＷBを変えて出力電圧Ｖzを測定した。その結果を図６
に○のプロットを結んだグラフで示す。ベース幅ＷBを
小さくするほど電流増幅率ｈF Cを大きくできるので、そ
れを制御して所望の出力電圧Ｖzが得られることが分か
る。
ベース拡散層１３の拡散深さｘjBを一定に保ち、ベース
幅ＷBを変えて出力電圧Ｖzを測定した。その結果を図６
に○のプロットを結んだグラフで示す。ベース幅ＷBを
小さくするほど電流増幅率ｈF Cを大きくできるので、そ
れを制御して所望の出力電圧Ｖzが得られることが分か
る。
【００３８】以上は、比較的低抵抗の半導体基板１８を
用いたが、動作抵抗を制御したい場合には、図２に示し
た定電圧ダイオード３のように、高抵抗半導体基板１
２'を用い、先ず、ｎ型不純物を選択的に拡散してｎ型
拡散層５１を形成し、該ｎ型拡散層５１表面からｐ型不
純物を拡散してベース拡散層１３を形成し、そのベース
拡散層１３と前記ｎ型拡散層５１とで、ベース・コレク
タ接合２１'を形成してもよい。
用いたが、動作抵抗を制御したい場合には、図２に示し
た定電圧ダイオード３のように、高抵抗半導体基板１
２'を用い、先ず、ｎ型不純物を選択的に拡散してｎ型
拡散層５１を形成し、該ｎ型拡散層５１表面からｐ型不
純物を拡散してベース拡散層１３を形成し、そのベース
拡散層１３と前記ｎ型拡散層５１とで、ベース・コレク
タ接合２１'を形成してもよい。
【００３９】また、図３に示した定電圧ダイオード４の
ように、Ｎ型低濃度サブストレート５２上に低抵抗のｎ
型エピタキシャル層１８''を堆積してＮ型半導体基板１
２''を構成し、表面からｐ型不純物を拡散してベース拡
散層１３を形成し、そのベース拡散層１３と前記ｎ型エ
ピタキシャル層１８''とで、ベース・コレクタ接合２
１''を形成してもよい。このような定電圧ダイオード
３、４でも、コレクタ領域１８、１８''の抵抗を制御で
きるので、それによって所望の動作抵抗を得ることが可
能となる、
ように、Ｎ型低濃度サブストレート５２上に低抵抗のｎ
型エピタキシャル層１８''を堆積してＮ型半導体基板１
２''を構成し、表面からｐ型不純物を拡散してベース拡
散層１３を形成し、そのベース拡散層１３と前記ｎ型エ
ピタキシャル層１８''とで、ベース・コレクタ接合２
１''を形成してもよい。このような定電圧ダイオード
３、４でも、コレクタ領域１８、１８''の抵抗を制御で
きるので、それによって所望の動作抵抗を得ることが可
能となる、
【００４０】以上はｎｐｎ型構造の定電圧ダイオードに
ついて説明したが、半導体基板にＰ型シリコン基板を用
い、それにｎ型不純物を拡散しベース拡散層を、そのベ
ース拡散層表面からｐ型不純物を拡散してエミッタ拡散
層を形成したｐｎｐ型の定電圧ダイオードも本発明に含
まれる。また、保護膜１５はシリコン熱酸化膜に限定さ
れるものではなく、シリコン窒化膜や、シリコン熱酸化
膜とシリコン窒化膜の積層物等、種々の絶縁性の薄膜を
用いることが可能である。
ついて説明したが、半導体基板にＰ型シリコン基板を用
い、それにｎ型不純物を拡散しベース拡散層を、そのベ
ース拡散層表面からｐ型不純物を拡散してエミッタ拡散
層を形成したｐｎｐ型の定電圧ダイオードも本発明に含
まれる。また、保護膜１５はシリコン熱酸化膜に限定さ
れるものではなく、シリコン窒化膜や、シリコン熱酸化
膜とシリコン窒化膜の積層物等、種々の絶縁性の薄膜を
用いることが可能である。
【００４１】なお、チャネルストッパー１７はチップ端
面まで伸ばし、側面にチャネルストッパー１７が露出す
る構成も、本発明に含まれることは言うまでもない。
面まで伸ばし、側面にチャネルストッパー１７が露出す
る構成も、本発明に含まれることは言うまでもない。
【００４２】
【発明の効果】逆トランジスタ動作の電流増幅率を制御
することで、所望の大きさの定電圧を精度よく得ること
ができる。また、ベース拡散層表面が保護膜で覆われて
いるので、出力電圧の経年変化が小さく、また、チャネ
ルストッパー層が設けられているので、表面が反転した
場合でもリーク電流は小さい。ベース・コレクタ接合の
順方向降下電圧の温度係数は約−２．０ｍＶの一定値で
あるので、ベース・エミッタ接合の降伏電圧の温度係数
を制御することで、５．５Ｖ以下の出力で、ゼロ又は正
の温度係数を有する定電圧ダイオードを得ることができ
る。ベース・コレクタ接合の耐圧が高いので、外付のダ
イオードが不要となる。
することで、所望の大きさの定電圧を精度よく得ること
ができる。また、ベース拡散層表面が保護膜で覆われて
いるので、出力電圧の経年変化が小さく、また、チャネ
ルストッパー層が設けられているので、表面が反転した
場合でもリーク電流は小さい。ベース・コレクタ接合の
順方向降下電圧の温度係数は約−２．０ｍＶの一定値で
あるので、ベース・エミッタ接合の降伏電圧の温度係数
を制御することで、５．５Ｖ以下の出力で、ゼロ又は正
の温度係数を有する定電圧ダイオードを得ることができ
る。ベース・コレクタ接合の耐圧が高いので、外付のダ
イオードが不要となる。
【図１】 本発明の定電圧ダイオードの一例の拡散構造
を説明するための図
を説明するための図
【図２】 他の例の拡散構造を説明するための図
【図３】 更に他の例の拡散構造を説明するための図
【図４】 本発明の定電圧ダイオードの出力電圧とその
温度特性を説明するためのグラフ
温度特性を説明するためのグラフ
【図５】 その逆方向特性を説明するためのグラフ
【図６】 ベース幅と出力電圧の関係を説明するための
図
図
【図７】 従来技術のツェナーダイオードの拡散構造を
説明するための図
説明するための図
【図８】 そのツェナーダイオードの使用方法を説明す
るための回路図
るための回路図
【図９】 従来技術のツェナーダイオードの出力電圧
(ツェナー電圧)と温度係数との関係を示すグラフ
(ツェナー電圧)と温度係数との関係を示すグラフ
１２……半導体基板 １３……ベース拡散
層 １４……エミッタ拡散層 １７……チャネルス
トッパー層 ２１……ベース・コレクタ接合 ２２……ベース・エ
ミッタ接合
層 １４……エミッタ拡散層 １７……チャネルス
トッパー層 ２１……ベース・コレクタ接合 ２２……ベース・エ
ミッタ接合
Claims (4)
- 【請求項１】 半導体基板とベース・コレクタ接合を作
るベース拡散層と、前記ベース拡散層とベース・エミッ
タ接合を作るエミッタ拡散層とを前記半導体基板表面か
ら拡散して形成する際、前記各拡散層を、仮に、前記半
導体基板側から前記ベース拡散層に少数キャリアを注入
したときの電流増幅率が１．０を超える値となるように
構成し、 前記ベース拡散層を浮遊電位に置き、 前記エミッタ拡散層と前記半導体基板の裏面との間に電
圧を印加して、前記ベース・コレクタ接合を順バイアス
に、前記ベース・エミッタ接合を逆バイアスにして電流
を流したときに、 前記エミッタ拡散層と前記半導体基板の間に生じる出力
電圧が、前記ベース・コレクタ接合単独の順方向降下電
圧と、前記ベース・エミッタ接合単独の降伏電圧とを加
えた値よりも小さくされたことを特徴とする定電圧ダイ
オード。 - 【請求項２】 前記ベース・エミッタ接合は、その降伏
電圧の温度係数が正にされていることを特徴とする請求
項１記載の定電圧ダイオード。 - 【請求項３】 前記ベース拡散層の全表面と、前記ベー
ス・コレクタ接合とベース・エミッタ接合とが露出する
表面に絶縁性の保護膜が成膜され、前記ベース拡散層は
外部とは電気的に接続されていないことを特徴とする請
求項１又は請求項２のいずれか１項記載の定電圧ダイオ
ード。 - 【請求項４】 前記ベース拡散層周囲に前記半導体基板
と同じ導電型のチャネルストッパー層が設けられ、 前記エミッタ拡散層表面に成膜された金属電極薄膜が、
前記保護膜表面の前記チャネルストッパー層上に位置す
る部分にまで広げられたことを特徴とする請求項１乃至
請求項３のいずれか１項記載の定電圧ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07531496A JP3396125B2 (ja) | 1996-03-05 | 1996-03-05 | 定電圧ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07531496A JP3396125B2 (ja) | 1996-03-05 | 1996-03-05 | 定電圧ダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09246572A JPH09246572A (ja) | 1997-09-19 |
| JP3396125B2 true JP3396125B2 (ja) | 2003-04-14 |
Family
ID=13572682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07531496A Expired - Fee Related JP3396125B2 (ja) | 1996-03-05 | 1996-03-05 | 定電圧ダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3396125B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003023769A (ja) * | 2001-07-06 | 2003-01-24 | Sansha Electric Mfg Co Ltd | 電力用半導体モジュール |
| JP2005026392A (ja) * | 2003-07-01 | 2005-01-27 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
| JP7146488B2 (ja) * | 2018-06-29 | 2022-10-04 | 新電元工業株式会社 | 半導体装置およびその製造方法 |
| CN116995102B (zh) * | 2023-09-26 | 2023-12-08 | 成都翌创微电子有限公司 | 一种低温漂齐纳器件及其制造方法 |
-
1996
- 1996-03-05 JP JP07531496A patent/JP3396125B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09246572A (ja) | 1997-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4100561A (en) | Protective circuit for MOS devices | |
| JPS6358380B2 (ja) | ||
| US3538399A (en) | Pn junction gated field effect transistor having buried layer of low resistivity | |
| EP0103306B1 (en) | Semiconductor protective device | |
| JPS6157711B2 (ja) | ||
| US3230429A (en) | Integrated transistor, diode and resistance semiconductor network | |
| US4319257A (en) | Low thermal coefficient semiconductor device | |
| JP3396125B2 (ja) | 定電圧ダイオード | |
| US6593629B2 (en) | Semiconductor device | |
| JPH08330605A (ja) | 半導体装置 | |
| JPS6230703B2 (ja) | ||
| JP3129586B2 (ja) | 縦型バイポーラトランジスタ | |
| JP2716152B2 (ja) | ラテラルトランジスタ | |
| JPS5950109B2 (ja) | 半導体装置 | |
| JPS6356708B2 (ja) | ||
| JPS59189665A (ja) | 半導体装置 | |
| JP2690201B2 (ja) | 半導体集積回路 | |
| JPH0475660B2 (ja) | ||
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| KR940008215B1 (ko) | 쌍방향성 특성의 트랜지스터 소자 | |
| JPH0110938Y2 (ja) | ||
| JPS61255053A (ja) | 半導体集積回路装置の静電破壊防止装置 | |
| JPS6149470A (ja) | 半導体装置 | |
| JPH08227941A (ja) | 複合半導体素子 | |
| JPH0661338A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090207 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100207 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |