KR940008215B1 - 쌍방향성 특성의 트랜지스터 소자 - Google Patents
쌍방향성 특성의 트랜지스터 소자 Download PDFInfo
- Publication number
- KR940008215B1 KR940008215B1 KR1019860006613A KR860006613A KR940008215B1 KR 940008215 B1 KR940008215 B1 KR 940008215B1 KR 1019860006613 A KR1019860006613 A KR 1019860006613A KR 860006613 A KR860006613 A KR 860006613A KR 940008215 B1 KR940008215 B1 KR 940008215B1
- Authority
- KR
- South Korea
- Prior art keywords
- type
- high concentration
- concentration
- layer
- epitaxial layer
- Prior art date
Links
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 abstract description 3
- 230000002457 bidirectional effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Electronic Switches (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 트랜지스터 소자 구성회로도.
제2도는 본 발명에 따른 트랜지스터 소자의 레이아웃도.
제3도는 제2도의 A-A' 단면도.
제4도의 (a)(b)는 본 발명에 따른 트랜지스터 소자의 회로적 설명도.
* 도면의 주요부분에 대한 부호의 설명
1 : P형 실리콘기판 2 : 고농도 n형 메몰층
3 : 저농도 n형 에피택셜층 4 : 고농도 P형 격리층
5 : 산화막 6 : 메탈
본 발명은 쌍방향성의 스위칭 특성을 갖는 반도체 소자에 관한 것으로, 특히 트랜지스터 소자를 스위치로 사용할 경우 쌍방향성의 스위칭 특성을 발휘하도록한 쌍방향성 특성의 트랜지스터 소자에 관한 것이다.
종래의 트랜지스터 소자는 증폭 및 스위치의 특성이 있었으며 스위치로 사용할 경우 단일방향성의 스위칭 특성을 갖는 결함이 있었다.
따라서 본 발명은 상기한 결함을 개선시킬 목적으로 에미터와 콜렉터를 구별없이 형성하여 쌍방향성 스위칭 특성을 갖도록 하고 일반적인 트랜지스터와 같은 공정으로 제조할 수 있으며 별도의 마스크(mask)나 공정이 요구되지 않으므로 경제적이며 바이폴라(bipolar) IC설계가 용이하도록 하려는 것이다.
종래의 트랜지스터 소자는 다음과 같은 구성으로 제1도에 따라 설명하면 저항(R)을 통해 입력단(1)이 연결된 베이스(B)와, 에미터(E)와, 콜렉터(C)로 구성된다.
상기한 구성의 NPN형 또는 PNP형 트랜지스터 소자는 스위칭 소자로 이용할 경우 단일 방향의 스위칭 특성을 갖게 되었다.
즉 PNP형 트랜지스터는 베이스(B)에 인가되는 전압이 "하이"전위일 경우 트랜지스터는 오프되고 베이스(B)에 인가되는 전압이 "로우" 전위일 경우 에미터(E) 전압이 콜렉터(C) 전압보다 높으면 전류는 에미터에서 콜렉터로 흐르고 베이스 전압이 충분이 낮으면 트랜지스터는 포화모드(Saturation Mode)에서 동작하게 되므로 포화전압(V Sat)이 거의 "0"이라고 볼때 에미터(E)와 콜렉터(C)의 전압차는 거의 없게 되어 트랜지스터는 스위치로서 동작하고, 콜렉터(C) 전압이 에미터(E) 전압보다 높을 경우 스위치 동작은 이루어지지 않는다.
또한 NPN형 트랜지스터의 경우도 상기한 경우와 동일하다. 따라서 트랜지스터 소자를 스위치 소자로 사용하면 단일 방향의 스위치 특성만을 갖게 되는 결함이 있었다.
본 발명은 트랜지스터 소자를 스위치로 사용할 경우 쌍방향성의 스위치 특성을 갖도록 하기 위한 것으로 제2도와 제3도에 따라 설명하면 다음과 같다.
제2도는 본 발명의 쌍방향성 트랜지스터 소자의 레이아웃도이고, 제3도는 제2도의 A-A'선상 단면도로써, 쌍방향성 스위칭 특성의 반도체 소자를 구성함에 있어서, P형 실리콘 기판(1) 활성영역에 고농도 n형 이온주입으로 고농도 n형 메몰층(Buried Layer)(2)을 형성하고, 전면에 고농도 n형 에피택셜층(Epitaxial Layer)(3)을 형성한다.
그리고, 상기 고농도 n형 메몰층(2) 주위의 저농도 n형 에픽텍셜층(3)에 고농도 P형 이온주입하여 고농도 P형 격리층(4)을 형성한다.
그리고, 저농도 n형 에피택셜층(3)상에 제3도와 같이 "E"자 형상을 갖는 에미터 영역과 콜렉터 영역의 고농도 P형 불순물 영역(P1 +, P1 +)을 형성한다. 이때 에미터와 콜렉터 영역을 동일 넓이로 하고 "ㄷ"자가 서로 엇갈려 마주보도록 형성한다.
그리고, 상기 에미터와 콜렉터 영역 양측의 저농도 n형 에피택셜층(3)에 베이스 영역인 고농도 n형 불순물층(n+)을 형성한 다음 전면에 산화막(5)을 증착하고 상기 에미터 및 콜렉터의 고농도 P형 불순물 영역(P1 +, P2 +)과 베이스 영역의 고농도 n형 불순물 영역(n+)상의 산화막(5)을 선택적으로 제거하여 콘택홀을 형성한다. 그리고 상기 콘택홀에 각각 메탈(6) 전극을 형성한다.
이와 같이 형성되는 본 발명의 쌍방향성 특성의 트랜지스터 소자는 제4도(a)와 같이 고농도 P형 불순물 영역(P1 +)에 고농도 P형 불순물 영역(P2 +) 보다 "하이" 전위인 경우 베이스 입력전위가 "로우" 상태이면 고농도 P형 불순물 영역(P1 +)이 에미터가 되고, 고농도 P형 불순물 영역(P2 +)은 콜렉터가 되어 전류는 P1 +에서 P2 +로 흐르게 되고 VP1~VP2가 되어 스위치 동작을 수행하게 된다.
또한, 제4도 (b)와 같이 고농도 P형 불순물 영역(P1 +)의 전위가 고농도 P형 불순물 영역(P2 +)의 전위보다 "로우"이고, 베이스 입력전위가 "로우" 상태이면 고농도 P형 불순물 영역(P2 +)은 에미터(E)가 되고 고농도 P형 불순물 영역(P1 +)은 콜렉터(C)가 되어 전류는 P2 +에서 P1 +로 흐르게 되고 VP2 +~VP1 +이 된다.
이때 본 발명에 따른 트랜지스터 소자는 일반적인 트랜지스터 소자보다 이득(β)이 떨어지므로 이를 보완하기 위해 제2도와 같이 고농도 P형 불순물 영역(P1 +)과 고농도 P형 불순물 영역(P2 +)의 접촉면적을 넓게 하였으며 이를 고농도 P형 불순물 영역(P1 +, P2 +)의 필요에 따라 얼마든지 확장가능하며 고농도 n형 불순물 영역(n+)의 베이스도 확장시킬 수 있다.
또한 고농도 P형 불순물 영역(P1 +, P2 +)의 면적이 동일하므로 에미터와 콜렉터가 정해져 있지 않고 전위가 높은 쪽이 에미터가 되고 전위가 낮은 쪽이 콜렉턱가 되므로 쌍방향성의 특성을 갖게 되며 제4도에 도시한 바와 같이 베이스(B) 입력단의 저항(R)은 베이스 입력에 의해 에미터 전압이 결정되는 것을 방지하고 베이스 전류를 감소시키기 위한 것이다.
따라서 본 발명에 따른 쌍방향성 트랜지스터 소자는 일반적인 PNP 트랜지스터 소자와 같은 공정으로 제조할 수 있으므로 별도의 마스크(mask)나 공정이 요구되지 않으므로 경제적이며, 쌍방향성의 스위치 특성을 갖는 트랜지스터 소자로 제작할 수 있으며 바이폴라 IC의 설계가 용이한 장점이 있다.
Claims (1)
- P형 실리콘 기판(1) ; 상기 P형 실리콘 기판(1)위에 형성되는 저농도 n형 에피택셜층(3) ; 상기 P형 실리콘 기판(1)과 저농도 n형 에피택셜층(3)이 계면 소정부분에 형성되는 고농도 n형 메모층(2) ; 상기 고농도 n형 메몰층(2) 양측에 저농도 n형 에피택셜층(3)에 형성되는 고농도 P형 격리층(4) ; 상기 고농도 n형 메모층(2) 상측의 저농도 n형 에피택셜층(3)에 "ㄷ"형상으로 형성되어 서로 엇갈려 마주보도록 형성되는 2개의 고농도 P형 불순물 영역(P1 +, P2 +) ; 상기 고농도 P형 불순물 영역(P1 +, P2 +) 양측 저농도 n형 에피택셜층(3)에 형성되는 고농도 n형 불순물 영역을 포함하여 구성됨을 특징으로 하는 쌍방향성 특성의 트랜지스터 소자.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019860006613A KR940008215B1 (ko) | 1986-08-12 | 1986-08-12 | 쌍방향성 특성의 트랜지스터 소자 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019860006613A KR940008215B1 (ko) | 1986-08-12 | 1986-08-12 | 쌍방향성 특성의 트랜지스터 소자 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880003434A KR880003434A (ko) | 1988-05-17 |
KR940008215B1 true KR940008215B1 (ko) | 1994-09-08 |
Family
ID=19251642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019860006613A KR940008215B1 (ko) | 1986-08-12 | 1986-08-12 | 쌍방향성 특성의 트랜지스터 소자 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940008215B1 (ko) |
-
1986
- 1986-08-12 KR KR1019860006613A patent/KR940008215B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR880003434A (ko) | 1988-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4543593A (en) | Semiconductor protective device | |
KR940002773B1 (ko) | 반도체장치 | |
JP3707942B2 (ja) | 半導体装置とそれを用いた半導体回路 | |
JPH0732196B2 (ja) | モノリシツク集積電力半導体装置 | |
US5557139A (en) | Buried base vertical bipolar power transistor with improved current gain and operation area | |
US4500900A (en) | Emitter ballast resistor configuration | |
US4807009A (en) | Lateral transistor | |
KR940008215B1 (ko) | 쌍방향성 특성의 트랜지스터 소자 | |
US6426667B1 (en) | Bidirectional analog switch using two bipolar junction transistors which are both reverse connected or operating in the reverse or inverse mode | |
US3855609A (en) | Space charge limited transistor having recessed dielectric isolation | |
US5331194A (en) | Bipolar static induction transistor | |
JPS6211787B2 (ko) | ||
JPH0475371A (ja) | 半導体集積回路 | |
JPH05299651A (ja) | バックゲート端子付mosfet | |
JPS6046064A (ja) | 半導体装置 | |
JPS6359262B2 (ko) | ||
EP0066041A1 (en) | Semiconductor device including resistive elements | |
KR930005948B1 (ko) | 래터럴형 반도체장치 | |
JP2679265B2 (ja) | 半導体装置 | |
KR930009470B1 (ko) | 양 방향성 핀치저항 | |
JPH0582828A (ja) | フオトトランジスタ | |
JPH04218955A (ja) | 半導体装置 | |
JPH05326823A (ja) | 半導体集積回路 | |
JPH05121426A (ja) | 半導体装置 | |
JPH0475660B2 (ko) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20040820 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |