JP7146488B2 - 半導体装置およびその製造方法 - Google Patents

Description

本発明は、半導体装置およびその製造方法に関する。

アバランシェ・ブレークダウン・ダイオード（Ａｖａｌａｎｃｈｅ Ｂｒｅａｋｄｏｗｎ Ｄｉｏｄｅ：ＡＢＤ）、サイリスタ、ＩＧＢＴ、パワーＭＯＳＦＥＴ等、高電圧が印加された状態で使用される半導体装置においては、高耐圧を確保することに加えて耐圧のばらつきを小さくすることが重要である。

従来、半導体装置において、耐圧を高めるためにフィールドプレートを設けることや、耐圧を安定化させるためにベース領域とバルク領域間のＰＮ接合の露出部を絶縁膜で被覆することが知られている（特許文献１）。また、リーク電流を抑制するために、バルク領域よりも不純物濃度の高いチャネルストッパー領域を設けることも知られている。

特開平１０－３３５６３１号公報

上記のように、半導体装置の耐圧を安定化するために従来、ベース領域とバルク領域間に形成されるＰＮ接合の露出部を絶縁膜で被覆している。しかしながら、半導体装置の耐圧は、絶縁膜中の電荷や、絶縁膜と半導体基板間の界面電荷の影響を強く受ける。すなわち、従来、半導体装置の耐圧は絶縁膜の成膜条件に大きく依存する。このため、耐圧の安定化を図ることが容易ではないという課題がある。

また、従来、絶縁膜の影響を抑制するためにガードリングを形成することが知られている。しかし、半導体装置の耐圧は、ガードリングの形状・寸法や不純物濃度に大きく依存する。したがって、ガードリングを形成する場合であっても、耐圧はガードリングの形成工程（不純物の導入工程や拡散工程等）の影響を強く受けてしまう。

このように従来、半導体装置の製造プロセスの影響により、半導体装置の耐圧を安定化させることが困難であった。

そこで、本発明は、製造プロセスの影響を抑制し、耐圧を安定化させることが可能な半導体装置およびその製造方法を提供することを目的とする。

本発明に係る半導体装置は、
第１の主面および前記第１の主面と反対側の第２の主面を有する第１導電型の半導体基板と、
前記第１の主面に形成された第２導電型の拡散領域と、
前記第１の主面に前記拡散領域を取り囲むように形成され、前記半導体基板よりも不純物濃度が高い第１導電型のチャネルストッパー領域と、
前記第１の主面上に形成され、前記拡散領域および前記チャネルストッパー領域間を跨ぐ絶縁膜と、
前記絶縁膜の上に形成され、前記拡散領域から前記チャネルストッパー領域まで延在するフィールドプレートと、
を備えることを特徴とする。

また、前記半導体装置において、
前記拡散領域と前記チャネルストッパー領域との間の距離は、前記半導体装置の所要の耐圧に基づくようにしてもよい。

また、前記半導体装置において、
前記絶縁膜の厚さは、前記半導体装置の所要の耐圧に基づくようにしてもよい。

また、前記半導体装置において、
前記フィールドプレートを埋設するように前記第１の主面側を被覆し、空気よりも絶縁破壊電界強度が大きい材料からなるパッシベーション膜をさらに備えてもよい。

また、前記半導体装置において、
前記チャネルストッパー領域は、前記半導体基板の側面に露出しているようにしてもよい。

また、前記半導体装置において、
前記フィールドプレートは、前記拡散領域に電気的に接続されているようにしてもよい。

また、前記半導体装置において、
前記チャネルストッパー領域に電気的に接続された等電位リング電極であって、前記フィールドプレートとの間で前記半導体装置の所要の耐圧に基づく距離を確保するように前記第１の主面上に形成された、等電位リング電極をさらに備えてもよい。

また、前記半導体装置において、
前記パッシベーション膜は、前記フィールドプレートと前記等電位リング電極との間隙を充填するようにしてもよい。

また、前記半導体装置において、
前記フィールドプレートの先端部は、前記チャネルストッパー領域の境界上に位置するようにしてもよい。

また、前記半導体装置において、
前記拡散領域に電気的に接続するように前記第１の主面上に形成された第１の主電極と、
前記第２の主面に形成され、前記半導体基板よりも不純物濃度の高い第１導電型の第２の拡散領域と、
前記第２の拡散領域に電気的に接続するように前記第２の主面上に形成された第２の主電極と、
をさらに備えてもよい。

また、前記半導体装置において、
前記フィールドプレートは、前記第１の主電極に電気的に接続するようにしてもよい。

また、前記半導体装置において、
前記拡散領域に電気的に接続するように前記第１の主面上に形成されたゲート電極と、
前記拡散領域内に形成された第１導電型の第２の拡散領域と、
前記拡散領域および前記第２の拡散領域に電気的に接続するように前記第１の主面上に形成された第１の主電極と、
前記第２の主面に形成された第２導電型の第３の拡散領域と、
前記第３の拡散領域に電気的に接続するように前記半導体基板の第２の主面上に形成された第２の主電極と、
をさらに備えてもよい。

また、前記半導体装置において、
前記フィールドプレートは、前記ゲート電極または前記第１の主電極に電気的に接続するようにしてもよい。

本発明に係る半導体装置の製造方法は、
第１の主面、および前記第１の主面と反対側の第２の主面を有する第１導電型の半導体基板を用意する工程と、
前記第１の主面に第２導電型の拡散領域を形成する工程と、
前記第１の主面に前記拡散領域を取り囲むように前記半導体基板よりも不純物濃度が高い第１導電型のチャネルストッパー領域を形成する工程と、
前記第１の主面に露出した前記拡散領域と、前記第１の主面に露出した前記チャネルストッパー領域との間のバルク領域を跨ぐように、前記第１の主面上に絶縁膜を形成する工程と、
前記拡散領域から前記チャネルストッパー領域まで延在するようにフィールドプレートを前記絶縁膜の上に形成する工程と、
を備えることを特徴とする。

本発明に係る半導体装置では、フィールドプレートが拡散領域からチャネルストッパー領域まで延在している。このため、逆方向バイアスが印加された状態において、空乏領域は拡散領域からチャネルストッパー領域に到達するまで広がり、空乏領域の幅は逆方向バイアス印加状態においてほぼ一定となる。よって、本発明によれば、製造プロセスの影響を抑制し、耐圧を安定化させることができる。

第１の実施形態に係る半導体装置１の一部断面図である。 半導体装置の耐圧シミュレーションの結果について説明するための図である。 シミュレーション結果から得られた、フィールドプレート長さと耐圧との関係を示す図である。 シミュレーション結果から得られた、ベース領域とチャネルストッパー領域との間の距離と耐圧との関係を示す図である。 第１の実施形態に係る半導体装置１の製造方法を説明するためのフローチャートである。 第２の実施形態に係る半導体装置１Ａの一部断面図である。 第２の実施形態の変形例１に係る半導体装置１Ｂの一部断面図である。 第２の実施形態の変形例２に係る半導体装置１Ｃの一部断面図である。 第２の実施形態の変形例３に係る半導体装置１Ｄの一部断面図である。

以下、図面を参照しつつ本発明の実施形態について説明する。なお、各図においては、同等の機能を有する構成要素に同一の符号を付している。また、以下の説明で例示される半導体領域の不純物濃度の数値は、半導体基板の表面における不純物濃度を示している。

（第１の実施形態）
図１を参照して、第１の実施形態に係る半導体装置１について説明する。本実施形態に係る半導体装置１は、アバランシェ・ブレークダウン・ダイオード（ＡＢＤ）である。

半導体装置１は、図１に示すように、第１導電型の半導体基板２と、第２導電型の拡散領域（Ｐ＋領域）３と、第１導電型のチャネルストッパー領域（Ｎ＋領域）４と、絶縁膜５と、フィールドプレート６と、パッシベーション膜７と、等電位リング電極８と、アノード電極（第１の主電極）９と、第１導電型の拡散領域（Ｎ＋領域）１０と、カソード電極（第２の主電極）１１と、を備えている。なお、等電位リング電極８は必須の構成ではない。

本実施形態では、第１導電型はＮ型であり、第２導電型はＰ型である。なお、これとは逆に、第１導電型がＰ型であり、第２導電型がＮ型であってもよい。

次に、半導体装置１の各構成について詳しく説明する。

半導体基板２は、主面２ａ（第１の主面）と、主面２ａと反対側の主面２ｂ（第２の主面）とを有する。図１では、主面２ａは半導体基板２の上面であり、主面２ｂは半導体基板２の下面である。なお、半導体基板２は、例えばシリコン基板であるが、その他の半導体基板（ＳｉＣ基板等）であってもよい。

半導体基板２には、第２導電型のバルク領域（Ｎ－領域）２０が形成されている。このバルク領域２０の不純物濃度は、例えば１×１０^１３ｃｍ^－３～１×１０^１６ｃｍ^－３である。バルク領域２０の厚みは、例えば１２０μｍである。

拡散領域３は、図１に示すように、半導体基板２の主面２ａに形成されている。この拡散領域は、ベース領域とも呼ばれる。この拡散領域３は、例えば、平面視で略正方形状または円状に形成される。拡散領域３の不純物濃度は、例えば１×１０^１７ｃｍ^－３～１×１０^１９ｃｍ^－３である。拡散領域３の厚みは、例えば３０μｍ～５０μｍである。

チャネルストッパー領域４は、半導体基板２の主面２ａに拡散領域３を取り囲むように環状に形成されている。チャネルストッパー領域４は、半導体基板２（バルク領域２０）よりも不純物濃度が高く、例えば１×１０^１９ｃｍ^－３～１×１０^２０ｃｍ^－３である。なお、本実施形態では、チャネルストッパー領域４は、図１に示すように、半導体基板２の側面２ｓに露出している。

絶縁膜５は、図１に示すように、半導体基板２の主面２ａ上に形成され、拡散領域３およびチャネルストッパー領域４間を跨ぐ。すなわち、絶縁膜５は、主面２ａに露出した、拡散領域３とチャネルストッパー領域４間のバルク領域２０を跨ぐように主面２ａ上に設けられている。絶縁膜５は、例えばシリコン酸化物（ＳｉＯ_２）からなる。

フィールドプレート６は、絶縁膜５の上に形成されている。図１に示すように、フィールドプレート６は、拡散領域３からチャネルストッパー領域４まで延在する。ここで、「フィールドプレート６が拡散領域３からチャネルストッパー領域４まで延在する」とは、フィールドプレート６が少なくともチャネルストッパー領域４の境界まで延在していることをいい、半導体基板２の厚さ方向に見たときにフィールドプレート６とチャネルストッパー領域４との間にオーバーラップが生じる場合のほか、フィールドプレート６の先端部６ａがチャネルストッパー領域４の境界上に位置する場合も含まれる。

フィールドプレート６は、導電性の材料からなり、例えばアノード電極９と同じ材料（アルミニウム等）からなる。

本実施形態では、フィールドプレート６は、アノード電極９に電気的に接続している。より詳しくは、図１に示すように、フィールドプレート６はアノード電極９と一体的に形成されている。このように、フィールドプレート６は、アノード電極９を介して拡散領域３に電気的に接続されている。なお、フィールドプレート６は、アノード電極９以外の、固定電位を有する部材に電気的に接続されてもよい。例えば、フィールドプレート６は、他の電極（図５のゲート電極１２、図６のカソード電極１４Ｂ等）に電気的に接続されてもよいし、あるいは、拡散領域３とチャネルストッパー領域４間に形成されたガードリング（図示せず）に電気的に接続されてもよい。

パッシベーション膜７は、図１に示すように、フィールドプレート６を埋設するように主面２ａ側を被覆している。このパッシベーション膜７は、フィールドプレート６と等電位リング電極８との間隙を充填するように形成されている。

パッシベーション膜７は、等電位リング電極８とフィールドプレート６間の放電を防止するために、絶縁破壊電界強度の高い材料からなることが好ましい。パッシベーション膜７は、空気よりも絶縁破壊電界強度が大きい材料からなり、例えば、ポリイミド、ＰＳＧ（Ｐｈｏｓｈｏ－Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）またはシリコン窒化膜（Ｓｉ_３Ｎ_４）等からなる。

等電位リング電極８は、半導体基板２の主面２ａ上に形成されたリング状の電極である。この等電位リング電極８は、ＥＱＲ（Ｅｑｕｉ－ｐｏｔｅｎｔｉａｌ Ｒｉｎｇ）とも呼ばれる。等電位リング電極８は、チャネルストッパー領域４に電気的に接続されており、フィールドプレート６との間で半導体装置１の所要の耐圧に基づく距離を確保するように主面２ａ上に形成されている。例えば、パッシベーション膜７がポリイミド（絶縁破壊電界強度：３ＭＶ／ｃｍ）からなり、半導体装置１の耐圧が６００Ｖである場合、等電位リング電極８とフィールドプレート６間の距離は、２μｍ以上確保される必要がある。

アノード電極９は、拡散領域３に電気的に接続するように半導体基板２の主面２ａ上に形成されている。

拡散領域１０は、半導体基板２の主面２ｂに形成されている。この拡散領域１０は、半導体基板２よりも不純物濃度の高く、例えば１×１０^１９ｃｍ^－３～１×１０^２０ｃｍ^－３である。

カソード電極１１は、拡散領域１０に電気的に接続するように半導体基板２の主面２ｂ上に形成されている。

なお、半導体装置１は、上記構成に加えて、チャネルストッパー領域４の内側に、拡散領域３を取り囲むように形成されたガードリング（図示せず）を備えてもよい。

上記のように、本実施形態に係る半導体装置１では、フィールドプレート６が拡散領域３からチャネルストッパー領域４まで延在している。これにより、半導体装置１に係るアバランシェ・ブレークダウン・ダイオードに逆方向バイアスを印加した状態、すなわち、拡散領域３とバルク領域２０間のＰＮ接合に逆方向バイアスが印加された状態において、当該ＰＮ接合の空乏領域は、拡散領域３の内側および外側に広がる。図１において、符号Ｂ１の破線は拡散領域３の内側に広がった空乏領域の境界を示し、符号Ｂ２の境界は拡散領域３の外側に広がった空乏領域の境界を示している。実際には、拡散領域３の不純物濃度はバルク領域２０よりも高いため、空乏領域は主としてバルク領域２０に向かって広がる。フィールドプレート６が拡散領域３からチャネルストッパー領域４まで延在しているため、図１に示すように、空乏領域はチャネルストッパー領域４に到達するまで広がる。このため、空乏領域の幅Ｗは逆方向バイアス印加状態において印加電圧にかかわらず、ほぼ一定となる。一般に半導体装置の耐圧は空乏領域の幅Ｗによって決まることから、本実施形態に係る半導体装置１の耐圧は安定化する。

したがって、本実施形態によれば、絶縁膜５の成膜工程等の製造プロセスの影響を抑制し、半導体装置１の耐圧を安定化させることができる。すなわち、絶縁膜５内の電荷や、絶縁膜５と半導体基板２間の界面電荷等が半導体装置１の耐圧に及ぼす影響を抑制することができる。また、ガードリングを設ける場合においても、その形状、寸法、不純物濃度が耐圧に与える影響を抑制することができる。

なお、正確を期して付言すれば、半導体基板２の臨界電界強度を超えるような非常に高い電圧が印加された場合には、空乏領域がチャネルストッパー領域４に到達するまで広がらず、半導体装置１の耐圧は拡散領域３とチャネルストッパー領域４間の距離に基づく値よりも低くなる。

ここで、本発明に係るフィールドプレートがその技術的思想おいて本質的に従来のフィールドプレートと異なることについて説明する。従来のフィールドプレートは耐圧を上げるために設けられていたところ、フィールドプレートをチャネルストッパー領域まで伸ばした場合、耐圧が低下してしまう（後述の図３Ａ参照）。したがって、耐圧を向上させる観点からは、フィールドプレートをチャネルストッパー領域４まで伸ばすとフィールドプレートを設けた意味がなくなってしまう。本発明では、耐圧を向上させるためにフィールドプレートを設けるのではなく、（耐圧の確保は後述のようにベース領域とチャネルストッパー領域間の距離を確保することで行う。）、逆方向バイアス印加時の空乏領域の幅を印加電圧にかかわらずほぼ一定にすることで耐圧を安定化させるためにフィールドプレートを設けている。このように本発明に係るフィールドプレートは、従来のものと技術的思想が全く異なる。

＜耐圧シミュレーション＞
次に、半導体装置１の耐圧シミュレーション結果について、図２、図３Ａおよび図３Ｂを参照して説明する。

図２に示すように、フィールドプレート６の長さＬ_ＦＰを拡散領域３の境界からチャネルストッパー領域４方向への距離と定義する。シミュレーションでは、拡散領域３とチャネルストッパー領域４間の距離Ｄを１５０μｍ固定とした。よって、Ｌ_ＦＰ＝１５０μｍのときに、フィールドプレート６はチャネルストッパー領域４の境界まで延在し（すなわち、フィールドプレート６の先端部６ａが境界上に位置し）、Ｌ_ＦＰ＞１５０μｍのときに、半導体基板２の厚さ方向に見たときにフィールドプレート６とチャネルストッパー領域４との間にオーバーラップが生じる。

図３Ａのグラフは、シミュレーション結果に基づいて作成されたものであり、半導体装置１の耐圧と、フィールドプレート６の長さＬ_ＦＰとの関係を示している。この結果によれば、Ｌ_ＦＰ≦７５μｍの範囲では、フィールドプレート６が長くなるにつれて耐圧が向上する。これは、従来、高耐圧化のためにフィールドプレートが使用されることを示している。７５μｍ＜Ｌ_ＦＰ＜１００μｍの範囲では耐圧は増加しなくなり、１００μｍ＜Ｌ_ＦＰ＜１５０μｍの範囲では耐圧が減少に転じる。Ｌ_ＦＰ≧１５０μｍの範囲では耐圧が一定（Ｖ_１）となる。この結果から、フィールドプレート６がチャネルストッパー領域４まで延在していれば、半導体装置１の耐圧は一定値に固定されることが分かる。また、フィールドプレート６の先端部６ａがチャネルストッパー領域４の境界上に位置していれば、半導体装置１の耐圧は当該一定値となる。フィールドプレート６とチャネルストッパー領域４とのオーバーラップ長さは耐圧に影響を与えない。

図３Ｂのグラフは、シミュレーション結果に基づいて作成されたものであり、半導体装置１の耐圧と、拡散領域３とチャネルストッパー領域４間の距離Ｄとの関係を示している。フィールドプレート６はチャネルストッパー領域４まで延在する条件でシミュレーションを行った。この結果から、距離Ｄが長くなるにつれて、耐圧は高くなることが分かる。

上記のシミュレーション結果から、仕様を満たす安定した耐圧を有する半導体装置を得るためには、チャネルストッパー領域４まで延在するようにフィールドプレート６を形成し、かつ、固定される耐圧Ｖ_１が仕様値よりも高くなるように距離Ｄを設計すればよい。

すなわち、拡散領域３とチャネルストッパー領域４との間の距離Ｄは、半導体装置の耐圧に基づいており、より詳しくは、半導体装置１に要求される耐圧（所要の耐圧）に対応する距離以上である。

ところで、上記のようにフィールドプレート６がチャネルストッパー領域４まで延在することから、両者の距離は従来の半導体装置よりも短くなる。また、半導体装置１の耐圧が高くなるにつれて、フィールドプレート６とチャネルストッパー領域４間の電圧が高くなる。そこで、フィールドプレート６とチャネルストッパー領域４間の絶縁耐圧を確保することが望ましい。

フィールドプレート６とチャネルストッパー領域４間の絶縁耐圧を確保するために、絶縁膜５の厚さを十分に確保することが考えられる。この場合、絶縁膜５の厚さは、半導体装置１の所要の耐圧（仕様上の耐圧など）に基づく値をとる。例えば、半導体装置１の耐圧が６００Ｖで、絶縁膜５がＳｉＯ_２（２×１０^６Ｖ／ｃｍ）からなる場合、絶縁膜５の厚さは３μｍ以上とする。なお、拡散領域３とチャネルストッパー領域４間の距離が長くなるほど半導体装置１の耐圧が高くなることから、これに応じて絶縁膜５を厚くする必要がある。すなわち、絶縁膜５の厚さは、拡散領域３とチャネルストッパー領域４間の距離に基づく値をとる。

なお、絶縁膜５の材料として、絶縁破壊電界強度の高い材料（例えばシリコン窒化膜（Ｓｉ_３Ｎ_４））を用いてもよい。

また、等電位リング電極８が設けられる場合は、等電位リング電極８とフィールドプレート６間の放電を防止するため、パッシベーション膜７を設けることが望ましい。

＜半導体装置の製造方法＞
次に、上記の半導体装置１の製造方法について、図４のフローチャートに沿って説明する。

まず、第１導電型の半導体基板２を用意する（ステップＳ１）。半導体基板２は、主面２ａ（第１の主面）、および主面２ａと反対側の主面２ｂ（第２の主面）を有する。

次に、半導体基板２の主面２ａに第２導電型の拡散領域３を形成する（ステップＳ２）。拡散領域３の形成工程は、主面２ａ上へのレジスト膜の形成工程と、当該レジスト膜の露光・現像処理工程と、デポジション処理工程とを含む。デポジション処理工程では、半導体基板２に導入する不純物として、例えばアルミニウムまたはボロン等が用いられる。なお、ステップＳ２において、拡散領域３とともに、拡散領域３を取り囲むようにガードリング（図示せず）を形成してもよい。

次に、主面２ａに第１導電型のチャネルストッパー領域４を形成する（ステップＳ３）。チャネルストッパー領域４の形成工程は、主面２ａ上へのレジスト膜の形成工程と、当該レジスト膜の露光・現像処理工程と、デポジション処理工程とを含む。デポジション処理工程では、半導体基板２に導入する不純物として、例えばリンまたはヒ素等が用いられる。なお、ステップＳ３において、主面２ｂにも不純物を導入して拡散領域１０を形成してもよい。

次に、半導体基板２の主面２ａ上に絶縁膜５を形成する（ステップＳ４）。より詳しくは、主面２ａに露出した拡散領域３と、主面２ａに露出したチャネルストッパー領域４との間のバルク領域２０を跨ぐように、主面２ａ上に絶縁膜５を形成する。絶縁膜５の形成工程は、主面２ａを全面的に覆う絶縁膜の形成工程と、当該絶縁膜上へのレジスト膜の形成工程と、当該レジスト膜の露光・現像処理工程と、現像されたレジスト膜の開口部に露出した絶縁膜のエッチング工程とを含む。なお、主面２ａを全面的に覆う絶縁膜は、例えば熱酸化膜（ＳｉＯ_２）であり、半導体基板２を酸化雰囲気中で加熱することにより形成される。

次に、絶縁膜５の上に、拡散領域３からチャネルストッパー領域４まで延在するようにフィールドプレート６を形成する（ステップＳ５）。より詳しくは、主面２ａ上にレジスト膜を形成し、このレジスト膜を露光・現像することによりレジスト膜にフィールドプレート６の形状に対応した開口を形成する。この開口は、拡散領域３からチャネルストッパー領域４まで延在する。そして、開口内にスパッタリングまたは蒸着等により導電材料を充填することによりフィールドプレート６を形成する。なお、ステップＳ５において、フィールドプレート６とともにアノード電極９を形成してもよい。

次に、フィールドプレート６を埋設するように主面２ａ側を被覆するパッシベーション膜７を形成する（ステップＳ６）。

次に、半導体基板２の主面２ａ上にアノード電極９を形成する（ステップＳ７）。なお、ステップＳ５でフィールドプレート６とともにアノード電極９を形成する場合は、本ステップＳ７は省略される。

次に、半導体基板２の主面２ｂ上にカソード電極１１を形成する（ステップＳ８）。なお、ステップＳ３において拡散領域１０を形成していない場合は、主面２ｂに拡散領域１０を形成してからカソード電極１１を形成する。

上記の工程を経て、図１に示す半導体装置１が製造される。ステップＳ２（拡散領域３の形成工程）およびステップＳ３（チャネルストッパー領域４の形成工程）においては、拡散領域３とチャネルストッパー領域４間の距離Ｄが半導体装置１の所要の耐圧に基づく値以上となるように、拡散領域３およびチャネルストッパー領域４の形成位置や大きさ等を決定する。また、ステップＳ５（フィールドプレート６の形成工程）においては、フィールドプレート６がチャネルストッパー領域４まで延在するようにレジスト膜の開口を形成する。

このように本実施形態に係る半導体装置１は、従来の工程と基本的には同じ工程で製造することができる。すなわち、既存の製造工程や製造装置を大きく変更することなく、所要の値以上の安定した耐圧を有するアバランシェ・ブレークダウン・ダイオードを製造することができる。

（第２の実施形態）
次に、図５を参照して、第２の実施形態に係る半導体装置１Ａについて説明する。本実施形態に係る半導体装置１Ａは、３端子型のサイリスタである。

半導体装置１Ａは、図５に示すように、第１導電型の半導体基板２と、第２導電型の拡散領域３と、第１導電型のチャネルストッパー領域４と、絶縁膜５と、フィールドプレート６と、等電位リング電極８と、ゲート電極１２と、第１導電型の拡散領域（Ｎ＋領域）１３と、カソード電極１４と、第２導電型の拡散領域（Ｐ＋領域）１５と、アノード電極１６と、を備えている。なお、図５では図示していないが、半導体装置１Ａは、フィールドプレート６を埋設するように主面２ａ側を被覆するパッシベーション膜を備えてもよい。

本実施形態では、第１導電型はＮ型であり、第２導電型はＰ型である。なお、これとは逆に、第１導電型がＰ型であり、第２導電型がＮ型であってもよい。

半導体装置１は、図５に示すように、半導体基板２内に形成されたＰ型の拡散領域１５、Ｎ型のバルク領域２０、Ｐ型の拡散領域３およびＮ型の拡散領域１３からなるＰ－Ｎ－Ｐ－Ｎ構造を有している。カソード電極１４とアノード電極１６との間に逆方向バイアスが印加された状態でゲート電極１２に閾値（ゲートトリガ電流）以上の電流を流すことにより、カソード電極１４とアノード電極１６間が導通し、半導体基板２の厚さ方向に主電流が流れる。

以下、半導体装置１Ａの各構成要素について説明する。ただし、第１の実施形態で説明した構成要素については説明を省略する。

ゲート電極１２は、拡散領域３に電気的に接続するように主面２ａ上に形成されている。本実施形態では、ゲート電極１２はフィールドプレート６と一体的に形成されている。

拡散領域１３は、図５に示すように、拡散領域３内に形成されている。この拡散領域１３はエミッタ領域とも呼ばれる。拡散領域１３の不純物濃度は、例えば１×１０^１９ｃｍ^－３～１×１０^２０ｃｍ^－３である。拡散領域１３の厚みは、例えば２０μｍである。拡散領域３のうち拡散領域１３で挟まれた領域は、エミッタ領域を貫通する領域であり、ショートゲートとも呼ばれる。ショートゲートを設けることにより、ｄｖ／ｄｔ耐量が向上する。

カソード電極１４は、図５に示すように、拡散領域３および拡散領域１３に電気的に接続するように主面２ａ上に形成されている。

拡散領域１５は、半導体基板２の主面２ｂに形成されている。この拡散領域１５は、拡散領域３と同じ工程で形成されてもよい。

アノード電極１６は、拡散領域１５に電気的に接続するように半導体基板２の主面２ｂ上に形成されている。

なお、半導体装置１Ａは、上記構成に加えて、チャネルストッパー領域４の内側に、拡散領域３を取り囲むように形成されたガードリング（図示せず）を備えてもよい。また、半導体装置１Ａは、チャネルストッパー領域４の外側に第２導電型のアイソレーション領域（図示せず）を備えてもよい。

本実施形態に係る半導体装置１Ａでは、第１の実施形態で説明した半導体装置１と同様に、フィールドプレート６が拡散領域３からチャネルストッパー領域４まで延在している。これにより、カソード電極１４とアノード電極１６間に電圧が印加され、拡散領域３とバルク領域２０間のＰＮ接合に逆方向バイアスが印加された状態において、当該ＰＮ接合の空乏領域がチャネルストッパー領域４まで広がるため、空乏領域の幅はほぼ一定となる。よって、本実施形態によれば、製造プロセスの影響を抑制し、半導体装置１Ａの耐圧を安定化させることができる。

なお、半導体装置１Ａは、第１の実施形態の場合と同様に、従来のサイリスタとほぼ同じ工程により製造することができる。すなわち、拡散領域３とチャネルストッパー領域４間の距離およびフィールドプレート６の長さの変更に伴う露光マスク（フォトマスク）の変更等を除き、基本的な工程は従来のサイリスタと同様である。したがって、既存の製造工程や製造装置に大きく変更することなく、所要の値以上の安定した耐圧を有するサイリスタを製造することができる。

次に、第２の実施形態の３つの変形例について説明する。いずれの変形例によっても、上記と同様の作用効果を得ることが可能である。

＜変形例１＞
図６を参照して変形例１に係る半導体装置１Ｂについて説明する。本変形例に係る半導体装置１Ｂは、半導体装置１Ａと同じ３端子型のサイリスタであるが、ゲート電極とカソード電極の配置が異なっている。

本変形例に係る半導体装置１Ｂでは、図６に示すように、カソード電極１４Ｂは、拡散領域３および拡散領域１３に電気的に接続するように主面２ａ上に形成されている。このカソード電極１４Ｂは、フィールドプレート６に電気的に接続している。本実施形態では、カソード電極１４Ｂはフィールドプレート６と一体的に形成されている。ゲート電極１２Ｂは、拡散領域３に電気的に接続するように主面２ａ上に形成されている。

＜変形例２＞
次に、図７を参照して変形例２に係る半導体装置１Ｃについて説明する。本変形例に係る半導体装置１Ｃは、２端子型の片方向サイリスタである。

本変形例に係る半導体装置１Ｃでは、ゲート電極は設けられず、カソード電極１４Ｃが拡散領域３および拡散領域１３に電気的に接続するように主面２ａ上に形成される。カソード電極１４Ｃは、フィールドプレート６に電気的に接続されている。

＜変形例３＞
次に、図８を参照して変形例３に係る半導体装置１Ｄについて説明する。本変形例に係る半導体装置１Ｄは、２端子型の双方向サイリスタである。

本変形例に係る半導体装置１Ｄでは、ゲート電極は設けられず、電極１７，１８が半導体基板２の主面２ａ，２ｂにそれぞれ設けられている。電極１７は、拡散領域３および拡散領域１３に電気的に接続するように主面２ａ上に形成されている。この電極１７は、主面２ａ上に設けられたフィールドプレート６に電気的に接続されている。電極１８は、拡散領域３および拡散領域１３に電気的に接続するように主面２ｂ上に形成されている。この電極１８は、主面２ｂ上に設けられたフィールドプレート６に電気的に接続されている。

以上、本発明に係る２つの実施形態について説明した。第１の実施形態ではアバランシェ・ブレークダウン・ダイオードについて説明し、第２の実施形態ではサイリスタについて説明したが、本発明は、拡散領域３、チャネルストッパー領域４およびフィールドプレート６を有する半導体装置に広く適用可能である。例えば、パワーＭＯＳＦＥＴ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、ゲートターンオフサイリスタ（ＧＴＯ）等にも適用可能である。

上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態に限定されるものではない。異なる実施形態にわたる構成要素を適宜組み合わせてもよい。特許請求の範囲に規定された内容及びその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。

１，１Ａ，１Ｂ，１Ｃ，１Ｄ 半導体装置
２ 半導体基板
２ａ，２ｂ 主面
２ｓ 側面
３ 拡散領域（ベース領域）
４ チャネルストッパー領域
５ 絶縁膜
６ フィールドプレート
６ａ 先端部
７ パッシベーション膜
８ 等電位リング電極
９，１６ アノード電極
１０，１５ 拡散領域
１１，１４，１４Ｂ，１４Ｃ カソード電極
１２，１２Ｂ ゲート電極
１３ 拡散領域（エミッタ領域）
１７，１８ 電極
２０ バルク領域
Ｂ１，Ｂ２ 空乏領域の境界
Ｄ （ベース領域とチャネルストッパー領域間の）距離
Ｗ （空乏領域の）幅

Claims (10)

1. 第１の主面および前記第１の主面と反対側の第２の主面を有する第１導電型の半導体基板と、
   前記第１の主面に形成された第２導電型の拡散領域と、
   前記第１の主面に前記拡散領域を取り囲むように形成され、前記半導体基板よりも不純物濃度が高い第１導電型のチャネルストッパー領域と、
   前記第１の主面上に形成され、前記拡散領域および前記チャネルストッパー領域間を跨ぐ絶縁膜と、
   前記絶縁膜の上に形成され、前記拡散領域から前記チャネルストッパー領域まで延在するフィールドプレートと、
   前記フィールドプレートを埋設するように前記第１の主面側を被覆し、空気よりも絶縁破壊電界強度が大きい材料からなるパッシベーション膜と、
   前記チャネルストッパー領域に電気的に接続された等電位リング電極と、
   を備える半導体装置であって、
   前記等電位リング電極は前記フィールドプレートとの間で前記半導体装置の所要の耐圧に基づく距離を確保するように前記第１の主面上に形成され、前記パッシベーション膜は、前記フィールドプレートと前記等電位リング電極との間隙を充填していることを特徴とする半導体装置。
2. 前記拡散領域と前記チャネルストッパー領域との間の距離は、前記半導体装置の所要の耐圧に基づくことを特徴とする請求項１に記載の半導体装置。
3. 前記絶縁膜の厚さは、前記半導体装置の所要の耐圧に基づくことを特徴とする請求項１または２に記載の半導体装置。
4. 前記チャネルストッパー領域は、前記半導体基板の側面に露出していることを特徴とする請求項１～３のいずれかに記載の半導体装置。
5. 前記フィールドプレートは、前記拡散領域に電気的に接続されていることを特徴とする請求項１～４のいずれかに記載の半導体装置。
6. 前記フィールドプレートの先端部は、前記チャネルストッパー領域の境界上に位置することを特徴とする請求項１～５のいずれかに記載の半導体装置。
7. 前記拡散領域に電気的に接続するように前記第１の主面上に形成された第１の主電極と、
   前記第２の主面に形成され、前記半導体基板よりも不純物濃度の高い第１導電型の第２の拡散領域と、
   前記第２の拡散領域に電気的に接続するように前記第２の主面上に形成された第２の主電極と、
   をさらに備えることを特徴とする請求項１～６のいずれかに記載の半導体装置。
8. 前記フィールドプレートは、前記第１の主電極に電気的に接続することを特徴とする請求項７に記載の半導体装置。
9. 前記拡散領域に電気的に接続するように前記第１の主面上に形成されたゲート電極と、
   前記拡散領域内に形成された第１導電型の第２の拡散領域と、
   前記拡散領域および前記第２の拡散領域に電気的に接続するように前記第１の主面上に形成された第１の主電極と、
   前記第２の主面に形成された第２導電型の第３の拡散領域と、
   前記第３の拡散領域に電気的に接続するように前記半導体基板の第２の主面上に形成された第２の主電極と、
   をさらに備えることを特徴とする請求項１～６のいずれかに記載の半導体装置。
10. 前記フィールドプレートは、前記ゲート電極または前記第１の主電極に電気的に接続することを特徴とする請求項９に記載の半導体装置。

Images