TWI818228B - 用於功率半導體元件之高壓終端結構及其製造方法 - Google Patents

用於功率半導體元件之高壓終端結構及其製造方法 Download PDF

Info

Publication number
TWI818228B
TWI818228B TW110102646A TW110102646A TWI818228B TW I818228 B TWI818228 B TW I818228B TW 110102646 A TW110102646 A TW 110102646A TW 110102646 A TW110102646 A TW 110102646A TW I818228 B TWI818228 B TW I818228B
Authority
TW
Taiwan
Prior art keywords
region
type
conductivity type
junction
power semiconductor
Prior art date
Application number
TW110102646A
Other languages
English (en)
Other versions
TW202221927A (zh
Inventor
哈姆札 依瑪茲
阿亞弟 馬林納
Original Assignee
台灣半導體股份有限公司
哈姆札 依瑪茲
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣半導體股份有限公司, 哈姆札 依瑪茲 filed Critical 台灣半導體股份有限公司
Publication of TW202221927A publication Critical patent/TW202221927A/zh
Application granted granted Critical
Publication of TWI818228B publication Critical patent/TWI818228B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

本發明係關於一種用於功率半導體元件之高壓終端結構。此高壓終端結構包含一具有第一導電型之半導體本體，一具有第二導電型之接面終端延伸區，一具有第一導電型之重摻雜通道阻絕區及複數場板。接面終端延伸區係形成於半導體本體，其中，接面終端延伸區係鄰接於功率半導體元件之一主動區。重摻雜通道阻絕區係形成於半導體本體，其中，重摻雜通道阻絕區與接面終端延伸區互相分離。複數場板係形成於接面終端延伸區上。本發明並提供一種製造用於功率半導體元件之高壓終端結構之方法。

Description

用於功率半導體元件之高壓終端結構及其製造方法
本發明係關於半導體元件，尤其係關於一種用於功率半導體元件之高壓終端結構及其製造方法。
可靠的功率半導體元件需要高壓終端結構。現今高壓終端結構會以多種不同形式呈現出來，這些形式包含場板(field plate)、浮動護環(floating guard ring)、接面終端延伸(junction termination extension, JTE)，以及浮動護環與場板結構之組合。另外，這些基本終端技術之組合也應用於最新的寬能隙半導體，例如，美國第8,564,088B2號專利所揭露之具有降低濃度之終端區之可變橫向摻雜區及美國第9,640,609B2號專利所揭露之用於碳化矽之雙護環終端。
高壓終端結構之選擇與所需之阻斷電壓相關。現存資料指出100伏特以下之功率元件偏好使用場板型終端結構；由100伏特一直到1200伏特之功率元件，如第一A圖所示，主要併用場板型終端結構與浮動護環；任何高於1200伏特之功率元件，例如功率二極體、金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistor, MOSFET)、絕緣閘雙極電晶體(insulated gate bipolar transistor, IGBT)以及閘流體(thyristor)型裝置，偏好使用接面終端延伸型之結構及接面終端延伸、浮動護環和場板型終端結構之組合。而更高電壓，例如5000伏特以上，會使用斜面型終端結構。第一A圖係顯示一具有場板及浮動護環之傳統高電壓終端結構之示意圖。
設置高壓終端結構之三個主要考量點包括：(1)設置高壓終端結構之所需製程步驟；(2)設置高壓終端結構之所需區域；及(3)耐受表面電荷(Qss)變化之可靠性。總體而言，當表面電荷變化（主要是當正電荷變動時），位於終端區之表面電荷會影響既定反向偏壓下之空乏區。舉例來說，若表面電荷較高，終端區之空乏區寬度縮小，導致電場增加至臨界值，從而使元件在較低外加電壓時就發生崩潰現象。
在多個傳統高壓終端結構中，設置接面終端延伸型高壓終端結構所需的區域最小。然而，接面終端延伸結構對於表面電荷變化特別敏感。為改善接面終端延伸結構對於表面電荷的容受度，Temple跟他的同事提出一種多區域接面終端延伸(multi-zone junction termination extension; MZ-JTE)結構，如第一B圖所示。然而，設置此多區域接面終端延伸結構需要更大或額外的區域。
本發明之一目的係提供一種新的高壓終端結構，可在最小程度增加高壓終端結構設置區域的情況下，提升表面電荷的容受度。
本發明之部分實施例係提供一種用於功率半導體元件之高壓終端結構。此高壓終端結構包含具有一第一導電型之一半導體本體、具有一第二導電型之一接面終端延伸區、具有第一導電型之一重摻雜通道阻絕區及複數場板。接面終端延伸區係形成於半導體本體，其中，接面終端延伸區係鄰接於功率半導體元件之一主動區。重摻雜通道阻絕區係形成於半導體本體，其中，重摻雜通道阻絕區與接面終端延伸區互相分離。複數場板係形成於接面終端延伸區上。
本發明之部分實施例中，第一導電型係N型，第二導電型係P型。
本發明之部分實施例中，這些場板係以金屬材料製造。
本發明之部分實施例中，這些場板係以P型多晶矽製造。
本發明之部分實施例中，這些場板係以N型多晶矽製造。
本發明之部分實施例係提供一種用於功率半導體元件之高壓終端結構。此高壓終端結構包含具有一第一導電型之一半導體本體、具有一第二導電型之接面終端延伸區、具有第一導電型之一重摻雜通道阻絕區及具有第二導電型之複數可耗盡護環。接面終端延伸區係形成於半導體本體，其中，接面終端延伸區係鄰接於功率半導體元件之一主動區。重摻雜通道阻絕區係形成於半導體本體，其中，重摻雜通道阻絕區與接面終端延伸區互相分離。具有第二導電型之複數可耗盡護環係形成於半導體本體，其中，這些可耗盡護環係形成於接面終端延伸區與重摻雜通道阻絕區之間。
本發明之部分實施例中，第一導電型係N型，第二導電型係P型。
本發明之部分實施例係提供一種用於功率半導體元件之高壓終端結構。此高壓終端結構包含具有一第一導電型之一半導體本體、具有一第二導電型之接面終端延伸區、具有第二導電型之複數輕摻雜區及具有第一導電型之一重摻雜通道阻絕區。接面終端延伸區係形成於半導體本體，其中，接面終端延伸區係鄰接於功率半導體元件之一主動區。複數輕摻雜區係形成於接面終端延伸區且鄰近於接面終端延伸區之一上表面。重摻雜通道阻絕區係形成於半導體本體，其中，重摻雜通道阻絕區與接面終端延伸區互相分離。
本發明之部分實施例中，第一導電型係N型，第二導電型係P型。
本發明之部分實施例中，這些輕摻雜區之橫向寬度係沿著朝向重摻雜通道阻絕區之方向變大。
本發明之部分實施例中，鄰近於主動區之輕摻雜區與該主動區之一間距係大於相鄰之輕摻雜區間之一間距。
本發明之部分實施例中，此高壓終端結構更包含複數場板，形成於接面終端延伸區上。本發明之另一實施例中，這些場板係以金屬材料製造。本發明之又一實施例中，這些場板係以P型多晶矽製造。本發明之又一實施例中，這些場板係以N型多晶矽製造。
本發明之部分實施例係提供一種用於功率半導體元件之高壓終端結構。此高壓終端結構包含具有一第一導電型之一半導體本體、具有一第二導電型之一接面終端延伸區、具有第一導電型之一重摻雜通道阻絕區、具有第二導電型之複數可耗盡護環及具有第二導電型之複數輕摻雜區。接面終端延伸區係形成於半導體本體，其中，接面終端延伸區係鄰接於功率半導體元件之一主動區。重摻雜通道阻絕區係形成於半導體本體，其中，重摻雜通道阻絕區與接面終端延伸區互相分離。複數可耗盡護環係形成於半導體本體，其中，這些可耗盡護環係形成於接面終端延伸區與重摻雜通道阻絕區之間。複數輕摻雜區係形成於接面終端延伸區之一上部分與這些可耗盡護環之至少其中之一。
本發明之部分實施例中，第一導電型係N型，第二導電型係P型。
本發明之部分實施例中，這些輕摻雜區之橫向寬度係沿著朝向重摻雜通道阻絕區之方向變大。
本發明之部分實施例中，鄰近於主動區之輕摻雜區與主動區間之一間距係大於相鄰之輕摻雜區間之一間距。
本發明之部分實施例中，可耗盡護環間之一間隙係沿著朝向重摻雜通道阻絕區之方向增加。
本發明之部分實施例中，此高壓終端結構更包含複數場板，形成於接面終端延伸區上。本發明之另一實施例中，這些場板係以金屬材料製造。本發明之又一實施例中，這些場板係以P型多晶矽製造。本發明之又一實施例中，這些場板係以N型多晶矽製造。
本發明之部分實施例係提供一種製造用於功率半導體元件之高壓終端結構之方法。此方法包含：藉由具有一第一導電型之離子植入方式，於具有第一導電型之一半導體本體形成具有第一導電型之一重摻雜通道阻絕區；藉由具有一第二導電型之離子植入方式，於半導體本體形成具有第二導電型之一接面終端延伸區，其中，接面終端延伸區係鄰接於功率半導體元件之一主動區，並與重摻雜通道阻絕區互相分離；以及於接面終端延伸區上形成複數場板。
本發明之部分實施例係提供一種製造用於功率半導體元件之高壓終端結構之方法。此方法包含：藉由具有一第一導電型之離子植入方式，於具有第一導電型之一半導體本體形成具有第一導電型之一重摻雜通道阻絕區；藉由具有一第二導電型之離子植入方式，於半導體本體形成具有第二導電型之一接面終端延伸區，其中，接面終端延伸區係鄰接於功率半導體元件之一主動區，並與重摻雜通道阻絕區互相分離；以及藉由具有第二導電型之離子植入方式，於半導體本體上形成具有第二導電型之複數可耗盡護環，其中，這些可耗盡護環係形成於接面終端延伸區與重摻雜通道阻絕區之間。
本發明之部分實施例中，接面終端延伸區以及這些可耗盡護環係同時形成於半導體本體。
本發明之部分實施例係提供一種製造用於功率半導體元件之高壓終端結構之方法。此方法包含：藉由具有一第一導電型之離子植入方式，於具有第一導電型之一半導體本體形成具有第一導電型之一重摻雜通道阻絕區；藉由具有一第二導電型之離子植入方式，於半導體本體形成具有第二導電型之一接面終端延伸區，其中，接面終端延伸區係鄰接於功率半導體元件之一主動區，並與重摻雜通道阻絕區互相分離；以及藉由具有第一導電型之離子植入方式，於接面終端延伸區形成具有第二導電型之複數輕摻雜區，且這些輕摻雜區鄰近於接面終端延伸區之一上表面。
本發明之部分實施例中，此方法更包含於接面終端延伸區上形成複數場板。
本發明之部分實施例係提供一種製造用於功率半導體元件之高壓終端結構之方法。此方法包含：藉由具有一第一導電型之離子植入方式，於具有第一導電型之一半導體本體形成具有第一導電型之一重摻雜通道阻絕區；藉由具有一第二導電型之離子植入方式，於半導體本體形成具有第二導電型之一接面終端延伸區及具有第二導電型之複數可耗盡護環，其中，接面終端延伸區係鄰接於功率半導體元件之一主動區，並與重摻雜通道阻絕區互相分離，這些可耗盡護環係形成於接面終端延伸區與重摻雜通道阻絕區之間；以及藉由具有第一導電型之離子植入方式，於接面終端延伸區以及這些可耗盡護環形成具有第二導電型之複數輕摻雜區，且這些輕摻雜區鄰近於接面終端延伸區之一上表面。
本發明之部分實施例中，此方法更包含於接面終端延伸區上形成複數場板。
本發明所採具體實施例，將藉由以下實施例及圖示作進一步之說明。
下面將結合示意圖對本案的具體實施方式進行更詳細的描述。根據下列描述和申請專利範圍，本案的優點和特徵將更清楚。需說明的是，圖式均採用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本案實施例的目的。基於說明的目的，以下段落係針對N型裝置進行描述。不過，P型裝置亦可以透過相似但相反導電型的製程進行製造。
如前所述，終端區之表面電荷(Qss)會影響既定反向偏壓下之空乏區。為解決上述問題，本案實施例提供高壓終端結構，在低表面電荷與高表面電荷之情況下，可最小化終端區內空乏擴散產生收縮的情形，並降低終端區內之峰值電場變化，以提高對於表面電荷變化之容受度。
參閱第二圖，以下針對依據本案之第一實施例所提供之一具有橫向調變接面終端延伸結構之高壓終端結構進行說明。
如第二圖所示，高壓終端結構100包含一N型半導體本體110、一P型接面終端延伸區120、複數P型輕摻雜區130a~130h、及一N型重摻雜通道阻絕區140。
在N型半導體本體110之一下表面具有一摻雜濃度高於N型半導體本體110之一N型半導體層112。N型半導體層112係用以降低功率半導體元件中N型半導體本體110與一陰極電極114間之接觸電阻。
P型接面終端延伸區120係形成於N型半導體本體110之上部分。P型接面終端延伸區120係鄰接於功率半導體元件之一主動區150，並由主動區150朝向邊緣延伸。更精確地說，P型接面終端延伸區120係由主動區150之P型井151朝向功率半導體元件之邊緣延伸。P型井151係透過一P型重摻雜區152電性連接至一陽極電極154。
依據本案之一實施例，P型接面終端延伸區120可具有一固定深度，且P型接面終端延伸區120之深度可等於或小於P型井151之深度。
P型輕摻雜區130a~130h係形成於P型接面終端延伸區120之上部分，也就是接近P型接面終端延伸區120之上表面的部分。這些P型輕摻雜區130a~130h係彼此分隔開來。
N型重摻雜通道阻絕區140係形成於N型半導體本體110之上部分。N型重摻雜通道阻絕區140係位於P型接面終端延伸區120之外側，以限制反向偏壓時，位於半導體元件之外部邊緣的空乏區。本實施例並具有一金屬層形成於N型重摻雜通道阻絕區140上。不過亦不限於此。在其他實施例中，亦可省略此形成於N型重摻雜通道阻絕區140上之金屬層。
P型接面終端延伸區120與位於其內部之複數P型輕摻雜區130a~130h形成一P型橫向調變接面終端延伸區(laterally modulated JTE region)。N型重摻雜通道阻絕區140與P型接面終端延伸區120係透過一N型區分隔開來。此N型區也就是N型半導體本體110之表面部分。也就是形成一具有P型橫向調變接面終端延伸區、N型區及N型重摻雜通道阻絕區140之橫向終端結構從主動區150延伸至邊緣。P型橫向調變接面終端延伸區之結構呈現出交替排列的P區及P-區，且P區及P-區靠近半導體本體之上表面。
P型橫向調變接面終端延伸區具有深度一致之P型接面終端延伸區與多個交替排列之P及P-區位於P型接面終端延伸區之上部分，以擴大空乏區。由此，P型橫向調變接面終端延伸區可控制表面電場的峰值，而不會對於崩潰電壓做出太多犧牲。也就是說，P型橫向調變接面終端延伸區可減少由表面電荷變化造成之反向崩潰電壓降低情形。
P型接面終端延伸區120內之P型輕摻雜區130a~130h之數量、橫向寬度及間距可進行調整以便在阻斷能力與表面電荷的容受度間取得平衡。如第二圖進一步所示，依據本案之一較佳實施例，P型輕摻雜區130a~130h之橫向寬度係沿著朝向N型重摻雜通道阻絕區140之方向變大，且鄰近於主動區150之P型輕摻雜區130a與主動區150間之間距係大於相鄰之P型輕摻雜區130a~130h間之間距。透過對於P型接面終端延伸區120進行此摻雜調變，朝向N型重摻雜通道阻絕區140之空乏擴張的收縮情形會使得P型接面終端延伸區120處之空乏區沿著朝向主動區150的方向加深其擴張深度。本發明之實施例不限於此。依據實際情況之不同，P型輕摻雜區130a至130h之橫向寬度變化以及P型輕摻雜區130a至130h於P型接面終端延伸區120內之配置均可進行調整，此舉並未脫離本發明之範疇。
為了更清楚瞭解前述橫向調變接面終端延伸結構之效果，請參考第二A圖至第二D圖。第二A圖係以一模擬結構顯示一具有橫向調變接面終端延伸結構之矽基高壓終端結構於1300V偏壓與5e 10Cm -2之表面電荷下之電位分布。第二B圖係以一模擬結構顯示一具有橫向調變接面終端延伸結構之矽基高壓終端結構於1250V偏壓與5e 11Cm -2之表面電荷下之電位分布。第二C圖係以一圖式顯示一具有橫向調變接面終端延伸結構之矽基高壓終端結構於1300V偏壓與5e 10Cm -2之表面電荷下之表面電位。第二D圖係以一圖式顯示一具有橫向調變接面終端延伸結構之矽基高壓終端結構於1250V偏壓與5e 11Cm -2之表面電荷下之表面電位。
此模擬所設定之高壓終端結構具有一橫向調變接面終端延伸結構，其P型接面終端延伸區具有固定深度，且透過尺寸不一之遮罩窗在P型接面終端延伸區內植入磷離子。磷離子植入窗的尺寸會隨著由主動區朝向N型重摻雜通道阻絕區（也就是晶粒邊緣）之方向增加且這些植入窗間之間距會隨著由主動區朝向N型重摻雜通道阻絕區之方向縮小以增加摻雜調變。磷離子補償植入之方式會調變P型接面終端延伸區之摻雜濃度以形成橫向調變接面終端延伸區。
如第二A圖所示，在低表面正電荷之情況下，也就是5e 10Cm -2之表面電荷，空乏區會由N型重摻雜通道阻絕區朝向P型接面終端延伸區之表面區擴張。如第二圖B所示，在高表面正電荷之情況下，也就是5e 11Cm -2之表面電荷，空乏區從P型接面終端延伸區朝向N型重摻雜通道阻絕區之擴張程度縮小，不過，由於P型接面終端延伸區內之摻雜調變，空乏區朝向N型重摻雜通道阻絕區之擴張程度的縮小會使得P型接面終端延伸區處之空乏區沿著朝向主動區的方向加深其擴散深度。
如第二C圖及第二D圖所示，低表面電荷與高表面電荷的模擬結果顯示在1300V及1250V偏壓時皆具有均勻的表面電位分布。因此，依據本發明之實施例提供之橫向調變接面終端延伸結構可有效防止功率元件在較低的電壓時就發生崩潰。實務上，無論是低表面電荷或高表面電荷之情況下，具有橫向調變接面終端延伸結構之高壓終端結構可達到1200V以上之崩潰電壓。
參閱第三圖，以下針對依據本案第二實施例所提供之一具有場板之接面終端延伸結構之高壓終端結構進行說明。
如第三圖所示，高壓終端結構200包含一N型半導體本體210、一P型接面終端延伸區220、一N型重摻雜通道阻絕區240及複數場板260（圖中顯示三個場板）。
在N型半導體本體210之下表面具有一N型半導體層212，其摻雜濃度高於N型半導體本體210之摻雜濃度。N型半導體層212係用以降低功率半導體元件中N型半導體本體210與陰極電極214間之接觸電阻。
P型接面終端延伸區220係形成於N型半導體本體210之上部分，也就是接近其上表面之部分。P型接面終端延伸區220係鄰接功率半導體元件之主動區250，並由主動區250朝向邊緣延伸。更精確地說，P型接面終端延伸區220係由主動區250之P型井251朝向功率半導體元件之邊緣延伸。P型井251係透過一P型重摻雜區252電性連接至陽極電極254。
N型重摻雜通道阻絕區240係形成於位於P型接面終端延伸區220外側之N型半導體本體210之上部分，以限制反向偏壓時位於半導體元件之外部邊緣的空乏區。N型重摻雜通道阻絕區240係藉由一N型區（N型半導體本體210之上部分之部分區域）與P型接面終端延伸區220互相分隔。也就是形成一具有P型接面終端延伸區220、一N型區及N型重摻雜通道阻絕區240之橫向終端結構。本實施例並具有一金屬層係形成於N型重摻雜通道阻絕區240上。然而，在其他實施例中亦可省略此形成於N型重摻雜通道阻絕區240上之金屬層。
複數場板260係形成於P型接面終端延伸區220上。P型接面終端延伸區220上之場板260可將表面電荷產生之電場向外分散，以減少因表面電荷變化造成之反向崩潰電壓降低情形。
在本發明之一實施例中，場板260可由金屬材料製造，而與P型接面終端延伸區220形成一肖特基接觸(Schottky contact)。在本發明之一實施例中，場板260可由P型多晶矽材料製造，而與P型接面終端延伸區220形成一歐姆接觸(ohmic contact)。在本發明之一實施例中，場板260可由N型多晶矽材料製造，而與P型接面終端延伸區220形成一PN接面。
參閱第四圖，以下針對依據本案第三實施例所提供之一具有可耗盡護環之接面終端延伸結構之高壓終端結構進行說明。
如第四圖所示，高壓終端結構300包含一N型半導體本體310、一P型接面終端延伸區320、一N型重摻雜通道阻絕區340、複數場板360（圖中顯示三個場板）及複數P型可耗盡護環370（圖中顯示四個可耗盡護環）。
N型半導體本體310之下表面具有一N型半導體層312，其摻雜濃度高於N型半導體本體310之摻雜濃度。N型半導體層312係用以降低功率半導體元件中N型半導體本體310與陰極電極314間之接觸電阻。
P型接面終端延伸區320係形成於N型半導體本體310之上部分。P型接面終端延伸區320係鄰接功率半導體元件之主動區350。更精確地說，P型接面終端延伸區320係鄰接於功率半導體元件之主動區350之P型井351。P型井351係透過一P型重摻雜區352電性連接陽極電極354。
N型重摻雜通道阻絕區340係形成於位於P型接面終端延伸區320外側之N型半導體本體310之上部分，以限制反向偏壓時位於半導體元件之外部邊緣的空乏區。N型重摻雜通道阻絕區340係透過一N型區（即N型半導體本體310之上部分之部分區域）與P型接面終端延伸區320互相分隔。本實施例並具有一金屬層係形成於N型重摻雜通道阻絕區340上。不過，在其他實施例中亦可省略此形成於N型重摻雜通道阻絕區340上之金屬層。
複數P型可耗盡護環370係形成於N型半導體本體310之上部分，且形成於P型接面終端延伸區320與N型重摻雜通道阻絕區340之間。這些P型可耗盡護環370係電性浮動(electrically floating)。當高偏壓施加於功率半導體元件時，P型可耗盡護環370會被耗盡而在P型接面終端延伸區320與N型重摻雜通道阻絕區340間之N型區產生電荷平衡區以擴張空乏區。此有助於分散由表面電荷產生之電場，以減少因表面電荷變化造成之反向崩潰電壓降低情形。
複數場板360係形成於P型接面終端延伸區320與P型可耗盡護環370上。場板360可分散由電荷產生之電場，以減少因表面電荷變化造成之反向崩潰電壓降低情形。
為了更清楚瞭解前述之可耗盡護環及場板連同接面終端延伸結構產生之效果，請參閱第四A圖至第四D圖。第四A圖係以一模擬結構顯示一具有接面終端延伸結構之矽基高壓終端結構於630V偏壓與5e 10Cm -2之表面電荷下之電位分布，並且此接面終端延伸結構具有可耗盡護環及場板。第四B圖係以一模擬結構顯示一具有接面終端延伸結構之矽基高壓終端結構於630V偏壓與5e 11Cm -2之表面電荷下之電位分布，並且此接面終端延伸結構具有可耗盡護環及場板。第四C圖係以一圖式顯示一具有接面終端延伸結構之矽基高壓終端結構於630V偏壓與5e 10Cm -2之表面電荷下之表面電位，並且此接面終端延伸結構具有可耗盡護環及場板。第四D圖係以一圖式顯示一具有接面終端延伸結構之矽基高壓終端結構於630V偏壓與5e 11Cm -2之表面電荷下之表面電位，並且此接面終端延伸結構具有可耗盡護環及場板。
此模擬設定之高壓終端結構具有一固定深度之P型接面終端延伸區、五個P型可耗盡護環及兩個場板。P型可耗盡護環係位於P型接面終端延伸區與N型重摻雜通道阻絕區之間。
請參閱第四A圖及第四B圖，相較於在低表面正電荷之情況下，也就是5e 10Cm -2之表面電荷，在高表面正電荷之情況下，也就是5e 11Cm -2之表面電荷，在最後一個P型可耗盡護環與N型重摻雜通道阻絕區間之空乏區朝向P型接面終端延伸區擴張的程度會多於朝向N型區擴張的程度。P型可耗盡護環上之場板有助於使位於最後一個P型可耗盡護環與N型重摻雜通道阻絕區間之N型區內之空乏區朝向晶粒邊緣擴張以防止崩潰電壓下降。
如第四C圖及第四D圖所示，低表面電荷與高表面電荷的模擬結果皆顯示於630V偏壓時，具有均勻的表面電位分布。因此，依據本發明之實施例所提供之具有接面終端延伸結構搭配可耗盡護環與場板之高壓終端結構，可有效防止功率元件在較低的電壓時就發生崩潰。實務上，無論是低表面電荷或高表面電荷之情況下，具有接面終端延伸結構搭配可耗盡護環與場板之高壓終端結構可達到600V以上之崩潰電壓。
第三圖所示具有接面終端延伸結構搭配可耗盡護環之高壓終端結構及第四圖所示具有接面終端延伸結構搭配可耗盡護環與場板之高壓終端結構，兩者工作原理類似，皆藉由反制高表面電荷造成空乏區縮小之問題，使功率元件之終端結構達到所需的崩潰電壓。場板可假定為具有其所接觸之P型區的電位，例如P型接面終端延伸區或P型可耗盡護環，此與形成於場板與P型區間之電性接觸類型無關。這些具有所接觸之P型區之電位的場板，可將表面電位分散至更長之空乏區，以減少表面電場隨著表面電荷增加而增加的現象。
如第三圖及第四圖所示，利用場板及可耗盡護環結合接面終端延伸結構，可用於600V以上之功率元件。如第五圖及第六圖所示，利用場板及可耗盡護環結合橫向調變接面終端延伸結構，可提供額外能力，以減輕崩潰電壓達到約1200V或以上之功率元件因表面電荷增加而造成崩潰電壓降低之情形。
參閱第五圖，以下針對依據本案第四實施例所提供之一具有可耗盡護環與場板之橫向調變接面終端延伸結構之高壓終端結構進行說明。
如第五圖所示，高壓終端結構400包含一N型半導體本體410、一P型接面終端延伸區420、複數P型輕摻雜區430a~430e、一N型重摻雜通道阻絕區440、複數場板460（圖中顯示三個場板）及複數P型可耗盡護環470（圖中顯示四個可耗盡護環）。
N型半導體本體410之下表面具有一N型半導體層412，其摻雜濃度高於N型半導體本體410之摻雜濃度。N型半導體層412係用以降低功率半導體元件中N型半導體本體410與陰極電極414間之接觸電阻。
P型接面終端延伸區420係形成於N型半導體本體410之上部分。P型接面終端延伸區420係鄰接功率半導體元件之主動區450。更精確地說，P型接面終端延伸區420係鄰接於功率半導體元件之主動區450之P型井451。P型井451係透過一P型重摻雜區452電性連接陽極電極454。
N型重摻雜通道阻絕區440係形成於位於P型接面終端延伸區420外側之N型半導體本體410之上部分，以限制反向偏壓時位於半導體元件之外部邊緣的空乏區。本實施例並具有一金屬層形成於N型重摻雜通道阻絕區440上。不過，在其他實施例中亦可省略此形成於N型重摻雜通道阻絕區440上之金屬層。
部分P型輕摻雜區，也就是P型輕摻雜區430a，係形成於P型接面終端延伸區420之上部分。P型接面終端延伸區420與其內部之P型輕摻雜區430a形成一P型橫向調變接面終端延伸區。
這些P型可耗盡護環470係形成於N型半導體本體410之上部分，且位於P型接面終端延伸區420與N型重摻雜通道阻絕區440之間。這些P型可耗盡護環370係電性浮動。當高偏壓施加於功率半導體元件時，P型可耗盡護環370會被耗盡而在P型接面終端延伸區420與N型重摻雜通道阻絕區440間之N型區產生電荷平衡區以擴張空乏區。此有助於分散由電荷產生之電場，以減少因表面電荷變化造成之反向崩潰電壓降低情形。
這些P型輕摻雜區430a~430e係形成於P型接面終端延伸區420之上部分及P型可耗盡護環470內，以調變P型接面終端延伸區420與P型可耗盡護環470。如圖中所示，P型輕摻雜區430a係位於P型接面終端延伸區420之上部分，P型輕摻雜區430b至430e分別位於各個P型可耗盡護環470內。這些P型輕摻雜區430a~430e係彼此分隔。如圖中所示，此配置形成一具有P型橫向調變接面終端延伸區、P型可耗盡護環470、N型區（N型半導體本體之上部分之部分區域）及N型重摻雜通道阻絕區440之橫向終端結構，自主動區450延伸至邊緣。
複數場板460係形成於P型接面終端延伸區420及P型可耗盡護環470上。這些場板460可將表面電荷所產生之電場向外分散，以減少因表面電荷變化造成之反向崩潰電壓降低情形。在本發明之一實施例中，場板460可由金屬材料製造，而與P型區，也就是P型接面終端延伸區420或P型可耗盡護環470，形成一肖特基接觸。在本發明之一實施例中，場板460可由P型多晶矽材料製造，而與P型區形成一歐姆接觸。在本發明之一實施例中，場板460可由N型多晶矽材料製造，而與P型區形成一PN接面。
如上所述，P型橫向調變接面終端延伸區之結構呈現出多個P區及P-區，以減少因表面電荷變化造成之反向崩潰電壓降低情形，場板及可耗盡護環可反制高表面電荷造成空乏區縮小之問題，使功率元件之終端結構達到所需的崩潰電壓。
參閱第六圖，以下針對依據本案第五實施例所提供之一具有場板之橫向調變接面終端延伸結構之高壓終端結構進行說明。
如第六圖所示，高壓終端結構500包含一N型半導體本體510、一P型接面終端延伸區520、複數P型輕摻雜區530a~530h、一N型重摻雜通道阻絕區540及複數場板560（圖中顯示三個場板）。
N型半導體本體510之下表面具有一N型半導體層512，其摻雜濃度高於N型半導體本體510之摻雜濃度。N型半導體層512係用以降低功率半導體元件中N型半導體本體510與陰極電極514間之接觸電阻。
P型接面終端延伸區520係形成於N型半導體本體510之上部分。P型接面終端延伸區520係鄰接功率半導體元件之主動區550，並從主動區550朝向邊緣延伸。更精確地說，P型接面終端延伸區520係鄰接於功率半導體元件之主動區550之P型井551。P型井551係透過一P型重摻雜區552電性連接陽極電極554。
P型輕摻雜區530a~530h係形成P型接面終端延伸區520之上部分，也就是靠近P型接面終端延伸區520之上表面之部分。這些P型輕摻雜區530a~530h係彼此分隔。
N型重摻雜通道阻絕區540係形成於位於P型接面終端延伸區520外側之N型半導體本體510之上部分，限制反向偏壓時位於半導體元件之外邊緣的空乏區。本實施例並具有一金屬層形成於N型重摻雜通道阻絕區540上。不過，在其他實施例中亦可省略此形成於N型重摻雜通道阻絕區540上之金屬層。
P型接面終端延伸區520及形成於其內部之複數P型輕摻雜區530a~530h形成一P型橫向調變接面終端延伸區。N型重摻雜通道阻絕區540係透過一N型區與P型接面終端延伸區520互相分隔，也就是N型半導體本體510之表面部分。如此即形成一具有P型橫向調變接面終端延伸區、N型區及N型重摻雜通道阻絕區540之橫向終端結構從主動區550延伸至邊緣。P型橫向調變接面終端延伸區之結構呈現出交替排列之P區及P-區，且P區及P-區係靠近半導體本體之上表面以擴散空乏區。因此，P型橫向調變接面終端延伸區可減少因表面電荷變化造成之反向崩潰電壓降低情形。
類似於第二圖所示之實施例，依據本發明之一較佳實施例，P型輕摻雜區530a~530h之橫向寬度係沿著朝向N型重摻雜通道阻絕區540之方向變大，且鄰近於主動區550之P型輕摻雜區530a與主動區550間之間距係大於相鄰之P型輕摻雜區530a~530h間之間距。透過對於P型接面終端延伸區520進行摻雜調變，朝向N型重摻雜通道阻絕區540之空乏擴張的收縮情形會使得P型接面終端延伸區520處之空乏區沿著朝向主動區550的方向加深其擴張深度。本發明之實施例不限於此。依據實際情況之不同，P型輕摻雜區530a~530h之橫向寬度變化以及P型輕摻雜區530a~530h於P型接面終端延伸區520內之配置均可進行調整，而未脫離本發明之範疇。
複數場板560係形成於P型接面終端延伸區520上。這些場板560可反制高表面電荷造成空乏區縮小之問題，使功率元件之終端結構達到所需的崩潰電壓。也就是說，場板560有助於減少因表面電荷變化造成之反向崩潰電壓降低情形。在本發明之一實施例中，場板560可由金屬材料製造，而與P型接面終端延伸區520形成一肖特基接觸。在本發明之一實施例中，場板560可由P型多晶矽材料製造，而與P型接面終端延伸區520形成一歐姆接觸。在本發明之一實施例中，場板560可由N型多晶矽材料製造，而與P型接面終端延伸區520形成一PN接面。
第7A至7G圖係顯示依據本案之一實施例所提供之一具有接面終端延伸結構之高壓終端結構之製造流程，並且此接面終端延伸結構具有可耗盡護環及場板。
此製造流程共使用六個遮罩。遮罩1係用於定義通道阻絕區。遮罩2係用於執行接面終端延伸區之植入製程。遮罩3係用於形成主動區之陽極。遮罩4係用於形成接點。遮罩5係用於形成金屬層。遮罩6係用於形成鈍化(passivation)/聚醯亞胺(polyimide)層。
參閱第七A圖，首先，提供一N型半導體本體610。接著，利用遮罩1定義用於形成通道阻絕區之通道阻絕窗，隨後透過離子植入或擴散方式在N型半導體本體610內形成一N型重摻雜通道阻絕區640。舉例來說，但不限於此，可在N型半導體本體610內植入摻雜濃度介於1e 15Cm -2至1e 16Cm -2之磷離子以形成N型重摻雜通道阻絕區640，或利用POCl 3擴散製程在N型半導體本體610內形成N型重摻雜通道阻絕區640。
隨後，參閱第七B圖，利用遮罩2定義P型接面終端延伸區及P型可耗盡護環的位置，接著執行一離子植入步驟同時形成P型接面終端延伸區620及P型可耗盡護環670。P型接面終端延伸區620係鄰接於功率半導體元件之主動區，並與N型重摻雜通道阻絕區640互相分隔。P型可耗盡護環670係形成於P型接面終端延伸區620及N型重摻雜通道阻絕區640之間。舉例來說，但不限於於此，可在N型半導體本體610內植入摻雜濃度介於5e 12Cm -2至2e 13Cm -2之硼離子以形成P型接面終端延伸區620及P型可耗盡護環670。
隨後，參閱第七C圖，在第七B圖之離子植入步驟後，執行一高溫擴散步驟驅入P型接面終端延伸區620及P型可耗盡護環670使其擴散至更深的位置。舉例來說，但不限於此，此高溫擴散步驟可使P型接面終端延伸區620之接面深度達到5um至10um。
接下來，參閱第七D圖，利用遮罩3定義主動區中陽極區域的位置，隨後並執行一離子植入步驟於主動區內形成一P型陽極區652。舉例來說，但不限於此，可在主動區之P型井651內植入摻雜濃度介於1e 14Cm -2至5e 15Cm -2之硼離子以形成一P型陽極區652。
接下來，參閱第七E圖，在N型半導體本體610上沉積一介電層680。舉例來說，但不限於此，介電層680可為一氧化層、一磷矽酸鹽玻璃(Phosphosilicate glass；PSG)層或一硼磷矽酸鹽玻璃(borophosphosilicate glass；BPSG)層。接著，利用遮罩4於介電層680內形成接觸窗682。
接下來，參閱第七F圖，在介電層680上沉積一金屬層，此金屬層並填入接觸窗682。隨後利用遮罩5定義陽極電極及場板，接著再執行一蝕刻步驟以形成陽極電極654及場板660。舉例來說，但不限於此，視接面深度之不同，此金屬層可為具有或不具有Ti/TiN緩衝層之一AlCu層或一AlSiCu層。
參閱第七G圖，在形成陽極電極654及場板660後，沉積一鈍化層690。舉例來說，但不限於此，鈍化層690可為一SiO 2型鈍化層或一Si 3N 4型鈍化層。舉例來說，但不限於此，可利用一聚醯亞胺層取代此鈍化層。在沉積鈍化層690之後，利用遮罩6定義銲墊區（未顯示）。
值得注意的是，前述製造流程係利用單一遮罩（遮罩2）定義P型接面終端延伸區620及P型可耗盡護環670，且利用單一遮罩定義陽極電極654及場板660，以減少製程中的微影步驟。
第8A至8G圖係顯示依據本案之一實施例所提供之一具有橫向調變接面終端延伸結構之高壓終端結構之製造流程。
此製造流程共使用七個遮罩。遮罩1係用於定義通道阻絕區。遮罩2係用於執行接面終端延伸區之植入製程。遮罩3係用於在接面終端延伸區中形成輕摻雜區，以形成橫向調變接面終端延伸區。遮罩4係用於形成主動區之陽極。遮罩5係用於形成接點。遮罩6係用於形成金屬層。遮罩7係用於形成鈍化/聚醯亞胺層。
參閱第八A圖，首先，提供一N型半導體本體710。接著，利用遮罩1定義用於形成通道阻絕區之通道阻絕窗，隨後，透過離子植入或擴散方式，在N型半導體本體710內形成一N型重摻雜通道阻絕區740。舉例來說，但不限於此，可在N型半導體本體710內植入摻雜濃度介於1e 15Cm -2至1e 16Cm -2之磷離子以形成N型重摻雜通道阻絕區740，或利用一POCl 3擴散製程於N型半導體本體710內形成N型重摻雜通道阻絕區740。
隨後，參閱第八B圖，利用遮罩2定義P型接面終端延伸區之位置，並透過離子植入方式形成P型接面終端延伸區。P型接面終端延伸區720係鄰接於功率半導體元件之主動區，並與N型重摻雜通道阻絕區740互相分隔。舉例來說，但不限於此，可在N型半導體本體710內植入摻雜濃度介於5e 12Cm -2至2e 13Cm -2之硼離子以形成P型接面終端延伸區720。
接下來，參閱第八C圖，利用遮罩3在P型接面終端延伸區720內定義複數輕摻雜區，隨後並執行一離子植入步驟於P型接面終端延伸區720內形成P型輕摻雜區730a~730f。舉例來說，但不限於此，可利用具有不同開口之專用遮罩3將N型摻雜植入P型接面終端延伸區720，以反摻雜方式在P型接面終端延伸區720內形成這些P型輕摻雜區730a~730f。
這些P型輕摻雜區730a~730f可用於調變P型接面終端延伸區720之摻雜濃度，使其由主動區朝向邊緣產生變化。舉例來說，但不限於此，這些P型輕摻雜區730a~730f之橫向寬度係沿著從主動區朝向N型重摻雜通道阻絕區740之方向變大，且鄰近於主動區之P型輕摻雜區730a與主動區間之間距係大於相鄰之輕摻雜區730b~730f間之間距。
在離子植入步驟之後，可執行一高溫擴散步驟驅入P型接面終端延伸區720使其擴散至更深的位置。舉例來說，但不限於此，此高溫擴散步驟可使P型接面終端延伸區720之接面深度達到5um至10um。
接下來，參閱第八D圖，利用遮罩4定義主動區中陽極區域之位置，隨後，執行一離子植入步驟，形成一P型陽極區752。舉例來說，但不限於此，可在主動區之P型井751內植入摻雜濃度介於1e 14Cm -2至5e 15Cm -2之硼離子以形成一P型陽極區752。
隨後，參閱第八E圖，在N型半導體本體710上沉積一介電層780。舉例來說，但不限於此，此介電層780可為一氧化層、一磷矽酸鹽玻璃層或一硼磷矽酸鹽玻璃層。接著，利用遮罩5於介電層780形成一接觸窗782。
接下來，參閱第八F圖，在介電層780上沉積一金屬層，此金屬層並填入接觸窗782。隨後，利用遮罩6定義陽極電極及場板，接著執行一蝕刻步驟以形成陽極電極754及場板760。舉例來說，但不限於此，視接面深度之不同，此金屬層可為具有或不具有Ti/TiN緩衝層之一AlCu層或一AlSiCu層。
參閱第八G圖，在形成陽極電極754及場板760後，沉積一鈍化層790。舉例來說，但不限於此，此鈍化層790可為一SiO 2型鈍化層或一Si 3N 4型鈍化層。舉例來說，但不限於此，可利用一聚醯亞胺層取代鈍化層790。在沉積鈍化層790之後，利用遮罩7定義銲墊區（未顯示）。
值得注意的是，前述製造流程係利用單一遮罩（遮罩2）定義P型接面終端延伸區720，使P型接面終端延伸區720之下部分具有一致性，並利用具有不同植入窗大小之調變遮罩（遮罩3）反摻雜P型接面終端延伸區720。這些不同大小的植入窗可補償P型接面終端延伸區720之上部分之摻雜濃度。調變遮罩（遮罩3）之開口區的範圍可沿著朝向元件邊緣的方向增加，以形成更多P型輕摻雜區730a~730f以分散空乏區。
就第一B圖所示之傳統橫向調變接面終端延伸結構而言，為了形成多區域P型接面終端延伸區，需要提供更精細的微影能力，這是許多功率元件製造商所欠缺的。因而往往需要更大的空間或是額外的空間來形成此具有多區域P型接面終端延伸區之接面終端延伸結構。相較之下，本實施例利用單一P型接面終端延伸遮罩使P型接面終端延伸區之較深部分維持均勻性，並利用具有不同大小植入窗之調變遮罩反摻雜P型接面終端延伸區以補償P型接面終端延伸區之上部分的摻雜濃度，以分散靠近表面區域的空乏區，進而提高接面終端延伸結構對於表面電荷的容受度。依據本發明之實施例所提供之高壓終端結構可在最小程度增加設置終端結構所需面積的情況下提升其表面電荷變化之容受度。
雖然上述本發明之實施例主要是關於矽半導體元件，不過本案不限於此。舉例來說，依據本發明之其他實施例所提供之高壓終端結構亦可形成由碳化矽(SiC)、氮化鎵(GaN)或砷化鎵(GaAs)構成之半導體主體，而不脫離本發明之範疇。
雖然上述本發明之實施例主要係關於功率二極體，不過本案不限於此。舉例來說，依據本發明之其他實施例所提供之高壓終端結構亦可應用於具有金屬氧化物半導體場效電晶體(metal-oxide semiconductor field effect transistor；MOSFET)之半導體元件、具有絕緣閘雙極電晶體(insulated gate bipolar transistor；IGBT)之半導體元件、具有閘流體(thyristor)型結構之半導體元件，而不脫離本發明之範疇。
上述僅為本案較佳之實施例而已，並不對本案進行任何限制。任何所屬技術領域的技術人員，在不脫離本案的技術手段的範圍內，對本案揭露的技術手段和技術內容做任何形式的等同替換或修改等變動，均屬未脫離本案的技術手段的內容，仍屬於本案的保護範圍之內。
100, 200, 300, 400, 500:高壓終端結構 110, 210, 310, 410, 510, 610, 710:N型半導體本體 112, 212, 312, 412, 512:N型半導體層 114, 214, 314, 414, 514:陰極電極 120, 220, 320, 420, 520, 620, 720:P型接面終端延伸區 130a~130h, 430a~430e, 530a~530h, 730a~730f:P型輕摻雜區 140, 240, 340, 440, 540, 640, 740:N型重摻雜通道阻絕區 150, 250, 350, 450, 550:主動區 151, 251, 351, 451, 551, 651, 751:P型井 152, 252, 352, 452, 552:P型重摻雜區 154, 254, 354, 454, 554, 654, 754:陽極電極 260, 360, 460, 560, 660, 760:場板 370, 470, 670:P型可耗盡護環 652, 752:P型陽極區 680, 780:介電層 682, 782:接觸窗 690, 790:鈍化層
第一A圖係顯示一具有場板及浮動護環之傳統高壓終端結構之示意圖； 第一B圖係顯示一具有多區域接面終端延伸(MZ-JTE)結構之傳統高壓終端結構之示意圖； 第二圖係顯示依據本案之第一實施例所提供之一具有橫向調變接面終端延伸結構之高壓終端結構之示意圖； 第二A圖係以一模擬結構顯示一具有橫向調變接面終端延伸結構之矽基高壓終端結構於1300V偏壓與5e 10Cm -2之表面電荷下之電位分布； 第二B圖係以一模擬結構顯示一具有橫向調變接面終端延伸結構之矽基高壓終端結構於1250V偏壓與5e 11Cm -2之表面電荷下之電位分布； 第二C圖係以一圖式顯示一具有橫向調變接面終端延伸結構之矽基高壓終端結構於1300V偏壓與5e 10Cm -2之表面電荷下之表面電位； 第二D圖係以一圖式顯示一具有橫向調變接面終端延伸結構之矽基高壓終端結構於1250V偏壓與5e 11Cm -2之表面電荷下之表面電位； 第三圖係顯示依據本案第二實施例所提供之一具有場板之接面終端延伸結構之高壓終端結構之示意圖； 第四圖係顯示依據本案第三實施例所提供之一具有可耗盡護環之接面終端延伸結構之高壓終端結構之示意圖； 第四A圖係以一模擬結構顯示一具有接面終端延伸結構之矽基高壓終端結構於630V偏壓與5e 10Cm -2之表面電荷下之電位分布，並且此接面終端延伸結構具有可耗盡護環及場板； 第四B圖係以一模擬結構顯示一具有接面終端延伸結構之矽基高壓終端結構於630V偏壓與5e 11Cm -2之表面電荷下之電位分布，並且此接面終端延伸結構具有可耗盡護環及場板； 第四C圖係以一圖式顯示一具有接面終端延伸結構之矽基高壓終端結構於630V偏壓與5e 10Cm -2之表面電荷下之表面電位，並且此接面終端延伸結構具有可耗盡護環及場板； 第四D圖係以一圖式顯示一具有接面終端延伸結構之矽基高壓終端結構於630V偏壓與5e 11Cm -2之表面電荷下之表面電位，並且此接面終端延伸結構具有可耗盡護環及場板； 第五圖係顯示依據本案第四實施例所提供之一具有橫向調變接面終端延伸結構之高壓終端結構之示意圖，並且此橫向調變接面終端延伸結構具有可耗盡護環及場板； 第六圖係顯示依據本案第五實施例所提供之一具有橫向調變接面終端延伸結構之高壓終端結構之示意圖，並且此橫向調變接面終端延伸結構具有場板； 第7A至7G圖係顯示依據本案之一實施例所提供之一具有接面終端延伸結構之高壓終端結構之製造流程，並且此接面終端延伸結構具有可耗盡護環及場板； 第8A至8G圖係顯示依據本案之一實施例所提供之一具有橫向調變接面終端延伸結構之高壓終端結構之製造流程。
100:高壓終端結構
110:N型半導體本體
112:N型半導體層
114:陰極電極
120:P型接面終端延伸區
130a~130h:P型輕摻雜區
140:N型重摻雜通道阻絕區
150:主動區
151:P型井
152:P型重摻雜區
154:陽極電極

Claims (31)

  1. 一種用於功率半導體元件之高壓終端結構，包含： 具有一第一導電型之一半導體本體； 具有一第二導電型之一接面終端延伸(junction termination extension, JTE)區，形成於該半導體本體，其中，該接面終端延伸區係鄰接於該功率半導體元件之一主動區； 具有該第一導電型之一重摻雜通道阻絕區(channel stop region)，形成於該半導體本體，其中，該重摻雜通道阻絕區與該接面終端延伸區互相分離；以及 複數場板(field plate)，形成於該接面終端延伸區上。
  2. 如請求項1所述之用於功率半導體元件之高壓終端結構，其中，該第一導電型係N型，該第二導電型係P型。
  3. 如請求項1所述之用於功率半導體元件之高壓終端結構，其中，該些場板係以一金屬材料製造。
  4. 如請求項1所述之用於功率半導體元件之高壓終端結構，其中，該些場板係以P型多晶矽製造。
  5. 如請求項1所述之用於功率半導體元件之高壓終端結構，其中，該些場板係以N型多晶矽製造。
  6. 一種用於功率半導體元件之高壓終端結構，包含： 具有一第一導電型之一半導體本體； 具有一第二導電型之一接面終端延伸區，形成於該半導體本體，其中，該接面終端延伸區係鄰接於該功率半導體元件之一主動區； 具有該第一導電型之一重摻雜通道阻絕區，形成於該半導體本體，其中，該重摻雜通道阻絕區與該接面終端延伸區互相分離；以及 具有該第二導電型之複數可耗盡護環(depletable guard ring)，形成於該半導體本體，其中，該些可耗盡護環係形成於該接面終端延伸區與該重摻雜通道阻絕區之間。
  7. 如請求項6所述之用於功率半導體元件之高壓終端結構，其中，該第一導電型係N型，該第二導電型係P型。
  8. 一種用於功率半導體元件之高壓終端結構，包含： 具有一第一導電型之一半導體本體； 具有一第二導電型之一接面終端延伸區，形成於該半導體本體，其中，該接面終端延伸區係鄰接於該功率半導體元件之一主動區； 具有該第二導電型之複數輕摻雜區，形成於該接面終端延伸區，且鄰接於該接面終端延伸區之一上表面；以及 具有該第一導電型之一重摻雜通道阻絕區，形成於該半導體本體，其中，該重摻雜通道阻絕區與該接面終端延伸區互相分離。
  9. 如請求項8所述之用於功率半導體元件之高壓終端結構，其中，該第一導電型係N型，該第二導電型係P型。
  10. 如請求項8所述之用於功率半導體元件之高壓終端結構，其中，該些輕摻雜區之橫向寬度係沿著朝向該重摻雜通道阻絕區之方向變大。
  11. 如請求項8所述之用於功率半導體元件之高壓終端結構，其中，鄰近於該主動區之該輕摻雜區與該主動區間之一間距係大於該些相鄰之輕摻雜區間之一間距。
  12. 如請求項8所述之用於功率半導體元件之高壓終端結構，更包含複數場板，形成於該接面終端延伸區上。
  13. 如請求項12所述之用於功率半導體元件之高壓終端結構，其中，該些場板係以一金屬材料製造。
  14. 如請求項12所述之用於功率半導體元件之高壓終端結構，其中，該些場板係以P型多晶矽製造。
  15. 如請求項12所述之用於功率半導體元件之高壓終端結構，其中該些場板係以N型多晶矽製造。
  16. 一種用於功率半導體元件之高壓終端結構，包含： 具有一第一導電型之一半導體本體； 具有一第二導電型之一接面終端延伸區，形成於該半導體本體，其中，該接面終端延伸區係鄰接於該功率半導體元件之一主動區； 具有該第一導電型之一重摻雜通道阻絕區，形成於該半導體本體，其中，該重摻雜通道阻絕區與該接面終端延伸區互相分離； 具有該第二導電型之複數可耗盡護環，形成於該半導體本體，其中，該些可耗盡護環係形成於該接面終端延伸區與該重摻雜通道阻絕區之間；以及 具有該第二導電型之複數輕摻雜區，形成於該接面終端延伸區之一上部分與至少一該些可耗盡護環。
  17. 如請求項16所述之用於功率半導體元件之高壓終端結構，其中，該第一導電型係N型，該第二導電型係P型。
  18. 如請求項16所述之用於功率半導體元件之高壓終端結構，其中，該些輕摻雜區之橫向寬度係沿著朝向該重摻雜通道阻絕區之方向變大。
  19. 如請求項16所述之用於功率半導體元件之高壓終端結構，其中，鄰近於該主動區之該輕摻雜區與該主動區間之一間距係大於該些相鄰之輕摻雜區間之一間距。
  20. 如請求項16所述之用於功率半導體元件之高壓終端結構，其中，該些可耗盡護環間之一間隙係沿著朝向該重摻雜通道阻絕區之方向增加。
  21. 如請求項16所述之用於功率半導體元件之高壓終端結構，更包含複數場板，形成於該接面終端延伸區上。
  22. 如請求項21所述之用於功率半導體元件之高壓終端結構，其中，該些場板係以一金屬材料製造。
  23. 如請求項21所述之用於功率半導體元件之高壓終端結構，其中，該些場板係以P型多晶矽製造。
  24. 如請求項21所述之用於功率半導體元件之高壓終端結構，其中，該些場板係以N型多晶矽製造。
  25. 一種製造用於功率半導體元件之高壓終端結構之方法，包含： 藉由具有一第一導電型之離子植入方式，於具有該第一導電型之一半導體本體形成具有該第一導電型之一重摻雜通道阻絕區； 藉由一第二導電型之離子植入方式，於該半導體本體形成具有該第二導電型之一接面終端延伸區，其中，該接面終端延伸區係鄰接於該功率半導體元件之一主動區，並與該重摻雜通道阻絕區互相分離；以及 於該接面終端延伸區上形成複數場板。
  26. 一種製造用於功率半導體元件之高壓終端結構之方法，包含： 藉由具有一第一導電型之離子植入方式，於具有該第一導電型之一半導體本體形成具有該第一導電型之一重摻雜通道阻絕區； 藉由具有一第二導電型之離子植入方式，於該半導體本體形成具有該第二導電型之一接面終端延伸區，其中，該接面終端延伸區係鄰接於該功率半導體元件之一主動區，並與該重摻雜通道阻絕區互相分離；以及 藉由具有該第二導電型之離子植入方式，於該半導體本體形成具有該第二導電型之複數可耗盡護環，其中，該些可耗盡護環係形成於該接面終端延伸區及該重摻雜通道阻絕區之間。
  27. 如請求項26所述之製造用於功率半導體元件之高壓終端結構之方法，其中，該接面終端延伸區與該些可耗盡護環係同時形成於該半導體本體。
  28. 一種製造用於功率半導體元件之高壓終端結構之方法，包含： 藉由具有一第一導電型之離子植入方式，於該第一導電型之一半導體本體形成具有該第一導電型之一重摻雜通道阻絕區； 藉由具有一第二導電型之離子植入方式，於該半導體本體形成具有該第二導電型之一接面終端延伸區，其中，該接面終端延伸區係鄰接於該功率半導體元件之一主動區，並與該重摻雜通道阻絕區互相分離；以及 藉由具有該第一導電型之離子植入方式，於該接面終端延伸區形成具有該第二導電型之複數輕摻雜區，並鄰接於該接面終端延伸區之一上表面。
  29. 如請求項28所述之製造用於功率半導體元件之高壓終端結構之方法，更包含於該接面終端延伸區上形成複數場板。
  30. 一種製造用於功率半導體元件之高壓終端結構之方法，包含： 藉由具有一第一導電型之離子植入方式，於具有該第一導電型之一半導體本體形成具有該第一導電型之一重摻雜通道阻絕區； 藉由具有一第二導電型之離子植入方式，於該半導體本體形成具有該第二導電型之一接面終端延伸區及具有該第二導電型之複數可耗盡護環，其中，該接面終端延伸區係鄰接於該功率半導體元件之一主動區，並與該重摻雜通道阻絕區互相分離，該些可耗盡護環係形成於該接面終端延伸區與該重摻雜通道阻絕區之間；以及 藉由具有該第一導電型之離子植入方式，於該接面終端延伸區之一上部分及該些可耗盡護環形成具有該第二導電型之複數輕摻雜區。
  31. 如請求項30所述之製造用於功率半導體元件之高壓終端結構之方法，更包含於該接面終端延伸區上形成複數場板。
TW110102646A 2020-11-17 2021-01-25 用於功率半導體元件之高壓終端結構及其製造方法 TWI818228B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/950,586 US20220157951A1 (en) 2020-11-17 2020-11-17 High voltage edge termination structure for power semicondcutor devices and manufacturing method thereof
US16/950586 2020-11-17

Publications (2)

Publication Number Publication Date
TW202221927A TW202221927A (zh) 2022-06-01
TWI818228B true TWI818228B (zh) 2023-10-11

Family

ID=81345645

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110102646A TWI818228B (zh) 2020-11-17 2021-01-25 用於功率半導體元件之高壓終端結構及其製造方法

Country Status (4)

Country Link
US (4) US20220157951A1 (zh)
CN (1) CN114512540A (zh)
DE (1) DE102021103703A1 (zh)
TW (1) TWI818228B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114497181B (zh) * 2021-12-16 2023-04-18 陕西半导体先导技术中心有限公司 一种功率器件的体内复合终端结构及制备方法
CN115084231B (zh) * 2022-07-19 2023-03-03 浙江大学 一种二极管及其制造方法
JP2024044679A (ja) * 2022-09-21 2024-04-02 株式会社東芝 半導体装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160218187A1 (en) * 2013-09-09 2016-07-28 Hitachi, Ltd. Semiconductor device and method of manufacturing the same, power conversion device, three-phase motor system, automobile, and railway vehicle
US20190259873A1 (en) * 2018-02-22 2019-08-22 Lapis Semiconductor Co., Ltd. Semiconductor device and semiconductor device manufacturing method
US20200266269A1 (en) * 2019-02-15 2020-08-20 Infineon Technologies Ag Power Semiconductor Device and Method of Processing a Power Semiconductor Device

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1214805B (it) * 1984-08-21 1990-01-18 Ates Componenti Elettron Spositivi a semiconduttore con giunprocesso per la fabbricazione di dizioni planari a concentrazione di carica variabile e ad altissima tensione di breakdown
GB2355110A (en) * 1999-08-11 2001-04-11 Mitel Semiconductor Ltd High voltage semiconductor device termination structure
JP3708057B2 (ja) * 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
JP4469584B2 (ja) 2003-09-12 2010-05-26 株式会社東芝 半導体装置
JP3914226B2 (ja) * 2004-09-29 2007-05-16 株式会社東芝 高耐圧半導体装置
DE102005047102B3 (de) * 2005-09-30 2007-05-31 Infineon Technologies Ag Halbleiterbauelement mit pn-Übergang
US7541660B2 (en) * 2006-04-20 2009-06-02 Infineon Technologies Austria Ag Power semiconductor device
US9640609B2 (en) 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
US8564088B2 (en) 2008-08-19 2013-10-22 Infineon Technologies Austria Ag Semiconductor device having variably laterally doped zone with decreasing concentration formed in an edge region
CN102005468B (zh) * 2009-08-31 2012-09-05 比亚迪股份有限公司 功率半导体器件的终端及其制作方法
JP5607720B2 (ja) * 2010-02-23 2014-10-15 良孝 菅原 半導体装置
JP5515922B2 (ja) * 2010-03-24 2014-06-11 富士電機株式会社 半導体装置
EP2693483B1 (en) * 2011-03-28 2016-11-16 Toyota Jidosha Kabushiki Kaisha Vertical-type semiconductor device
CN104221151B (zh) 2012-03-16 2017-02-22 三菱电机株式会社 半导体装置及其制造方法
US9842911B2 (en) * 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
JP6029411B2 (ja) * 2012-10-02 2016-11-24 三菱電機株式会社 半導体装置
JP6090988B2 (ja) * 2013-03-05 2017-03-08 株式会社 日立パワーデバイス 半導体装置
US20160254357A1 (en) * 2013-10-24 2016-09-01 Rohm Co., Ltd. Semiconductor device and semiconductor package
US9240444B2 (en) * 2014-05-26 2016-01-19 Nuvoton Technology Corporation High-voltage semiconductor device with a termination structure
CN105874604B (zh) * 2014-07-23 2019-03-19 富士电机株式会社 半导体装置及半导体装置的制造方法
JP6200864B2 (ja) * 2014-07-24 2017-09-20 株式会社日立製作所 高耐圧半導体装置
US9281360B1 (en) * 2014-08-12 2016-03-08 Infineon Technologies Ag Semiconductor device with a shielding structure
DE102016120301A1 (de) * 2016-10-25 2018-04-26 Infineon Technologies Ag Leistungshalbleitervorrichtungs-Abschlussstruktur
CN106409884B (zh) 2016-11-07 2019-06-28 株洲中车时代电气股份有限公司 一种功率半导体器件终端结构
DE102018123596A1 (de) 2017-10-27 2019-05-02 Infineon Technologies Ag Halbleitervorrichtung mit Abschlussstruktur, die Feldzonen enthält, und Herstellungsverfahren
JP7039937B2 (ja) * 2017-11-07 2022-03-23 富士電機株式会社 半導体装置
JP7127389B2 (ja) * 2018-06-28 2022-08-30 富士電機株式会社 炭化珪素半導体装置
JP7371507B2 (ja) * 2020-01-22 2023-10-31 富士電機株式会社 炭化珪素半導体装置の製造方法
JP2021136423A (ja) * 2020-02-28 2021-09-13 富士電機株式会社 半導体装置
GB2596296A (en) * 2020-06-22 2021-12-29 Global Energy Interconnection Res Institute Europe Gmbh Edge termination design for a vertical bipolar transistor and corresponding fabrication method
EP3975266A1 (en) * 2020-09-28 2022-03-30 Nexperia B.V. Semiconductor device with improved junction termination extension region
JP2022074511A (ja) * 2020-11-04 2022-05-18 富士電機株式会社 溝深さの調整方法及び半導体装置の製造方法
JP2022094415A (ja) * 2020-12-15 2022-06-27 富士電機株式会社 炭化珪素からなるトレンチゲート構造の縦型ｍｏｓｆｅｔ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160218187A1 (en) * 2013-09-09 2016-07-28 Hitachi, Ltd. Semiconductor device and method of manufacturing the same, power conversion device, three-phase motor system, automobile, and railway vehicle
US20190259873A1 (en) * 2018-02-22 2019-08-22 Lapis Semiconductor Co., Ltd. Semiconductor device and semiconductor device manufacturing method
US20200266269A1 (en) * 2019-02-15 2020-08-20 Infineon Technologies Ag Power Semiconductor Device and Method of Processing a Power Semiconductor Device

Also Published As

Publication number Publication date
TW202221927A (zh) 2022-06-01
US20230103304A1 (en) 2023-04-06
CN114512540A (zh) 2022-05-17
US20230108668A1 (en) 2023-04-06
US20230104778A1 (en) 2023-04-06
US20220157951A1 (en) 2022-05-19
DE102021103703A1 (de) 2022-05-19

Similar Documents

Publication Publication Date Title
JP7182594B2 (ja) ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
TWI818228B (zh) 用於功率半導體元件之高壓終端結構及其製造方法
US11563080B2 (en) Trenched power device with segmented trench and shielding
JP3191747B2 (ja) Ｍｏｓ型半導体素子
KR100671411B1 (ko) 초접합 구조를 갖는 반도체 장치 및 그 제조 방법
JPH03142972A (ja) 組込み電圧クランプを有する閉止型セルトランジスタ
KR20040030836A (ko) 반도체 장치의 제조 방법 및 셀룰러 쇼트키 정류기
JP2013258327A (ja) 半導体装置及びその製造方法
JP6532549B2 (ja) 半導体装置
EP1394860A2 (en) Power devices with improved breakdown voltages
JP2013012568A (ja) 半導体装置およびその製造方法
US20230369486A1 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
US20220238698A1 (en) Mos-gated trench device using low mask count and simplified processing
JP2023550032A (ja) 複数のゲート・トレンチを有する半導体パワー・デバイス及びそのようなデバイスを形成する方法
US20230050319A1 (en) Silicon carbide semiconductor device
WO2024057654A1 (ja) 半導体装置および半導体装置の製造方法
US11430862B2 (en) Superjunction semiconductor device including parallel PN structures and method of manufacturing thereof
US20240072110A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20240170569A1 (en) Semiconductor device and method of manufacturing the same
CN210325806U (zh) 一种具有jfet区布图设计的半导体器件
US10424578B2 (en) Semiconductor device and method of manufacturing the same
JP3846395B2 (ja) Ｍｏｓ型半導体装置
JP2024009372A (ja) 超接合半導体装置
JP2023549543A (ja) 縦型半導体素子およびその製造方法
CN116779638A (zh) 超结半导体装置