WO2024057654A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2024057654A1
WO2024057654A1 PCT/JP2023/023416 JP2023023416W WO2024057654A1 WO 2024057654 A1 WO2024057654 A1 WO 2024057654A1 JP 2023023416 W JP2023023416 W JP 2023023416W WO 2024057654 A1 WO2024057654 A1 WO 2024057654A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
implantation
semiconductor device
semiconductor substrate
section
Prior art date
Application number
PCT/JP2023/023416
Other languages
English (en)
French (fr)
Inventor
雄生 澤
源宜 窪内
幸多 大井
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Publication of WO2024057654A1 publication Critical patent/WO2024057654A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

縦型が設けられた半導体装置であって、前記縦型素子は、半導体基板に設けられた第１導電型のドリフト領域と、前記ドリフト領域よりも下方に設けられた第１注入部と、前記ドリフト領域よりも下方に設けられ、キャリア注入効率が前記第１注入部よりも低い第２注入部とを有し、前記半導体基板の裏面において、前記第１注入部の面積が前記第２注入部の面積よりも大きく、前記縦型素子は、予め定められた方向に交互に設けられた前記第１注入部及び前記第２注入部を有する半導体装置を提供する。

Description

半導体装置および半導体装置の製造方法
　本発明は、半導体装置および半導体装置の製造方法に関する。
　特許文献１には、「第１低注入領域２７は、Ｙ軸方向において、半導体基板１０の下面側に、トランジスタ部７０の両端に設けられるコレクタ領域２２に挟まれて設けられてよい」と記載されている。
［先行技術文献］
［特許文献］
　　［特許文献１］　特開２０１９－１６１１６８号公報
　　［特許文献２］　特開２００５－３３３０５５号公報
　　［特許文献３］　特開２０００－４０１７号公報
一般的開示
　半導体装置におけるオン電圧Ｖｏｎとターンオフ損失Ｅｏｆｆのトレードオフを改善することが好ましい。
　本発明の第１の態様においては、縦型素子を備える半導体装置であって、前記縦型素子は、半導体基板に設けられた第１導電型のドリフト領域と、前記ドリフト領域よりも下方に設けられた第１注入部と、前記ドリフト領域よりも下方に設けられ、キャリア注入効率が前記第１注入部よりも低い第２注入部とを有し、前記半導体基板の裏面において、前記第１注入部の面積が前記第２注入部の面積よりも大きく、前記縦型素子は、予め定められた方向に交互に設けられた前記第１注入部及び前記第２注入部を有する半導体装置を提供する。
　上記半導体装置において、前記縦型素子は、規則的に設けれらた前記第１注入部及び前記第２注入部を有してよい。
　上記いずれかの半導体装置は、前記半導体基板のおもて面に設けられた複数のトレンチ部を備えてよい。前記予め定められた方向は、前記複数のトレンチ部の延伸方向に対する傾きが０度以上、９０度以下であってよい。
　上記いずれかの半導体装置において、前記第１注入部は、前記半導体基板において前記ドリフト領域の下方に設けられた第２導電型の第１注入領域を含み、前記第１注入領域のドーピング濃度は１Ｅ１６ｃｍ―３以上、１Ｅ１８ｃｍ―３以下であってよい。
　上記いずれかの半導体装置において、前記第２注入部は、前記半導体基板において前記ドリフト領域の下方に設けられた第２電導型の第２注入領域を含み、前記第２注入領域のドーピング濃度は、前記第１注入領域のドーピング濃度よりも低くてよい。
　上記いずれかの半導体装置において、前記第２注入領域のドーピング濃度は、１Ｅ１５ｃｍ―３以上であってよく、前記第１注入領域のドーピング濃度の０．５倍以下であってよい。
　上記いずれかの半導体装置において、前記半導体基板に設けられた活性領域と、前記半導体基板において前記活性領域を囲むエッジ終端構造部と、前記エッジ終端構造部の下方から前記活性領域の下方まで延伸し、前記第１注入領域と隣接する、前記第１注入領域よりもドーピング濃度の低い裏面低注入領域とを備え、前記第１注入領域と前記裏面低注入領域との境界は、前記活性領域と前記エッジ終端構造部との境界よりも、前記活性領域側にあってよい。
　上記いずれかの半導体装置において、前記裏面低注入領域のドーピング濃度は、１Ｅ１５ｃｍ―３以上であってよく、前記第１注入領域のドーピング濃度の０．５倍以下であってよい。
　上記いずれかの半導体装置において、前記裏面低注入領域のドーピング濃度は、前記第１注入領域のドーピング濃度の０．０１倍以上、０．５倍以下であってよい。
　上記いずれかの半導体装置において、前記活性領域の外側おいて、前記半導体基板の上方に設けられ、前記縦型素子のゲート導電部と電気的に接続されたゲートパッド部を備え、前記ゲートパッド部の下方は前記裏面低注入領域であってよい。
　上記いずれかの半導体装置において、前記ゲートパッド部と前記ゲート導電部とを電気的に接続するゲートランナをさらに備え、前記ゲートランナの下方は前記裏面低注入領域であってよい。
　上記いずれかの半導体装置において、前記縦型素子の前記裏面における前記第１注入部の割合は、６０%以上、９０％以下であってよい。
　上記いずれかの半導体装置において、前記第１注入部は、前記半導体基板において前記ドリフト領域の下方に設けられた第２導電型の第１注入領域を有し、前記第２注入部は、前記半導体基板において前記ドリフト領域の下方に設けられた第２導電型の第２注入領域を有し、前記第１注入部において、前記半導体基板の前記裏面と裏面電極とが接していてよく、前記第２注入部において、前記半導体基板の前記裏面と前記裏面電極とが接していなくてよい。
　上記いずれかの半導体装置において、前記第２注入部は、前記第２注入領域の下方に設けられた絶縁膜を有し、前記絶縁膜は、前記半導体基板の前記裏面と接していてよい。
　上記いずれかの半導体装置において、前記第２注入部は、前記半導体基板において前記ドリフト領域の下方に設けられた第２導電型の第２注入領域と、前記半導体基板の前記裏面において、前記第２注入領域と接する絶縁膜と、前記絶縁膜の下方において、前記絶縁膜と接する裏面電極とを有していてよい。
　上記いずれかの半導体装置において、前記縦型素子における前記第１注入部の割合は、７５%以上、９９％以下であってよい。
　上記いずれかの半導体装置において、前記第１注入部は、前記半導体基板において前記ドリフト領域の下方に設けられた第２導電型の第１注入領域を有してよい。前記第２注入部は、前記半導体基板において前記ドリフト領域の下方に設けられた第２導電型の第２注入領域を有してよい。前記第２注入領域におけるライフタイムは、前記第１注入領域におけるライフタイムよりも短くてよい。
　上記いずれかの半導体装置において、前記第１注入部は、前記半導体基板において前記ドリフト領域の下方に設けられた第２導電型の第１注入領域を有してよい。前記第２注入部は、前記半導体基板において前記ドリフト領域の下方に設けられた第２導電型の第２注入領域を有してよい。前記第２注入領域は、Ａｒ、Ｓｉ、Ｃ、Ｏ、Ｈｅ、Ｈの少なくともいずれか１つの元素を前記第１注入領域よりも多く含んでよい。
　上記いずれかの半導体装置において、前記縦型素子は、トランジスタ部を有してよい。前記半導体装置は、ダイオード部をさらに備えるＲＣ－ＩＧＢＴであってよい。
　上記いずれかの半導体装置において、前記トランジスタ部と前記ダイオード部との境界において、前記トランジスタ部の前記裏面は、前記第１注入部であってよい。
　上記いずれかの半導体装置において、前記トランジスタ部と前記ダイオード部との境界において、前記トランジスタ部の前記裏面は、前記第２注入部であってよい。
　上記いずれかの半導体装置において、前記ダイオード部から前記トランジスタ部にかけて延伸し、前記ドリフト領域に設けられた、ライフタイムキラーを含むライフタイム制御領域を備えてよい。
　本発明の第２の態様においては、縦型素子を備える半導体装置の製造方法であって、半導体基板に第１導電型のドリフト領域を形成する段階と、前記半導体基板において、前記ドリフト領域よりも下方に第１注入部を設ける段階と、前記半導体基板において、前記ドリフト領域よりも下方に、キャリア注入効率が前記第１注入部よりも低い第２注入部を設ける段階と、を備え、前記半導体基板の裏面において、前記第１注入部の面積が前記第２注入部の面積よりも大きく、前記第１注入部及び前記第２注入部は、予め定められた方向に交互に設けられる半導体装置の製造方法を提供する。
　上記半導体装置の製造方法において、前記第１注入部を設ける段階は、前記半導体基板において前記ドリフト領域の下方に第２導電型の第１注入領域を設ける段階を有してよい。前記第２注入部を設ける段階は、前記半導体基板において前記ドリフト領域の下方に第２電導型の第２注入領域を設ける段階を有してよい。前記第１注入領域を設ける段階は、光照射する段階を含んでよい。前記第２注入領域を設ける段階は、前記第１注入領域を設ける段階における光照射よりも、大きなエネルギーの光を照射する段階を含むんでよい。
　なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の上面の一例を示す図である。 図１Ａにおけるａ－ａ'断面の一例を示す図である。 半導体装置１００の下面の一例を示す図である。 半導体装置１００の変形例の下面の一例を示す図である。 半導体装置１００の変形例の下面の一例を示す図である。 半導体装置１００の変形例の下面の一例を示す図である。 半導体装置１００の変形例の下面の一例を示す図である。 半導体装置１００の変形例の上面図を示す図である。 図２における領域Ａの上面の拡大図である。 図３Ａにおけるｃ－ｃ'断面の一例を示す図である。 図２におけるｂ－ｂ' 断面の一例を示す図である。 図２における領域Ｃの上面の拡大図である。 トランジスタ部７０における、第１注入部１７１の面積割合とＶｏｎ－Ｅｏｆｆとの関係を表す図である。 半導体装置１００の変形例の断面の一例を示す図である。 半導体装置１００の変形例の断面の一例を示す図である。 半導体装置１００の変形例の断面の一例を示す図である。 半導体装置１００の変形例の断面の一例を示す図である。 トランジスタ部７０における、第１注入部１７１の面積割合とＶｏｎ－Ｅｏｆｆとの関係を表す図である。 半導体装置１００の製造工程の一例を示すフローチャートである。
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　本明細書においては、半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」、「おもて」、「裏」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。
　本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
　本明細書では、半導体基板の上面と平行な面をＸＹ面とし、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。半導体基板の深さ方向をＺ軸と称する場合がある。なお、本明細書において、Ｚ軸方向に半導体基板を視た場合について平面視と称する。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
　各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。
　本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
　本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
　本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。
　本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。
　図１Ａは、半導体装置１００の上面の一例を示す。本例の半導体装置１００は、少なくともトランジスタ部７０を備える半導体チップである。トランジスタ部７０は、縦型素子７００の一例である。すなわち、縦型素子７００は、トランジスタ部７０を有してよい。以下では、縦型素子７００をトランジスタ部７０として説明する場合がある。トランジスタ部７０の特徴として説明された特徴は、縦型素子７００の特徴であってよい。例えば、半導体装置１００は、逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ：Ｒｅｖｅｒｓｅ　Ｃｏｎｄｕｃｔｉｎｇ　ＩＧＢＴ）である。他の例として、半導体装置１００は、ＩＧＢＴであってよく、バイポーラＰＩＮダイオードであってよく、ＭＯＳＦＥＴであってよく、ショットキーバリアダイオードであってよい。但し、半導体装置１００は、これらに限定されない。このように、半導体装置１００に含まれる縦型素子７００は、第１導電型の領域と第２導電型の領域とが接するＰＮ接合を有してよい。
　トランジスタ部７０は、半導体基板１０の裏面側に設けられたコレクタ領域２２を半導体基板１０の上面に投影した領域である。コレクタ領域２２は、注入領域２２０の一例である。コレクタ領域２２及び注入領域２２０については後述する。トランジスタ部７０は、ＩＧＢＴ等のトランジスタを含む。トランジスタ部７０は、ＭＯＳＦＥＴ等のトランジスタを含んでもよい。
　図１Ａにおいては、半導体装置１００のエッジ側であるチップ端部周辺の領域を示しており、他の領域を省略している。例えば、本例の半導体装置１００のＹ軸方向の負側の領域には、エッジ終端構造部が設けられてよい。エッジ終端構造部は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。なお、本例では、便宜上、Ｙ軸方向の負側のエッジについて説明するものの、半導体装置１００の他のエッジについても同様である。エッジ終端構造部はトランジスタ部７０を備えた活性領域を取り囲むように設けられてよい。
　半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０は、シリコン基板である。
　本例の半導体装置１００は、半導体基板１０のおもて面２１において、ゲートトレンチ部４０と、ダミートレンチ部３０と、エミッタ領域１２と、ベース領域１４と、コンタクト領域１５と、ウェル領域１７とを備える。おもて面２１については後述する。また、本例の半導体装置１００は、半導体基板１０のおもて面２１の上方に設けられたエミッタ電極５２およびゲート金属層５０を備える。
　エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、エミッタ領域１２、ベース領域１４、コンタクト領域１５およびウェル領域１７の上方に設けられている。また、ゲート金属層５０は、接続部２５およびウェル領域１７の上方に設けられている。
　エミッタ電極５２およびゲート金属層５０は、金属を含む材料で形成される。エミッタ電極５２の少なくとも一部の領域は、アルミニウム（Ａｌ）等の金属、または、アルミニウム‐シリコン合金（ＡｌＳｉ）、アルミニウム‐シリコン‐銅合金（ＡｌＳｉＣｕ）等の金属合金で形成されてよい。ゲート金属層５０の少なくとも一部の領域は、アルミニウム（Ａｌ）等の金属、または、アルミニウム‐シリコン合金（ＡｌＳｉ）、アルミニウム‐シリコン‐銅合金（ＡｌＳｉＣｕ）等の金属合金で形成されてよい。エミッタ電極５２およびゲート金属層５０は、アルミニウム等で形成された領域の下層にチタンまたはチタン化合物等で形成されたバリアメタル層を有してよい。エミッタ電極５２およびゲート金属層５０は、互いに分離して設けられる。
　エミッタ電極５２およびゲート金属層５０は、層間絶縁膜３８を挟んで、半導体基板１０の上方に設けられる。層間絶縁膜３８は、図１Ａでは省略されている。層間絶縁膜３８には、コンタクトホール５４、コンタクトホール５５およびコンタクトホール５６が貫通して設けられている。
　コンタクトホール５５は、ゲート金属層５０とトランジスタ部７０内のゲート導電部とを接続部２５を介して電気的に接続する。コンタクトホール５５の内部には、タングステン等で形成されたプラグ層が形成されてもよい。
　コンタクトホール５６は、エミッタ電極５２とダミートレンチ部３０内のダミー導電部とを接続する。コンタクトホール５６の内部には、タングステン等で形成されたプラグ層が形成されてもよい。
　接続部２５は、エミッタ電極５２またはゲート金属層５０等のおもて面側金属層と接続される。一例において、接続部２５は、ゲート金属層５０とゲート導電部との間に設けられる。本例の接続部２５は、Ｘ軸方向に延伸して設けられ、ゲート導電部と電気的に接続されてよい。接続部２５は、エミッタ電極５２とダミー導電部との間にも設けられてよい。本例では、エミッタ電極５２とダミー導電部との間に接続部２５が設けられていない。接続部２５は、不純物がドープされたポリシリコン等の、導電性を有する材料である。本例の接続部２５は、Ｎ型の不純物がドープされたポリシリコン（Ｎ＋）である。接続部２５は、酸化膜等の絶縁膜等を介して、半導体基板１０のおもて面２１の上方に設けられる。
　ゲートトレンチ部４０は、半導体基板１０のおもて面２１側において、予め定められた延伸方向に延伸した複数のトレンチ部の一例である。ゲートトレンチ部４０は、予め定められた配列方向（本例ではＸ軸方向）に沿って予め定められた間隔で配列される。本例のゲートトレンチ部４０は、半導体基板１０のおもて面２１に平行であって配列方向と垂直な延伸方向（本例ではＹ軸方向）に沿って延伸する２つの延伸部分４１と、２つの延伸部分４１を接続する接続部分４３を有してよい。
　接続部分４３は、少なくとも一部が曲線状に形成されることが好ましい。ゲートトレンチ部４０の２つの延伸部分４１の端部を接続することで、延伸部分４１の端部における電界集中を緩和できる。ゲートトレンチ部４０の接続部分４３において、接続部２５を介して、ゲート金属層５０がゲート導電部と電気的に接続されてよい。
　ダミートレンチ部３０は、半導体基板１０のおもて面２１側において、予め定められた延伸方向に延伸した複数のトレンチ部の一例である。ダミートレンチ部３０は、エミッタ電極５２と電気的に接続されたトレンチ部である。ダミートレンチ部３０は、ゲートトレンチ部４０と同様に、予め定められた配列方向（本例ではＸ軸方向）に沿って予め定められた間隔で配列される。本例のダミートレンチ部３０は、半導体基板１０のおもて面２１においてＩ字形状を有するが、ゲートトレンチ部４０と同様に、半導体基板１０のおもて面２１においてＵ字形状を有してよい。即ち、ダミートレンチ部３０は、延伸方向に沿って延伸する２つの延伸部分と、２つの延伸部分を接続する接続部分を有してよい。
　本例のトランジスタ部７０は、２つのゲートトレンチ部４０と２つのダミートレンチ部３０を繰り返し配列させた構造を有する。即ち、本例のトランジスタ部７０は、１：１の比率でゲートトレンチ部４０とダミートレンチ部３０を有している。例えば、トランジスタ部７０は、２本の延伸部分４１の間に１本のダミートレンチ部３０を有する。
　但し、ゲートトレンチ部４０とダミートレンチ部３０の比率は本例に限定されない。ゲートトレンチ部４０の比率がダミートレンチ部３０の比率よりも大きくてよく、ダミートレンチ部３０の比率がゲートトレンチ部４０の比率よりも大きくてよい。ゲートトレンチ部４０とダミートレンチ部３０の比率は、２：３であってもよく、２：４であってもよい。また、トランジスタ部７０は、全てのトレンチ部をゲートトレンチ部４０として、ダミートレンチ部３０を有さなくてもよい。
　ウェル領域１７は、後述するドリフト領域１８よりも半導体基板１０のおもて面２１側に設けられた第２導電型の領域である。ウェル領域１７は、活性領域１２０の周辺側に設けられるウェル領域の一例である。ウェル領域１７は、一例としてＰ＋型である。ウェル領域１７は、ゲート金属層５０が設けられる側の活性領域の端部から、予め定められた範囲で形成される。ウェル領域１７の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート金属層５０側の一部の領域は、ウェル領域１７に形成される。ゲートトレンチ部４０およびダミートレンチ部３０の延伸方向の端の底は、ウェル領域１７に覆われてよい。
　コンタクトホール５４は、トランジスタ部７０において、エミッタ領域１２およびコンタクト領域１５の各領域の上方に形成される。コンタクトホール５４は、Ｙ軸方向両端に設けられたウェル領域１７の上方には設けられていない。このように、層間絶縁膜には、１又は複数のコンタクトホール５４が形成されている。１又は複数のコンタクトホール５４は、延伸方向に延伸して設けられてよい。
　メサ部７１は、半導体基板１０のおもて面２１と平行な面内において、トレンチ部に隣接して設けられたメサ部である。メサ部とは、隣り合う２つのトレンチ部に挟まれた半導体基板１０の部分であって、半導体基板１０のおもて面２１から、各トレンチ部の最も深い底部の深さまでの部分であってよい。各トレンチ部の延伸部分を１つのトレンチ部としてよい。即ち、２つの延伸部分に挟まれる領域をメサ部としてよい。
　メサ部７１は、トランジスタ部７０において、ダミートレンチ部３０またはゲートトレンチ部４０の少なくとも１つに隣接して設けられる。メサ部７１は、半導体基板１０のおもて面２１において、ウェル領域１７と、エミッタ領域１２と、ベース領域１４と、コンタクト領域１５とを有する。メサ部７１では、エミッタ領域１２およびコンタクト領域１５が延伸方向において交互に設けられている。
　ベース領域１４は、半導体基板１０のおもて面２１側に設けられた第２導電型の領域である。ベース領域１４は、一例としてＰ－型である。ベース領域１４は、半導体基板１０のおもて面２１において、メサ部７１のＹ軸方向における両端部に設けられてよい。なお、図１Ａは、当該ベース領域１４のＹ軸方向の一方の端部のみを示している。
　エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度の高い第１導電型の領域である。本例のエミッタ領域１２は、一例としてＮ＋型である。エミッタ領域１２のドーパントの一例はヒ素（Ａｓ）である。エミッタ領域１２は、メサ部７１のおもて面２１において、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２は、メサ部７１を挟んだ２本のトレンチ部の一方から他方まで、Ｘ軸方向に延伸して設けられてよい。エミッタ領域１２は、コンタクトホール５４の下方にも設けられている。
　また、エミッタ領域１２は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。本例のエミッタ領域１２は、ダミートレンチ部３０と接している。
　コンタクト領域１５は、ベース領域１４の上方に設けられ、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のコンタクト領域１５は、一例としてＰ＋型である。本例のコンタクト領域１５は、メサ部７１のおもて面２１に設けられている。コンタクト領域１５は、メサ部７１を挟んだ２本のトレンチ部の一方から他方まで、Ｘ軸方向に設けられてよい。コンタクト領域１５は、ゲートトレンチ部４０またはダミートレンチ部３０と接してもよいし、接しなくてもよい。本例のコンタクト領域１５は、ダミートレンチ部３０およびゲートトレンチ部４０と接する。コンタクト領域１５は、コンタクトホール５４の下方にも設けられている。
　図１Ｂは、図１Ａにおけるａ－ａ'断面の一例を示す。ａ－ａ'断面は、トランジスタ部７０において、エミッタ領域１２を通過するＸＺ面である。本例の半導体装置１００は、ａ－ａ'断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２および裏面電極２４を有する。エミッタ電極５２は、半導体基板１０および層間絶縁膜３８の上方に形成される。
　ドリフト領域１８は、半導体基板１０に設けられた第１導電型の領域である。本例のドリフト領域１８は、一例としてＮ－型である。ドリフト領域１８は、半導体基板１０において他のドーピング領域が形成されずに残存した領域であってよい。即ち、ドリフト領域１８のドーピング濃度は半導体基板１０のドーピング濃度であってよい。
　バッファ領域２０は、ドリフト領域１８よりも半導体基板１０の裏面２３側に設けられた第１導電型の領域である。本例のバッファ領域２０は、一例としてＮ型である。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、第２導電型の第１注入領域２２１及び第２注入領域２２２に到達することを防ぐフィールドストップ層として機能してよい。なお、バッファ領域２０は、省略されてよい。
　本例において、トランジスタ部７０は、第１注入部１７１と第２注入部１７２とを有する。第１注入部１７１は、第１注入領域２２１と裏面電極２４の一部とを有する。第２注入部１７２は、第２注入領域２２２と裏面電極２４の一部とを有する。但し、後述するように、第２注入部１７２は裏面電極２４を有さなくてもよい。第２注入部１７２は、第１注入部１７１よりも裏面電極２４から注入されるキャリアの注入効率が低い。半導体基板１０の裏面２３において、第１注入部１７１の面積は、第２注入部１７２の面積よりも大きくてよい。
　第１注入部１７１及び第２注入部１７２は、トレンチ配列方向（本例ではＸ軸方向）に交互に設けられてよい。第１注入部１７１及び第２注入部１７２は、一定の繰り返しピッチで設けられてよい。即ち、第１注入部１７１の幅と第２注入部１７２の幅との和は、一定であってよい。一定の繰り返しピッチは、各トレンチ部の間の距離２０本分であってよく、４０本分であってよく、１００本分であってよい。繰り返しピッチは、２０μｍ以上であってよく、１００μｍ以下であってよい。
　第１注入部１７１及び第２注入部１７２は、交互に設けられるのであれば、繰り返しピッチは一定でなくてもよい。また、第１注入部１７１及び第２注入部１７２は、トレンチ延伸方向（本例ではＹ軸方向）に交互に設けられてもよく、トレンチ延伸方向と異なる方向に交互に設けられてもよい。第１注入部１７１及び第２注入部１７２の配置方法の詳細については後述する。第１注入部１７１と、キャリア注入効率が第１注入部１７１よりも低い第２注入部１７２を設けることで、トランジスタ部７０におけるキャリアの注入効率を調整し、Ｖｏｎ－Ｅｏｆｆのトレードオフを改善できる。
　コレクタ領域２２は、トランジスタ部７０において、バッファ領域２０の下方に設けられる。コレクタ領域２２は、第２導電型を有する。コレクタ領域２２は、注入領域２２０の一例である。注入領域２２０は、縦型素子７００におけるキャリア注入効率に寄与する領域であってよい。一例として、縦型素子７００がＭＯＳＦＥＴである場合、注入領域２２０はドレイン領域であってよい。他の例として、縦型素子７００がバイポーラのＰＩＮダイオードである場合、注入領域２２０はアノード領域であってよく、カソード領域であってよい。縦型素子７００が他の素子である場合にも、注入領域２２０はキャリア注入効率に寄与する領域であってよい。注入領域２２０である本例のコレクタ領域２２は、第１注入領域２２１と第２注入領域２２２含んでよい。
　第１注入領域２２１は、第１注入部１７１において、バッファ領域２０の下方に設けられる。第１注入領域２２１は、第２導電型を有する。本例の第１注入領域２２１は、一例としてＰ型である。第１注入領域２２１の導電型は、注入領域２２０の導電型と同一であってよい。例えば、注入領域２２０が第１導電型である場合、第１注入領域２２１の導電型も第１導電型であってよい。
　第２注入領域２２２は、第２注入部１７２において、バッファ領域２０の下方に設けられる。第２注入領域２２２は、第２導電型を有する。本例の第２注入領域２２２は、一例としてＰ－型である。第２注入領域２２２の導電型は、注入領域２２０の導電型と同一であってよい。例えば、注入領域２２０が第１導電型である場合、第２注入領域２２２の導電型も第１導電型であってよい。
　第１注入領域２２１におけるドーピング濃度は、１Ｅ１６ｃｍ―３以上、１Ｅ１８ｃｍ―３以下であってよい。なお、本明細書において、Ｅは１０の累乗を表す。例えば、１Ｅ１６は、１×１０１６のことである。
　第２注入領域２２２におけるドーピング濃度は、第１注入領域２２１におけるドーピング濃度よりも低くてよい。一例では、第２注入領域２２２におけるドーピング濃度は、１Ｅ１５ｃｍ―３以上であってよい。この濃度を確保することにより、スナップバックを抑制することができる。また、第２注入領域２２２におけるドーピング濃度は、第１注入領域２２１のドーピング濃度の０．５倍以下であってよい。
　第１注入領域２２１及び第２注入領域２２２は、半導体基板１０のおもて面２１または裏面２３から不純物を注入することにより形成されてよい。一例では、半導体基板１０の裏面２３から全面に不純物を注入することで第２注入領域２２２を形成した後、半導体基板１０の裏面２３の一部にマスクを行ない、追加の不純物注入を行なうことで第１注入領域２２１を選択的に形成してよい。マスクは、フォトレジストなどの任意のマスクであってよい。第１注入領域２２１及び第２注入領域２２２を形成するための不純物は、一例としてホウ素（Ｂ）などであってよい。
　裏面電極２４は、半導体基板１０の裏面２３に形成される。裏面電極２４は、金属等の導電材料で形成される。裏面電極２４の材料は、エミッタ電極５２の材料と同一であってもよく、異なっていてもよい。
　ベース領域１４は、ドリフト領域１８の上方に設けられる第２導電型の領域である。ベース領域１４は、ゲートトレンチ部４０に接して設けられる。ベース領域１４は、ダミートレンチ部３０に接して設けられてよい。
　エミッタ領域１２は、ベース領域１４の上方に設けられる。エミッタ領域１２は、ベース領域１４とおもて面２１との間に設けられる。エミッタ領域１２は、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。
　蓄積領域１６は、ドリフト領域１８よりも半導体基板１０のおもて面２１側に設けられる第１導電型の領域である。本例の蓄積領域１６は、一例としてＮ＋型である。但し、蓄積領域１６が設けられなくてもよい。蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、トランジスタ部７０のオン電圧を低減できる。
　１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、おもて面２１に設けられる。各トレンチ部は、おもて面２１からドリフト領域１８まで設けられる。エミッタ領域１２、ベース領域１４、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられる領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達する。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通したものに含まれる。
　ゲートトレンチ部４０は、おもて面２１に形成されたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に形成される。ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。ゲートトレンチ部４０は、おもて面２１において層間絶縁膜３８により覆われる。
　ゲート導電部４４は、半導体基板１０の深さ方向において、ゲート絶縁膜４２を挟んでメサ部７１側で隣接するベース領域１４と対向する領域を含む。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に、電子の反転層によるチャネルが形成される。
　ダミートレンチ部３０は、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、おもて面２１側に形成されたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って形成される。ダミー導電部３４は、ダミートレンチの内部に形成され、且つ、ダミー絶縁膜３２よりも内側に形成される。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミートレンチ部３０は、おもて面２１において層間絶縁膜３８により覆われてよい。
　層間絶縁膜３８は、半導体基板１０の上方に設けられる。本例の層間絶縁膜３８は、おもて面２１と接して設けられる。層間絶縁膜３８の上方には、エミッタ電極５２が設けられている。層間絶縁膜３８には、エミッタ電極５２と半導体基板１０とを電気的に接続するための１又は複数のコンタクトホール５４が設けられている。コンタクトホール５５およびコンタクトホール５６も同様に、層間絶縁膜３８を貫通して設けられてよい。層間絶縁膜３８の膜厚は、例えば１．０μｍであるが、これに限定されない。
　層間絶縁膜３８は、シリコン酸化膜であってよい。層間絶縁膜３８は、ＢＰＳＧ（Ｂｏｒｏ‐ｐｈｏｓｐｈｏ　Ｓｉｌｉｃａｔｅ　Ｇｌａｓｓ）膜であってもよいし、ＢＳＧ（ｂｏｒｏｓｉｌｉｃａｔｅ　ｇｌａｓｓ）膜であってもよいし、ＰＳＧ（Ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ　ｇｌａｓｓ）膜であってもよい。層間絶縁膜３８は、高温シリコン酸化（ＨＴＯ：Ｈｉｇｈ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｏｘｉｄｅ）膜を含んでもよい。
　図１Ｃは、半導体装置１００の下面の一例を示す。図１Ｃにおいては、半導体装置１００の下面の少なくとも一部の領域を示している。すなわち、図１Ｃに示される領域が半導体装置１００の下面全体に亘って設けられてもよく、図１Ｃに示される領域が半導体装置１００の下面の一部に設けられてもよく、図１Ｃに示される領域が半導体装置１００の下面において繰り返し設けられてもよい。
　縦型素子７００は、予め定められた方向に交互に設けられた第１注入部１７１及び第２注入部１７２を有してよい。本例の第１注入部１７１及び第２注入部１７２は、短手と長手を有し、長手方向に延伸して設けられている。本例の第１注入部１７１及び第２注入部１７２は、各注入部の延伸方向と垂直な方向に交互に設けられている。
　予め定められた方向は、トレンチ延伸方向に対する傾きが０度以上、９０度以下であってよい。すなわち、第１注入部１７１及び第２注入部１７２の配列方向は、トレンチ延伸方向（例えば、Ｙ軸）に対する傾きが０度以上、９０度以下であってよい。図１Ｃにおいては、Ｚ軸のみが示されている。すなわち、図１Ｃにおいて、トレンチ延伸方向（例えば、Ｙ軸）は、Ｚ軸に垂直な任意の方向であってよい。
　縦型素子７００は、規則的に設けられた第１注入部１７１及び第２注入部１７２を有してよい。第１注入部１７１及び第２注入部１７２が規則的に設けられるとは、第１注入部１７１及び第２注入部１７２が一定の繰り返しピッチで交互に設けられることであってよい。本例の第１注入部１７１及び第２注入部１７２は、各注入部の延伸方向と垂直な方向に一定の繰り返しピッチで交互に設けられている。
　図１Ｄは、半導体装置１００の変形例の下面の一例を示す。図１Ｄにおいては、半導体装置１００の下面の少なくとも一部の領域を示している。すなわち、図１Ｄに示される領域が半導体装置１００の下面全体に亘って設けられてもよく、図１Ｄに示される領域が半導体装置１００の下面の一部に設けられてもよく、図１Ｄに示される領域が半導体装置１００の下面において繰り返し設けられてもよい。
　本例の第１注入部１７１は、半導体基板１０の深さ方向（本例では、Ｚ軸）と垂直な第１の方向、および、該第１の方向と垂直な第２の方向に繰り返し配置されている。本例の第２注入部１７２は、第１注入部１７１を取り囲んで設けられている。したがって、本例の縦型素子７００は、予め定められた方向に交互に設けられた第１注入部１７１及び第２注入部１７２を有する。本例の予め定められた方向も、トレンチ延伸方向に対する傾きが０度以上、９０度以下であってよい。すなわち、図１Ｄにおいて、トレンチ延伸方向（例えば、Ｙ軸）は、Ｚ軸に垂直な任意の方向であってよい。本例とは逆に、第１の方向および第２の方向に繰り返し配置された第２注入部１７２を取り囲んで、第１注入部１７１が設けられてもよい。この場合、第１注入部１７１の面積が、第２注入部１７２の面積よりも大きくなるように、第２注入部１７２の繰り返し単位の面積、繰り返しピッチ等が調整されてよい。
　図１Ｅは、半導体装置１００の変形例の下面の一例を示す。図１Ｅにおいては、半導体装置１００の下面の少なくとも一部の領域を示している。すなわち、図１Ｅに示される領域が半導体装置１００の下面全体に亘って設けられてもよく、図１Ｅに示される領域が半導体装置１００の下面の一部に設けられてもよく、図１Ｅに示される領域が半導体装置１００の下面において繰り返し設けられてもよい。
　本例の第２注入部１７２は、図示された領域の中心に対して点対称に配置されている。本例の第１注入部１７１は、第２注入部１７２を取り囲んで設けられている。したがって、本例の縦型素子７００は、予め定められた方向に交互に設けられた第１注入部１７１及び第２注入部１７２を有する。例えば、本例の予め定められた方向は、点対称の中心を通る任意の方向であってよい。本例の予め定められた方向も、トレンチ延伸方向に対する傾きが０度以上、９０度以下であってよい。すなわち、図１Ｅにおいて、トレンチ延伸方向（例えば、Ｙ軸）は、Ｚ軸に垂直な任意の方向であってよい。
　図１Ｆは、半導体装置１００の変形例の下面の一例を示す。図１Ｆにおいては、半導体装置１００の下面の少なくとも一部の領域を示している。すなわち、図１Ｆに示される領域が半導体装置１００の下面全体に亘って設けられてもよく、図１Ｆに示される領域が半導体装置１００の下面の一部に設けられてもよく、図１Ｆに示される領域が半導体装置１００の下面において繰り返し設けられてもよい。
　本例の第１注入部１７１は、四角形状と、該四角形状と同心を有する四角環形状とが、該中心から径方向に繰り返し配置されている。本例の第２注入部１７２は、第１注入部１７１と同心を有する四角環形状が、第１注入部１７１が設けられていない領域において、該中心から径方向に繰り返し配置されている。したがって、本例の縦型素子７００は、予め定められた方向に交互に設けられた第１注入部１７１及び第２注入部１７２を有する。本例の予め定められた方向も、トレンチ延伸方向に対する傾きが０度以上、９０度以下であってよい。すなわち、図１Ｆにおいて、トレンチ延伸方向（例えば、Ｙ軸）は、Ｚ軸に垂直な任意の方向であってよい。本例とは逆に、中心に四角形状の第２注入部１７２が配置され、該四角形状の周囲に四角環形状の第１注入部１７１および第２注入部１７２が繰り返し配置されてもよい。この場合、第１注入部１７１の面積が、第２注入部１７２の面積よりも大きくなるように、各部の長さ等が調整されてよい。
　図１Ｇは、半導体装置１００の変形例の下面の一例を示す。図１Ｇにおいては、半導体装置１００の下面の少なくとも一部の領域を示している。すなわち、図１Ｇに示される領域が半導体装置１００の下面全体に亘って設けられてもよく、図１Ｇに示される領域が半導体装置１００の下面の一部に設けられてもよく、図１Ｇに示される領域が半導体装置１００の下面において繰り返し設けられてもよい。
　本例の第２注入部１７２は、不規則に配置されている。本例の第１注入部１７１は、第２注入部１７２が設けられていない領域に、第２注入部１７２を取り囲んで設けられている。本例においても、縦型素子７００は、予め定められた方向に交互に設けられた第１注入部１７１及び第２注入部１７２を有する。例えば、第２注入部１７２ａの中心と第２注入部１７２ｂの中心とを結ぶ方向において、第１注入部１７１及び第２注入部１７２は交互に設けられている。本例の予め定められた方向も、トレンチ延伸方向に対する傾きが０度以上、９０度以下であってよい。すなわち、図１Ｇにおいて、トレンチ延伸方向（例えば、Ｙ軸）は、Ｚ軸に垂直な任意の方向であってよい。
　以上のように、本例の縦型素子７００は、予め定められた方向に交互に設けられた第１注入部１７１及び第２注入部１７２を有する。第１注入部１７１と、第１注入部１７１よりも裏面電極２４から注入されるキャリアの注入効率が低い第２注入部１７２とを交互に設けることで、縦型素子７００の内部のキャリア分布を変調することができる。縦型素子７００におけるキャリア分布を変調することで、Ｖｏｎ－Ｅｏｆｆのトレードオフを改善できる。
　図２は、半導体装置１００の変形例の上面図を示す。本例においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。本例の半導体装置１００は、ゲートパッド１１２、センス電極１１４、アノードパッド１１６、カソードパッド１１８及び温度センス部１８０を備える。
　半導体基板１０は、上面視において端辺１０２を有する。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１０２を有する。本例においては、Ｘ軸およびＹ軸は、いずれかの端辺１０２と平行である。
　半導体基板１０には活性領域１２０が設けられている。活性領域１２０は、半導体装置１００が動作した場合に半導体基板１０のおもて面２１と裏面２３との間で、深さ方向に主電流が流れる領域である。活性領域１２０の上方には、エミッタ電極５２が設けられているが本図では省略している。
　活性領域１２０には、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０と、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０の少なくとも一方が設けられている。図２の例では、トランジスタ部７０およびダイオード部８０は、半導体基板１０のおもて面２１における所定の配列方向（本例ではＸ軸方向）に沿って、交互に配置されている。他の例では、活性領域１２０には、トランジスタ部７０およびダイオード部８０の一方だけが設けられていてもよい。
　本例においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の延伸方向と、各トレンチ部の長手方向とは同一であってよい。
　ダイオード部８０は、半導体基板１０の裏面２３側に設けられたカソード領域８２を半導体基板１０の上面に投影した領域である。カソード領域８２については後述する。半導体基板１０の裏面２３において、カソード領域８２以外の領域には、第１注入領域２２１または第２注入領域２２２が設けられてよい。
　半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１１２、センス電極１１４、アノードパッド１１６及びカソードパッド１１８を有している。各パッドは、端辺１０２の近傍に配置されている。端辺１０２の近傍とは、上面視における端辺１０２と、エミッタ電極５２との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
　ゲートパッド１１２には、ゲート電位が印加される。ゲートパッド１１２は、活性領域１２０のゲートトレンチ部４０のゲート導電部４４に電気的に接続される。半導体装置１００は、ゲートパッド１１２とゲートトレンチ部４０とを接続するゲート配線１３０を備える。なお、図２においては、ゲート配線１３０は省略されている。
　センス電極１１４は、センス電極１１４の下方に設けられた電流センス部１１５と電気的に接続されている。センス電極１１４は、電流センス部１１５に流れる電流を検出する。電流センス部１１５は、トランジスタ部７０に流れる電流を検出する。電流センス部１１５は、トランジスタ部７０に対応した構造を有しており、トランジスタ部７０の動作を模擬して、トランジスタ部７０に流れる電流に比例した電流が流れる。電流センス部１１５を用いることにより、トランジスタ部７０に流れる電流を監視できる。
　温度センス部１８０は、半導体基板１０の上部または内部に設けられる。本例では、半導体装置１００の中央部のトランジスタ部７０の間のウェル領域１７上に設けられている。温度センス部１８０は、活性領域１２０の温度を検知する。温度センス部１８０の具体的な構成については割愛する。
　アノードパッド１１６は、温度センス部１８０のアノード領域と電気的に接続される。アノードパッド１１６は、アノード配線１１７によって、温度センス部１８０のアノード領域と電気的に接続されている。
　カソードパッド１１８は、温度センス部１８０のカソード領域と電気的に接続される。カソードパッド１１８は、カソード配線１１９によって、温度センス部１８０のカソード領域と電気的に接続されている。
　ゲート配線１３０は、アルミニウム等の金属で形成されたゲート金属層５０と、不純物が添加されたポリシリコン等の半導体で形成されたゲートランナ４８とを含む。ゲートランナ４８については後述する。ゲート配線はゲート金属層５０や接続部２５のどちらか一方、あるいは、両方を適宜組み合わせて構成されてよい。
　エッジ終端構造部１４０は、半導体基板１０のおもて面２１に設けられる。エッジ終端構造部１４０は、上面視において、活性領域１２０と端辺１０２との間に設けられる。エッジ終端構造部１４０は、半導体基板１０のおもて面２１側の電界集中を緩和する。エッジ終端構造部１４０は、活性領域１２０を囲んで環状に設けられたガードリング、フィールドプレートおよびリサーフのうちの少なくとも一つを備えていてよい。
　図３Ａは、半導体装置１００の変形例の上面図を示す。本例の半導体装置１００は、トランジスタ部７０およびダイオード部８０を備える。本図は、図２における領域Ａの上面の拡大図である。
　本例の半導体装置１００は、半導体基板１０のおもて面２１側の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、エミッタ領域１２、ベース領域１４、コンタクト領域１５およびウェル領域１７を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。
　本例のダミートレンチ部３０は、ゲートトレンチ部４０と同様に、半導体基板１０のおもて面２１においてＵ字形状を有してよい。即ち、ダミートレンチ部３０は、延伸方向に沿って延伸する２つの延伸部分３１と、２つの延伸部分３１を接続する接続部分３３を有してよい。
　本例の半導体装置１００は、半導体基板１０のおもて面２１の上方に設けられたエミッタ電極５２およびゲート金属層５０を備える。エミッタ電極５２およびゲート金属層５０は互いに分離して設けられる。本例のトランジスタ部７０は、トランジスタ部７０とダイオード部８０との境界に位置する境界部９０を含む。但し、半導体装置１００は、境界部９０を備えなくてよい。
　境界部９０は、トランジスタ部７０に設けられ、ダイオード部８０と隣接する領域である。境界部９０は、半導体基板１０のおもて面２１においてコンタクト領域１５を有する。本例の境界部９０は、エミッタ領域１２を有さない。一例において、境界部９０のトレンチ部は、ダミートレンチ部３０である。本例の境界部９０は、Ｘ軸方向における両端がダミートレンチ部３０となるように配置されている。
　コンタクトホール５４は、ダイオード部８０において、ベース領域１４の上方に設けられる。コンタクトホール５４は、境界部９０において、コンタクト領域１５の上方に設けられる。いずれのコンタクトホール５４も、Ｙ軸方向両端に設けられたウェル領域１７の上方には設けられていない。
　メサ部９１は、境界部９０に設けられている。メサ部９１は、半導体基板１０のおもて面２１において、コンタクト領域１５を有する。本例のメサ部９１は、Ｙ軸方向の負側において、ベース領域１４およびウェル領域１７を有する。
　メサ部８１は、ダイオード部８０において、隣り合うダミートレンチ部３０に挟まれた領域に設けられる。メサ部８１は、半導体基板１０のおもて面２１において、ベース領域１４を有する。本例のメサ部８１は、Ｙ軸方向の負側においてウェル領域１７を有する。
　エミッタ領域１２は、メサ部７１に設けられているが、メサ部８１およびメサ部９１には設けられなくてよい。コンタクト領域１５は、メサ部７１およびメサ部９１に設けられているが、メサ部８１には設けられなくてよい。
　図３Ｂは、図３Ａにおけるｃ－ｃ'断面の一例を示す。本例の半導体装置１００は、おもて面側ライフタイム制御領域１５２を備える。但し、半導体装置１００は、おもて面側ライフタイム制御領域１５２を備えなくてもよい。本例の半導体装置１００は、バッファ領域２０の裏面２３側に第１注入領域２２１、第２注入領域２２２およびカソード領域８２を備える。
　コンタクト領域１５は、メサ部９１において、ベース領域１４の上方に設けられる。コンタクト領域１５は、メサ部９１において、ダミートレンチ部３０に接して設けられる。他の断面において、コンタクト領域１５は、メサ部７１のおもて面２１に設けられてよい。
　蓄積領域１６は、トランジスタ部７０およびダイオード部８０に設けられる。本例の蓄積領域１６は、トランジスタ部７０およびダイオード部８０の全面に設けられる。但し、蓄積領域１６は、ダイオード部８０に設けられなくてもよい。
　カソード領域８２は、ダイオード部８０において、バッファ領域２０の下方に設けられる。コレクタ領域２２とカソード領域８２との境界は、トランジスタ部７０とダイオード部８０との境界である。即ち、本例の境界部９０の下方には、コレクタ領域２２が設けられている。
　図３Ｂにおいては、境界部９０の下方には第２注入領域２２２が設けられている。即ち、本例の境界部９０の下方には第２注入部１７２が設けられている。但し、境界部９０の下方に第１注入領域２２１が設けられてもよい。即ち、境界部９０の下方には、第１注入部１７１が設けられてもよい。
　以上のようにトランジスタ部７０を有する縦型素子７００を備える半導体装置１００は、ダイオード部８０をさらに備えてよい。縦型素子７００は、ダイオード部８０との境界に境界部９０を有してよい。縦型素子７００とダイオード部８０との境界は、注入領域２２０とカソード領域８２との境界であってよい。境界部９０の下方には、第２注入部１７２が設けられてよく、第１注入部１７１が設けられてもよい。
　おもて面側ライフタイム制御領域１５２は、半導体基板１０の深さ方向において、半導体基板１０の中心よりもおもて面２１側に設けられる。本例のおもて面側ライフタイム制御領域１５２は、ドリフト領域１８に設けられる。おもて面側ライフタイム制御領域１５２は、トランジスタ部７０およびダイオード部８０の両方に設けられる。おもて面側ライフタイム制御領域１５２は、ダイオード部８０と境界部９０に設けられ、トランジスタ部７０の一部には設けられなくてもよい。おもて面側ライフタイム制御領域１５２の下方において、半導体基板１０の裏面２３は、第１注入領域２２１及び第２注入領域２２２を有していてよい。おもて面側ライフタイム制御領域１５２は、ダイオード部８０およびトランジスタ部７０からのホールの注入を抑制して、逆回復損失を低減できる。
　おもて面側ライフタイム制御領域１５２は、ダイオード部８０からトランジスタ部７０に延伸して設けられる。おもて面側ライフタイム制御領域１５２は、半導体基板１０のおもて面２１からの照射により形成されてよい。おもて面側ライフタイム制御領域１５２は、半導体基板１０の裏面２３側からの照射により形成されてもよい。本例のおもて面側ライフタイム制御領域１５２は、ゲートトレンチ部４０の下方に設けられる。おもて面側ライフタイム制御領域１５２を形成するための粒子線等が半導体装置１００のＭＯＳゲート構造を通過することで、ゲート酸化膜と半導体基板との界面において欠陥が生じる場合がある。
　半導体装置１００は、電力の制御等を行うためのパワー半導体装置であってよい。本例の半導体装置１００は、半導体基板１０の裏面２３側に裏面側金属層を備える縦型半導体構造を有してよい。但し、半導体装置１００は、裏面２３側に金属層を備えない横型半導体構造を有してもよい。
　なお、本例では、半導体装置１００として、トレンチゲート構造のＲＣ－ＩＧＢＴを例示して説明している。但し、半導体装置１００は、プレーナゲート構造のＩＧＢＴであってもよいし、逆阻止型のＩＧＢＴであってもよい。半導体装置１００は、ＮチャネルのＭＯＳＦＥＴを備えてもよいし、ＰチャネルのＭＯＳＦＥＴを備えてもよい。他の例として、半導体装置１００は、バイポーラＰＩＮダイオードであってよく、ショットキーバリアダイオードであってよい。但し、半導体装置１００は、これらに限定されない。
　図４は、図２におけるｂ－ｂ' 断面の一例を示す。図４は、本例の半導体装置１００の活性領域１２０とエッジ終端構造部１４０との境界Ｘ２付近の様子を表す。エッジ終端構造部１４０は、ウェル領域１７、複数のガードリング９２、複数のフィールドプレート９４、ゲート配線１３０およびチャネルストッパ１７４を有する。
　ウェル領域１７は、ベース領域１４よりもドーピング濃度の高いＰ＋型の領域である。ウェル領域１７は、半導体基板１０のおもて面２１から、トレンチ部の下端よりも深い位置まで設けられている。ウェル領域１７を設けることで、活性領域１２０とエッジ終端構造部１４０とを分離しやすくなる。上面視でウェル領域１７に囲まれた領域を活性領域１２０としてよい。ウェル領域１７の内部には、一つ以上のトレンチ部が設けられていてよい。複数のトレンチ部のうち、最も端に配置されたトレンチ部をウェル領域１７内に設けることで、当該トレンチ部への電界集中を緩和できる。
　ウェル領域１７の上方には、ゲート配線１３０が設けられている。本例のゲート配線１３０は、アルミニウム等の金属で形成されたゲート金属層５０と、不純物が添加されたポリシリコン等の半導体で形成されたゲートランナ４８とを含む。ゲートランナ４８は、層間絶縁膜３８を挟んで、ウェル領域１７の上方に配置されている。ゲート金属層５０は、層間絶縁膜３８を挟んで、ゲートランナ４８の上方に配置されている。ゲート金属層５０およびゲートランナ４８は、層間絶縁膜３８に設けられた貫通孔により接続されている。ゲートランナ４８の下方において、半導体基板１０の裏面２３に、裏面低注入領域２２３が設けられてよい。
　裏面低注入領域２２３は、エッジ終端構造部１４０の下方から活性領域１２０の下方まで延伸して設けられた第２導電型の領域である。一例では、裏面低注入領域２２３はＰ－型である。裏面低注入領域２２３は、半導体基板１０の裏面２３において、第１注入領域２２１と接する境界Ｘ１を有するように設けられてよい。また、裏面低注入領域２２３は、半導体基板１０の裏面２３において、第２注入領域２２２と接する境界を有するように設けられてもよい。
　裏面低注入領域２２３のドーピング濃度は、第１注入領域２２１のドーピング濃度よりも低くてよい。一例では、裏面低注入領域２２３のドーピング濃度は１Ｅ１５ｃｍ―３以上であってよく、第１注入領域２２１のドーピング濃度の０．５倍以下であってよい。
　裏面低注入領域２２３のドーピング濃度は、第２注入領域２２２のドーピング濃度と同一であるか、第２注入領域２２２のドーピング濃度よりも低くてよい。一例では、裏面低注入領域２２３のドーピング濃度は、第１注入領域２２１のドーピング濃度の０．０１倍以上であって良く、第１注入領域２２１のドーピング濃度の０．５倍以下であってよい。
　第１注入領域２２１と裏面低注入領域２２３との境界Ｘ１は、活性領域１２０とエッジ終端構造部１４０との境界Ｘ２よりも活性領域１２０側にあってよい。エッジ終端構造部１４０の下方を第１注入領域２２１よりもドーピング濃度の低い裏面低注入領域２２３とすることにより、エッジ終端構造部１４０における裏面２３からのホール注入が抑制され、半導体装置１００の耐圧を向上できる。
　各ガードリング９２は、おもて面２１において活性領域１２０を囲むように設けられてよい。複数のガードリング９２は、活性領域１２０において発生した空乏層を半導体基板１０の外側へ広げる機能を有してよい。これにより、半導体基板１０内部における電界集中を防ぐことができ、半導体装置１００の耐圧を向上できる。
　本例のガードリング９２は、おもて面２１近傍にイオン照射により形成されたＰ＋型の半導体領域である。ガードリング９２の底部の深さは、ゲートトレンチ部４０およびダミートレンチ部３０の底部の深さより深くてよい。
　ガードリング９２の上面は、層間絶縁膜３８により覆われている。フィールドプレート９４は、金属またはポリシリコン等の導電材料で形成される。フィールドプレート９４は、ゲート金属層５０またはエミッタ電極５２と同じ材料で形成されてよい。フィールドプレート９４は、層間絶縁膜３８上に設けられている。フィールドプレート９４は、層間絶縁膜３８に設けられた貫通孔を通って、ガードリング９２に接続されている。
　チャネルストッパ１７４は、端辺１０２におけるおもて面２１および側面に露出して設けられる。チャネルストッパ１７４は、ドリフト領域１８よりもドーピング濃度の高いＮ型の領域である。チャネルストッパ１７４は、活性領域１２０において発生した空乏層を半導体基板１０の端辺１０２において終端させる機能を有する。
　図５は、半導体装置１００の変形例の上面図を示す。本図は、図２における領域Ｃの上面の拡大図である。
　図５は、半導体装置１００の変形例における、ゲートパッド１１２とトランジスタ部７０との境界付近の拡大図である。図５において点線と矢印で示しているように、コレクタ領域２２と裏面低注入領域２２３との境界は、トランジスタ部７０とゲートパッド１１２との境界よりも、トランジスタ部７０側にある。即ち、ゲートパッド１１２の下方において、裏面低注入領域２２３が設けられてよい。ゲートパッド１１２の下方に第１注入領域２２１よりもドーピング濃度の低い裏面低注入領域２２３を設けることで、ゲートパッド１１２における裏面２３からのホール注入が抑制され、半導体装置１００の耐圧を向上できる。
　図６は、本例の半導体装置１００のトランジスタ部７０における、第１注入部１７１の面積割合とＶｏｎ－Ｅｏｆｆとの関係を表す図である。第１注入部１７１の割合が減少すると、半導体装置１００のキャリア注入効率が減少するので、Ｖｏｎが上昇し、Ｅｏｆｆが減少する。トランジスタ部７０の裏面２３において、第１注入部の割合は６０％以上であってよく、９９％以下であってよい。第２注入部１７２のひとつの領域の最小寸法は０．１μｍ以上４０μｍ以下であってよく、１μｍ以上２０μｍ以下であってよい。第２注入部１７２を設けることで、従来例と比較して伝導度変調の効果を最適化することにより、Ｖｏｎの上昇を抑えつつ、Ｅｏｆｆが減少することにより、Ｖｏｎ－Ｅｏｆｆのトレードオフ特性が改善する。
　図７Ａは、半導体装置１００の変形例の断面の一例を示す図である。本図は、図１Ａに示した半導体装置１００の変形例のａ－ａ' 断面の一例を示す。以下では、図１Ｂに示した断面図との相違点について説明する。
　図７Ａに示した変形例においては、第２注入領域２２２がＰ－型ではなく、Ｐ型である。即ち、本例では、第１注入領域２２１と第２注入領域２２２とにおいて、ドーピング濃度が同一であってよい。
　本例では、第１注入部１７１における半導体基板１０の裏面２３において、裏面電極２４が半導体基板１０と接している。一方で、第２注入部１７２における半導体基板１０の裏面２３において、裏面電極２４が半導体基板１０と接していない。即ち、第２注入部１７２において、裏面電極２４が設けられていない。
　第２注入部１７２に裏面電極２４が設けられていないので、第２注入部１７２におけるキャリア注入効率は、第１注入部１７１におけるキャリア注入効率よりも低くなる。これにより、第２注入部１７２のドリフト領域１８において、電導度変調の際にキャリアの総量が減少し、スイッチング損失Ｅｏｆｆを低減できる。
　図７Ｂは、図７Ａとは別の変形例における、半導体装置１００の断面の一例を示す図である。以下では、図７Ａに示した断面図との相違点について説明する。
　図７Ｂに示した変形例では、第２注入部１７２における半導体基板１０の裏面２３において、絶縁膜２６が半導体基板１０と接している。これにより、第２注入部１７２におけるキャリア注入効率は、第１注入部１７１におけるキャリア注入効率よりも低くなる。
　また、絶縁膜２６は電気的に絶縁することができる構成であれば、その他の構成に置き換えられてもよい。一例では、絶縁膜２６はＳｉＯ２等の酸化膜であってよく、ＡｌＮ等の窒化膜であってよい。また、一例では、絶縁膜２６はショットキー接合の電極であってよい。ショットキー接合の電極は、Ｎｉ、ＣｕまたはＡｕ等の金属から構成されてよい。
　図７Ｃは、図７Ｂとは別の変形例における、半導体装置１００の断面の一例を示す図である。以下では、図７Ｂに示した断面図との相違点について説明する。
　図７Ｃに示した変形例では、第２注入部１７２において半導体基板１０の裏面２３と接するように設けられた絶縁膜２６の下方に、絶縁膜２６と接するように裏面電極２４が設けられている。これにより、半導体装置１００から裏面電極２４を一部間引くことなく、第２注入部１７２におけるキャリア注入効率を、第１注入部１７１におけるキャリア注入効率よりも低くすることができる。
　図７Ｄは、図７Ｃとは別の変形例における、半導体装置１００の断面の一例を示す図である。以下では、図７Ｃに示した断面図との相違点について説明する。
　図７Ｄに示した変形例では、第２注入部１７２において半導体基板１０の裏面２３と接するように裏面電極２４が設けられている。すなわち、図１Ｂの例と同様に、半導体基板１０の裏面２３の全面に裏面電極２４が設けられている。一方、図７Ｄに示した変形例では、第２注入領域２２２は、結晶欠陥１５３を有している。第２注入領域２２２におけるライフタイムは、第１注入領域２２１におけるライフタイムよりも短くてよい。これにより、半導体装置１００から裏面電極２４を一部間引くことなく、第２注入部１７２におけるキャリア注入効率を、第１注入部１７１におけるキャリア注入効率よりも低くすることができる。
　結晶欠陥１５３は、第２注入領域２２２にＡｒ、Ｓｉ、Ｃ、Ｏ、Ｈｅ、Ｈ等の活性化率の低い元素をイオン注入することで形成されてよい。すなわち、第２注入領域２２２は、Ａｒ、Ｓｉ、Ｃ、Ｏ、Ｈｅ、Ｈの少なくともいずれか１つの元素を第１注入領域２２１よりも多く含んでよい。結晶欠陥１５３は、第２注入領域２２２に光照射をすることで形成されてもよい。
　図８は、変形例の半導体装置１００のトランジスタ部７０における、第１注入部１７１の面積割合とＶｏｎ－Ｅｏｆｆとの関係を表す図である。第１注入部１７１の割合が減少すると、Ｅｏｆｆの値にほとんど影響を与えることなく、Ｖｏｎを低減できる。トランジスタ部７０の裏面２３において、第１注入部の割合は７５％以上であってよく、９０％以下であってよい。第２注入部１７２を設けることで、Ｖｏｎ－Ｅｏｆｆのトレードオフ特性が改善する。
　図９は、半導体装置１００の製造工程の一例を示すフローチャートである。ステップＳ１００で、半導体基板１０に第１導電型のドリフト領域１８を形成する。ドリフト領域１８を形成する段階Ｓ１００は、独立した工程でなくてよい。すなわち、ドリフト領域１８は、半導体基板１０において他のドーピング領域が形成されずに残存した領域であってよく、他の領域を形成する段階がドリフト領域１８を形成する段階Ｓ１００であってよい。
　ステップＳ１１０で、ドリフト領域１８よりも下方に第１注入部１７１を設ける。第１注入部１７１を設ける段階Ｓ１１０は、半導体基板１０においてドリフト領域１８の下方に第２導電型の第１注入領域２２１を設ける段階Ｓ１１２を有してよい。第１注入領域２２１を設ける段階Ｓ１１２は、光照射する段階を含んでよい。
　ステップＳ１２０で、ドリフト領域１８よりも下方に、キャリア注入効率が第１注入部１７１よりも低い第２注入部１７２を設ける。第２注入部１７２を設ける段階は、半導体基板１０においてドリフト領域１８の下方に第２電導型の第２注入領域２２２を設ける段階Ｓ１２２を有してよい。第２注入領域２２２を設ける段階Ｓ１２２は、第１注入領域２２１を設ける段階Ｓ１１２における光照射よりも、大きなエネルギーの光を照射する段階を含んでよい。第１注入領域２２１を設ける段階Ｓ１１２における光照射よりも大きなエネルギーの光を照射することで、第２注入領域２２２に結晶欠陥１５３を形成することができる。これにより、第２注入部１７２におけるキャリア注入効率を、第１注入部１７１におけるキャリア注入効率よりも低くすることができる。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
　請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１７・・・ウェル領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・おもて面、２２・・・コレクタ領域、２３・・・裏面、２４・・・裏面電極、２５・・・接続部、２６・・・絶縁膜、３０・・・ダミートレンチ部、３１・・・延伸部分、３２・・・ダミー絶縁膜、３３・・・接続部分、３４・・・ダミー導電部、３８・・・層間絶縁膜、４０・・・ゲートトレンチ部、４１・・・延伸部分、４２・・・ゲート絶縁膜、４３・・・接続部分、４４・・・ゲート導電部、４８・・・ゲートランナ、５０・・・ゲート金属層、５２・・・エミッタ電極、５４・・・コンタクトホール、５５・・・コンタクトホール、５６・・・コンタクトホール、７０・・・トランジスタ部、７１・・・メサ部、８０・・・ダイオード部、８１・・・メサ部、８２・・・カソード領域、９０・・・境界部、９１・・・メサ部、９２・・・ガードリング、９４・・・フィールドプレート、１００・・・半導体装置、１０２・・・端辺、１１２・・・ゲートパッド、１１４・・・センス電極、１１５・・・電流センス部、１１６・・・アノードパッド、１１７・・・アノード配線、１１８・・・カソードパッド、１１９・・・カソード配線、１２０・・・活性領域、１３０・・・ゲート配線、１４０・・・エッジ終端構造部、１５２・・・おもて面側ライフタイム制御領域、１５３・・・結晶欠陥、１７１・・・第１注入部、１７２・・・第２注入部、１７４・・・チャネルストッパ、１８０・・・温度センス部、２２０・・・注入領域、２２１・・・第１注入領域、２２２・・・第２注入領域、２２３・・・裏面低注入領域、７００・・・縦型素子

Claims (24)

  1. 　縦型素子を備える半導体装置であって、
    　前記縦型素子は、
    　半導体基板に設けられた第１導電型のドリフト領域と、
    　前記ドリフト領域よりも下方に設けられた第１注入部と、
    　前記ドリフト領域よりも下方に設けられ、キャリア注入効率が前記第１注入部よりも低い第２注入部と
    　を有し、
    　前記半導体基板の裏面において、前記第１注入部の面積が前記第２注入部の面積よりも大きく、
    　前記縦型素子は、予め定められた方向に交互に設けられた前記第１注入部及び前記第２注入部を有する
    　半導体装置。
  2. 　前記縦型素子は、規則的に設けられた前記第１注入部及び前記第２注入部を有する、請求項１に記載の半導体装置。
  3. 　前記半導体基板のおもて面に設けられた複数のトレンチ部を備え、
    　前記予め定められた方向は、前記複数のトレンチ部の延伸方向に対する傾きが０度以上、９０度以下である、請求項１に記載の半導体装置。
  4. 　前記第１注入部は、前記半導体基板において前記ドリフト領域の下方に設けられた第２導電型の第１注入領域を含み、
    　前記第１注入領域のドーピング濃度は１Ｅ１６ｃｍ―３以上、１Ｅ１８ｃｍ―３以下である、請求項１に記載の半導体装置。
  5. 　前記第２注入部は、前記半導体基板において前記ドリフト領域の下方に設けられた第２電導型の第２注入領域を含み、
    　前記第２注入領域のドーピング濃度は、前記第１注入領域のドーピング濃度よりも低い、請求項４に記載の半導体装置。
  6. 　前記第２注入領域のドーピング濃度は、１Ｅ１５ｃｍ―３以上であり、前記第１注入領域のドーピング濃度の０．５倍以下である、請求項５に記載の半導体装置。
  7. 　前記半導体基板に設けられた活性領域と、
    　前記半導体基板において前記活性領域を囲むエッジ終端構造部と、
    　前記エッジ終端構造部の下方から前記活性領域の下方まで延伸し、前記第１注入領域と隣接する、前記第１注入領域よりもドーピング濃度の低い裏面低注入領域と
    　を備え、
    　前記第１注入領域と前記裏面低注入領域との境界は、前記活性領域と前記エッジ終端構造部との境界よりも、前記活性領域側にある、請求項５に記載の半導体装置。
  8. 　前記裏面低注入領域のドーピング濃度は、１Ｅ１５ｃｍ―３以上であり、前記第１注入領域のドーピング濃度の０．５倍以下である、請求項７に記載の半導体装置。
  9. 　前記裏面低注入領域のドーピング濃度は、前記第１注入領域のドーピング濃度の０．０１倍以上、０．５倍以下である、請求項７に記載の半導体装置。
  10. 　前記活性領域の外側おいて、前記半導体基板の上方に設けられ、前記縦型素子のゲート導電部と電気的に接続されたゲートパッド部を備え、
    　前記ゲートパッド部の下方は前記裏面低注入領域である、請求項７に記載の半導体装置。
  11. 　前記ゲートパッド部と前記ゲート導電部とを電気的に接続するゲートランナをさらに備え、
    　前記ゲートランナの下方は前記裏面低注入領域である、請求項１０に記載の半導体装置。
  12. 　前記縦型素子の前記裏面における前記第１注入部の割合は、６０%以上、９９％以下である、請求項５に記載の半導体装置。
  13. 　前記第１注入部は、前記半導体基板において前記ドリフト領域の下方に設けられた第２導電型の第１注入領域を有し、
    　前記第２注入部は、前記半導体基板において前記ドリフト領域の下方に設けられた第２導電型の第２注入領域を有し、
    　前記第１注入部において、前記半導体基板の前記裏面と裏面電極とが接しており、前記第２注入部において、前記半導体基板の前記裏面と前記裏面電極とが接していない
    　請求項１に記載の半導体装置。
  14. 　前記第２注入部は、前記第２注入領域の下方に設けられた絶縁膜を有し、前記絶縁膜は、前記半導体基板の前記裏面と接する、請求項１３に記載の半導体装置。
  15. 　前記第２注入部は、
    　前記半導体基板において前記ドリフト領域の下方に設けられた第２導電型の第２注入領域と、
    　前記半導体基板の前記裏面において、前記第２注入領域と接する絶縁膜と、
    　前記絶縁膜の下方において、前記絶縁膜と接する裏面電極と
    　を有する、請求項１に記載の半導体装置。
  16. 　前記縦型素子における前記第１注入部の割合は、７５%以上、９０％以下である、請求項１３に記載の半導体装置。
  17. 　前記第１注入部は、前記半導体基板において前記ドリフト領域の下方に設けられた第２導電型の第１注入領域を有し、
    　前記第２注入部は、前記半導体基板において前記ドリフト領域の下方に設けられた第２導電型の第２注入領域を有し、
    　前記第２注入領域におけるライフタイムは、前記第１注入領域におけるライフタイムよりも短い、請求項１に記載の半導体装置。
  18. 　前記第１注入部は、前記半導体基板において前記ドリフト領域の下方に設けられた第２導電型の第１注入領域を有し、
    　前記第２注入部は、前記半導体基板において前記ドリフト領域の下方に設けられた第２導電型の第２注入領域を有し、
    　前記第２注入領域は、Ａｒ、Ｓｉ、Ｃ、Ｏ、Ｈｅ、Ｈの少なくともいずれか１つの元素を前記第１注入領域よりも多く含む、請求項１に記載の半導体装置。
  19. 　前記縦型素子は、トランジスタ部を有し、
    　前記半導体装置は、ダイオード部をさらに備えるＲＣ－ＩＧＢＴである
    　請求項１から１８のいずれか一項に記載の半導体装置。
  20. 　前記トランジスタ部と前記ダイオード部との境界において、前記トランジスタ部の前記裏面は、前記第１注入部である、請求項１９に記載の半導体装置。
  21. 　前記トランジスタ部と前記ダイオード部との境界において、前記トランジスタ部の前記裏面は、前記第２注入部である、請求項１９に記載の半導体装置。
  22. 　前記ダイオード部から前記トランジスタ部にかけて延伸し、前記ドリフト領域に設けられた、ライフタイムキラーを含むライフタイム制御領域を備える
    　請求項１９に記載の半導体装置。
  23. 　縦型素子を備える半導体装置の製造方法であって、
    　半導体基板に第１導電型のドリフト領域を形成する段階と、
    　前記半導体基板において、前記ドリフト領域よりも下方に第１注入部を設ける段階と、
    　前記半導体基板において、前記ドリフト領域よりも下方に、キャリア注入効率が前記第１注入部よりも低い第２注入部を設ける段階と、
    　を備え、
    　前記半導体基板の裏面において、前記第１注入部の面積が前記第２注入部の面積よりも大きく、
    　前記第１注入部及び前記第２注入部は、予め定められた方向に交互に設けられる
    　半導体装置の製造方法。
  24. 　前記第１注入部を設ける段階は、前記半導体基板において前記ドリフト領域の下方に第２導電型の第１注入領域を設ける段階を有し、
    　前記第２注入部を設ける段階は、前記半導体基板において前記ドリフト領域の下方に第２電導型の第２注入領域を設ける段階を有し、
    　前記第１注入領域を設ける段階は、光照射する段階を含み、
    　前記第２注入領域を設ける段階は、前記第１注入領域を設ける段階における光照射よりも、大きなエネルギーの光を照射する段階を含む、請求項２３に記載の半導体装置の製造方法。
PCT/JP2023/023416 2022-09-14 2023-06-23 半導体装置および半導体装置の製造方法 WO2024057654A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022146061 2022-09-14
JP2022-146061 2022-09-14

Publications (1)

Publication Number Publication Date
WO2024057654A1 true WO2024057654A1 (ja) 2024-03-21

Family

ID=90274510

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/023416 WO2024057654A1 (ja) 2022-09-14 2023-06-23 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
WO (1) WO2024057654A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174168A (ja) * 2001-12-05 2003-06-20 Shindengen Electric Mfg Co Ltd 絶縁ゲート型バイポーラトランジスタ及びその製造方法
JP2007134714A (ja) * 2005-11-09 2007-05-31 Infineon Technologies Ag 高い強度をもつパワーｉｇｂｔ
JP2008177203A (ja) * 2007-01-16 2008-07-31 Mitsubishi Electric Corp 半導体デバイスの製造方法
JP2008181975A (ja) * 2007-01-23 2008-08-07 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2015023118A (ja) * 2013-07-18 2015-02-02 株式会社東芝 半導体装置
WO2019098271A1 (ja) * 2017-11-16 2019-05-23 富士電機株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174168A (ja) * 2001-12-05 2003-06-20 Shindengen Electric Mfg Co Ltd 絶縁ゲート型バイポーラトランジスタ及びその製造方法
JP2007134714A (ja) * 2005-11-09 2007-05-31 Infineon Technologies Ag 高い強度をもつパワーｉｇｂｔ
JP2008177203A (ja) * 2007-01-16 2008-07-31 Mitsubishi Electric Corp 半導体デバイスの製造方法
JP2008181975A (ja) * 2007-01-23 2008-08-07 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2015023118A (ja) * 2013-07-18 2015-02-02 株式会社東芝 半導体装置
WO2019098271A1 (ja) * 2017-11-16 2019-05-23 富士電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US7157785B2 (en) Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
US9349827B2 (en) IGBT and diode
US10109725B2 (en) Reverse-conducting semiconductor device
JP4892172B2 (ja) 半導体装置およびその製造方法
US11195941B2 (en) Semiconductor device
JPH09102607A (ja) トレンチゲートパワーｍｏｓｆｅｔ
JP2014056942A (ja) 電力用半導体装置
US10535761B2 (en) Semiconductor device including a mesa portion including an emitter region having a varied width
US10818784B2 (en) Semiconductor device and method for manufacturing the same
US20180261594A1 (en) Semiconductor device
JP2002353452A (ja) 電力用半導体素子
US20230071170A1 (en) Semiconductor device
JP2019102554A (ja) 半導体装置
CN111129135B (zh) 半导体装置
US11699744B2 (en) Semiconductor device and semiconductor apparatus
US20230207687A1 (en) Semiconductor device
CN112466922A (zh) 半导体装置
CN109564939B (zh) 半导体装置
WO2024057654A1 (ja) 半導体装置および半導体装置の製造方法
JP2021136241A (ja) 半導体装置および半導体装置の製造方法
US20230402533A1 (en) Semiconductor device
US11715789B2 (en) Semiconductor device
JP7231064B2 (ja) 半導体装置
US20240096965A1 (en) Semiconductor device
WO2022264697A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23865017

Country of ref document: EP

Kind code of ref document: A1