JP2022074511A - 溝深さの調整方法及び半導体装置の製造方法 - Google Patents

溝深さの調整方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2022074511A
JP2022074511A JP2020184613A JP2020184613A JP2022074511A JP 2022074511 A JP2022074511 A JP 2022074511A JP 2020184613 A JP2020184613 A JP 2020184613A JP 2020184613 A JP2020184613 A JP 2020184613A JP 2022074511 A JP2022074511 A JP 2022074511A
Authority
JP
Japan
Prior art keywords
groove
region
width
trench
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020184613A
Other languages
English (en)
Inventor
節子 脇本
Setsuko Wakimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020184613A priority Critical patent/JP2022074511A/ja
Priority to US17/481,424 priority patent/US12002873B2/en
Publication of JP2022074511A publication Critical patent/JP2022074511A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Figure 2022074511000001
【課題】幅が異なる溝を同時にエッチングして深さの差異を制御することが可能な溝深さの調整方法及び半導体装置の製造方法を提供する。
【解決手段】炭化珪素からなる複数の基板の上面に、それぞれ厚さが異なるマスクを設けるステップと、マスクのそれぞれに、所定の幅の第１開口と第１開口より広い幅を有する第２開口とを形成するステップと、第１開口及び第２開口を介して、複数の基板のそれぞれに第１溝及び第２溝を同時にエッチングして形成するステップと、複数の基板のそれぞれにおいて、第１溝と第２溝との深さの比を取得するステップと、マスクの厚さと深さの比との関係から深さの比が所望の値となるマスクの厚さを取得するステップとを含む。
【選択図】図６

Description

本発明は、溝深さの調整方法及び半導体装置の製造方法に関し、特に、炭化珪素（ＳｉＣ）半導体装置の溝深さの調整方法及びＳｉＣ半導体装置の製造方法に関する。
従来、電力変換装置などに主として用いられるパワー半導体装置には、シリコン（Ｓｉ）半導体が用いられている。近年、Ｓｉに代わる半導体材料として、ワイドギャップ半導体であるＳｉＣが期待されている。ＳｉＣ半導体は、Ｓｉを材料に用いた従来の半導体素子と比較して、オン状態における素子の抵抗を数百分の１に低減できることや、より高温（例えば２００℃以上）の環境下で使用可能なことなどの利点がある。これは、ＳｉＣのバンドギャップがＳｉに対して３倍程度大きく、絶縁破壊電界強度がＳｉより１桁近く大きいという材料自体の特性による。
ＳｉＣ半導体装置としては、現在までにショットキバリアダイオード（ＳＢＤ）、プレーナ型縦型ＭＯＳ電界効果トランジスタ（ＦＥＴ）、トレンチ型ＭＯＳＦＥＴなどが製品化されている。トレンチ型ＭＯＳＦＥＴは、ＳｉＣ半導体基板に溝（トレンチ）を形成し、溝の側壁をチャネルとして利用する３次元構造の半導体装置である。そのため、同じＯＮ抵抗の素子同士で比べた場合、プレーナ型縦型ＭＯＳＦＥＴよりもトレンチ型ＭＯＳＦＥＴは素子面積を圧倒的に小さくすることができ、特に有望な半導体素子構造と考えられる。
通常、ＳｉＣ半導体装置を製造する半導体基板には、半導体装置が形成される複数のチップ領域が配置される。トレンチ型ＭＯＳＦＥＴの場合、チップ領域には、幅の狭い、１μｍ以下の複数のトレンチが形成される活性部と、活性部を囲むように形成され、幅の広い、５μｍ以上、２００μｍ以下のメサ溝が形成される外周部とが配置される。一般的なドライエッチング方法でトレンチとメサ溝を同時にエッチングして形成すると、ローディング効果によりトレンチとメサ溝の深さが異なってしまう。
Ｓｉの場合、トレンチエッチングはプロセスウィンドウが広いので、ドライエッチングを低圧力で行うなどプロセス条件を工夫してローディング効果を抑制することができる。しかし、ＳｉＣの場合は、Ｓｉと比較してトレンチエッチングが難しく、ドライエッチングの条件が狭い。例えば、トレンチ型ＭＯＳＦＥＴに理想的なトレンチ形状を得るためにはエッチングガス流量比を微妙に調整することが必要であり、ローディング効果を抑制するプロセス条件とはならない。このように、ＳｉＣではローディング効果の抑制とトレンチ形状の調整とを両立させるプロセス条件を見つけるのは極めて困難である。
上記の理由から、特許文献１には、ＳｉＣトレンチ型ＭＯＳＦＥＴの場合、トレンチとメサ溝の深さを調整するため、トレンチとメサ溝のエッチング工程を別々に行うことが記載されている。トレンチとメサ溝を別々にエッチングするため、それぞれのエッチング深さを自由に調整することができる。しかし、エッチングに必要な酸化膜成膜工程、パターニング工程、剥離工程などのエッチングマスク形成工程が２回必要となり、半導体装置の製造コストが増加する。
また、特許文献２には、１．０～２．０μｍの膜厚の二酸化珪素膜をマスクとして、反応性イオンエッチング（ＲＩＥ）により、活性部にトレンチを、活性部を囲む外周部にトレンチより幅の広いメサ溝を形成することが記載されている。特許文献２には、トレンチ及びメサ溝の深さが０．５～３．０μｍ程度であるとは記載されているが、トレンチ及びメサ溝の深さが同じなのか、あるいは異なるのかは記載されていない。また、ローディング効果に関する記載はなく、ＲＩＥのプロセス条件についても言及はされていない。
特開２０１９‐４０７８号公報 特許第６０９９７４９号公報
本発明は、上記問題点を鑑み、幅が異なる溝を同時にエッチングして深さの差異を制御することが可能な溝深さの調整方法及び半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために、本発明の一態様は、（ａ）炭化珪素からなる複数の基板の上面に、それぞれ厚さが異なるマスクを設けるステップと、（ｂ）マスクのそれぞれに、所定の幅の第１開口と該第１開口より広い幅を有する第２開口とを形成するステップと、（ｃ）第１開口及び第２開口を介して、複数の基板のそれぞれに第１溝及び第２溝を同時にエッチングして形成するステップと、（ｄ）複数の基板のそれぞれにおいて、第１溝と第２溝との深さの比を取得するステップと、（ｅ）マスクの厚さと深さの比との関係から深さの比が所望の値となるマスクの厚さを取得するステップと、を含む溝深さの調整方法であることを要旨とする。
本発明の他の態様は、（ａ）活性部に配置される絶縁ゲート構造をなすトレンチの第１幅、及び外周部において活性部を囲むように配置される、第１幅より広いメサ溝の第２幅を取得する工程と、（ｂ）第１幅のトレンチと第２幅のメサ溝とが同じ深さにエッチングできるマスク厚を、本発明の一態様の溝深さの調整方法により取得する工程と、（ｃ）炭化珪素からなる対象基板の第１導電型のドリフト領域の上面側に第２導電型のベース領域を形成する工程と、（ｄ）ベース領域の上部に、ドリフト領域よりも高不純物濃度で第１導電型のソース領域を選択的に形成する工程と、（ｅ）ソース領域、及びベース領域の上面に対象マスクをマスク厚で製膜する工程と、（ｆ）対象マスクに、第１幅の第１開口と第２幅の第２開口とを形成する工程と、（ｇ）第１開口及び第２開口を介して対象基板をエッチングすることにより、対象基板にトレンチとメサ溝とを同時に形成する工程と、（ｈ）トレンチの内側に絶縁ゲート型電極構造を形成する工程と、を含む半導体装置の製造方法であることを要旨とする。
本発明によれば、幅が異なる溝を同時にエッチングして深さの差異を制御することが可能な溝深さの調整方法及び半導体装置の製造方法を提供できる。
本発明の実施形態に係るＳｉＣ半導体装置の一例を示す平面概略図である。 図１中のＡ－Ａ線方向から見た断面概略図である。 本発明の実施形態に係るトレンチエッチングの一例を説明するための断面概略図である。 本発明の実施形態に係るトレンチエッチングの他の例を説明するための断面概略図である。 マスクの膜厚に対するトレンチとメサ溝の深さ比の関係を示す図である。 本発明の実施形態に係る溝深さの調整方法の一例を示すフローチャートである。 本発明の実施形態に係る半導体装置の製造方法の工程の一例を説明するための断面概略図である。 本発明の実施形態に係る半導体装置の製造方法の図７に引き続く工程の一例を説明するための断面概略図である。 本発明の実施形態に係る半導体装置の製造方法の図８に引き続く工程の一例を説明するための断面概略図である。 本発明の実施形態に係る半導体装置の製造方法の図９に引き続く工程の一例を説明するための断面概略図である。 本発明の実施形態に係る半導体装置の製造方法の図１０に引き続く工程の一例を説明するための断面概略図である。 本発明の実施形態に係る半導体装置の製造方法の図１１に引き続く工程の一例を説明するための断面概略図である。 本発明の実施形態に係る半導体装置の製造方法の図１２に引き続く工程の一例を説明するための断面概略図である。 本発明の実施形態に係る半導体装置の製造方法の図１３に引き続く工程の一例を説明するための断面概略図である。 本発明の実施形態に係る半導体装置の製造方法の図１４に引き続く工程の一例を説明するための断面概略図である。 本発明の実施形態に係る半導体装置の製造方法の図１５に引き続く工程の一例を説明するための断面概略図である。 本発明の実施形態に係る半導体装置の製造方法の図１６に引き続く工程の一例を説明するための断面概略図である。 本発明の実施形態に係る半導体装置の製造方法の図１７に引き続く工程の一例を説明するための断面概略図である。 本発明の実施形態に係る半導体装置の製造方法の図１８に引き続く工程の一例を説明するための断面概略図である。
以下、図面を参照して、本発明の実施形態を説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率などは実際のものとは異なる場合がある。また、図面相互間においても寸法の関係や比率が異なる部分が含まれ得る。また、以下に示す実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置などを下記のものに特定するものでない。
本明細書においてＭＯＳトランジスタのソース領域は絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）のエミッタ領域として選択可能な「一方の主領域（第１主領域）」である。又、ＭＯＳ制御静電誘導サイリスタ（ＳＩサイリスタ）などのサイリスタにおいては、一方の主領域はカソード領域として選択可能である。ＭＯＳトランジスタのドレイン領域は、ＩＧＢＴにおいてはコレクタ領域を、サイリスタにおいてはアノード領域として選択可能な半導体装置の「他方の主領域（第２主領域）」である。本明細書において単に「主領域」と言うときは、当業者の技術常識から妥当な第１主領域又は第２主領域のいずれかを意味する。
また、以下の説明における上下などの方向の定義は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。また以下の説明では、第１導電型がｐ型、これと反対となる第２導電型がｎ型の場合について例示的に説明する。しかし、導電型を逆の関係に選択して、第１導電型をｎ型、第２導電型をｐ型としても構わない。またｎやｐに付す＋や－は、＋及び－が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。ただし同じｎとｎとが付された半導体領域であっても、それぞれの半導体領域の不純物濃度が厳密に同じであることを意味するものではない。また、本明細書では、ミラー指数の表記において、“－”はその直後の指数につくバーを意味しており、指数の前に“－”を付けることで負の指数をあらわしている。
＜ＳｉＣ半導体装置の構造＞
本発明の実施形態に係るＳｉＣ半導体装置を製造するＳｉＣ半導体基板（基板）１００は、図１に示すように、複数のチップ領域１０１とダイシングライン１０２とからなる。例えば、チップ領域１０１は、矩形状の平面形状を有し、マトリックス状に基板１００に配置される。ダイシングライン１０２は、チップ領域１０１のそれぞれを囲むように格子状に配置される。チップ領域１０１には、図２に示すように、活性素子を含む活性部１０１ａと、耐圧構造を有する外周部１０１ｂとが設けられる。図２では、活性素子として第１導電型（ｎ－型）のドリフト層２の上部に設けられたトレンチゲート構造のＭＯＳＦＥＴを、耐圧構造として電界緩和領域２０を含む場合を例示している。
図２に示すように、ドリフト層２の上面には第２導電型（ｐ型）のベース領域６が配置されている。ドリフト層２及びベース領域６はＳｉＣからなるエピタキシャル成長層（以下において「エピタキシャル層」と略記する。）でそれぞれ構成されている。ベース領域６の上部には、ベース領域６よりも高不純物濃度のｐ＋型のベースコンタクト領域８が選択的に設けられている。ベース領域６の上部には、ベースコンタクト領域８に接するように、ドリフト層２よりも高不純物濃度のｎ＋型の第１主領域（ソース領域）７が選択的に設けられている。
ソース領域７及びベース領域６の上面からベース領域６を貫通して、幅が１μｍ以下のトレンチ（第１溝）９ａが設けられている。つまりトレンチ９ａの側面には、ソース領域７及びベース領域６が接している。トレンチ９ａの底面及び側面にはゲート絶縁膜１１が設けられている。トレンチ９ａ内にはゲート絶縁膜１１を介してゲート電極１２ａが埋め込まれ、絶縁ゲート型電極構造（１１、１２ａ）を構成する。ゲート絶縁膜１１としては、二酸化珪素膜（ＳｉＯ２膜）の他、酸窒化珪素（ＳｉＯＮ）膜、ストロンチウム酸化物（ＳｒＯ）膜、窒化珪素（Ｓｉ３Ｎ４）膜、アルミニウム酸化物（Ａｌ２Ｏ３）膜、マグネシウム酸化物（ＭｇＯ）膜、イットリウム酸化物（Ｙ２Ｏ３）膜、ハフニウム酸化物（ＨｆＯ２）膜、ジルコニウム酸化物（ＺｒＯ２）膜、タンタル酸化物（Ｔａ２Ｏ５）膜、ビスマス酸化物（Ｂｉ２Ｏ３）膜のいずれか１つの単層膜或いはこれらの複数を積層した複合膜などが採用可能である。ゲート電極１２ａの材料としては、例えば燐（Ｐ）やボロン（Ｂ）などの不純物を高不純物濃度に添加したポリシリコン層（ドープドポリシリコン層）が使用可能である。
ドリフト層２の上部には、ドリフト層２よりも高不純物濃度のｎ＋型の電流拡散層（ＣＳＬ）３が選択的に設けられている。トレンチ９ａの底部は電流拡散層３に達する。電流拡散層３は必ずしも設ける必要はない。電流拡散層３を設けない場合、トレンチ９ａの底部はドリフト層２に達する。電流拡散層３の内部には、トレンチ９ａの底部に接するように、ｐ＋型のゲート底部保護領域４ｂが設けられている。電流拡散層３の内部には、ベースコンタクト領域８の下方において、ゲート底部保護領域４ｂと同じ深さで、ゲート底部保護領域４ｂから離間して第１ベース底部埋込領域４ａが設けられている。電流拡散層３の上部には、第１ベース底部埋込領域４ａの上面とベース領域６の下面に接するように第２ベース底部埋込領域５ａが設けられている。第２ベース底部埋込領域５ａも、ベースコンタクト領域８の下方に設けられる。
ゲート電極１２ａの上面には層間絶縁膜１３が配置される。層間絶縁膜１３としては、硼素（Ｂ）及び燐（Ｐ）を添加したシリコン酸化膜（ＢＰＳＧ）が用いられる。しかし、層間絶縁膜１３としては、燐（Ｐ）を添加した酸化珪素膜（ＰＳＧ）、「ＮＳＧ」と称される燐（Ｐ）や硼素（Ｂ）を含まないノンドープのＳｉＯ２膜、硼素（Ｂ）を添加した酸化珪素膜（ＢＳＧ）、Ｓｉ３Ｎ４膜などでもよい。またこれらの積層膜でもよい。
層間絶縁膜１３の間に露出したソース領域７及びベースコンタクト領域８に物理的に接するようにソースコンタクト層１４が設けられる。層間絶縁膜１３及びソースコンタクト層１４を覆うようにバリアメタル層１５ａが設けられる。第１主電極（ソース電極）１６ａは、バリアメタル層１５ａ及びソースコンタクト層１４を介してソース領域７及びベースコンタクト領域８に電気的に接続される。例えば、ソースコンタクト層１４がニッケルシリサイド（ＮｉＳｉｘ）膜、バリアメタル層１５ａが窒化チタン（ＴｉＮ）膜やチタン（Ｔｉ）膜、ソース電極１６ａがアルミニウム（Ａｌ）膜やアルミニウム－シリコン（Ａｌ－Ｓｉ）膜で構成できる。ソース電極１６ａは、ゲート表面電極（図示省略）と分離して配置されている。
活性部１０１ａの外周部１０１ｂ側において、ベース領域６の上部にはベースコンタクト領域８ｂが設けられる。ベースコンタクト領域８ｂの上面には、フィールド酸化膜１０を介して配線層１２ｂが配置され、配線層１２ｂの上面にはバリアメタル層１５ｂを介してゲート電極パッド１６ｂが配置されている。図示を省略するが、ゲート電極パッド１６ｂは配線層１２ｂを介してゲート電極１２ａに電気的に接続されている。層間絶縁膜１３及びフィールド酸化膜１０は、外周部１０１ｂ側に延在する。また、活性部１０１ａの外周部１０１ｂ側には、ベース領域６の下面に接するように第２ベース底部埋込領域５ｂ及び第１ベース底部埋込領域４ｃが設けられている。
ドリフト層２の下面には、ｎ＋型の第２主領域（ドレイン領域）１が配置されている。ドレイン領域１はＳｉＣ半導体基板（基板）で構成されている。ドレイン領域１の下面には第２主電極（ドレイン電極）１７が配置されている。ドレイン電極１７としては、例えば金（Ａｕ）からなる単層膜や、Ｔｉ、ニッケル（Ｎｉ）、Ａｕの順で積層された金属膜が使用可能であり、更にその最下層にモリブデン（Ｍｏ）、タングステン（Ｗ）などの金属膜を積層してもよい。また、ドレイン領域１とドレイン電極１７との間に、ドレインコンタクト層が設けられてもよい。ドレインコンタクト層は、例えばニッケルシリサイド（ＮｉＳｉｘ）膜である。
実施形態に係る半導体装置の動作時は、ソース電極１６ａをアース電位として、ドレイン電極１７に正電圧を印加し、ゲート電極１２ａに閾値以上の正電圧を印加すると、ベース領域６のトレンチ９ａの側面側に反転層（チャネル）が形成されてオン状態となる。反転層は、ベース領域６がゲート電極１２ａに対向する位置に挟まれたゲート絶縁膜１１とベース領域６との界面となるトレンチ９ａの側面に露出したベース領域６の表面に形成される。オン状態では、ドレイン電極１７からドレイン領域１、ドリフト層２、電流拡散層３、ベース領域６の反転層及びソース領域７を経由してソース電極１６ａへ電流が流れる。一方、ゲート電極１２ａに印加される電圧が閾値未満の場合、ベース領域６に反転層が形成されないため、オフ状態となり、ドレイン電極１７からソース電極１６ａへ電流が流れない。
図２に示すように、第１ベース底部埋込領域４ｃが、左側の活性部１０１ａ側から外周部１０１ｂに延在する。更に、第２ベース底部埋込領域５ｂが、左側の活性部１０１ａから外周部１０１ｂに延在する。外周部１０１ｂには、ベース領域６の上面からベース領域６を貫通して第２ベース底部埋込領域５ｂに達するメサ溝（第２溝）９ｂが設けられている。１つのチップ領域１０１におけるメサ溝９ｂの幅は、例えば５μｍ以上、２００μｍ以下の範囲である。外周部１０１ｂには、第２溝９ｂの底面及び側面に露出するように、ｐ型の電界緩和領域２０が設けられる。電界緩和領域２０では、外側に向かうにつれて平均の不純物濃度が低くなるように、外側端部に空間変調部２１ｂが設けられている。メサ溝９ｂの底面上及び側面上にはフィールド酸化膜１０を介して層間絶縁膜１３が設けられている。
図２に示すように、電界緩和領域２０として、ベースコンタクト領域８からベース領域６の上部を亘ってドリフト層２の上部の外側端部付近まで「ジャンクション・ターミネーション・エクステンション（ＪＴＥ）」と称される接合終端構造部が設けられている。電界緩和領域２０は、第２ベース底部埋込領域５ｂよりも外側まで延在する。
電界緩和領域２０のＪＴＥ構造は、ベースコンタクト領域８からベース領域６の上部を渡って、第１ベース底部埋込領域４ｃよりも外側まで延在する本体部２１ａと、本体部２１ａの外側に設けられた複数の空間変調部２１ｂを有する。複数の空間変調部２１ｂは、互いに離間して同心リング状に設けられている。例えば、複数の空間変調部２１ｂは、外側に向かうにつれて幅が狭くなり、間隔が広くなる空間変調パターンを構成している。
電界緩和領域２０のＪＴＥ構造の空間変調部２１ｂを有することにより、外側に向かうにつれてｐ型不純物の添加量が実効的に減少していくため、電界集中を緩和することができる。
外周部１０１ｂの外側端部において、ドリフト層２の上部にｎ＋型のチャネルストッパ３ｃが同心リング状に設けられている。なお、ｎ＋型のチャネルストッパ３ｃの代わりに、ｐ＋型のチャネルストッパを設けてもよい。
＜溝深さの調整方法＞
図２に示したように、実施形態に係る半導体装置は幅の異なるトレンチ９ａとメサ溝９ｂを含んでいる。例えば、トレンチ９ａが１μｍ以下と狭い溝であるのに対し、メサ溝９ｂは５μｍ以上、２００μｍ以下の幅広の溝である。外周部１０１ｂはダイシングライン１０２を介して他のチップ領域１０１の外周部１０１ｂと対向している。そのため、ダイシングライン１０２の深さをメサ溝９ｂと同じとする場合、実質的な溝幅は、隣接する２つのメサ溝９ｂの幅と、ダイシングライン１０２の幅の和となる。このような場合も併せて考慮すると、溝幅は５μｍ以上、４００μｍ以下の範囲となる。一般的なドライエッチング方法でトレンチ９ａとメサ溝９ｂを同時にエッチングすると、ローディング効果によりトレンチ９ａとメサ溝９ｂのエッチング深さが相違してしまう。なお、溝幅が５μｍ以上であれば、ドライエッチングによるローディング効果は小さくなりエッチング深さは溝幅に依存せず、ほぼ一定となる。
例えば、トレンチ９ａの深さが浅過ぎてＭＯＳＦＥＴのチャネルとなるベース領域６を突き抜けられないとオン電圧Vonが上昇してしまう。一方、トレンチ９ａの深さが深過ぎてゲート底部保護領域４ｂを突き抜けてしまうと耐圧低下を招く。また、メサ溝９ｂの深さが浅過ぎてベース領域６が除去できないとメサ溝９ｂの底部にベース領域６が残存し、リーク不良となる。一方、メサ溝９ｂの深さが深過ぎて第１ベース底部埋込領域４ｃより深くなるとメサ溝９ｂの角部に電界集中が起こり、耐圧低下を招く。このように、トレンチ９ａとメサ溝９ｂのどちらもベース領域６の底部より深く、第１ベース底部埋込領域４ｃの底部より浅くなければならない。したがって、トレンチ９ａとメサ溝９ｂの深さは、同じであることが望ましい。トレンチ９ａとメサ溝９ｂの深さが同じであるとは、例えば、トレンチ９ａの深さに対するメサ溝９ｂの深さの比が１±０．０５、より好ましくは１±０．０２であることである。
図３には、ＳｉＣの基板３０の上面にＳｉＯ2膜を化学気相成長（ＣＶＤ）により０．７μｍ程度の膜厚ｔmで堆積した場合の例を示す。フォトリソグラフィなどにより、ＳｉＯ2膜に幅Ｗ1が１μｍ以下、例えば０．７μｍ程度の開口３４ａと、幅Ｗ2が５μｍ以上、例えば１００μｍ程度の開口３４ｂを窓開けしてマスク３１ａを形成する。ＳｉC ドライエッチングとして、誘導結合プラズマ（ＩＣＰ）－ＲＩＥなどの高密度プラズマエッチング技術が採用可能である。エッチング条件は、例えば、ＳF６／ＳｉＦ4／Ｏ2／Ａｒガス系、コイル印加電力：１０００Ｗ～２０００Ｗ程度、バイアス電力：１００Ｗ～４００Ｗ程度、チャンバ内圧力：０．２Ｐａ～２．０Ｐａ程度である。幅の広い開口３４ｂ上ではエッチング生成物の原料となるＳｉの発生量が開口３４ａ上よりも多いため、開口３４ａより開口３４ｂの方が、エッチングが阻害され易くなる。そのため、図３に示すように、幅Ｗ1の開口３４ａからエッチングされた第１溝３２ａの溝深さｄ1に較べ、幅Ｗ2の開口３４ｂからエッチングされた第２溝３３ａの溝深さｄ2は浅くなる傾向がある。
図４には、ＳｉＯ2膜を１．５μｍ程度の膜厚ｔmで堆積した場合の例を示す。ＳｉＯ2膜厚が０．７μｍの場合と同様に、幅Ｗ1が０．７μｍ程度の開口３５ａと、幅Ｗ2が１００μｍ程度の開口３５ｂを窓開けしてマスク３１ｂを形成する。上記と同一エッチング条件のＩＣＰ－ＲＩＥにより、マスク３１ｂを用いて基板３０に溝を掘り込む。図３の場合と同様に、幅Ｗ2の開口３５ｂ上はエッチング生成物のＳｉの発生が多いはずだが、幅Ｗ1の狭い開口３５ａの部分はエッチングに寄与するラジカルやイオンが開口３５ａに露出した基板３０表面に到達し難くなる。そのため、図４に示すように、幅Ｗ1の開口３５ａからエッチングされた第１溝３２ｂの溝深さｄ1に較べ、幅Ｗ2の開口３５ｂからエッチングされた第２溝３３ｂの溝深さｄ2は深くなる傾向がある。
図５には、第１溝の幅が０．７μｍ程度の場合のマスクの厚さと第１溝に対する第２溝の深さ比の関係を示す。図５には、第１溝の幅が０．４μｍ程度の場合についてもマスクの厚さと第１溝に対する第２溝の深さ比の関係が示されている。図５に示すように、第１溝の幅が０．７μｍ及び０．４μｍのいずれの場合でも、マスク厚さを厚くするにつれて第１溝／第２溝の深さ比は減少する傾向にある。したがって、第１溝／第２溝の深さ比を１程度に調整するには、第１溝が０．７μｍの場合、マスク厚さは０．９μｍ程度とすればよく、第１溝が０．４μｍの場合、マスク厚さは０．８μｍ程度とすればよい。なお、図５に示す関係は一例であって、使用するエッチング装置、プロセス条件、マスク開口率などの条件が異なれば、第１溝／第２溝の深さ比が１となるマスクのＳｉＯ2膜厚は異なる。その場合でも、異なるＳｉＯ2膜厚を2以上用意して実験により膜厚と深さ比の関係を取得すれば、第１溝／第２溝の深さ比が１となる膜厚を算出する事は可能である。具体的には、異なるＳｉＯ2膜厚を設けた複数のＳｉＣ半導体基板を用いることが好ましい。
本発明の実施形態に係る溝深さの調整方法を図６のフローチャートに沿って、半導体装置の製造方法に適用する場合について説明する。なお、以下に述べる溝深さの調整方法は一例であり、特許請求の範囲に記載した趣旨の範囲であれば、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。
まず、図６に示すフローチャートのステップＳ１００で、製造する半導体装置の仕様から、第１溝としてトレンチの幅及び第２溝としてメサ溝の幅などを取得する。ダイシングライン１０２もメサ溝９ｂと同じ深さとする場合、第２溝の幅は、隣り合うチップ領域の２つのメサ溝の幅と、ダイシングライン１０２の幅との和となる。例えば、第１溝の幅は１．０μｍ以下であり、第２溝の幅は５μｍ以上、４００μｍ以下である。
ステップＳ１０１で、ＣＶＤ技術などにより、複数のＳｉＣ半導体基板上に膜厚の異なるＳｉＯ2膜を堆積する。そして、フォトリソグラフィ技術などにより、第１溝幅及び第２溝幅に対応する開口を窓開けしてマスクを形成する。
ステップＳ１０２で、ドライエッチング技術により、複数の基板それぞれに対して、マスクを用いて開口部を介して第１溝及び第２溝を同時に掘り込む。ステップＳ１０３で、形成した第１溝と第２溝との深さの比を評価する。そして、第１溝／第２溝の深さ比が１程度、例えば１±０．０５、より好ましくは１±０．０２となるマスク厚を取得する。その後、ステップＳ１０５で、半導体装置の製造を実施する中で、ドライエッチングなどにより、取得したマスク厚を用いてトレンチ及びメサ溝を同時に形成する。このとき、マスク材料や、第１溝幅及び第２溝幅に対応する開口はステップ１０２と同じする。
実施の形態に係る溝深さの調整方法によれば、半導体装置の製造においてトレンチとメサ溝を同時にエッチングして、同じ程度の溝深さに形成することができる。そのため、フォトリソグラフィ工程で使用する露光マスクを１枚削減することができる。また、トレンチ及びメサ溝のフォトリソグラフィ及びドライエッチングなどの工程の工数を削減することができ、半導体装置のコストを低減することが可能となる。
＜絶縁ゲート型半導体装置の製造方法＞
次に、図７～図１９の工程断面図を用いて、実施形態に係るＳｉＣ半導体装置の製造方法を、トレンチゲート型ＭＯＳＦＥＴの場合を一例に説明する。トレンチ（第１溝）及びメサ溝（第２溝）のエッチングマスクとして、ＳｉＯ2膜を用い、ドライエッチングとして、例えば誘導結合プラズマ（ＩＣＰ）－ＲＩＥが採用可能である。なお、以下に述べるトレンチゲート型ＭＯＳＦＥＴの製造方法は一例であり、特許請求の範囲に記載した趣旨の範囲であれば、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。
まず、窒素（Ｎ）などのｎ型不純物が添加されたｎ＋型のＳｉＣ半導体基板（基板）１ｐを用意する。図７に示すように、基板１ｐの上面に、ｎ－型のドリフト層２ｐをエピタキシャル成長させる。次に、ドリフト層２ｐの上面にフォトレジスト膜を塗布し、フォトリソグラフィ技術などを用いてフォトレジスト膜をパターニングする。パターニングされたフォトレジスト膜をイオン注入用マスクとして用いて、ドリフト層２ｐの上面側から、窒素（Ｎ）などのｎ型不純物イオンをドリフト層２の活性部１０１ａ及び外周部１０１ｂの端部に選択的に多段イオン注入する。このようにして、ドリフト層２ｐの活性部１０１ａにｎイオン注入層３ｐ及び外周部１０１ｂの端部にｎイオン注入層３ｑが形成される。
ＣＶＤ技術などにより、ｎイオン注入層３ｐ、３ｑ、及びドリフト層２ｐの上面にＳｉＯ2からなる酸化膜を堆積する。酸化膜の上面にフォトレジスト膜を塗布し、フォトリソグラフィ技術及びドライエッチング技術などを用いて酸化膜をパターニングする。パターニングされた酸化膜４０をイオン注入のマスクとして用いて、ｎイオン注入層３ｐ及びドリフト層２ｐにアルミニウム（Ａｌ）などのｐ型不純物イオンを多段イオン注入する。その結果、図８に示すように、ｎイオン注入層３ｐの上部に第１ベース底部埋込領域４ａ、ゲート底部保護領域４ｂ及びドリフト層２ｐの上部に第１ベース底部埋込領域４ｃ、空間変調部２１ｂが選択的に形成される。
酸化膜４０を除去後、第１ベース底部埋込領域４ａ、４ｃ、ゲート底部保護領域４ｂ、空間変調部２１ｂ、ドリフト層２ｐ及びｎイオン注入層３ｑの上面にｎ－型のエピタキシャル層５５を成長させる。エピタキシャル層５５の表面にフォトレジスト膜を塗布し、フォトリソグラフィ技術などを用いてフォトレジスト膜をパターニングする。パターニングされたフォトレジスト膜をイオン注入のマスクとして用いて、エピタキシャル層５５の上面側から、窒素（Ｎ）などのｎ型不純物イオンをエピタキシャル層５５の上部に選択的に多段イオン注入する。その結果、図９に示すように、ｎイオン注入層３ｐ、３ｑ、第１ベース底部埋込領域４ａ及びゲート底部保護領域４ｂの上にｎイオン注入層５ｐ、５ｑが形成される。
次に、ＣＶＤ技術などにより、ｎイオン注入層５ｐ、５ｑ及びエピタキシャル層５５の上面にＳｉＯ2からなる酸化膜を堆積する。酸化膜の上面にフォトレジスト膜を塗布し、フォトリソグラフィ技術及びドライエッチング技術などを用いて酸化膜をパターニングする。パターニングされた酸化膜６０をイオン注入のマスクとして用いて、ｎイオン注入層５ｐ及びエピタキシャル層５５に選択的にアルミニウム（Ａｌ）などのｐ型不純物イオンを多段イオン注入する。その結果、図１０に示すように、第１ベース底部埋込領域４ａ、４ｃの上にそれぞれ第２ベース底部埋込領域５ａ、５ｂが選択的に形成される。
酸化膜６０を除去後、第２ベース底部埋込領域５ａ、５ｂ、ｎイオン注入層５ｐ、５ｑ及びエピタキシャル層５５の上面にｐ型のベース領域６ｐをエピタキシャル成長させる。ベース領域６ｐの表面にＣＶＤ技術などによりＳｉＯ2からなる酸化膜を堆積する。この酸化膜の上面にフォトレジスト膜を塗布し、フォトリソグラフィ技術及びドライエッチング技術などを用いて酸化膜をパターニングする。パターニングされた酸化膜をイオン注入のマスクとして用いて、ベース領域６ｐの上面側から、燐（Ｐ）などのｎ型不純物イオンをベース領域６ｐに選択的に多段イオン注入する。その結果、図１１に示すように、第２ベース底部埋込領域５ａ及びｎイオン注入層５ｐの上方のベース領域６ｐの上面にソース領域７ｐが形成される。
イオン注入用マスクとして用いた酸化膜を除去後、ソース領域７ｐ及びベース領域６ｐの上面にＣＶＤ技術などによりＳｉＯ2からなる酸化膜を堆積する。この酸化膜の上面にフォトレジスト膜を塗布し、フォトリソグラフィ技術及びドライエッチング技術などを用いて酸化膜をパターニングする。パターニングされた酸化膜８０をイオン注入のマスクとして用いて、ソース領域７ｐ及びベース領域６ｐの上面側から、アルミニウム（Ａｌ）などのｐ型不純物イオンをソース領域７ｐ及びベース領域６ｐに選択的に多段イオン注入する。その結果、図１２に示すように、第２ベース底部埋込領域５ａ、５ｂの上方のソース領域７ｐの上面、及びベース領域６ｐの上面にベースコンタクト領域８ｐが形成される。
イオン注入用マスクとして用いた酸化膜８０を除去後、ベースコンタクト領域８ｐ、ソース領域７ｐ及びベース領域６ｐの上面にＣＶＤ技術などによりＳｉＯ2からなる酸化膜を堆積する。この酸化膜の膜厚は、予め図６のフローチャートを用いて説明した溝深さの調整方法に従って取得しておく。また、実際に形成する酸化膜の膜厚は、溝深さの調整方法に従って取得した値に対して±５％以内であれば同じ膜厚であるとみなすことができる。酸化膜の上面にフォトレジスト膜を塗布し、フォトリソグラフィ技術及びドライエッチング技術などを用いて酸化膜をパターニングする。パターニングされた酸化膜９０をエッチング用マスクとして用いて、ＩＣＰ－ＲＩＥなどのドライエッチング技術により、トレンチ９ａ及びメサ溝９ｂを選択的に、同程度の深さで同時に形成する。例えば、ＳＦ６／ＳｉＦ4／Ｏ2／Ａｒガス系を用いるＩＣＰ－ＲＩＥの場合、次のエッチング条件が採用可能である。エッチング条件は、コイル印加電力：１０００Ｗ～２０００Ｗ程度、バイアス電力：１００Ｗ～４００Ｗ程度、チャンバ内圧力：０．２Ｐａ～２．０Ｐａ程度である。図１３に示すように、トレンチ９ａは、ソース領域７ｐ、ベース領域６ｐ、及びｎイオン注入層５ｐを貫通してゲート底部保護領域４ｂに達する。メサ溝９ｂは、ベースコンタクト領域８ｐ、ベース領域６ｐ、第２ベース底部埋込領域５ｂ、エピタキシャル層５５及びｎイオン注入層５ｑを貫通して第１ベース底部埋込領域４ｃ、空間変調部２１ｂ、ドリフト層２ｐ及びｎイオン注入層３ｑに達する。
酸化膜９０を除去後、トレンチ９ａ、メサ溝９ｂ上面に、カーボンスパッタ技術などにより、カーボン（Ｃ）膜を成膜する。その後、熱処理を行ってイオン注入されたｎ型不純物イオン及びｐ型不純物イオンを一斉に活性化させる。その結果、図１４に示すように、ｎイオン注入層３ｐとｎイオン注入層５ｐとからなるｎ＋型の電流拡散層３がドリフト層２の上面に形成される。電流拡散層３の上部にｐ＋型の第１ベース底部埋込領域４ａ、第１ベース底部埋込領域４ａとベース領域６に挟まれたｐ＋型の第２ベース底部埋込領域５ａ、及びトレンチ９ａの底部にｐ＋型のゲート底部保護領域４ｂが形成される。ドリフト層２の上にｐ＋型の第１ベース底部埋込領域４ｃ、及び第１ベース底部埋込領域４ｃとベース領域６に挟まれたｐ＋型の第２ベース底部埋込領域５ｂが形成される。また、ベース領域６の上面にトレンチ９ａと接するようにｎ＋型のソース領域７、及びベース領域６の上面でソース領域７に挟まれようにｐ＋型のベースコンタクト領域８が形成される。更に、メサ溝９ｂの底面に電界緩和領域２０が形成される。電界緩和領域２０は、第１ベース底部埋込領域４ｃから延在するｐ＋型の本体部２１ａ及び複数のｐ＋型の空間変調部２１ｂを有するＪＴＥ構造である。メサ溝９ｂの底部の外側端部において、ドリフト層２の上部にｎ＋型のチャネルストッパ３ｃが形成される。ｎ＋型のチャネルストッパ３ｃは、ドライエッチングで残った部分のｎイオン注入層３ｑからなる。
カーボン膜を除去後の露出面に、ＣＶＤ技術などにより、フィールド酸化膜を堆積する。このフィールド酸化膜の上面にフォトレジスト膜を塗布し、フォトリソグラフィ技術などを用いてフォトレジスト膜をパターニングする。パターニングされたフォトレジスト膜をエッチングマスクとして用いて、フィールド酸化膜を選択的に除去する。その結果、図１５に示すように、メサ溝９ｂの底面及び側面からベースコンタクト領域８ｂの上面に延在するフィールド酸化膜１０が形成される。
熱酸化法又は化学気相成長（ＣＶＤ）技術などにより、図１６に示すように、トレンチ９ａの底面及び側面、並びにソース領域７及びベースコンタクト領域８の上面に、ＳｉＯ２膜などのゲート絶縁膜１１ｐを形成する。次に、ＣＶＤ技術などにより、トレンチ９ａを埋めるように、燐（Ｐ）やボロン（Ｂ）などの不純物を高濃度で添加したポリシリコン層（ドープドポリシリコン層）１２ｐを堆積する。図１６に示すように、ポリシリコン層１２ｐは、メサ溝９ｂの側面及び底面を覆うように延在する。
その後、フォトリソグラフィ技術及びドライエッチングにより、ポリシリコン層１２ｐの一部及びゲート絶縁膜１１ｐの一部を選択的に除去する。図１７に示すように、ゲート絶縁膜１１及びポリシリコン層からなるゲート電極１２ａのパターンを形成して絶縁ゲート型電極構造（１１、１２ａ）を形成する。また、メサ溝９ｂの近傍において、フィールド酸化膜１０の上面に、ゲート電極１２ａに電気的に接続された配線層１２ｂが形成される。次に、ＣＶＤ技術などにより、ゲート電極１２ａ及びゲート絶縁膜１１からなる絶縁ゲート型電極構造（１１、１２ａ）の上面に絶縁膜を堆積する。この絶縁膜として、ボロン燐ガラス（ＢＰＳＧ）やＮＳＧなどが用いられる。そして、フォトリソグラフィ技術及びドライエッチング技術などにより、堆積した絶縁膜の一部を選択的に除去する。この結果、図１７に示すように、層間絶縁膜１３ｐにソース電極コンタクトホール及びゲート電極パッドコンタクトホールが開口される。図示を省略しているが、ソース電極コンタクトホールとは異なる箇所において、ゲート電極１２ａに接続されたゲート表面電極の一部が露出するように、ゲートコンタクトホールも層間絶縁膜１３ｐに開口される。
層間絶縁膜１３ｐが形成された基板を熱処理などにより、リフロー処理を行う。リフロー処理により、層間絶縁膜１３ｐの端部の急峻な段差が平滑化される。その結果、図１８に示すように、ソース電極コンタクトホール及びゲート電極パッドコンタクトホールの開口部が平滑化された層間絶縁膜１３が形成される。
スパッタリング法又は蒸着法などによりＮｉ膜などの金属層を堆積して、フォトリソグラフィ技術及びＲＩＥ技術などを用いて金属層をパターニングする。その後、高速熱処理（ＲＴＡ）、例えば１０００℃程度で熱処理をすることでソースコンタクト層１４を形成する。次に、スパッタリング技術などによりＴｉＮ膜などの金属層を堆積し、フォトリソグラフィ技術及びＲＩＥ技術などを用いて金属層をパターニングしてバリアメタル層１５ａ、１５ｂを形成する。この結果、図１９に示すように、ソースコンタクト層１４がソース領域７、及びベースコンタクト領域８の上面に形成され、バリアメタル層１５ａが層間絶縁膜１３を被覆するように形成される。また、バリアメタル層１５ｂが層間絶縁膜１３を被覆するように配線層１２ｂの上面に形成される。次に、スパッタリング法などによりＡｌ膜などの金属層を堆積する。フォトリソグラフィ技術とＲＩＥ技術などを用いてＡｌ膜などの金属層をパターニングしてソース電極１６ａ、ゲート電極パッド１６ｂ及びゲート表面電極（図示省略）のパターンを形成する。この結果、ソース電極１６ａとゲート表面電極のパターンは分離され、ゲート電極パッド１６ｂは配線層１２ｂを介してゲート電極１２ａに電気的に接続される。
更に、化学機械研磨（ＣＭＰ）などにより基板１ｐの下面を研磨して厚さ調整をして、ドレイン領域１を形成する。その後、スパッタリング法又は蒸着法などにより、ドレイン領域１の下面の全面にＡｕなどからなるドレイン電極１７を形成する。このようにして、図２に示したトレンチゲート型半導体装置が完成する。
実施の形態に係る半導体装置の製造方法によれば、トレンチとメサ溝を同時にエッチングして、同じ程度の溝深さに形成することができる。そのため、フォトリソグラフィ工程で使用する露光マスクを１枚削減することができる。また、トレンチ及びメサ溝のフォトリソグラフィ及びドライエッチングなどの工程の工数を削減することができ、半導体装置のコストを低減することが可能となる。
（その他の実施形態）
上記のように、本発明の実施形態に係る絶縁ゲート型半導体装置を記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
上述のように、実施形態に係る半導体装置においては、電界緩和領域２０として、本体部２１ａ及び空間変調部２１ｂを有するＪＴＥ構造が用いられている。しかし、電界緩和領域２０として、第１ベース底部埋込領域４ｃを用いるガードリングであってもよい。また、上述の説明では、トレンチ（第１溝）９ａが１μｍ以下と狭い溝であるのに対し、メサ溝（第２溝）９ｂは５μｍ以上、４００μｍ以下の幅広の溝であるとした。しかし、第２溝９ｂの幅は限定されず、５μｍ以下であってもよく、例えば、第２溝９ｂは、トレンチ９ａとは溝幅が異なるが、トレンチ９ａと同様にトレンチ型ＭＯＳＦＥＴのゲートに用いるトレンチであってもよい。
このように、上記の実施形態及び各変形例において説明される各構成を任意に応用した構成など、本発明はここでは記載していない様々な実施形態などを含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１…ドレイン領域（第２主領域）
１ｐ，１００…ＳｉＣ半導体基板（基板）
２、２ｐ…ドリフト層
３…電流拡散層
３ｃ…チャネルストッパ
３ｐ、３ｑ…ｎイオン注入層
４ａ、４ｃ…第１ベース底部埋込領域
４ｂ…ゲート底部保護領域
５ａ、５ｂ…第２ベース底部埋込領域
５ｐ、５ｑ…ｎイオン注入層
６、６ｐ…ベース領域
７、７ｐ…ソース領域（第１主領域）
８、８ｂ、８ｐ…ベースコンタクト領域
９ａ…トレンチ（第１溝）
９ｂ…メサ溝（第２溝）
１０…フィールド酸化膜
１１、１１ｐ…ゲート絶縁膜
（１１、１２ａ）…絶縁ゲート型電極構造
１２ａ…ゲート電極
１２ｂ…配線層
１２ｐ…ポリシリコン層（ドープドポリシリコン層）
１３、１３ｐ…層間絶縁膜
１４…ソースコンタクト層
１５ａ、１５ｂ…バリアメタル層
１６ａ…ソース電極（第１主電極）
１６ｂ…ゲート電極パッド
１７…ドレイン電極（第２主電極）
２０…電界緩和領域
２１ａ…本体部
２１ｂ…空間変調部
３０…基板
３１ａ、３１ｂ…マスク
３４ａ、３４ｂ、３５ａ、３５ｂ…開口
４０，６０，８０，９０…酸化膜
５５…エピタキシャル層
１０１…チップ領域
１０１ａ…活性部
１０１ｂ…外周部
１０２…ダイシングライン

Claims (12)

  1. 炭化珪素からなる複数の基板の上面に、それぞれ厚さが異なるマスクを設けるステップと、
    前記マスクのそれぞれに、所定の幅の第１開口と該第１開口より広い幅を有する第２開口とを形成するステップと、
    前記第１開口及び前記第２開口を介して、前記複数の基板のそれぞれに第１溝及び第２溝を同時にエッチングして形成するステップと、
    前記複数の基板のそれぞれにおいて、前記第１溝と前記第２溝との深さの比を取得するステップと、
    前記マスクの厚さと前記深さの比との関係から前記深さの比が所望の値となる前記マスクの厚さを取得するステップと、
    を含むことを特徴とする溝深さの調整方法。
  2. 前記第１開口の幅が１μｍ以下であり、前記第２開口の幅が５μｍ以上、４００μｍ以下であることを特徴とする請求項１に記載の溝深さの調整方法。
  3. 前記深さの比の前記所望の値が１±０．０５であることを特徴とする請求項１又は２に記載の溝深さの調整方法。
  4. 前記マスクが二酸化珪素からなることを特徴とする請求項１～３のいずれか１項に記載の溝深さの調整方法。
  5. 前記第１溝及び前記第２溝は、フッ素系ガスを含むガス系又は臭化水素ガス系を用いるプラズマによりエッチングして形成することを特徴とする請求項１～４のいずれか１項に記載の溝深さの調整方法。
  6. 活性部に配置される絶縁ゲート構造をなすトレンチの第１幅、及び外周部において前記活性部を囲むように配置される、前記第１幅より広いメサ溝の第２幅を取得する工程と、
    前記第１幅の前記トレンチと前記第２幅の前記メサ溝とが同じ深さにエッチングできるマスク厚を、請求項１の溝深さの調整方法により取得する工程と、
    炭化珪素からなる対象基板の第１導電型のドリフト領域の上面側に第２導電型のベース領域を形成する工程と、
    前記ベース領域の上部に、前記ドリフト領域よりも高不純物濃度で第１導電型のソース領域を選択的に形成する工程と、
    前記ソース領域、及び前記ベース領域の上面に対象マスクを前記マスク厚で製膜する工程と、
    前記対象マスクに、前記第１幅の第１開口と前記第２幅の第２開口とを形成する工程と、
    前記第１開口及び前記第２開口を介して前記対象基板をエッチングすることにより、前記対象基板に前記トレンチと前記メサ溝とを同時に形成する工程と、
    前記トレンチの内側に絶縁ゲート型電極構造を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  7. 前記第１幅が１μｍ以下であり、前記第２幅が５μｍ以上、４００μｍ以下であることを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記深さの比が１±０．０５であることを特徴とする請求項６又は７に記載の半導体装置の製造方法。
  9. 前記対象マスクが二酸化珪素からなることを特徴とする請求項６～８のいずれか１項に記載の半導体装置の製造方法。
  10. 前記トレンチ及び前記メサ溝は、フッ素系ガスを含むガス系又は臭化水素ガス系を用いるプラズマによりエッチングして形成することを特徴とする請求項６～９のいずれか１項に記載の半導体装置の製造方法。
  11. 前記トレンチと前記メサ溝とを同時に形成する工程より前に、チャネルストッパ領域を形成することを特徴とする請求項６～１０のいずれか１項に記載の半導体装置の製造方法。
  12. 前記トレンチと前記メサ溝とを同時に形成する工程より前に、電界緩和領域を形成することを特徴とする請求項６～１１のいずれか１項に記載の半導体装置の製造方法。
JP2020184613A 2020-11-04 2020-11-04 溝深さの調整方法及び半導体装置の製造方法 Pending JP2022074511A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020184613A JP2022074511A (ja) 2020-11-04 2020-11-04 溝深さの調整方法及び半導体装置の製造方法
US17/481,424 US12002873B2 (en) 2020-11-04 2021-09-22 Method for adjusting groove depth and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020184613A JP2022074511A (ja) 2020-11-04 2020-11-04 溝深さの調整方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2022074511A true JP2022074511A (ja) 2022-05-18

Family

ID=81380488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020184613A Pending JP2022074511A (ja) 2020-11-04 2020-11-04 溝深さの調整方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2022074511A (ja)

Also Published As

Publication number Publication date
US20220140113A1 (en) 2022-05-05

Similar Documents

Publication Publication Date Title
US10374047B2 (en) Semiconductor device and manufacturing method thereof
JP7052330B2 (ja) 絶縁ゲート型半導体装置及びその製造方法
JP7059555B2 (ja) 半導体装置
TWI427792B (zh) Semiconductor device
JP6855793B2 (ja) 半導体装置
WO2011151901A1 (ja) 半導体装置
US10468509B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5642191B2 (ja) 半導体装置
JP2018206923A (ja) 絶縁ゲート型半導体装置及びその製造方法
JP2019003967A (ja) 半導体装置および半導体装置の製造方法
JP2019106507A (ja) 炭化シリコン半導体装置及びその製造方法
JP2023153392A (ja) 半導体装置
JP2017092355A (ja) 半導体装置および半導体装置の製造方法
US20080227269A1 (en) Termination trench structure for mosgated device and process for its manufacture
JP5547022B2 (ja) 半導体装置
US10777678B2 (en) Semiconductor device
KR20180090928A (ko) 전력 반도체 소자 및 그 제조 방법
JP2018152522A (ja) 半導体装置および半導体装置の製造方法
US20220216335A1 (en) Semiconductor device
JP2022074511A (ja) 溝深さの調整方法及び半導体装置の製造方法
US12002873B2 (en) Method for adjusting groove depth and method for manufacturing semiconductor device
WO2015111177A1 (ja) 半導体装置，パワーモジュール，電力変換装置，および鉄道車両
JP2017092364A (ja) 半導体装置および半導体装置の製造方法
JP2021120990A (ja) ダイオード
WO2024053022A1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231016