JP5921784B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5921784B2
JP5921784B2 JP2015545537A JP2015545537A JP5921784B2 JP 5921784 B2 JP5921784 B2 JP 5921784B2 JP 2015545537 A JP2015545537 A JP 2015545537A JP 2015545537 A JP2015545537 A JP 2015545537A JP 5921784 B2 JP5921784 B2 JP 5921784B2
Authority
JP
Japan
Prior art keywords
metal wiring
layer
semiconductor device
insulating film
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015545537A
Other languages
English (en)
Other versions
JPWO2015104900A1 (ja
Inventor
川上　剛史
剛史 川上
昭人 西井
昭人 西井
則 陳
則 陳
史仁 増岡
史仁 増岡
中村　勝光
勝光 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP5921784B2 publication Critical patent/JP5921784B2/ja
Publication of JPWO2015104900A1 publication Critical patent/JPWO2015104900A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本技術は、半導体装置に関し、より詳細には、高耐圧を有するパワーエレクトロニクス用半導体装置として好適な半導体装置に関する。
パワーエレクトロニクスに用いられる半導体装置（以下「パワー半導体デバイス」と記載する場合がある）、特に耐圧が１００ボルト以上の半導体装置としては、ダイオード、金属−酸化膜−半導体電界効果型トランジスタ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）が挙げられる。これらの半導体装置には、耐圧を保持するための終端構造が設けられている。
例えば、半導体基板の厚み方向一方側の表面（以下「基板表面」と記載する場合がある）に対して垂直に電流を流す半導体装置（以下「縦型デバイス」と記載する場合がある）では、能動素子として機能する領域（以下「活性領域」と記載する場合がある）を取り囲んで終端構造が設けられている。
終端構造の機能は、活性領域と半導体装置の端部との間の基板表面に発生する高電圧を保持するものである。半導体装置の高耐圧性は、終端構造を設けることによって初めて実現される。
例えば、低濃度Ｎ型半導体基板と高濃度Ｐ型不純物層とによって構成されるＰＮ接合ダイオード（以下「ＰＩＮダイオード」と記載する場合がある）の場合、逆方向バイアス時において、空乏層はそのほとんどが低濃度Ｎ型半導体基板に広がっている。そして、この空乏層によって高電圧が保持される。しかし耐圧は、高濃度Ｐ型不純物層の端部、具体的には高濃度Ｐ型不純物層の外縁部における電界集中によって制限される。
そこで、高濃度Ｐ型不純物層の端部に隣接させて低濃度Ｐ型不純物層を形成すると、空乏層が低濃度Ｎ型半導体基板と低濃度Ｐ型不純物層との両方に広がる。このようにして、高濃度Ｐ型不純物層の端部の電界が緩和され、半導体装置の耐圧が高められる。
この低濃度Ｐ型不純物層は、リサーフ（Ｒｅｄｕｃｅｄ Ｓｕｒｆａｃｅ Ｆｉｅｌｄ：ＲＥＳＵＲＦ）層又はＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）層と呼称される。また、このような終端構造は、リサーフ構造と呼称される。
リサーフ構造では、リサーフ層にも空乏層が広がる。高耐圧性を得るためには、所望の電圧でリサーフ層が最表面までほぼ完全に空乏化することが望ましい。その条件は、リサーフ層の注入量（正確には、リサーフ層に含まれるアクセプタイオン（空間電荷）の面密度）で規定される。
リサーフ層全体の注入量が単一である場合、リサーフ層の最適な注入量は、半導体基板の不純物濃度に依存せず、半導体基板を構成する半導体材料で決まる。例えば、シリコン（Ｓｉ）では、リサーフ層の最適な注入量は、約１×１０１２ｃｍ−２である。ポリタイプ４Ｈの炭化珪素（ＳｉＣ）では、リサーフ層の最適な注入量は、約１×１０１３ｃｍ−２である。これらリサーフ層の最適な注入量の値は、注入された不純物の活性化率が１００％である場合の値である。これらリサーフ層の最適な注入量の値は、リサーフ条件と呼ばれる。
リサーフ構造は、Ｐ型とＮ型との両方に空乏層を広げるという特徴により、一般的な終端構造であるフィールドリミッティングリング（Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ；略称：ＦＬＲ）構造に対して、およそ半分の終端構造の幅で同等の耐圧を得ることができる。
ただし、リサーフ構造には次の問題がある。リサーフ構造では、高耐圧性を得るために、リサーフ層の外縁部にも電界が集中してしまう。その結果、耐圧がリサーフ層の外縁部でのアバランシェ降伏によって制限されたり、そのアバランシェ降伏の短絡電流による熱破壊及びフラッシオーバが生じたりする。
この問題は、例えば、リサーフ層の注入量を、半導体基板の外側（半導体装置の端部の方向）に向かうにしたがって漸減させることによって回避される（例えば、非特許文献１及び特許文献１参照）。このように、リサーフ層の注入量が漸減する終端構造にすることによって、電界集中点が無数の箇所に分散され、半導体内部の最大電界が大幅に低減される。このようなリサーフ層（低濃度Ｐ型不純物層）は傾斜ドーピング層、又は、ＶＬＤ（Ｖａｒｉａｔｉｏｎ ｏｆ Ｌａｔｅｒａｌ Ｄｏｐｉｎｇ）層と呼ばれ、このような終端構造は、ＶＬＤ構造と呼称される。
特に、３３００Ｖ以上の耐圧を持つ半導体装置を、単一の注入量の単純なリサーフ構造で実現することは困難であり、ＶＬＤ構造のように、低濃度Ｐ型不純物層の注入量、換言すれば、空間電荷量を半導体装置の外側に向かって漸減させた構造が必要になる。つまり、３３００Ｖ以上の耐圧で終端構造の幅の小さい小面積な半導体装置を得るには、このような終端構造が必要である。
ところで、パワー半導体デバイスでは、耐圧の安定化を目的として、終端構造表面を覆うパッシベーション膜の１層に、半絶縁性ポリシリコン（Ｓｅｍｉ−Ｉｎｓｕｌａｔｉｎｇ ＰＯｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ；略称：ＳＩＰＯＳ）膜又は半絶縁性窒化シリコン（Ｓｅｍｉ−ｉｎｓｕｌａｔｉｎｇ Ｓｉｌｉｃｏｎ Ｎｉｔｒｉｄｅ；略称：ＳｉｎＳｉＮ）膜といった半絶縁膜（高抵抗膜）がしばしば用いられる（例えば、特許文献２参照）。
半絶縁膜は、活性領域と半導体装置の端部との間の電圧を抵抗分圧し、酸化シリコン膜などの絶縁膜を介して基板表面と容量結合することで、連続的な電位を持つ抵抗性フィールドプレートとして機能する。通常、半絶縁膜の抵抗は、半絶縁膜に流れる電流が基板内部を流れるリーク電流よりも低くなるように設定され、シート抵抗換算で少なくとも１００ＭΩ／□以上である。
半絶縁膜（正確に言えば、半絶縁膜／絶縁膜／基板表面の容量）は、半絶縁膜の抵抗Ｒと絶縁膜の静電容量Ｃとで決まる時定数ＲＣ程度の時間で充電される。半絶縁膜の充電が完了すると、抵抗性フィールドプレートの効果により基板表面のキャリア分布が変調されるだけでなく、半導体装置外部からの電界が遮蔽される。
例えば、パワー半導体モジュールを動作させるとき、パワー半導体モジュールの封止樹脂は、パワー半導体モジュールを構成する半導体装置（パワー半導体デバイス）又は電気回路からの電界に晒される。このとき、封止樹脂が晒される電界の履歴は、ベクトル量の時間平均で０にならない。その結果、封止樹脂に含まれる可動イオンが電界により移動し、封止樹脂内で可動イオンが偏って分布する。すると、可動イオンによる電界が発生し、半導体装置に影響を及ぼす。
半導体装置の活性領域では固定電位の表面電極により外部からの電界は遮蔽されるが、終端構造の大部分には固定電位の表面電極が存在しない。可動イオンからの電界により終端構造の耐圧が大幅に低下すれば、それは半導体装置の耐圧が大幅に低下することを意味する。上記のような状況を模擬する試験として長時間の高温逆バイアス試験があり、パワー半導体モジュール又は半導体装置の信頼性評価に用いられている。
つまり、半絶縁膜によって、終端構造に影響を及ぼす半導体装置外部からの電界を遮蔽すれば、半導体装置（パワー半導体デバイス）の信頼性を高めることができる。
特開昭６１−８４８３０号公報 特開平１１−３３０４５６号公報
Ｒ．Ｓｔｅｎｇｌ ａｎｄ Ｕ．Ｇｏｓｅｌｅ，「ＶＡＲＩＡＴＩＯＮ ＯＦ ＬＡＴＥＲＡＬ ＤＯＰＩＮＧ − Ａ ＮＥＷ ＣＯＮＣＥＰＴ ＴＯ ＡＶＯＩＤ ＨＩＧＨ ＶＯＬＴＡＧＥ ＢＲＥＡＫＤＯＷＮ ＯＦ ＰＬＡＮＡＲ ＪＵＮＣＴＩＯＮＳ」，１９８５，ＩＥＤＭ８５ ｐ．１５４
以上に述べたように、半絶縁膜はパワー半導体デバイスの信頼性を高める上で重要な役割を果たす。
しかし、半絶縁膜を、低濃度Ｐ型不純物層の空間電荷量を半導体装置の外側に向かって漸減させた終端構造に適用する際の適切な形態は、確立されていない。
本技術は、上記のような問題を解決するためになされたものであり、低濃度Ｐ型不純物層の空間電荷量を半導体装置の外側に向かって漸減させた終端構造において、適切な形態の半絶縁膜を設け、小面積、高耐圧性及び高信頼性を鼎立した半導体装置を提供することを目的とする。
本技術の一態様に関する半導体装置は、第１導電型の半導体基板と、前記半導体基板表面において部分的に形成された活性領域と、前記半導体基板表面において、前記活性領域に接触し、かつ、前記活性領域を囲んで形成された第２導電型の不純物を含有する電界緩和層と、前記活性領域の一部及び前記電界緩和層を覆って形成された絶縁膜と、前記絶縁膜上の一部及び前記活性領域上に跨がって形成された第１電極と、前記電界緩和層が形成された位置の少なくとも一部に対応する前記絶縁膜上の位置において形成され、かつ、浮遊電位を有する複数の金属層とを備え、複数の前記金属層が、前記第１電極から離れる方向において互いに離間し、かつ、それぞれが前記第１電極を囲んで形成され、前記絶縁膜上及び前記半導体基板上に跨がって形成され、かつ、複数の前記金属層を囲んで配置された第２電極と、前記第１電極から前記第２電極に亘る前記絶縁膜上に形成された半絶縁膜とを備え、前記電界緩和層が、前記活性領域から離れる方向に延びて形成され、かつ、含有する第２導電型の不純物の空間電荷量が前記活性領域から離れるにつれて減少し、前記電界緩和層が、前記活性領域から離れる方向において互いに離間して形成された複数の層構造からなり、各前記金属層が、各前記層構造が形成された位置の一部に対応する前記絶縁膜上の位置においてのみ形成されており、各前記金属層の前記第１電極から離れる方向の幅をＷ、各前記金属層の前記第２電極に近い側の端部である外縁端部と、前記第１電極に近づく方向において当該金属層と隣り合って配置された前記第１電極又は他の前記金属層の前記外縁端部との間の距離をＤとした場合、各前記金属層に関するＷ／Ｄが、前記第１電極から離れるにつれて小さくなり、各前記金属層に関するＷが、前記第１電極から離れるにつれて小さくなる。
本技術の上記態様によれば、半絶縁膜を複数の金属層によって短絡することにより、充電された後の半絶縁膜による半導体基板表面における電位分布が、電界緩和層による半導体基板表面における電位分布に近づく。その結果、半絶縁膜の充電前後で、半導体基板内部の複数の電界集中点のバランスが保たれ、小面積、高耐圧性及び高信頼性を鼎立した半導体装置を実現することができる。
本技術の目的、特徴、局面及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施形態に関する半導体装置の構成を示す平面図である。 図１の切断面線Ｉ−Ｉから見た終端構造を拡大して示す模式断面図である。 実施形態に関する半導体装置の半絶縁膜の径方向の電位分布を示す図である。 実施形態に関する半導体装置の終端構造を拡大して示す模式断面図である。 実施形態に関する半導体装置の半絶縁膜の径方向の電位分布を示す図である。 実施形態に関する半導体装置の終端構造を拡大して示す模式断面図である。 実施形態に関する半導体装置の終端構造を拡大して示す模式断面図である。 実施形態に関する半導体装置における初期状態の耐圧及び定常状態の耐圧に関するシミュレーション結果を示す図である。 実施形態に関する半導体装置における初期状態の電界及び定常状態の電界に関するシミュレーション結果を示す図である。 実施形態に関する半導体装置の終端構造を拡大して示す模式断面図である。 実施形態に関する半導体装置の終端構造を拡大して示す模式断面図である。 実施形態に関する半導体装置の終端構造を拡大して示す模式断面図である。 実施形態に関する半導体装置の終端構造を拡大して示す模式断面図である。 実施形態に関する半導体装置における初期状態の耐圧及び定常状態の耐圧に関するシミュレーション結果を示す図である。 実施形態に関する半導体装置における初期状態の電界及び定常状態の電界に関するシミュレーション結果を示す図である。 実施形態に関する半導体装置の終端構造を拡大して示す模式断面図である。 実施形態に関する半導体装置の終端構造を拡大して示す模式断面図である。 実施形態に関する半導体装置の終端構造を拡大して示す模式断面図である。 実施形態に関する半導体装置の終端構造を拡大して示す模式断面図である。 実施形態に関する半導体装置の終端構造を拡大して示す模式断面図である。
以下、添付の図面を参照しながら実施形態について説明する。
＜第１実施形態＞
＜構成＞
図１は、本実施形態に関する半導体装置１の構成を示す平面図である。半導体装置１は、活性領域の形状がシンプルな、縦型のＰＩＮダイオードである。図２は、図１の切断面線Ｉ−Ｉから見た終端構造を拡大して示す模式断面図である。
図１及び図２に示されるように、半導体装置１は、半導体基板１１と、ベース層１２（活性領域）と、電界緩和層１３と、ストッパ層１４と、アノード電極１５と、ストッパ電極１６と、カソード層１７と、カソード電極１８と、第１絶縁膜１９と、アノードフィールドプレート２０と、ストッパフィールドプレート２１と、浮遊電位金属配線群２２と、半絶縁膜２３（高抵抗膜）と、第２絶縁膜２４とを備える。
半導体基板１１、ストッパ層１４及びカソード層１７は、Ｎ型の導電性を有する。ベース層１２（活性領域）及び電界緩和層１３は、Ｐ型の導電性を有する。本実施形態では、Ｎ型は第１導電型に相当し、Ｐ型は第２導電型に相当する。
半導体基板１１は、Ｎ型の半導体基板である。半導体基板１１は、比較的低い濃度でＮ型不純物を含有する。以下の説明では、Ｎ型不純物が比較的低い濃度であることを「Ｎ−」と記載する場合がある。図１は、半導体装置１を半導体基板１１の厚み方向一方側から見た平面図に相当する。半導体基板１１は、厚み方向一方側から見て、矩形状、具体的には正方形状である。
ベース層１２は、半導体装置１の活性領域に相当する。ベース層１２は、半導体基板１１の厚み方向一方側の表面部（半導体基板１１表面）内の部分的領域において、半導体基板１１の最外縁から離隔して形成される。具体的には、ベース層１２は、半導体基板１１の厚み方向一方側の表面部の中央部に形成される。ベース層１２は、半導体基板１１の厚み方向一方側から見て、略正方形状、具体的には四隅部が９０°の円弧形の曲線で構成される正方形状に形成される。ベース層１２は、比較的高い濃度でＰ型不純物を含有するＰ型不純物層で構成される。
電界緩和層１３は、半導体基板１１の厚み方向一方側の表面部内に、ベース層１２の最外縁から半導体基板１１の最外縁に向けて形成される。本実施形態における電界緩和層１３は、半導体基板１１の厚み方向一方側から見て、ベース層１２を囲繞するように環状に形成される。以下の説明では、電界緩和層１３の径方向を、単に「径方向」といい、電界緩和層１３の周方向を、単に「周方向」と記載する場合がある。
電界緩和層１３は、径方向の内側から外側に向かうにしたがって注入量が漸減するＰ型不純物層である。言い換えれば、電界緩和層１３は傾斜ドーピングされたＰ型不純物層であり、ＶＬＤ層と呼称されるものである（以下、電界緩和層１３をＶＬＤ層１３と呼称することがある）。
ＶＬＤ層１３は外側に向かって漸減する注入量を有するが、熱処理はＶＬＤ層１３の全体で一括して実施される。そのため、ＶＬＤ層１３のＰ型不純物濃度は外側に向かって漸減し、ＶＬＤ層１３のＰＮ接合深さは外側に向かって漸減する。ＶＬＤ層１３で同じ注入量を持つ領域は半導体基板１１の厚み方向一方側から見て、略正方形の環状、具体的には四隅部が９０°円弧形の曲線で構成される正方形の環状に形成される。ＶＬＤ層１３の最内縁はベース層１２の最外縁に接する。
ＶＬＤ層１３の注入量は、内縁部においてリサーフ条件の１．２倍以上２倍以下程度、外縁部においてリサーフ条件の０．１５倍以上０．５倍以下程度であり、内縁部と外縁部との間においては径方向距離に対してシームレスかつ線形に漸減、あるいは、段階的かつ線形に漸減する。外縁部の注入量は耐圧が高いほど下げる必要がある。ＶＬＤ層１３の注入量をこのようにすることで、ＶＬＤ層１３の幅を半導体基板１１の厚み（正確には、Ｎ−領域であるドリフト層の厚み）の２倍以下にすることができる。
ストッパ層１４は、半導体基板１１の厚み方向一方側の表面部内のうち、半導体基板１１の外縁部に、電界緩和層１３から離隔して形成される。ストッパ層１４は、比較的高い濃度でＮ型不純物を含有するＮ型不純物層で構成される。
アノード電極１５は、ベース層１２の厚み方向一方側の表面部上に設けられる。アノード電極１５は、ベース層１２の厚み方向一方側の表面部の一部分に接して形成される。アノード電極１５は、半導体基板１１の厚み方向一方側から見て、ベース層１２よりも少し大きい略正方形状、具体的には、四隅部が９０°円弧形の曲線で構成される正方形状である。
ストッパ電極１６は、ストッパ層１４の厚み方向一方側の表面部上に設けられる。ストッパ電極１６は、ストッパ層１４の厚み方向一方側の表面部の一部分に接して形成される。ストッパ電極１６の最内縁は、半導体基板１１の厚み方向一方側から見て、電界緩和層１３の最外縁とストッパ層１４の最内縁との例えば中間に位置する。
カソード層１７は、ベース層１２が形成される側とは反対側の半導体基板１１の表面部内、すなわち半導体基板１１の厚み方向他方側の表面部（以下「基板裏面」と記載する場合がある）内に形成される。カソード層１７は、基板裏面全体にわたって形成される。カソード層１７は、比較的高い濃度でＮ型不純物を含有するＮ型不純物層で構成される。
カソード電極１８は、カソード層１７の厚み方向他方側の表面部上に設けられる。カソード電極１８は、カソード層１７の厚み方向他方側の表面部全体にわたって設けられる。
第１絶縁膜１９は、半導体基板１１の厚み方向一方側の表面部上に設けられる。具体的には、第１絶縁膜１９は、ベース層１２の表面部上の一部分と、電界緩和層１３の最内縁からストッパ層１４の最内縁までの表面部上と、ストッパ層１４の表面部上の一部分に形成される。
アノードフィールドプレート２０は、アノード電極１５のうち、半導体基板１１の厚み方向一方側から見て、ベース層１２から径方向外側に突き出て、電界緩和層１３の一部分に被った部分である。
ストッパフィールドプレート２１は、ストッパ電極１６のうち、半導体基板１１の厚み方向一方側から見て、ストッパ層１４から径方向内側に突き出た部分である。
浮遊電位金属配線群２２は、第１絶縁膜１９の厚み方向一方側の表面部上の、アノード電極１５の最外縁とストッパ電極１６の最内縁との間に配置された金属層群である。浮遊電位金属配線群２２は、アノード電極１５及びストッパ電極１６と同一の金属で形成される。
浮遊電位金属配線群２２は、複数の金属層である金属配線３１、金属配線３２、金属配線３３、金属配線３４及び金属配線３５を備える。複数の金属配線３１〜３５は、それぞれ、半導体基板１１の厚み方向一方側から見て環状に形成され、互いに間隔をあけて、径方向に並んで配置される。各金属配線３１〜３５は、半導体基板１１の厚み方向一方側から見て、略正方形の環状、具体的には四隅部が９０°円弧形の曲線で構成される正方形の環状に形成される。アノード電極１５、金属配線３１〜３５及びストッパ電極１６のうち、隣り合うもの同士の間隔は、アノード電極１５からストッパ電極１６に向かうにしたがって大きくなる。金属配線３１〜３５の径方向の幅は、アノード電極１５側からストッパ電極１６側に向かうにしたがって小さくなる。
半絶縁膜２３は、アノード電極１５の外縁部からストッパ電極１６の最外縁までの、アノード電極１５、浮遊電位金属配線群２２、ストッパ電極１６、及び、それらの間にある第１絶縁膜１９の厚み方向一方側の表面部を覆うように設けられる。
第２絶縁膜２４は、半絶縁膜２３の厚み方向一方側の表面部を覆うように設けられる。
半導体基板１１の厚み方向一方側から見て、ベース層１２よりも外側の構造が、終端構造である。言い換えれば、終端構造は、電界緩和層１３、ストッパ層１４、第１絶縁膜１９、ストッパフィールドプレート２１を含むストッパ電極１６、アノードフィールドプレート２０、浮遊電位金属配線群２２、半絶縁膜２３、及び、第２絶縁膜２４を備える構造である。
以上のような構成の半導体装置１において、基板裏面のカソード電極１８と、ベース層１２に接触するアノード電極１５との間にバイアス電圧が印加される。これによって、半導体装置１はＰＮ接合ダイオードとして機能する。逆方向バイアス時には、ストッパ層１４及びストッパ電極１６は、カソード電極１８とほぼ同電位になる。そのため、逆方向バイアス時には、アノード電極１５とストッパ電極１６との間にバイアス電圧と同じ電圧が発生する。
＜作用＞
以下では、本実施形態の作用について説明する。
まず、終端構造の径方向の電位分布を考える。先述の通り、ＶＬＤ層１３の注入量は、内縁部においてリサーフ条件の１．２倍以上２倍以下程度、外縁部においてリサーフ条件の０．２倍以上０．５倍以下程度である。耐圧に近い逆方向バイアスが印加されたときに不純物層の最表面まで空乏化する目安の注入量がリサーフ条件であるから、ＶＬＤ層１３の外側寄りの部分は耐圧以下の逆方向バイアスで最表面まで空乏化する。一方で、ＶＬＤ層１３の内側寄りの部分は逆方向バイアスが耐圧に至るまで最表面まで空乏化しない。その結果、半絶縁膜２３の作用を無視すると、耐圧近傍の逆方向バイアス時における、ベース層１２の最外縁からストッパ層１４の最内縁までの半導体基板１１の表面の電位は、アノード電位からカソード電位まで単調に増加するものの、下に凸の変化で推移する。
換言すれば、ベース層１２の最外縁からストッパ層１４の最内縁までの半導体基板１１の表面の電位は、アノード電位からカソード電位まで変化し、径方向距離に関する１階微分が正であり、径方向距離に関する２階微分が正であり、アノード電位からカソード電位まで線形に結んだ時の電位よりも低い値を取る。
次に、半絶縁膜２３の径方向の電位分布を考える。逆方向バイアス時には、アノード電極１５とストッパ電極１６との間に電圧が生じ、半絶縁膜２３に微小な電流が流れ、電圧降下（抵抗分圧）が生じる。ただし、ベース層１２の最外縁からストッパ層１４の最内縁までに対応する区間において、半絶縁膜２３はアノードフィールドプレート２０、ストッパフィールドプレート２１及び浮遊電位金属配線群２２によって短絡される。そのため、アノードフィールドプレート２０、ストッパフィールドプレート２１及び浮遊電位金属配線群２２のない部分だけで電圧降下が生じる。
図３は、半絶縁膜２３の径方向の電位分布を示す図である。図３において、縦軸は電位を示し、横軸は径方向の距離を示す。グラフ２７（実線）は、グラフ２５（実線）をスムージングしたものである。
図３におけるグラフ２５（実線）に示されるように、充電が完了した状態の半絶縁膜２３の電位は、径方向に部分平均化（スムージング）した状態で、アノード電位からカソード電位まで単調に増加し、かつ、下に凸の分布となる。ここで、浮遊電位金属配線群２２が存在しなければ、図３におけるグラフ２６（破線）に示されるように、充電が完了した状態の半絶縁膜２３の電位は線形的な分布となる。
換言すれば、グラフ２５で示される充電が完了した状態の半絶縁膜２３の電位は、アノード電位からカソード電位まで単調に増加し、グラフ２５をスムージングした状態（すなわち、グラフ２７）では、径方向距離に関する２階微分が正であり、グラフ２６に示されるアノード電位からカソード電位まで線形に結んだ時の電位よりも低い値を取る。
ここで、従来技術の従来知られていない課題を示す。
半導体基板１１の内部のキャリアの応答時間は、半絶縁膜２３の充電に必要な時間に比べて遥かに短い。そのため、逆方向バイアスを印加して間もない時点（初期状態）では、半導体基板１１の表面の電位は半絶縁膜２３の影響を受けない。しかし、半絶縁膜２３の充電に伴って、半導体基板１１は半絶縁膜２３に影響され始める。そして、半絶縁膜２３の充電が完了した時点（定常状態）では、半導体基板１１の表面の電位は半絶縁膜２３の電位に強制的に引き寄せられる。
本実施形態で浮遊電位金属配線群２２が存在しない場合、換言すれば、従来技術の半絶縁膜２３を設けた場合、半絶縁膜２３の充電によって半絶縁膜２３が径方向に対して線形な電位分布を持つ（グラフ２６を参照）。すると、電界緩和層１３を含む半導体基板１１の表面の電位分布が（電界緩和層１３の不純物注入量を上記のようにしたことにより）初期状態で下に凸であっても、定常状態では強制的に線形に近づけられる。その結果、電界緩和層１３によって半導体基板１１の内部で適切に分散されていた電界集中点のバランスが崩れ、耐圧の低下となって現れることがある。
これが、従来技術の従来知られていない課題である。
しかし、本実施形態によれば、当該課題は解決される。つまり、半導体装置１のように、浮遊電位金属配線群２２を形成することによって、定常状態における半絶縁膜２３による電位分布を、初期状態における半導体基板１１の表面の電位分布に近づけておくことができる。そのため、半絶縁膜２３の充電によって半導体基板１１の表面の電位が半絶縁膜２３の電位に強制的に引き寄せられる場合でも、半絶縁膜２３の充電前後における半導体基板１１の表面の電位の変化は小さくなり、半導体基板１１の内部の電界集中点のバランスが崩れずに保たれる。よって、半導体装置１の経時的な耐圧低下を抑制、場合によっては、解消することができる。
本実施形態で示された半導体装置１では、定常状態における半絶縁膜２３のスムージングされた電位分布が、初期状態における半導体基板１１の表面の電位分布と同じく径方向の距離に対して下に凸になっており、上記の効果を得ることができる。
ただし、上記の効果を得るためには、浮遊電位金属配線群２２が電界緩和層１３の表面に接してはいけない。換言すれば、浮遊電位金属配線群２２と電界緩和層１３の表面とをコンタクトホールなどによって直接接続してはいけない。なぜなら、各金属配線３１〜３５をコンタクトホールによって電界緩和層１３の表面に接続すると、各金属配線３１〜３５の電位は、常時、コンタクトホールによって接続された電界緩和層１３の表面の電位と等しくなる。その結果、各金属配線３１〜３５の電位は、それぞれが接続された電界緩和層１３の表面の初期状態の電位で固定される。
すると、半絶縁膜２３の充電による耐圧の変動はほぼ解消されるが、浮遊電位金属配線群２２で短絡された半絶縁膜２３による抵抗性フィールドプレートの機能もほぼ失われる。具体的に言えば、半絶縁膜２３は、電界緩和層１３の表面の初期状態の電位で固定された各金属配線３１〜３５の電位を、各金属配線３１〜３５の間で線形に繋げるだけの機能しか供さなくなる。つまり、浮遊電位金属配線群２２で短絡された半絶縁膜２３が、全体としての抵抗性フィールドプレートの機能を持たなくなる。
浮遊電位金属配線群２２で短絡された半絶縁膜２３が、全体としての抵抗性フィールドプレートの機能を持たなければ、浮遊電位金属配線群２２で短絡された半絶縁膜２３は半導体装置外部からの電界を遮蔽できない。なぜなら、半導体装置外部からの電界を遮蔽するには、定常状態において、浮遊電位金属配線群２２で短絡された半絶縁膜２３の電位が、電界緩和層１３を含む半導体基板１１とは独立に、決まる必要があるからである。
上記の理由から、浮遊電位金属配線群２２と電界緩和層１３の表面とをコンタクトホールなどによって直接接続した形態では、高い信頼性を得ることが困難になる。換言すれば、浮遊電位金属配線群２２と電界緩和層１３の表面とをコンタクトホールによって直接接続した形態では、小面積、高耐圧性は実現できても、高信頼性の実現が困難になる。
＜変形例＞
図４は、本実施形態の変形例に関する半導体装置２の終端構造を拡大して示す模式断面図である。
この変形例においても、第１実施形態と同様に、半導体装置２をＰＩＮダイオードに適用した場合の構成について説明する。半導体装置２は、第１実施形態の半導体装置１と構成が類似しているので、同一の構成については同一の参照符号を付して、共通する説明を省略する。
浮遊電位金属配線群４０は、複数の金属層である金属配線４１、金属配線４２、金属配線４３、金属配線４４及び金属配線４５を備える。複数の金属配線４１〜４５は、それぞれ、半導体基板１１の厚み方向一方側から見て環状に形成され、互いに間隔をあけて径方向に並んで配置される。各金属配線４１〜４５は、半導体基板１１の厚み方向一方側から見て、略正方形の環状、具体的には四隅部が９０°円弧形の曲線で構成される正方形の環状に形成される。アノード電極１５、金属配線４１〜４５及びストッパ電極１６のうち、隣り合うもの同士の間隔は、アノード電極１５からストッパ電極１６に向かうにしたがって大きくなる。金属配線３１〜３５の径方向の幅はアノード電極１５からの距離に関わらず同一である。このような構成でも、図５のように、定常状態における半絶縁膜２３の電位は、スムージングした状態で、下に凸の分布となる。
半導体装置１（若しくは半導体装置２）では、浮遊電位金属配線群２２（若しくは浮遊電位金属配線群４０）が含む金属配線３１〜３５（若しくは金属配線４１〜４５）の数は５個であるが、これは模式的に簡略化した構成である。実際は、耐圧又は第１絶縁膜の材料、第１絶縁膜の厚み及び半導体基板の材料に応じて、適切な金属配線の幅、間隔及び個数が存在する。
例えば、半導体装置２において、より高い耐圧に対応させる場合を考える。耐圧が高くするほど電界緩和層１３の幅を広くする必要がある。電界緩和層１３の幅を広くするとき、対応して設けられた金属配線４１〜４５の幅と間隔とを広げるよりも、まずは金属配線の数を増やすことを検討すべきである。なぜなら、金属配線４１〜４５の幅を広くしすぎると、金属配線４１〜４５の端部の下にある第１絶縁膜１９及び半導体基板１１に強い電界が発生するからである。この電界が強すぎると、放電又は耐圧低下が発生することがある。したがって、金属配線４１〜４５の端部の下に過度に強い電界が発生しない程度に金属配線４１〜４５の幅は短くするべきである。
ただし、第１絶縁膜１９を比較的厚くすれば、金属配線４１〜４５の幅は比較的広めにすることができる。例えば、第１絶縁膜１９の厚みが１〜２μｍであれば、金属配線４１〜４５の幅は２５〜５０μｍ程度まで許容される。
また、半導体装置１（若しくは半導体装置２）では、浮遊電位金属配線群２２（若しくは浮遊電位金属配線群４０）を電界緩和層１３の外縁部の上部まで設けているが、図６に示された半導体装置１ａ及び図７に示された半導体装置２ａのように、電界緩和層１３の外縁の上部から中腹の上部まで、例えば、金属配線３４及び金属配線３５（若しくは金属配線４４及び金属配線４５）を省略した浮遊電位金属配線群２２ａ（若しくは浮遊電位金属配線群４０ａ）であっても、依然として、定常状態における半絶縁膜２３の電位は下に凸の分布であり、本発明の効果は得られる。初期状態における半導体基板１１の表面の電位分布によっては、このような形態の方が良好な効果を与えることもある。つまり、浮遊電位金属配線群２２の最外縁には適切な位置が存在する。
一方で、例えば、半導体装置１において、最外の金属配線３５の最適な幅が、半導体装置１の製造工程で形成できる金属配線の幅の下限を下回る場合は、最外の金属配線３５は省略せざるを得ない。つまり、浮遊電位金属配線群２２の適切な形態は製造工程のルール（金属配線の幅又は間隔）によって制限されることがある。
とはいえ、アノードフィールドプレート２０の最外縁からストッパフィールドプレート２１の最内縁の間で半絶縁膜２３を短絡する浮遊電位金属配線群２２（若しくは浮遊電位金属配線群４０）の形成される面積の割合、換言すれば、“金属配線の幅”と“その金属配線の外縁端から、１つ内側にある金属配線の外縁端までの距離（外縁端間距離）”の比が、径方向の外側に向かって小さくなってさえすれば、定常状態における半絶縁膜２３のスムージングされた電位分布は下に凸となる。
すなわち、外縁端間距離が一定である場合に、金属配線の幅が、活性領域としてのベース層１２から離れるにつれて小さくなる構成であってもよいし、金属配線の幅が一定である場合に、外縁端間距離が、活性領域としてのベース層１２から離れるにつれて大きくなる構成であってもよい。また、電界緩和層１３の中腹の上部までは、外縁端間距離を一定にして、金属配線の幅を製造工程のルールで決まる最小の幅まで小さくしていき、それよりも外側では、金属配線の幅をその最小の幅で一定にして、外縁端間距離を大きくしていってもよい。
例えば、半導体装置１では、
［金属配線３１の幅］／［アノードフィールドプレート２０と金属配線３１の外縁端間距離］
＞［金属配線３２の幅］／［金属配線３１と金属配線３２の外縁端間距離］
＞［金属配線３３の幅］／［金属配線３２と金属配線３３の外縁端間距離］
＞［金属配線３４の幅］／［金属配線３３と金属配線３４の外縁端間距離］
＞［金属配線３５の幅］／［金属配線３４と金属配線３５の外縁端間距離］
となっており、
半導体装置２では、
［金属配線４１の幅］／［アノードフィールドプレート２０と金属配線４１の外縁端間距離］
＞［金属配線４２の幅］／［金属配線４１と金属配線４２の外縁端間距離］
＞［金属配線４３の幅］／［金属配線４２と金属配線４３の外縁端間距離］
＞［金属配線４４の幅］／［金属配線４３と金属配線４４の外縁端間距離］
＞［金属配線４５の幅］／［金属配線４４と金属配線４５の外縁端間距離］
となっている。
また、半導体装置１では、
［金属配線３５の幅］／［金属配線３４と金属配線３５の外縁端間距離］
＞［金属配線３５の幅］／［金属配線３５の外縁端からストッパフィールドプレート２１の最内縁までの距離］
となっており、
半導体装置２では、
［金属配線４５の幅］／［金属配線４４と金属配線４５の外縁端間距離］
＞［金属配線４５の幅］／［金属配線４５の外縁端からストッパフィールドプレート２１の最内縁までの距離］
となっている。これらは換言すると、
［金属配線３４と金属配線３５との間隔］＞［金属配線３５とストッパフィールドプレート２１との間隔］
［金属配線４４と金属配線４５との間隔］＞［金属配線４５とストッパフィールドプレート２１との間隔］
ということになる。
上記のように、最外の金属配線３５（若しくは金属配線４５）の内側と外側に位置する間隔は、内側の間隔が外側の間隔よりも小さい方が好ましい。しかし、場合によっては、この最外の金属配線３５（若しくは金属配線４５）の内側と外側の間隔に関する大小関係は逆転しても構わない。なぜなら、本発明においては、電界緩和層１３の内側寄りの部分の上部で、定常状態における半絶縁膜２３のスムージングされた電位分布が下に凸となることが最も重要であり、そこから最も離れたストッパフィールドプレート２１の近傍の影響は比較的受けにくいからである。
また、図１６に示された半導体装置１ｂのように、電界緩和層１３の外縁の上部から中腹の上部までの金属配線、例えば、金属配線３４ｂの幅及び金属配線３５ｂの幅が金属配線３３の幅と等しい浮遊電位金属配線群２２ｂであっても、依然として、定常状態における半絶縁膜２３の電位は下に凸の分布であり、本発明の効果は得られる。
若しくは、図１７に示された半導体装置２ｂのように、電界緩和層１３の外縁の上部から中腹の上部までの金属配線、例えば、［金属配線４３と金属配線４４ｂの外縁端間距離］及び［金属配線４４ｂと金属配線４５ｂの外縁端間距離］が［金属配線４２と金属配線４３の外縁端間距離］と等しい浮遊電位金属配線群４０ｂであっても、依然として、定常状態における半絶縁膜２３の電位は下に凸の分布であり、本発明の効果は得られる。
例えば、半導体装置１ｂでは、
［金属配線３１の幅］／［アノードフィールドプレート２０と金属配線３１の外縁端間距離］
＞［金属配線３２の幅］／［金属配線３１と金属配線３２の外縁端間距離］
＞［金属配線３３の幅］／［金属配線３２と金属配線３３の外縁端間距離］
＝［金属配線３４ｂの幅］／［金属配線３３と金属配線３４ｂの外縁端間距離］
＝［金属配線３５ｂの幅］／［金属配線３４ｂと金属配線３５ｂの外縁端間距離］
となっており、
半導体装置２ｂでは、
［金属配線４１の幅］／［アノードフィールドプレート２０と金属配線４１の外縁端間距離］
＞［金属配線４２の幅］／［金属配線４１と金属配線４２の外縁端間距離］
＞［金属配線４３の幅］／［金属配線４２と金属配線４３の外縁端間距離］
＝［金属配線４４ｂの幅］／［金属配線４３と金属配線４４ｂの外縁端間距離］
＝［金属配線４５ｂの幅］／［金属配線４４ｂと金属配線４５ｂの外縁端間距離］
となっている。
半導体装置１ｂ及び半導体装置２ｂでは、半導体装置１ａ及び半導体装置２ａよりも、電界緩和層１３の外縁の上部から中腹の上部までの半絶縁膜２３の電位のばらつきが軽減される。なぜなら、金属配線３４ｂ及び金属配線３５ｂ（若しくは金属配線４４ｂ及び金属配線４５ｂ）が配置される箇所では、半絶縁膜２３の周方向の電位は等しくなるからである。その結果、半導体装置１ｂ及び半導体装置２ｂでは、半導体装置１ａ及び半導体装置２ａよりも、耐圧が安定する。
＜効果＞
次に、本実施形態の半導体装置１及び半導体装置１ａを、６５００Ｖクラスの耐圧を有するＳｉの縦型ＰＩＮダイオードに適用した場合の効果について、図８及び図９に示されるシミュレーション結果を用いて説明する。
図８は、本実施形態の半導体装置１及び半導体装置１ａにおける耐圧に関するシミュレーション結果を示すグラフである。図８において、縦軸は、温度２９８Ｋにおける耐圧（Ｖ）を示し、横軸は、ＶＬＤ層１３の内縁部の注入量（ｃｍ−２）を示す。
図９は、本実施形態の半導体装置１及び半導体装置１ａにおける電界に関するシミュレーション結果を示すグラフである。図９において、縦軸は、逆方向バイアス６５００Ｖにおける半導体基板内部最大電界（Ｖ／ｃｍ）を示し、横軸は、ＶＬＤ層１３の内縁部の注入量（ｃｍ−２）を示す。
図８及び図９ともに、ＶＬＤ層１３の外縁部の注入量は最内側の１／８である。半導体装置１の金属配線の数は４０個、最内の金属配線３１の幅は２５μｍ、最外の金属配線３５の幅は５μｍで、各金属配線３１〜３５の幅は内側から外側に向かって線形に段階的に小さくなる。アノードフィールドプレート２０の幅は３０μｍである。半導体装置１ａは、半導体装置１の金属配線のうち、内側から数えて１５個目以降を省略したものである。
図８及び図９では、半導体装置１からアノードフィールドプレート２０と浮遊電位金属配線群２２を省いたものの初期状態、半導体装置１からアノードフィールドプレート２０と浮遊電位金属配線群２２を省いたものの定常状態、半導体装置１から浮遊電位金属配線群２２を省いたものの定常状態、半導体装置１ａの定常状態、及び、半導体装置１の定常状態のシミュレーション結果を示している。半導体装置１からアノードフィールドプレート２０と浮遊電位金属配線群２２とを省いたもの以外の初期状態は、半導体装置１からアノードフィールドプレート２０と浮遊電位金属配線群２２とを省いたものの初期状態と概ね同じである。
図８では、半導体装置１からアノードフィールドプレート２０と浮遊電位金属配線群２２とを省いたものの初期状態を、参照符号「５１ａ」で示される細破線で示し、半導体装置１からアノードフィールドプレート２０と浮遊電位金属配線群２２とを省いたものの定常状態を、参照符号「５２ａ」で示される破線で示し、半導体装置１から浮遊電位金属配線群２２を省いたものの定常状態を、参照符号「５３ａ」で示される二点鎖線で示し、半導体装置１ａの定常状態を、参照符号「５４ａ」で示される一点鎖線で示し、半導体装置１の定常状態を、参照符号「５５ａ」で示される実線で示す。
図９では、半導体装置１からアノードフィールドプレート２０と浮遊電位金属配線群２２とを省いたものの初期状態を、参照符号「５１ｂ」で示される細破線で示し、半導体装置１からアノードフィールドプレート２０と浮遊電位金属配線群２２とを省いたものの定常状態を、参照符号「５２ｂ」で示される破線で示し、半導体装置１から浮遊電位金属配線群２２を省いたものの定常状態を、参照符号「５３ｂ」で示される二点鎖線で示し、半導体装置１ａの定常状態を、参照符号「５４ｂ」で示される一点鎖線で示し、半導体装置１の定常状態を、参照符号「５５ｂ」で示される実線で示す。
図８において、初期状態で高耐圧が得られる注入量１．２〜１．６×１０１２ｃｍ−２における、半導体装置１からアノードフィールドプレート２０と浮遊電位金属配線群２２とを省いたものの定常状態の耐圧、及び、半導体装置１から浮遊電位金属配線群２２を省いたものの定常状態の耐圧が、初期状態よりも低下している。換言すれば、逆方向バイアスした瞬間に保持できていた電圧が、連続的な逆方向バイアスにより半絶縁膜２３が充電されることで、保持できなくなってしまう。
定常状態に至るまでの時間の目安、すなわち、時定数は、第１絶縁膜１９の誘電率と厚さ、半絶縁膜２３の抵抗率と厚さ、及び、アノード電極１５の最外縁からストッパ電極１６の最内縁までの距離に依存する。
一方で、図８において、半導体装置１ａの定常状態、及び、半導体装置１の定常状態では、初期状態よりも耐圧が上昇している。つまり、半絶縁膜２３の充電による経時的な耐圧の低下が解消されている。初期状態よりも耐圧が上昇しているのは、浮遊電位金属配線群２２で短絡された半絶縁膜２３の充電によって、半導体基板１１の内部の電界がより適切な分布に推移した結果である。
ところで、温度２９８Ｋにおける半絶縁膜２３の充電の時定数が１０秒である場合、耐圧測定に要する逆方向バイアスの印加時間が１秒であれば、初期状態に近い耐圧が得られる。しかし、アバランシェ降伏させた状態で逆方向バイアスを保持すると、耐圧が変動するクリープ現象が観測され、最終的に定常状態の耐圧に至る。
また、半絶縁膜２３は一般的にＰｏｏｌｅ−Ｆｒｅｎｋｅｌ伝導を示すため、半絶縁膜２３の抵抗率は温度上昇に伴って指数関数的に減少する。半絶縁膜２３の活性化エネルギーが０．５ｅＶであれば、温度３９８Ｋの半絶縁膜２３の抵抗率は温度２９８Ｋの１／１００になり、温度３９８Ｋにおける時定数は０．１秒になる。そのため、温度３９８Ｋで耐圧測定をすると、定常状態の耐圧が得られることになる。
このように、実際の耐圧測定において得られる耐圧は、半絶縁膜２３の充電の時定数と逆方向バイアスが印加される時間の大小関係に大きく依存する。
ｋＨｚオーダの周波数で動作するパワー半導体デバイスにおいて、初期状態の耐圧、すなわち、スイッチング時の瞬時の耐圧が高いこと必須である。したがって、定常状態の耐圧が高いからと言って、半導体装置１及び半導体装置１ａを注入量１．２〜１．６×１０１２ｃｍ−２から外れた範囲で使用できるわけではない。
図９において、注入量１．２〜１．６×１０１２ｃｍ−２における、半導体装置１ａの定常状態の半導体内部最大電界、及び、半導体装置１の定常状態の半導体内部最大電界は、初期状態と大きく変わらない。
一方で、図９において、半導体装置１からアノードフィールドプレート２０と浮遊電位金属配線群２２とを省いたものの定常状態の半導体内部最大電界、及び、半導体装置１から浮遊電位金属配線群２２を省いたものの定常状態の半導体内部最大電界は、初期状態よりもかなり大きい。これは、半導体基板１１の内部で適切に分散されていた電界集中点のバランスが崩れ、電界集中が１点に偏った結果である。
本実施形態によれば、半導体装置が、第１導電型（Ｎ型）の半導体基板１１と、半導体基板１１表面において部分的に形成された活性領域としてのベース層１２と、電界緩和層１３と、第１絶縁膜１９と、アノード電極１５と、複数の金属層としての金属配線３１〜３５と、ストッパ電極１６と、半絶縁膜２３とを備える。
電界緩和層１３は、半導体基板１１表面において、ベース層１２に接触し、かつ、ベース層１２を囲んで形成された第２導電型（Ｐ型）の不純物を含有する。第１絶縁膜１９は、ベース層１２の一部及び電界緩和層１３を覆って形成されている。アノード電極１５は、第１絶縁膜１９上の一部及びベース層１２上に跨がって形成されている。金属配線３１〜３５は、電界緩和層１３が形成された位置の少なくとも一部に対応する第１絶縁膜１９上の位置において形成され、かつ、浮遊電位を有する。
金属配線３１〜３５は、アノード電極１５から離れる方向において互いに離間し、かつ、それぞれがアノード電極１５を囲んで形成されている。ストッパ電極１６は、第１絶縁膜１９上及び半導体基板１１上に跨がって形成され、かつ、金属配線３１〜３５を囲んで配置されている。半絶縁膜２３は、アノード電極１５からストッパ電極１６に亘る第１絶縁膜１９上に形成されている。
電界緩和層１３は、ベース層１２から離れる方向に延びて形成され、かつ、含有する第２導電型の不純物の濃度がベース層１２から離れるにつれて減少している。
各金属配線のアノード電極１５から離れる方向の幅をＷ、各金属配線のストッパ電極１６に近い側の端部である外縁端部と、アノード電極１５に近づく方向において当該金属配線と隣り合って配置されたアノード電極１５又は他の金属配線の外縁端部との間の距離をＤとした場合、各金属配線に関するＷ／Ｄが、アノード電極１５から離れるにつれて小さくなっている。
換言すれば、金属配線３１の幅ＷをＷ１、金属配線３２の幅ＷをＷ２、金属配線３３の幅ＷをＷ３、金属配線３４の幅ＷをＷ４、金属配線３５の幅ＷをＷ５とし、アノードフィールドプレート２０を含むアノード電極１５と金属配線３１との間隔ＤをＤ１、金属配線３１と金属配線３２との間隔ＤをＤ２、金属配線３２と金属配線３３との間隔ＤをＤ３、金属配線３３と金属配線３４との間隔ＤをＤ４、金属配線３４と金属配線３５との間隔ＤをＤ５とすると、
Ｗ１／Ｄ１＞Ｗ２／Ｄ２＞Ｗ３／Ｄ３＞Ｗ４／Ｄ４＞Ｗ５／Ｄ５
の関係を満たす。
このような構成によれば、半絶縁膜２３を金属配線３１〜３５によって短絡することにより、充電された後の半絶縁膜２３による半導体基板１１表面における電位分布が、電界緩和層１３による半導体基板１１表面における電位分布に近づく。その結果、半絶縁膜２３の充電前後で、半導体基板１１内部の電界集中点のバランスが保たれ、小面積、高耐圧性及び高信頼性を鼎立した半導体装置を実現することができる。
なお、アノードフィールドプレート２０を含むアノード電極１５を「第１電極」、ストッパフィールドプレート２１を含むストッパ電極１６を「第２電極」と呼ぶことがある。
なお、電界緩和層（ＶＬＤ層）１３の注入量は、内縁部と外縁部との間において径方向距離に対してシームレスかつ線形に漸減、あるいは、段階的かつ線形に漸減することが望ましいが、必ずしも線形でなくてもよい。言い換えれば、電界緩和層（ＶＬＤ層）１３の注入量は、内側から外側に向かって、上に凸に漸減しても、下に凸に漸減しても、本発明の効果は得られる。
なお、電界緩和層１３は、後述の電界緩和層５９、電界緩和層６６及び電界緩和層６９と入れ替えることもできる。
また、金属配線３１〜３５は、金属配線４１〜４５と入れ替えることもできる。
＜第２実施形態＞
＜構成＞
図１０は、本実施形態における半導体装置３の終端構造を拡大して示す模式断面図である。
本実施形態においても、第１実施形態と同様に、半導体装置３をＰＩＮダイオードに適用した場合の構成について説明する。半導体装置３は、第１実施形態の半導体装置１と構成が類似しているので、同一の構成については同一の参照符号を付して、共通する説明を省略する。
電界緩和層５９は、本実施形態では、複数の層構造としてのＰ型不純物層６０、Ｐ型不純物層６１、Ｐ型不純物層６２、Ｐ型不純物層６３、Ｐ型不純物層６４及びＰ型不純物層６５を備える。複数のＰ型不純物層６０〜６５は、同じ注入量を有し、ベース層１２から離れる方向において互いに間隔をあけて形成されている。また、複数のＰ型不純物層６０〜６５は、半導体基板１１の厚み方向一方側から見てベース層１２を囲繞するように形成される。Ｐ型不純物層６０〜６５のうち電界緩和層５９の径方向において最も内側に形成されるＰ型不純物層６０は、ベース層１２に接して形成される。
径方向において隣り合うＰ型不純物層同士の間隔は、径方向の内側から外側に向かうにしたがって線形に大きくなっている。最内のＰ型不純物層６０を除くＰ型不純物層６１〜６５の幅は、径方向の内側から外側に向かうにしたがって線形に小さくなっている。隣り合うＰ型不純物層６０〜６５同士の外縁端間距離は一定である。最内のＰ型不純物層６０の幅は、ベース層１２の濃度及び深さに基づいて別個に決定される。
電界緩和層５９は、径方向に離散的なアクセプタイオンの分布を持つ。また、電界緩和層５９は、アクセプタイオンの空間電荷量の径方向における部分平均が、半導体装置の外側に向かって線形に段階的に漸減されている。電界緩和層５９は、ＬＮＦＬＲ（Ｌｉｎｅａｒｌｙ−Ｎａｒｒｏｗｅｄ Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）と呼称されるものである（以下、電界緩和層５９をＬＮＦＬＲ５９と呼称することがある）。
＜作用＞
ＬＮＦＬＲ５９の注入量はリサーフ条件の２．５倍程度が最適である。ただし、注入量がリサーフ条件のおよそ１．５倍以上３．５倍以下の範囲であれば、十分に高い耐圧を得ることができる。
アノードフィールドプレート２０と、浮遊電位金属配線群２２を構成する複数の金属配線３１〜３５とは、それぞれ、Ｐ型不純物層６０〜６５の上部に対応して設けられる。アノードフィールドプレート２０の幅及び金属配線３１〜３５の幅は、それぞれ、Ｐ型不純物層６０〜６５の幅とおおよそ等しい。
半導体装置３においても、逆方向バイアス時におけるベース層１２の最外縁からストッパ層１４の最内縁までの半導体基板１１の表面の電位は、アノード電位からカソード電位まで、部分平均化（スムージング）した状態で、下に凸の変化で推移する。特に、ＬＮＦＬＲ５９においては、Ｐ型不純物層６０〜６５の間隙領域が比較的低い逆方向バイアス電圧で最表面まで空乏化し、Ｐ型不純物層６０〜６５の間隙領域に横方向電界、すなわち、電位の勾配が発生する。一方で、Ｐ型不純物層６０〜６５の注入量が高いために、Ｐ型不純物層６０〜６５の最表面は一部しか空乏化しない。その結果、初期状態における半導体基板１１の表面のスムージングされた電位は、下に凸の二次関数的な分布となる。
浮遊電位金属配線群２２で短絡された半絶縁膜２３の定常状態におけるスムージングされた電位はそもそも下に凸の二次関数的な分布であるが、半導体装置３では、アノードフィールドプレート２０の位置及び幅と金属配線３１〜３５の位置及び幅とを、それぞれＰ型不純物層６０〜６５と合わせているため、定常状態における半導体基板１１の表面の電位分布が、初期状態における半導体基板１１の表面の電位分布にかなり近くなる。
その結果、半導体基板１１の内部の電界が、充電後の半絶縁膜２３によって乱されにくくなる。すなわち、半絶縁膜２３の充電による耐圧の変動が生じにくい。
また、第１実施形態と同様に、図１１に示された半導体装置３ａのように、製造工程の制約によって、浮遊電位金属配線群２２のうち外側寄りのＰ型不純物層６４及びＰ型不純物層６５の上部に配置する金属配線３４及び金属配線３５が省略されても構わない。すなわち、ＬＮＦＬＲ５９のうちの少なくとも一部が形成された位置、つまり、Ｐ型不純物層６１、Ｐ型不純物層６２及びＰ型不純物層６３が形成された位置に対応する第１絶縁膜１９上の位置に、浮遊電位金属配線群２２ａが形成されていてもよい。
なぜなら、本実施形態では、ＬＮＦＬＲ５９の内側寄りの部分において、初期状態における半導体基板１１の表面の電位分布が、定常状態における半絶縁膜２３の電位分布に近くなっていることが最も重要であり、ＬＮＦＬＲ５９の外側寄りの部分の影響は比較的受けにくいからである。
また、第１実施形態と同様に、図１８に示された半導体装置３ｃのように、浮遊電位金属配線群２２ｂのうち外側寄りのＰ型不純物層６４及びＰ型不純物層６５の上部に配置する金属配線３４ｂ及び金属配線３５ｂの幅が、Ｐ型不純物層６３の上部に配置する金属配線３３の幅と等しくても構わない。
また、図１９に示された半導体装置３ｄのように、金属配線３３と幅が等しい金属配線３４ｃがＰ型不純物層６４の全体の上部を覆い、金属配線３３と幅が等しい金属配線３５ｃがＰ型不純物層６５の全体の上部を覆っても構わない。
また、図２０に示された半導体装置３ｅのように、Ｐ型不純物層６４の上部に配置する金属配線を省略し、Ｐ型不純物層６５の上部に金属配線３３と幅が等しい金属配線３５ｃを配置しても構わない。
上記では、簡単のために、Ｐ型不純物層６０〜６５が互いに間隔を開けて形成されるものとしたが、図１２に示された半導体装置３ｂのように、比較的強い熱拡散によって広がる拡散層によって、Ｐ型不純物層６０〜６５のうち、内側のいくつかが繋がった電界緩和層６６（ＬＮＦＬＲ６６）を形成しても良い。すなわち、ベース層１２に接するＰ型不純物層６０と、そのＰ型不純物層６０と隣り合って配置されたＰ型不純物層６１とが繋がって形成されていてもよい。このような形態でも、アクセプタイオンの空間電荷量の径方向における部分平均は、半導体装置の外側に向かって線形に段階的に漸減される。また、拡散層に相当する部分は、より低濃度のＰ型不純物領域であるので、比較的低い逆方向バイアス電圧で容易に空乏化する。したがって、半導体基板１１の表面に沿って径方向に広がった拡散層に相当する部分は、比較的低い逆方向バイアス電圧で最表面まで空乏化する。つまり、比較的強い熱拡散によって拡散層を広げた形態でも、初期状態における半導体基板１１の表面の電位は、スムージングされた状態で、下に凸の二次関数的な分布となる。
さらに、比較的強い熱拡散によって拡散層を広げれば、半導体基板１１の内部の電界集中が抑制され、より高い耐圧を得ることができる。
半導体基板１１の材料がシリコンであり、かつ、Ｐ型不純物層６０〜６５のアクセプタイオン種がボロンである場合、ボロンは比較的容易に熱拡散される。そのため、Ｐ型不純物層６０〜６５のうち内側のいくつかが繋がった電界緩和層６６（ＬＮＦＬＲ６６）が形成される。
ただし、電界緩和層６６（ＬＮＦＬＲ６６）を形成する場合、上記の「Ｐ型不純物層６０〜６５の幅」は「Ｐ型不純物層６０〜６５を形成するために不純物イオンが注入される領域（Ｐ型不純物層６０〜６５の注入窓）の幅」と言い換えることになる。つまり、金属配線３１〜３５の幅は、Ｐ型不純物層６０〜６５の幅よりも小さくなる。
なお、電界緩和層５９及び６６は、隣り合うＰ型不純物層同士の間隔が内側から外側に向かって線形に大きくなり、Ｐ型不純物層６１〜６５の幅が内側から外側に向かって線形に小さくなり、隣り合うＰ型不純物層６０〜６５同士の外縁端間距離が一定であることが望ましいが、電界緩和層５９及び６６の部分平均の注入量が、内側から外側に向かって漸減していれば、必ずしもこのルールに従わなくてもよい。言い換えれば、電界緩和層５９及び６６の部分平均の注入量は、内側から外側に向かって、上に凸に漸減しても、下に凸に漸減しても、本発明の効果は得られる。
＜変形例＞
図１３は、本実施形態の変形例における半導体装置４の終端構造を拡大して示す模式断面図である。
電界緩和層６９は、複数の層構造としてのＰ型不純物層７０、Ｐ型不純物層７１、Ｐ型不純物層７２、Ｐ型不純物層７３、Ｐ型不純物層７４及びＰ型不純物層７５を備える。複数のＰ型不純物層７０〜７５は、互いに間隔を開けて形成される。また、複数のＰ型不純物層７０〜７５は、半導体基板１１の厚み方向一方側から見て、ベース層１２を囲繞するように形成されている。Ｐ型不純物層７０〜７５のうち、電界緩和層６９の径方向において最も内側に形成されるＰ型不純物層７０は、ベース層１２に接して形成される。
径方向において隣り合うＰ型不純物層７０〜７５同士の間隔は、径方向の内側から外側に向かうにしたがって大きくなっている。Ｐ型不純物層７０〜７５の幅は一定である。
この構成により、電界緩和層６９に含まれる空間電荷量（正確に言えば、空間電荷量の部分平均）は、半導体装置の外側に向かって段階的に漸減される。電界緩和層６９の注入量はリサーフ条件の２．５倍程度が最適である。ただし、注入量がリサーフ条件のおよそ１．５倍以上３．５倍以下の範囲であれば、比較的高い耐圧を得ることができる。
アノードフィールドプレート２０、及び、浮遊電位金属配線群４０を構成する複数の金属配線４１〜４５は、それぞれＰ型不純物層７０〜７５の上部に対応して設けられる。アノードフィールドプレート２０の幅及び金属配線４１〜４５の幅は、それぞれＰ型不純物層７０〜７５の幅とおおよそ等しい。
半導体装置４の効果は半導体装置３と同様である。また、半導体装置４では、浮遊電位金属配線群４０の幅が一定であるため、製造工程の制約を受けにくい。しかし、半導体装置４の電界緩和層６９では、半導体装置３のＬＮＦＬＲ５９よりも半導体基板内部電界を低減しにくいため、半導体装置４の方が初期状態の耐圧が少し低い。
半導体装置４において、熱拡散によって拡散層を広げた形態については、第２実施形態の半導体装置３ｂと同様である。
なお、第２実施形態において、Ｐ型不純物層６１〜６５（若しくはＰ型不純物層７１〜７５）と金属配線３１〜３５（若しくは金属配線４１〜４５）との配置位置を揃えたが、Ｐ型不純物層と金属配線とで、数、位置、さらには幅、間隔を独立に設定しても、第１実施形態に準ずる効果は得られる。ただし、Ｐ型不純物層と金属配線との位置関係によっては、半導体基板１１の内部の電界が局所的に高まり初期状態の耐圧が低下する場合がある。この点は第１実施形態と異なる。
＜効果＞
次に、本実施形態の半導体装置３ｂを、６５００Ｖクラスの耐圧を有するＳｉの縦型ＰＩＮダイオードに適用した場合の効果について、図１４及び図１５に示されるシミュレーション結果を用いて説明する。
図１４は、本実施形態の半導体装置３ｂにおける耐圧に関するシミュレーション結果を示すグラフである。図１４において、縦軸は、温度２９８Ｋにおける耐圧（Ｖ）を示し、横軸は、ＬＮＦＬＲ６６の注入量（ｃｍ−２）を示す。
図１５は、本実施形態の半導体装置３ｂにおける電界に関するシミュレーション結果を示すグラフである。図１５において、縦軸は、逆方向バイアス６５００Ｖにおける半導体基板内部最大電界（Ｖ／ｃｍ）を示し、横軸は、ＬＮＦＬＲ６６の注入量（ｃｍ−２）を示す。
図１４及び図１５ともに、Ｐ型不純物層６０〜６５の数は４１個、最内のＰ型不純物層６０の注入窓の幅は３０μｍ、最内から２個目のＰ型不純物層６１の注入窓の幅は２５μｍ、最外のＰ型不純物層６５の注入窓の幅は５μｍであり、最内のＰ型不純物層６０を除く各Ｐ型不純物層６１〜６５の注入窓の幅は内側から外側に向かって線形に小さくなる。半導体装置３のアノードフィールドプレート２０及び４０個の金属配線３１〜３５は、下部のＰ型不純物層６０〜６５の注入窓の位置の上部に設けられる。
図１４及び図１５では、半導体装置３ｂからアノードフィールドプレート２０と浮遊電位金属配線群２２とを省いたものの初期状態、半導体装置３ｂからアノードフィールドプレート２０と浮遊電位金属配線群２２とを省いたものの定常状態、半導体装置３ｂから浮遊電位金属配線群２２を省いたものの定常状態、半導体装置３ｂから内側から数えて１５個目以降の金属配線３４及び金属配線３５を省略したものの定常状態、及び、半導体装置３ｂの定常状態のシミュレーション結果を示している。半導体装置３ｂからアノードフィールドプレート２０と浮遊電位金属配線群２２とを省いたもの以外の初期状態は、半導体装置３ｂからアノードフィールドプレート２０と浮遊電位金属配線群２２とを省いたものの初期状態と概ね同じである。
図１４では、半導体装置３ｂからアノードフィールドプレート２０と浮遊電位金属配線群２２とを省いたものの初期状態を、参照符号「８１ａ」で示される点線で示し、半導体装置３ｂからアノードフィールドプレート２０と浮遊電位金属配線群２２とを省いたものの定常状態を、参照符号「８２ａ」で示される破線で示し、半導体装置３ｂから浮遊電位金属配線群２２を省いたものの定常状態を、参照符号「８３ａ」で示される二点鎖線で示し、半導体装置３ｂから内側から数えて１５個目以降の金属配線３４及び金属配線３５を省略したものの定常状態を、参照符号「８４ａ」で示される一点鎖線で示し、半導体装置３ｂの定常状態を、参照符号「８５ａ」で示される実線で示す。
図１５では、半導体装置３ｂからアノードフィールドプレート２０と浮遊電位金属配線群２２とを省いたものの初期状態を、参照符号「８１ｂ」で示される点線で示し、半導体装置３ｂからアノードフィールドプレート２０と浮遊電位金属配線群２２とを省いたものの定常状態を、参照符号「８２ｂ」で示される破線で示し、半導体装置３ｂから浮遊電位金属配線群２２を省いたものの定常状態を、参照符号「８３ｂ」で示される二点鎖線で示し、半導体装置３ｂから内側から数えて１５個目以降の金属配線３４及び金属配線３５を省略したものの定常状態を、参照符号「８４ｂ」で示される一点鎖線で示し、半導体装置３ｂの定常状態を、参照符号「８５ｂ」で示される実線で示す。
図１４において、初期状態で特に高耐圧が得られる注入量１．９〜３．８×１０１２ｃｍ−２における、半導体装置３ｂからアノードフィールドプレート２０と浮遊電位金属配線群２２とを省いたものの定常状態の耐圧、及び、半導体装置３ｂから浮遊電位金属配線群２２を省いたものの定常状態の耐圧は、初期状態よりも大幅に低下している。
一方で、図１４において、半導体装置３ｂから内側から数えて１５個目以降の金属配線３４及び金属配線３５を省略したものの定常状態、及び、半導体装置３ｂの定常状態では、初期状態に近い耐圧が得られている。特に、注入量２．５×１０１２ｃｍ−２では、半絶縁膜２３の充電の前後での耐圧の変化が小さい。
これが、半絶縁膜２３の定常状態における電位分布と初期状態における半導体基板１１の表面の電位が近くなるように、浮遊電位金属配線群２２を配置した効果である。半絶縁膜２３の充電による、半導体基板１１の表面の電位の変化を抑えることで、半導体基板１１の内部の電界のバランスを保持している。
図１５において、注入量２．５×１０１２ｃｍ−２における、半導体装置３ｂから浮遊電位金属配線群２２を省いたものの定常状態の半導体基板内部最大電界と、半導体装置３ｂの定常状態の半導体基板内部最大電界とは、大きく違わない。それにもかかわらず、耐圧に大きな差が生じている理由は、半導体装置３ｂから浮遊電位金属配線群２２を省いたものの定常状態では、ベース層１２の最外縁の１点に際立った電界集中が生じるのに対し、半導体装置３ｂの定常状態では、電界集中点が適切に分散された状態が保持されるためである。ベース層１２、すなわち、活性領域の最外縁に際立った電界集中が生じた場合、終端構造により電界集中点が適切に分散された場合に比べて、アバランシェ降伏が発生しやすい傾向がある。
また、注入量３．８×１０１２ｃｍ−２では、半導体装置３ｂから内側から数えて１５個目以降の金属配線３４及び金属配線３５を省略したものの定常状態の半導体基板内部最大電界が、顕著に高くなっている。ここでは、強い電界集中はストッパフィールドプレート２１の最内縁の下部で生じている。ストッパフィールドプレートの最内縁の下部に際立った電界集中が生じた場合、高い耐圧が得られることがあるが、リーク電流の著しい増大や酸化膜のチャージアップによる特性変動を招いてしまう。したがって、注入量を必要以上に増やすことは、好ましくない。
また、図１４及び図１５における、半導体装置３ｂから内側から数えて１５個目以降の金属配線３４及び金属配線３５を省略したものと、半導体装置３ｂとの比較から、ＬＮＦＬＲ６６の中腹から外側寄りの上部の金属配線を省略すると、定常状態の耐圧は少し増加するが、定常状態の半導体基板内部最大電界も少なからず増加していることが分かる。
一般的に、十分な高耐圧が得られるのであれば、半導体基板内部最大電界が低い方が終端構造として好ましい。しかし、実際には、設計面、製造面、コスト面など、様々な制約で理想的な終端構造を実現できないことがしばしばである。その場合は、実現しうる範囲内で、十分な高耐圧が得られ、できるだけ半導体基板内部最大電界が低い形態を選択すべきである。
例えば、第１実施形態の半導体装置１と第２実施形態の半導体装置３ｂとを比較すると、半導体基板内部最大電界で見れば、ＶＬＤ層を含む半導体装置１の方が有利であるが、初期状態の耐圧、設計の容易さ、製造の容易さで見れば、ＬＮＦＬＲを含む半導体装置３ｂの方が有利である。このように、何を重視するかにより、最適な形態は異なってくる。
＜第３実施形態＞
第１実施形態及び第２実施形態では、本発明を縦型デバイスに適用した形態について述べたが、本発明は基板表面に対して平行に電流を流す半導体装置、すなわち、横型デバイスにも適用できる。横型デバイスにおいても、３３００Ｖ以上の耐圧を実現するには、ＶＬＤ層のような電界緩和層が必要である。
第１実施形態及び第２実施形態では、半絶縁膜が浮遊電位金属配線及び金属配線間の第１絶縁膜を覆う形態について述べたが、浮遊電位金属配線上の半絶縁膜は除去しても良い。また、半絶縁膜を第１絶縁膜の上面と金属配線の底面との間に配置、言い換えれば、半絶縁膜を第１絶縁膜の上部に形成してから半絶縁膜の上部に金属配線を形成しても良い。これらの形態でも、浮遊電位金属配線により半絶縁膜は短絡され、同様の効果が得られる。
第１実施形態及び第２実施形態では、半導体基板及び各不純物層の導電型を、Ｐ型あるいはＮ型に特定した半導体装置について説明したが、これらの導電型がすべて逆であっても、同様の効果が得られる。
また、以上で示した注入量及びアクセプタイオンの空間電荷量は、活性化率が１００％であり、かつ、イオン注入後の製造工程で消失しないことを前提にした値である。したがって、活性化率が低い場合や、熱酸化によってアクセプタイオンが吸い出される場合、又はエッチングによって表面が削られる場合などでは、最終的に半導体基板に存在する活性化したアクセプタイオン数に基づいて、注入量を調節すべきである。
また、半導体基板と絶縁膜との界面には、固定電荷、例えば界面電荷が存在する。この固定電荷が注入量に対して無視できない場合も注入量を調節すべきである。
また、第１実施形態及び第２実施形態では、ベース層が電界緩和層よりも深いものとして図示したが、ベース層は電界緩和層と同じ深さでも良いし、電界緩和層よりも浅くてもよい。また、ベース層は電界緩和層の最内側部と同一の深さ方向濃度プロファイルを持っても良い。
また、第１実施形態及び第２実施形態では、本発明を適用するデバイスをＰＩＮダイオードとしたが、本発明は、ショットキーバリアダイオード、ＪＢＳ（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ）ダイオード、ＭＰＳ（Ｍｅｒｇｅｄ ＰＩＮ Ｓｃｈｏｔｔｋｙ）ダイオードなどのダイオード、ＭＯＳＦＥＴ、ＩＧＢＴ、ＢＪＴ（Ｂｉｐｏｌａｒ Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ）などのトランジスタ、又はサイリスタといった、種々のデバイスの終端構造として適用しても、同様の効果が得られる。
また、第１実施形態及び第２実施形態では、本発明を適用するデバイスをＰＩＮダイオードとし、活性領域の外縁部に配置される電極をベース層と同電位のアノード電極としたが、その他の電極であっても良い。例えば、デバイスをＩＧＢＴとしたときに、活性領域の外縁部に配置される電極をゲート電極にしても、同様の効果が得られる。ＩＧＢＴのオフ時にゲート―エミッタ間電圧が０であるとき、これは自明である。また、ＩＧＢＴのオフ時にゲートをエミッタに対して負バイアスにする場合でも、ゲート―エミッタ間電圧は高々−１５Ｖで、コレクタ―エミッタ間電圧に比べて無視できるレベルであり、実質的に問題にならない。
また、第１実施形態及び第２実施形態では、耐圧クラスを定格電圧で６５００Ｖとしたが、本発明は、どのような耐圧クラスに対しても適用できる。
また、半導体基板１１の材料は、シリコンに限定されず、比較的広いバンドギャップを有するワイドバンドギャップ半導体であってもよい。ワイドバンドギャップ半導体としては、例えば、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）系材料、又はダイヤモンドを使用しても良い。
ワイドバンドギャップ半導体によって構成されるスイッチング素子及びダイオード素子は、高耐圧性を有し、許容電流密度も高いので、シリコンに比べて小型化が可能である。これら小型化されたスイッチングデバイス及び整流デバイスを用いることによって、これらのパワー半導体デバイスを組み込んだパワー半導体モジュールの小型化が可能となる。また、耐熱性も高いので、ヒートシンクの放熱フィンの小型化、及び水冷ではなく空冷による冷却も可能となり、パワー半導体モジュールの一層の小型化が可能となる。
また、注入に用いる不純物は、ホウ素（Ｂ）、窒素（Ｎ）、アルミニウム（Ａｌ）、リン（Ｐ）、ヒ素（Ａｓ）、インジウム（Ｉｎ）など、半導体材料の原子と置換して活性化するものであれば、どのようなものであっても良い。ただし、熱拡散を用いて電界緩和層を形成する場合は、拡散長が比較的大きく、かつ、拡散の制御性の高いものが望ましい。
また、金属配線の材料は、アルミニウム、銅又は合金などの金属はもちろんのこと、不純物を多量に含んだポリシリコン又はインジウム酸化物に代表される酸化物半導体、その他の導電性セラミクス、又は、導電性ポリマーといった有機物など、半絶縁膜に比べて十分に高い導電性を持つものであればどのようなものであっても良い。
また、半絶縁膜の材料としては、半絶縁性ポリシリコン（ＳＩＰＯＳ）又は半絶縁性窒化シリコン（ＳｉｎＳｉＮ）のほか、キャリアの数を減らしたセラミクス又は有機ポリマーなど、半絶縁性を得られるものであればどのようなものでも良い。
また、絶縁膜の材料としては、ＳｉＯ２（酸化シリコン）、Ｓｉ３Ｎ４（窒化シリコン）、ＴＥＯＳ（正珪酸四エチル）、低誘電率材料であるＳｉＯＦ（フッ素添加酸化シリコン）、又は、ＳｉＯＣ（炭素添加酸化シリコン）などのセラミックでも良いし、ポリイミドなどの樹脂又は有機ポリマーなど、絶縁性を得られるものであればどのようなものでも良い。
上記実施形態では、各構成要素の材質、材料又は実施の条件などについても記載しているが、これらは例示であって記載したものに限られるものではない。
なお、本発明は、その発明の範囲内において、各実施形態の自由な組合せ、又は各実施形態の任意の構成要素の変形、若しくは各実施形態において任意の構成要素の省略ができる。
１，１ａ，１ｂ，２，２ａ，２ｂ，３，３ａ，３ｂ，３ｃ，３ｄ，３ｅ，４ 半導体装置、１１ 半導体基板、１２ ベース層、１３，５９，６６，６９ 電界緩和層、１４ ストッパ層、１５ アノード電極、１６ ストッパ電極、１７ カソード層、１８ カソード電極、１９ 第１絶縁膜、２０ アノードフィールドプレート、２１ ストッパフィールドプレート、２２，２２ａ，２２ｂ，２２ｃ，２２ｄ，４０，４０ａ，４０ｂ 浮遊電位金属配線群、２３ 半絶縁膜、２４ 第２絶縁膜、３１〜３５，３４ｂ，３４ｃ，３５ｂ，３５ｃ，４１〜４５，４４ｂ，４５ｂ 金属配線、６０〜６５，７０〜７５ Ｐ型不純物層。

Claims (3)

  1. 第１導電型の半導体基板と、
    前記半導体基板表面において部分的に形成された活性領域と、
    前記半導体基板表面において、前記活性領域に接触し、かつ、前記活性領域を囲んで形成された第２導電型の不純物を含有する電界緩和層と、
    前記活性領域の一部及び前記電界緩和層を覆って形成された絶縁膜と、
    前記絶縁膜上の一部及び前記活性領域上に跨がって形成された第１電極と、
    前記電界緩和層が形成された位置の少なくとも一部に対応する前記絶縁膜上の位置において形成され、かつ、浮遊電位を有する複数の金属層とを備え、
    複数の前記金属層が、前記第１電極から離れる方向において互いに離間し、かつ、それぞれが前記第１電極を囲んで形成され、
    前記絶縁膜上及び前記半導体基板上に跨がって形成され、かつ、複数の前記金属層を囲んで配置された第２電極と、
    前記第１電極から前記第２電極に亘る前記絶縁膜上に形成された半絶縁膜とを備え、
    前記電界緩和層が、前記活性領域から離れる方向に延びて形成され、かつ、含有する第２導電型の不純物の空間電荷量が前記活性領域から離れるにつれて減少し、
    前記電界緩和層が、前記活性領域から離れる方向において互いに離間して形成された複数の層構造からなり、
    各前記金属層が、各前記層構造が形成された位置の一部に対応する前記絶縁膜上の位置においてのみ形成されており、
    各前記金属層の前記第１電極から離れる方向の幅をＷ、
    各前記金属層の前記第２電極に近い側の端部である外縁端部と、前記第１電極に近づく方向において当該金属層と隣り合って配置された前記第１電極又は他の前記金属層の前記外縁端部との間の距離をＤとした場合、
    各前記金属層に関するＷ／Ｄが、前記第１電極から離れるにつれて小さくなり、
    各前記金属層に関するＷが、前記第１電極から離れるにつれて小さくなる、
    半導体装置。
  2. 各前記金属層に関するＤが、前記第１電極から離れるにつれて大きくなる、
    請求項１に記載の半導体装置。
  3. 各前記金属層に関する前記Ｗのうち、前記第２電極に近い側の一部の各前記金属層に関する前記Ｗが一定である、
    請求項１に記載の半導体装置。
JP2015545537A 2014-01-10 2014-11-17 半導体装置 Active JP5921784B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014003299 2014-01-10
JP2014003299 2014-01-10
PCT/JP2014/080352 WO2015104900A1 (ja) 2014-01-10 2014-11-17 半導体装置

Publications (2)

Publication Number Publication Date
JP5921784B2 true JP5921784B2 (ja) 2016-05-24
JPWO2015104900A1 JPWO2015104900A1 (ja) 2017-03-23

Family

ID=53523741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015545537A Active JP5921784B2 (ja) 2014-01-10 2014-11-17 半導体装置

Country Status (2)

Country Link
JP (1) JP5921784B2 (ja)
WO (1) WO2015104900A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098758A (zh) * 2016-08-17 2016-11-09 电子科技大学 一种功率器件的结终端结构
US10347713B2 (en) 2017-09-15 2019-07-09 Kabushiki Kaisha Toshiba Semiconductor device having a triple region resurf structure

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101830174B1 (ko) * 2015-10-20 2018-02-20 한국전기연구원 전계제한링이 형성된 전력반도체용 소자 및 그 제조방법
JP6627445B2 (ja) * 2015-11-16 2020-01-08 富士電機株式会社 半導体装置
EP3279935B1 (en) * 2016-08-02 2019-01-02 ABB Schweiz AG Power semiconductor module
JP7190256B2 (ja) 2018-02-09 2022-12-15 ローム株式会社 半導体装置
US10497587B1 (en) * 2018-06-13 2019-12-03 Infineon Technologies Ag Ion manipulation methods and related apparatuses and systems for semiconductor encapsulation materials
CN111211157A (zh) 2018-11-21 2020-05-29 深圳比亚迪微电子有限公司 快恢复二极管及其制备方法
JP7208875B2 (ja) * 2019-09-05 2023-01-19 株式会社東芝 半導体装置
CN112993009B (zh) * 2019-12-17 2023-04-18 株洲中车时代半导体有限公司 一种功率器件结终端结构、制造方法及功率器件
JP7378308B2 (ja) * 2020-02-06 2023-11-13 三菱電機株式会社 半導体装置
CN111584623A (zh) * 2020-06-02 2020-08-25 吉林华微电子股份有限公司 一种双极结型晶体管器件及其制造方法、电子产品
JP7492415B2 (ja) 2020-09-18 2024-05-29 株式会社東芝 半導体装置
JP7450516B2 (ja) 2020-10-22 2024-03-15 三菱電機株式会社 電力用半導体装置
US20220140132A1 (en) * 2020-11-04 2022-05-05 Cree, Inc. Passivation structures for semiconductor devices
JP2022074323A (ja) 2020-11-04 2022-05-18 ルネサスエレクトロニクス株式会社 半導体装置
JPWO2023007650A1 (ja) * 2021-07-29 2023-02-02
JP2024068760A (ja) 2022-11-09 2024-05-21 三菱電機株式会社 半導体装置
CN115732563A (zh) * 2022-11-29 2023-03-03 西安电子科技大学 一种热电优化的鳍式氧化镓mosfet结构及制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351753A (ja) * 2005-06-15 2006-12-28 Mitsubishi Electric Corp 電界効果型トランジスタ
JP2007324261A (ja) * 2006-05-31 2007-12-13 Mitsubishi Electric Corp 半導体装置
JP2010157582A (ja) * 2008-12-26 2010-07-15 Rohm Co Ltd 半導体装置
JP2011199223A (ja) * 2010-03-24 2011-10-06 Mitsubishi Electric Corp 半導体装置
JP2013125928A (ja) * 2011-12-16 2013-06-24 Mitsubishi Electric Corp 半導体装置
WO2013136550A1 (ja) * 2012-03-16 2013-09-19 三菱電機株式会社 半導体装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2850694B2 (ja) * 1993-03-10 1999-01-27 株式会社日立製作所 高耐圧プレーナ型半導体装置
EP1116273B1 (en) * 1999-06-03 2006-07-26 Koninklijke Philips Electronics N.V. Semiconductor device comprising a high-voltage circuit element

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351753A (ja) * 2005-06-15 2006-12-28 Mitsubishi Electric Corp 電界効果型トランジスタ
JP2007324261A (ja) * 2006-05-31 2007-12-13 Mitsubishi Electric Corp 半導体装置
JP2010157582A (ja) * 2008-12-26 2010-07-15 Rohm Co Ltd 半導体装置
JP2011199223A (ja) * 2010-03-24 2011-10-06 Mitsubishi Electric Corp 半導体装置
JP2013125928A (ja) * 2011-12-16 2013-06-24 Mitsubishi Electric Corp 半導体装置
WO2013136550A1 (ja) * 2012-03-16 2013-09-19 三菱電機株式会社 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098758A (zh) * 2016-08-17 2016-11-09 电子科技大学 一种功率器件的结终端结构
CN106098758B (zh) * 2016-08-17 2018-10-26 电子科技大学 一种功率器件的结终端结构
US10347713B2 (en) 2017-09-15 2019-07-09 Kabushiki Kaisha Toshiba Semiconductor device having a triple region resurf structure

Also Published As

Publication number Publication date
WO2015104900A1 (ja) 2015-07-16
JPWO2015104900A1 (ja) 2017-03-23

Similar Documents

Publication Publication Date Title
JP5921784B2 (ja) 半導体装置
JP7059555B2 (ja) 半導体装置
US9202940B2 (en) Semiconductor device
US9082815B2 (en) Semiconductor device having carrier extraction in electric field alleviating layer
US9281392B2 (en) Charge compensation structure and manufacturing therefor
US20170294526A1 (en) Reverse-conducting semiconductor device
WO2018074425A1 (ja) 半導体装置
JP5637188B2 (ja) 横型素子を有する半導体装置
JP2011142123A (ja) 半導体装置
US20140320193A1 (en) Semiconductor device
USRE48259E1 (en) Semiconductor device
JP2018049908A (ja) 半導体装置及びその製造方法
JP7127389B2 (ja) 炭化珪素半導体装置
JP5865860B2 (ja) 半導体装置
CN112466922A (zh) 半导体装置
CN115241268A (zh) 半导体装置
JP7146488B2 (ja) 半導体装置およびその製造方法
US20160276441A1 (en) Semiconductor device
JP2016162783A (ja) 半導体装置
JP6301551B1 (ja) 半導体装置
JP2015142073A (ja) 半導体装置
JP6058712B2 (ja) 半導体装置
JP5774744B2 (ja) 半導体装置
JP7264263B2 (ja) 半導体装置
JP5884772B2 (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160412

R150 Certificate of patent or registration of utility model

Ref document number: 5921784

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250