JP7264263B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7264263B2
JP7264263B2 JP2021545226A JP2021545226A JP7264263B2 JP 7264263 B2 JP7264263 B2 JP 7264263B2 JP 2021545226 A JP2021545226 A JP 2021545226A JP 2021545226 A JP2021545226 A JP 2021545226A JP 7264263 B2 JP7264263 B2 JP 7264263B2
Authority
JP
Japan
Prior art keywords
region
electric field
field relaxation
doping concentration
accumulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021545226A
Other languages
English (en)
Other versions
JPWO2021049351A1 (ja
Inventor
洋輔 桜井
勇一 小野澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2021049351A1 publication Critical patent/JPWO2021049351A1/ja
Application granted granted Critical
Publication of JP7264263B2 publication Critical patent/JP7264263B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Description

本発明は、半導体装置に関する。
従来、トレンチ部の間のメサ部に蓄積領域を備える半導体装置が知られている（例えば、特許文献１－３参照）。
特許文献１ 特開２００５－３４７２８９号公報
特許文献２ 特開２００８－２０５０１５号公報
特許文献３ 特開２００７－３１１６２７号公報
 解決しようとする課題
半導体装置の漏れ電流を抑制することが望ましい。
一般的開示
本発明の第１の態様においては、半導体基板に設けられた第１導電型のドリフト領域と、ドリフト領域の上方に設けられた第２導電型のベース領域と、ベース領域とドリフト領域との間に設けられ、ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域と、ベース領域と蓄積領域との間に設けられ、蓄積領域のドーピング濃度のピークよりもドーピング濃度の低い電界緩和領域とを備え、電界緩和領域と蓄積領域との境界は、蓄積領域のピークの半値位置であり、電界緩和領域の積分濃度が５Ｅ１４ｃｍ－２以上、５Ｅ１５ｃｍ－２以下である半導体装置を提供する。
電界緩和領域の膜厚は、０．４μｍ以上、３．０μｍ以下であってよい。
電界緩和領域の膜厚は、１．０μｍ以上、１．８μｍ以下であってよい。
電界緩和領域の膜厚は、１．５μｍ以上、２．０μｍ以下であってよい。
電界緩和領域の膜厚は、蓄積領域の膜厚以上であってよい。
電界緩和領域は、ドリフト領域と同一のドーピング濃度の領域を含んでよい。
電界緩和領域は、蓄積領域のピークの半値よりも小さいピークを有してよい。
蓄積領域のドーピング濃度は、ベース領域のドーピング濃度のピークよりも低くてよい。
蓄積領域のドーピング濃度は、１Ｅ１６ｃｍ－３以上、４Ｅ１６ｃｍ－３以下であってよい。
蓄積領域の膜厚は、０．５μｍ以上、１．５μｍ以下であってよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
実施例に係る半導体装置１００の断面の一例を示す。 実施例に係る半導体装置１００の上面図の一例を示す。 実施例に係る半導体装置１００の深さ方向におけるドーピング濃度分布の一例を示す。 比較例に係る半導体装置５００の断面の一例を示す。 比較例に係る半導体装置５００の深さ方向におけるドーピング濃度分布の一例を示す。 比較例に係る半導体装置５００の電流Ｉｃｅｓの実測波形を示す。 比較例に係る半導体装置５００の電流Ｉｃｅｓのシミュレーション波形を示す。 電界緩和領域１７のドーピング濃度分布の一例を示す。 電界緩和領域１７の膜厚Ｗに応じた電流Ｉｃｅｓの変化を示す。 蓄積領域１６のピーク濃度と電界緩和領域１７の膜厚Ｗの関係を示す。 蓄積領域１６のピーク濃度と電界緩和領域１７の積分濃度の関係を示す。 蓄積領域１６のピーク濃度、電界緩和領域１７の膜厚Ｗ、および電界緩和領域１７の積分濃度の関係を示す。 実施例に係る半導体装置１００の断面図の拡大図の一例を示す。 実施例に係る半導体装置１００のドーピング濃度分布の他の例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。また、基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板の上面と平行な面をＸＹ面とし、半導体基板の深さ方向をＺ軸とする。
各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。
本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化した不純物の濃度を指す。本明細書においてドナーおよびアクセプタの濃度差をドーピング濃度とする場合がある。また、ドーピング領域におけるドーピング濃度分布のピーク値を、当該ドーピング領域におけるドーピング濃度とする場合がある。
本明細書では、ＮまたはＰを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ＮやＰに付す＋および－は、それぞれ、それが付されていない層や領域よりも高ドーピング濃度および低ドーピング濃度であることを意味する。
図１Ａは、実施例に係る半導体装置１００の断面の一例を示す。図１Ａに示す各部材は、図面の紙面と垂直な方向に延伸して形成されている。半導体装置１００は、伝導度変調によりオン抵抗およびオン電圧を低減する。半導体装置１００は、一例としてＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）を有する半導体チップである。本例の半導体装置１００は、当該断面において半導体基板１０、層間絶縁膜２６、エミッタ電極５２およびコレクタ電極２４を有する。
層間絶縁膜２６は、半導体基板１０のおもて面２１に設けられる。層間絶縁膜２６は、例えばリンが添加されたシリケートガラス膜（ＰＳＧ膜）、または、リンおよびボロンが添加されたシリケートガラス膜（ＢＰＳＧ膜）である。
コンタクトホール５４は、層間絶縁膜２６に設けられた開口である。コンタクトホール５４は、半導体基板１０のおもて面２１を露出させ、エミッタ電極５２とおもて面２１とを接続するために設けられる。本例のコンタクトホール５４は、メサ部６０の中央に設けられているが、これに限定されない。
エミッタ電極５２は、半導体基板１０のおもて面２１の上方に設けられる。本例のエミッタ電極５２は、層間絶縁膜２６の上面に形成される。エミッタ電極５２は、半導体基板１０のおもて面２１の一部の領域と接触してよい。エミッタ電極５２は、コンタクトホール５４内にも形成され、エミッタ領域１２と接触する。また、層間絶縁膜２６は、エミッタ電極５２とゲート導電部４４との間を絶縁する。
コレクタ電極２４は、半導体基板１０の裏面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、金属等の導電材料で形成される。例えばエミッタ電極５２およびコレクタ電極２４は、アルミニウムを含む導電材料で形成されてよい。また、エミッタ電極５２およびコレクタ電極２４において、絶縁膜の開口内等の微細な領域に形成される部分は、タングステンを含む導電材料で形成されてもよい。
半導体基板１０は、シリコン基板または化合物半導体基板であってよい。半導体基板１０は、炭化シリコン基板であっても、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０は、シリコン基板である。
ドリフト領域１８は、半導体基板１０に設けられた第１導電型の領域である。本例のドリフト領域１８は、一例としてＮ－型である。ドリフト領域１８は、半導体基板１０において他のドーピング領域が形成されずに残存した領域であってよい。即ち、ドリフト領域１８のドーピング濃度は半導体基板１０のドーピング濃度であってよい。
エミッタ領域１２は、半導体基板１０のおもて面２１側に設けられた第１導電型の領域である。エミッタ領域１２は、一例としてＮ＋型である。エミッタ領域１２は、ダミートレンチ部３０またはゲートトレンチ部４０と接して設けられる。エミッタ領域１２は、隣接するトレンチ部の間のメサ部６０において、一方のトレンチ部から他方のトレンチ部まで延伸して設けられる。
ベース領域１４は、半導体基板１０のおもて面２１側に設けられた第２導電型の領域である。ベース領域１４は、一例としてＰ－型である。ベース領域１４は、エミッタ領域１２の下方に設けられる。また、ベース領域１４は、ドリフト領域１８の上方に設けられる。
蓄積領域１６は、ベース領域１４とドリフト領域１８との間に設けられた第１導電型の領域である。本例の蓄積領域１６は、一例としてＮ型である。蓄積領域１６は、ダミートレンチ部３０またはゲートトレンチ部４０に接して設けられる。蓄積領域１６のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。蓄積領域１６は、半導体基板１０の裏面２３側からドリフト領域１８に注入された正孔が、半導体基板１０のおもて面２１側に抜けることを抑制して、ドリフト領域１８の上面側におけるキャリア密度を高める。このように、蓄積領域１６は、キャリア注入促進効果（ＩＥ効果）により、半導体装置１００を伝導度変調させる。これにより、半導体装置１００の導通抵抗が下がり、オン電圧を低減できる。
電界緩和領域１７は、ベース領域１４と蓄積領域１６との間に設けられる。電界緩和領域１７の上端は、ベース領域１４と電界緩和領域１７との間のジャンクション位置である。電界緩和領域１７の下端は、蓄積領域１６のドーピング濃度のピークに対する半値位置である。電界緩和領域１７は、一例としてＮ－型である。
電界緩和領域１７のドーピング濃度は、蓄積領域１６のドーピング濃度のピークよりも低い。電界緩和領域１７のドーピング濃度は、ベース領域１４のドーピング濃度のピークよりも低くてよい。電界緩和領域１７では、空乏層が伸びやすくなり、電界の集中を緩和することができる。
一例において、電界緩和領域１７は、ドリフト領域１８と同一のドーピング濃度の領域を有する。電界緩和領域１７は、ドリフト領域１８と同一のドーピング濃度の領域を予め定められた膜厚で有する。例えば、電界緩和領域１７は、ドリフト領域１８と同一のドーピング濃度の領域を膜厚０．５μｍ以上有する。
電界緩和領域１７の膜厚Ｗは、高電圧印加時にＣ－Ｅ間の漏れ電流を抑制できるように設定される。Ｃ－Ｅ間の漏れ電流とは、コレクタ電極２４とエミッタ電極５２との間を流れる電流Ｉｃｅｓの漏れ電流を指す。一例において、電界緩和領域１７の膜厚Ｗは、蓄積領域１６とベース領域１４との間の電界を緩和して、漏れ電流が抑制されるように設定される。
例えば、電界緩和領域１７の膜厚Ｗは、蓄積領域１６の膜厚以上である。電界緩和領域１７の膜厚を厚くすることによって、漏れ電流を抑制しやすくなる。また、電界緩和領域１７の膜厚Ｗは、蓄積領域１６の膜厚以下であってよい。電界緩和領域１７の膜厚Ｗは０．４μｍ以上、３．０μｍ以下であってよい。電界緩和領域１７の膜厚Ｗは１．０μｍ以上、１．８μｍ以下であってよい。電界緩和領域１７の膜厚Ｗは１．５μｍ以上、２．０μｍ以下であってよい。
バッファ領域２０は、ドリフト領域１８の下方に設けられた第１導電型の領域である。本例のバッファ領域２０は、一例としてＮ＋型である。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、第２導電型のコレクタ領域２２および第１導電型のカソード領域に到達することを防ぐフィールドストップ層として機能してよい。
ダミートレンチ部３０およびゲートトレンチ部４０は、予め定められた配列方向（本例ではＸ軸方向）に沿って予め定められた間隔で配列される。ダミートレンチ部３０およびゲートトレンチ部４０は、半導体基板１０のおもて面２１に平行であって配列方向と垂直な延伸方向（本例ではＹ軸方向）に沿って延伸する。ダミートレンチ部３０およびゲートトレンチ部４０は、半導体基板１０のおもて面２１側から、エミッタ領域１２、ベース領域１４、電界緩和領域１７および蓄積領域１６を貫通して、ドリフト領域１８まで延伸する。
ゲートトレンチ部４０は、ゲート電位に設定されている。ゲートトレンチ部４０は、おもて面２１に形成されたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。
ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。
ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に形成される。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。ゲート導電部４４は、おもて面２１において層間絶縁膜２６により覆われる。ゲート導電部４４は、少なくとも隣接するベース領域１４と対向する領域を含む。ゲート導電部４４に予め定められた電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層にチャネルが形成される。本例のゲート導電部４４は、蓄積領域１６の下面よりも、半導体基板１０の裏面２３側に突出する部分を有する。
ダミートレンチ部３０は、エミッタ電位に設定されている。ダミートレンチ部３０は、おもて面２１側に形成されたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。
ダミー絶縁膜３２は、ダミートレンチの内壁を覆って形成される。ダミー絶縁膜３２は、ダミートレンチの内壁の半導体を酸化または窒化して形成してよい。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。
ダミー導電部３４は、ダミートレンチの内部に形成され、且つ、ダミー絶縁膜３２よりも内側に形成される。ダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、おもて面２１において層間絶縁膜２６により覆われる。
本例の半導体装置１００は、１つのゲートトレンチ部４０と、２つのダミートレンチ部３０とが、この順で繰り返し配列された構造を備える。トレンチ部の配列構造は本例に限られない。複数のゲートトレンチ部４０が連続して配置されてもよい。１つのダミートレンチ部３０が２つのゲートトレンチ部４０に挟まれて配置されてもよい。半導体装置１００は、トレンチ部としてゲートトレンチ部４０のみを備えてもよい。
メサ部６０は、２つのトレンチ部に挟まれた半導体基板１０の領域である。メサ部６０には、エミッタ領域１２、ベース領域１４、電界緩和領域１７および蓄積領域１６が設けられている。
図１Ｂは、実施例に係る半導体装置１００の上面図の一例を示す。図１ＢのＢ－Ｂ'断面が図１Ａで示した断面図に相当する。
コンタクト領域１５は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のコンタクト領域１５は、一例としてＰ＋型である。本例のコンタクト領域１５は、メサ部６０のおもて面２１に設けられる。本例のコンタクト領域１５は、ダミートレンチ部３０およびゲートトレンチ部４０と接している。
メサ部６０において、エミッタ領域１２およびコンタクト領域１５が、半導体基板１０のおもて面２１に設けられる。エミッタ領域１２およびコンタクト領域１５は、メサ部６０と隣り合う２つのトレンチ部にそれぞれ接して設けられている。エミッタ領域１２およびコンタクト領域１５は、延伸方向において交互に設けられている。エミッタ領域１２およびコンタクト領域１５は、延伸方向において同一の間隔で設けられている。但し、エミッタ領域１２の幅は、延伸方向において、コンタクト領域１５の幅よりも大きくてもよいし、小さくてもよい。
コンタクトホール５４は、延伸方向に延伸して設けられる。コンタクトホール５４は、エミッタ領域１２およびコンタクト領域１５の各領域の上方に形成される。なお、コンタクトホール５４および層間絶縁膜２６は、図面を簡潔にするために省略されている。
図１Ｃは、実施例に係る半導体装置１００の深さ方向におけるドーピング濃度分布の一例を示す。縦軸はドーピング濃度（ｃｍ－３）を対数で示し、横軸は半導体基板１０のおもて面２１からの深さ（μｍ）を示す。
本例のドーピング濃度分布は、図１ＡのＡ－Ａ'断面のドーピング濃度分布を示す。つまり、図１ＡのＡ－Ａ'断面に対応して、エミッタ領域１２、ベース領域１４、電界緩和領域１７、蓄積領域１６およびドリフト領域１８におけるドーピング濃度分布を示している。深さＤ１～深さＤ４は、半導体基板１０のおもて面２１からの深さを示す。
深さＤ１は、半導体基板１０のおもて面２１を基準とした、エミッタ領域１２の下端の深さを示す。即ち、深さＤ１は、エミッタ領域１２とベース領域１４との境界位置に対応する。深さＤ１は、Ｎ型のエミッタ領域１２とＰ型のベース領域１４との間におけるドーピング濃度分布のジャンクションの深さである。例えば、深さＤ１は、半導体基板１０のおもて面２１から０．３μｍ以上、０．８μｍ以下の範囲内に設定される。
エミッタ領域１２のドーピング濃度は、半導体基板１０のおもて面２１近傍（すなわち、深さ０μｍ近傍）で最大の値を示す。エミッタ領域１２のドーピング濃度の最大値は、１Ｅ２０ｃｍ－３以上であってよい。なお、Ｅは１０のべき乗を意味し、例えば１Ｅ２０ｃｍ－３は１×１０２０ｃｍ－３を意味する。
深さＤ２は、半導体基板１０のおもて面２１を基準とした、ベース領域１４の下端の深さを示す。深さＤ２は、ベース領域１４と電界緩和領域１７との境界位置に対応する。深さＤ２は、Ｐ型のベース領域１４とＮ型の電界緩和領域１７との間におけるドーピング濃度分布のジャンクションの深さである。例えば、深さＤ２は、半導体基板１０のおもて面２１から１．５μｍ以上、２．５μｍ以下の範囲内に設定される。
ベース領域１４のドーピング濃度のピークＰ１は、５Ｅ１６ｃｍ－３以上、５Ｅ１７ｃｍ－３以下である。本実施例において、ベース領域１４のドーピング濃度のピークＰ１は、半導体基板１０のおもて面２１から０．８μｍ以上、１．８μｍ以下の範囲内に設けられている。
深さＤ３は、半導体基板１０のおもて面２１を基準とした、電界緩和領域１７の下端の深さを示す。深さＤ３は、電界緩和領域１７と蓄積領域１６との境界位置に対応する。本例の深さＤ３は、ドーピング濃度分布において、蓄積領域１６のピークＰ２の半値Ｐｈとなる位置を蓄積領域１６と電界緩和領域１７との境界位置として決定されている。
ここで、電界緩和領域１７のドーピング濃度は、ベース領域１４のドーピング濃度のピークＰ１よりも低い。また、電界緩和領域１７のドーピング濃度は、蓄積領域１６のドーピング濃度のピークＰ２よりも低い。電界緩和領域１７は、ドリフト領域１８と同一のドーピング濃度の領域を有してよい。この場合、電界緩和領域１７は、ドリフト領域１８が残存した領域とすることができるので、電界緩和領域１７のために追加でイオン注入する必要がない。よって、半導体装置１００の製造コストが低減される。
深さＤ４は、半導体基板１０のおもて面２１を基準とした、蓄積領域１６の下端の深さを示す。深さＤ４は、ドリフト領域１８の濃度と同一となる深さに対応する。例えば、深さＤ４は、半導体基板１０のおもて面２１から２．５μｍ以上、５．０μｍ以下の範囲内に配置されている。本実施例においてドリフト領域１８は概ね一定のドーピング濃度を有する。本実施例においてドリフト領域１８のドーピング濃度は、５Ｅ１３ｃｍ－３以上、５Ｅ１４ｃｍ－３以下である。
蓄積領域１６のドーピング濃度は、ベース領域１４のドーピング濃度のピークＰ１よりも低い。例えば、蓄積領域１６のドーピング濃度のピークＰ２は、１Ｅ１６ｃｍ－３以上、４Ｅ１６ｃｍ－３以下である。本実施例において、蓄積領域１６のドーピング濃度が最大となる深さ位置は、半導体基板１０のおもて面２１から２．０μｍ以上、４．５μｍ以下の範囲内に配置されている。
図２Ａは、比較例に係る半導体装置５００の断面の一例を示す。本例の半導体装置５００は、電界緩和領域１７を有さない点で実施例に係る半導体装置１００と相違する。半導体装置５００は、メサ部６０において、エミッタ領域５１２、ベース領域５１４、蓄積領域５１６およびドリフト領域５１８を有する。半導体装置５００では、ベース領域５１４と蓄積領域５１６とが隣接して設けられる。半導体装置５００は、電界緩和領域１７を有さないので、ベース領域５１４と蓄積領域５１６との間に電界が集中する。
半導体装置５００は、蓄積領域５１６によってＩＥ効果を高め、定常時に蓄積されるキャリア量を増加させて、オン電圧を低減することができる。蓄積領域５１６が高濃度なほど、ＩＥ効果を高めることができるので、高濃度に設計される傾向にある。しかしながら、蓄積領域５１６のドーピング濃度のピークが、１Ｅ１６ｃｍ－３以上のように高濃度となると瞬時的にＣ－Ｅ間の漏れ電流が増加する場合がある。
図２Ｂは、比較例に係る半導体装置５００の深さ方向におけるドーピング濃度分布の一例を示す。本例のドーピング濃度分布は、図２ＡのＡ－Ａ'断面のドーピング濃度分布である。
深さＤ１'は、半導体基板１０のおもて面２１を基準とした、エミッタ領域５１２の下端の深さを示す。深さＤ１'は、エミッタ領域５１２とベース領域５１４との境界位置に対応する。深さＤ１'は、Ｎ型のエミッタ領域５１２とＰ型のベース領域５１４との間におけるドーピング濃度分布のジャンクションの深さである。
深さＤ２'は、半導体基板１０のおもて面２１を基準とした、ベース領域５１４の下端の深さを示す。深さＤ２'は、ベース領域５１４と蓄積領域５１６との境界位置に対応する。深さＤ２'は、Ｐ型のベース領域５１４とＮ型の蓄積領域５１６との間におけるドーピング濃度分布のジャンクションの深さである。
深さＤ３'は、半導体基板１０のおもて面２１を基準とした、蓄積領域５１６の下端の深さを示す。深さＤ３'は、ドリフト領域５１８の濃度と同一となる深さに対応する。蓄積領域５１６のドーピング濃度のピークＰ２'は、１Ｅ１６ｃｍ－３以上である。半導体装置５００において、蓄積領域５１６のドーピング濃度のピークＰ２'は、ベース領域５１４のドーピング濃度のピークＰ１'よりも低い。
このように、Ｐ型のベース領域５１４とＮ型の蓄積領域５１６とが直接接触する界面では、蓄積領域５１６によりキャリア密度が高められており、電界が集中しやすくなる。電界が集中するとＣ－Ｅ間の漏れ電流が生じやすくなる。
図２Ｃは、比較例に係る半導体装置５００の電流Ｉｃｅｓの実測波形を示す。縦軸はＣ－Ｅ間の電圧Ｖｃｅ（Ｖ）およびＣ－Ｅ間の電流Ｉｃｅｓ（Ａ）を示し、横軸は時間（ｓｅｃ）を示す。本例では、予め定められた掃引速度で電圧Ｖｃｅを掃引した場合の電流Ｉｃｅｓの変化を示している。
電圧Ｖｃｅは、０Ｖから１３３０Ｖまで、ｄｖ／ｄｔ＝０．４ｋＶ／ｍｓの速さで掃引している。電圧Ｖｃｅが上昇すると、予め定められた電圧にて瞬時的に電流Ｉｃｅｓが上昇する。例えば、瞬時的なＣ－Ｅ間の漏れ電流の増加は蓄積領域５１６のピーク濃度が１Ｅ１６ｃｍ－３以上の濃度であり、ベース領域５１４と蓄積領域５１６との界面に電界が集中することによって発生する。漏れ電流の増加する電圧Ｖｃｅは、空乏層がバッファ領域２０に到達する電圧に関係する場合がある。バッファ領域２０に空乏層が到達することで、それ以上深さ方向に電界がかからなくなり、おもて面２１側の電界が急激に高くなることで漏れ電流が増加する。ここで、ピーク濃度はドーピング濃度のピークの濃度を示す。
図２Ｄは、比較例に係る半導体装置５００の電流Ｉｃｅｓのシミュレーション波形を示す。縦軸はＣ－Ｅ間の電圧Ｖｃｅ（Ｖ）およびＣ－Ｅ間の電流Ｉｃｅｓ（Ａ）を示し、横軸は時間（ｓｅｃ）を示す。本例では、図２Ｃの掃引条件と同一の条件で電圧Ｖｃｅを掃引している。図２Ｃの場合と同様に、電圧Ｖｃｅの上昇に伴い、瞬時的に電流Ｉｃｅｓが増加する現象が確認されている。
一方、半導体装置１００は、電界緩和領域１７を設けることで、蓄積領域１６を高濃度化した場合に生じるＣ－Ｅ間の漏れ電流増加を抑制しつつ、ＩＥ効果を高めることができる。これにより、Ｃ－Ｅ間の漏れ電流に起因する損失が低減される。但し、電界緩和領域１７の膜厚Ｗを大きくしすぎると、ＩＥ効果が低下するので、蓄積領域１６のピーク濃度に応じて適切な電界緩和領域１７の膜厚Ｗを選択する。
図３Ａは、電界緩和領域１７のドーピング濃度分布の一例を示す。本例の電界緩和領域１７は、条件を変えることにより、Ａ１～Ａ４の４つの異なるドーピング濃度分布に変更されている。また、比較として半導体装置５００のドーピング濃度分布Ａ０も示している。
ドーピング濃度分布Ａ０は、電界緩和領域１７を有さない半導体装置５００のドーピング濃度分布を示す。本例では、ベース領域５１４が蓄積領域５１６と接している。蓄積領域５１６のピーク濃度は、ベース領域５１４のピーク濃度よりも低い。
ドーピング濃度分布Ａ１～Ａ４は、予め定められた膜厚の電界緩和領域１７を有する半導体装置１００のドーピング濃度分布を示す。ドーピング濃度分布Ａ１～Ａ４は、電界緩和領域１７の膜厚Ｗを順に大きくした場合のドーピング濃度の分布を示す。電界緩和領域１７の膜厚Ｗを大きくすることにより、蓄積領域１６のピーク濃度を大きくすることができる。蓄積領域１６のピーク濃度を大きくすることにより、ＩＥ効果が向上してオン電圧を低減できる。
図３Ｂは、電界緩和領域１７の膜厚Ｗに応じた電流Ｉｃｅｓの変化を示す。本例では、電界緩和領域１７の膜厚Ｗを、０μｍ、０．３μｍ、０．６μｍまたは０．９μｍに変化させている。電界緩和領域１７の膜厚Ｗが大きくなるほど、空乏層が深さ方向に広がりやすくなり、電界緩和効果が大きくなっている。そのため、電界緩和領域１７の膜厚Ｗが大きくなるに従い、電流Ｉｃｅｓの上昇が抑制されている。
図４Ａは、蓄積領域１６のピーク濃度と電界緩和領域１７の膜厚Ｗの関係を示す。縦軸は電界緩和領域１７の膜厚Ｗ（μｍ）を示し、横軸は蓄積領域１６のピーク濃度（ｃｍ－３）を示す。本例では、蓄積領域１６のピーク濃度に応じた、電界を緩和するために必要な電界緩和領域１７の膜厚Ｗを示している。
電界緩和領域１７の膜厚Ｗは、蓄積領域１６のピーク濃度に応じて、漏れ電流を抑制するために必要な大きさが異なる。電界緩和領域１７では、空乏層が伸びやすくなり電界を緩和することができる。電界緩和領域１７の膜厚Ｗが厚いほど、電界が緩和されて、漏れ電流を抑制する効果が高くなる。
蓄積領域１６のピーク濃度が高いほど、空乏層が伸びにくくなるので、電界が集中しやすくなる。蓄積領域１６のドーピング濃度が低いほど、空乏層が伸びやすくなり、電界が分散されやすくなる。よって、蓄積領域１６のピーク濃度が高いほど、漏れ電流を抑制するために必要な電界緩和領域１７の膜厚Ｗが大きくなる。
例えば、蓄積領域１６のドーピング濃度は、１Ｅ１６ｃｍ－３以上、４Ｅ１６ｃｍ－３以下である。蓄積領域１６のドーピング濃度が１Ｅ１６ｃｍ－３の場合に、電界緩和領域１７の膜厚Ｗが０．４μｍとなっている。蓄積領域１６のドーピング濃度が２．５Ｅ１６ｃｍ－３の場合に、電界緩和領域１７の膜厚Ｗが１．０μｍとなっている。蓄積領域１６のドーピング濃度が３Ｅ１６ｃｍ－３の場合に、電界緩和領域１７の膜厚Ｗが１．３μｍとなっている。蓄積領域１６のドーピング濃度が４Ｅ１６ｃｍ－３の場合に、電界緩和領域１７の膜厚Ｗが１．８μｍとなっている。
電界緩和領域１７の膜厚Ｗが厚くなりすぎると、蓄積領域１６がトレンチボトムの深い位置に存在して、耐圧の低下が生じる場合がある。そのため、電界緩和領域１７の膜厚Ｗを３．０μｍ以下とすることにより、耐圧の低下を抑制している。なお、電界緩和領域１７の膜厚Ｗは、本例の値よりも厚くてもよい。
図４Ｂは、蓄積領域１６のピーク濃度と電界緩和領域１７の積分濃度の関係を示す。縦軸は電界緩和領域１７の積分濃度（ｃｍ－２）を示し、横軸は蓄積領域１６のピーク濃度（ｃｍ－３）を示す。電界緩和領域１７の積分濃度は、電界緩和領域１７の膜厚Ｗの範囲でドーピング濃度分布を積分して算出した値を示す。
電界緩和領域１７の積分濃度は５Ｅ１４ｃｍ－２以上、５Ｅ１５ｃｍ－２以下である。電界緩和領域１７の積分濃度を適切に設定することにより、ベース領域１４と電界緩和領域１７との間の電界が緩和され、漏れ電流を抑制することができる。漏れ電流は、コレクタ電極２４とエミッタ電極５２との間を流れる電流Ｉｃｅｓの漏れ電流を指す。
図４Ｃは、蓄積領域１６のピーク濃度、電界緩和領域１７の膜厚Ｗ、および電界緩和領域１７の積分濃度の関係について示す。
電界緩和領域１７の膜厚Ｗは、高電圧印加時にＣ－Ｅ間の漏れ電流を抑制できるように設定される。一例において、電界緩和領域１７の膜厚Ｗは、蓄積領域１６とベース領域１４との間の電界を緩和して、漏れ電流が抑制されるように設定される。
例えば、電界緩和領域１７の膜厚Ｗは、蓄積領域１６の膜厚以上である。電界緩和領域１７の膜厚を厚くすることによって、漏れ電流を抑制しやすくなる。また、電界緩和領域１７の膜厚Ｗは、蓄積領域１６の膜厚以下であってよい。電界緩和領域１７の膜厚Ｗは０．４μｍ以上、３．０μｍ以下であってよい。電界緩和領域１７の膜厚Ｗは１．０μｍ以上、１．８μｍ以下であってよい。電界緩和領域１７の膜厚Ｗは１．５μｍ以上、２．０μｍ以下であってよい。さらに、電界緩和領域１７の積分濃度は５Ｅ１４ｃｍ－２以上、５Ｅ１５ｃｍ－２以下であってよい。
図５は、実施例に係る半導体装置１００の断面図の拡大図の一例を示す。同図は、隣接するダミートレンチ部３０およびゲートトレンチ部４０で挟まれたメサ部６０の拡大図である。
幅Ｗ１は、ダミートレンチ部３０の中央部とゲートトレンチ部４０の中央部との間隔を示す。即ち、幅Ｗ１は、トレンチ部のピッチである。幅Ｗ２は、メサ部６０の幅を示す。
長さＬ１は、エミッタ領域１２の膜厚である。長さＬ１は、半導体基板１０のおもて面２１から深さＤ１までの膜厚に対応する。例えば、長さＬ１は、０．３μｍ以上、０．８μｍ以下である。
長さＬ２は、ベース領域１４の膜厚である。長さＬ２は、深さＤ１から深さＤ２までの膜厚に対応する。
長さＷは、電界緩和領域１７の膜厚である。長さＷは、深さＤ２から深さＤ３までの膜厚に対応する。例えば、長さＷは、０．４μｍ以上、３．０μｍ以下である。
長さＬ４は、蓄積領域１６の膜厚である。長さＬ４は、深さＤ３から深さＤ４までの膜厚に対応する。一例において、蓄積領域１６の膜厚は、０．５μｍ以上、１．５μｍ以下である。例えば、蓄積領域１６の膜厚は１．０μｍである。
長さＬ５は、蓄積領域１６の下端Ｄ４から、蓄積領域１６の下面よりも下側に突出するダミートレンチ部３０またはゲートトレンチ部４０の下端までの距離である。蓄積領域１６は、ダミートレンチ部３０またはゲートトレンチ部４０の下端を超えない程度の膜厚を有することが好ましい。
ここで、トレンチ部を有する半導体装置では、伝導度変調によりコレクタから注入された正孔の密度は、エミッタに近づくにつれて低下する。この結果、キャリア密度がエミッタ側で低くなり、オン抵抗を十分に小さくすることができない。本例の半導体装置１００は、ベース領域１４の下方に蓄積領域１６を設けることにより、エミッタ側におけるキャリア密度を向上させることができる。
このように、蓄積領域１６におけるドーピング濃度の最大値を高くすることで、半導体装置１００のオン抵抗およびオン電圧を小さくすることができる。一方で、蓄積領域１６における総ドーズ量を多くしすぎると、ベース領域１４と蓄積領域１６との間の電界が大きくなるので漏れ電流が生じる。したがって、電界緩和領域１７の膜厚Ｗは、ベース領域１４と蓄積領域１６との間の電界を十分に緩和できる範囲に設定されることが好ましい。
一例において、電界緩和領域１７の膜厚Ｗは、蓄積領域１６の膜厚である長さＬ４よりも短いことが好ましい。また、電界緩和領域１７の膜厚Ｗは、エミッタ領域１２およびベース領域１４の長さの和Ｌ１＋Ｌ２以下である。電界緩和領域１７の膜厚Ｗは、ベース領域１４の長さＬ２以下であってもよい。また、電界緩和領域１７の膜厚Ｗは、ゲートトレンチ部４０の突出部の長さＬ５以下であってよく、Ｌ５の半分以下であってもよい。
一方、蓄積領域１６を低ドーピング濃度とすることにより、空乏層が広がりやすくなり、電界の集中を緩和できる。この場合であっても、０．４μｍ以上の電界緩和領域１７を設けてよい。
図６は、実施例に係る半導体装置１００のドーピング濃度分布の他の例を示す。本例の半導体装置１００は、電界緩和領域１７にピークＰ３を有する。
ピークＰ３は、電界緩和領域１７に設けられる。ピークＰ３は、ピークＰ２の半値Ｐｈよりも低い。電界緩和領域１７のドーピング濃度は、蓄積領域１６のピークＰ２の半値Ｐｈより低い値であればよい。電界緩和領域１７は、複数段のピークを有してもよい。この場合も、複数段で形成される電界緩和領域１７の各段の濃度は蓄積領域１６のピークＰ２の半値Ｐｈより低い値であれば、どのような値であってもよい。例えば、電界緩和領域１７のドーピング濃度は、半導体基板１０の裏面２３に向かって徐々に高くなってもよいし、徐々に低くなってもよい。ドーピング濃度のプロファイルは、電界緩和領域１７の積分濃度が５Ｅ１４ｃｍ－２以上、５Ｅ１５ｃｍ－２以下であればよく、これに限定されない。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１７・・・電界緩和領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・おもて面、２２・・・コレクタ領域、２３・・・裏面、２４・・・コレクタ電極、２６・・・層間絶縁膜、３０・・・ダミートレンチ部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、４０・・・ゲートトレンチ部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、５４・・・コンタクトホール、６０・・・メサ部、１００・・・半導体装置、５００・・・半導体装置、５１２・・・エミッタ領域、５１４・・・ベース領域、５１６・・・蓄積領域、５１８・・・ドリフト領域

Claims (8)

  1. 半導体基板に設けられた第１導電型のドリフト領域と、
    前記ドリフト領域の上方に設けられた第２導電型のベース領域と、
    前記ベース領域と前記ドリフト領域との間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域と、
    前記ベース領域と前記蓄積領域との間に設けられ、前記蓄積領域のドーピング濃度のピークよりもドーピング濃度の低い電界緩和領域と
    を備え、
    前記電界緩和領域と前記蓄積領域との境界は、前記蓄積領域の前記ピークの半値位置であり、
    前記電界緩和領域の積分濃度が７．１０Ｅ１４ｃｍ －２ 以上、２．９８Ｅ１５ｃｍ －２ 以下である
    半導体装置。
  2. 前記電界緩和領域の膜厚は、０．４μｍ以上、１．８μｍ以下である
    請求項１に記載の半導体装置。
  3. 前記電界緩和領域の膜厚は、前記蓄積領域の膜厚以上である
    請求項１に記載の半導体装置。
  4. 前記電界緩和領域は、前記ドリフト領域と同一のドーピング濃度の領域を含む
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記電界緩和領域のドーピング濃度は、前記蓄積領域のドーピング濃度の前記ピークの半値よりも小さいピークを有する
    請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記蓄積領域のドーピング濃度は、前記ベース領域のドーピング濃度のピークよりも低い
    請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記蓄積領域のドーピング濃度の前記ピークは、１Ｅ１６ｃｍ－３以上、４Ｅ１６ｃｍ－３以下である
    請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記蓄積領域の膜厚は、０．５μｍ以上、１．５μｍ以下である
    請求項１から７のいずれか一項に記載の半導体装置。
JP2021545226A 2019-09-13 2020-08-31 半導体装置 Active JP7264263B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019167090 2019-09-13
JP2019167090 2019-09-13
PCT/JP2020/032871 WO2021049351A1 (ja) 2019-09-13 2020-08-31 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2021049351A1 JPWO2021049351A1 (ja) 2021-12-23
JP7264263B2 true JP7264263B2 (ja) 2023-04-25

Family

ID=74866919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021545226A Active JP7264263B2 (ja) 2019-09-13 2020-08-31 半導体装置

Country Status (5)

Country Link
US (1) US11942535B2 (ja)
JP (1) JP7264263B2 (ja)
CN (1) CN113519062A (ja)
DE (1) DE112020000621T5 (ja)
WO (1) WO2021049351A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311627A (ja) 2006-05-19 2007-11-29 Mitsubishi Electric Corp 半導体装置及びその製造方法
WO2018030440A1 (ja) 2016-08-12 2018-02-15 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018041845A (ja) 2016-09-07 2018-03-15 富士電機株式会社 半導体装置
WO2019142706A1 (ja) 2018-01-17 2019-07-25 富士電機株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4575713B2 (ja) 2004-05-31 2010-11-04 三菱電機株式会社 絶縁ゲート型半導体装置
JP5089191B2 (ja) 2007-02-16 2012-12-05 三菱電機株式会社 半導体装置およびその製造方法
CN101694850B (zh) * 2009-10-16 2011-09-14 电子科技大学 一种具有p型浮空层的载流子存储槽栅igbt
JP5754543B2 (ja) * 2012-03-16 2015-07-29 富士電機株式会社 半導体装置
WO2018016543A1 (ja) 2016-07-19 2018-01-25 富士電機株式会社 半導体装置
JP7251914B2 (ja) * 2016-10-17 2023-04-04 富士電機株式会社 半導体装置
CN109075202B (zh) * 2016-11-17 2021-08-31 富士电机株式会社 半导体装置
JP7143085B2 (ja) * 2018-01-31 2022-09-28 三菱電機株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
JP2019186311A (ja) 2018-04-04 2019-10-24 富士電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311627A (ja) 2006-05-19 2007-11-29 Mitsubishi Electric Corp 半導体装置及びその製造方法
WO2018030440A1 (ja) 2016-08-12 2018-02-15 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018041845A (ja) 2016-09-07 2018-03-15 富士電機株式会社 半導体装置
WO2019142706A1 (ja) 2018-01-17 2019-07-25 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
DE112020000621T5 (de) 2021-10-14
US20210384332A1 (en) 2021-12-09
CN113519062A (zh) 2021-10-19
JPWO2021049351A1 (ja) 2021-12-23
WO2021049351A1 (ja) 2021-03-18
US11942535B2 (en) 2024-03-26

Similar Documents

Publication Publication Date Title
US11735584B2 (en) Semiconductor device
US11923444B2 (en) Semiconductor device and manufacturing method of semiconductor device
US11094808B2 (en) Semiconductor device
USRE47198E1 (en) Power semiconductor device
JP7279770B2 (ja) 半導体装置
US10985158B2 (en) Semiconductor device with transistor portion having low injection region on the bottom of a substrate
US8232593B2 (en) Power semiconductor device
JP2024073632A (ja) 半導体装置
JP7230969B2 (ja) 半導体装置
JPWO2011111500A1 (ja) 半導体装置
JP7521642B2 (ja) 半導体装置
JP7435645B2 (ja) 半導体装置
US11955540B2 (en) Semiconductor device and production method
US10651302B2 (en) Semiconductor device
JP7222180B2 (ja) 半導体装置
JP7325931B2 (ja) 半導体装置
JP7115000B2 (ja) 半導体装置
JP7264263B2 (ja) 半導体装置
WO2018154963A1 (ja) 半導体装置
US11264491B2 (en) Semiconductor device for improving transistor characteristics during turn-on
JP2023039138A (ja) 絶縁ゲート型バイポーラトランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230327

R150 Certificate of patent or registration of utility model

Ref document number: 7264263

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150