DE112020000621T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112020000621T5
DE112020000621T5 DE112020000621.2T DE112020000621T DE112020000621T5 DE 112020000621 T5 DE112020000621 T5 DE 112020000621T5 DE 112020000621 T DE112020000621 T DE 112020000621T DE 112020000621 T5 DE112020000621 T5 DE 112020000621T5
Authority
DE
Germany
Prior art keywords
area
electric field
field relaxation
region
doping concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112020000621.2T
Other languages
English (en)
Inventor
Yosuke Sakurai
Yuichi Onozawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112020000621T5 publication Critical patent/DE112020000621T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Abstract

Bereitgestellt wird eine Halbleitervorrichtung, die einen Driftbereich eines ersten Leitfähigkeitstyps aufweist, der in einem Halbleitersubstrat angeordnet ist; einen Basisbereich eines zweiten Leitfähigkeitstyps, der oberhalb des Driftbereichs angeordnet ist; einen Akkumulationsbereich des ersten Leitfähigkeitstyps, der zwischen dem Basisbereich und dem Driftbereich angeordnet ist; und einen elektrischen Feldentspannungsbereich, der zwischen dem Basisbereich und dem Akkumulationsbereich angeordnet ist, wobei die Grenze zwischen dem elektrischen Feldentspannungsbereich und dem Akkumulationsbereich eine Lage des halben Werts des Spitzenwerts der Dotierungskonzentration des Akkumulationsbereichs ist, und eine integrierte Konzentration des elektrischen Feldentspannungsbereichs größer als oder gleich 5.1014 cm-2ist und kleiner als oder gleich 5·1015cm-2.

Description

  • TECHNISCHER HINTERGRUND
  • 1. TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung.
  • 2. STAND DER TECHNIK
  • Eine Halbleitervorrichtung mit einem Akkumulationsbereich in einem Mesaabschnitt zwischen Grabenabschnitten ist bekannt (siehe zum Beispiel Patentdokumente 1 bis 3).
    • Patentdokument 1: Japanische Patentanmeldung Nr. 2005-347289
    • Patentdokument 2: Japanische Patentanmeldung Nr. 2008-205015
    • Patentdokument 3: Japanische Patentanmeldung Nr. 2007-311627
  • 3. TECHNISCHE AUFGABE
  • Es ist wünschenswert, einen Leckstrom in einer Halbleitervorrichtung zu unterdrücken.
  • ALLGEMEINE OFFENBARUNG
  • Gemäß einem ersten Gesichtspunkt der vorliegenden Erfindung wird eine Halbleitervorrichtung bereitgestellt, umfassend einen Driftbereich eines ersten Leitfähigkeitstyps, der auf einem Halbleitersubstrat angeordnet ist, einen Basisbereich eines zweiten Leitfähigkeitstyps, der oberhalb des Driftbereichs angeordnet ist, einen Akkumulationsbereich des ersten Leitfähigkeitstyps, der eine höhere Dotierungskonzentration als der Driftbereich aufweist, angeordnet zwischen dem Basisbereich und dem Driftbereich, und einen elektrischen Feldentspannungsbereich, der eine niedrigere Dotierungskonzentration als der Spitzenwert der Dotierungskonzentration des Akkumulationsbereich aufweist, angeordnet zwischen dem Basisbereich und dem Akkumulationsbereich, wobei die Grenze zwischen dem Feldentspannungsbereich und dem Akkumulationsbereich ist die Halbwertsposition des Spitzenwerts des Akkumulationsbereichs, und die integrierte Konzentration des Feldentspannungsbereichs reicht von 5·1014 cm-2 bis 5·1015 cm-2.
  • Die Schichtdicke des elektrischen Feldentspannungsbereichs kann 0,4 µm bis 3,0 µm betragen.
  • Die Schichtdicke des elektrischen Feldentspannungsbereichs kann 1,0 µm bis 1,8 µm betragen.
  • Die Schichtdicke des elektrischen Feldentspannungsbereichs kann 1,5 µm bis 2,0 µm betragen.
  • Die Schichtdicke des elektrischen Feldentspannungsbereichs kann größer als oder gleich groß sein wie die Schichtdicke des Akkumulationsbereichs.
  • Der elektrische Feldentspannungsbereich kann einen Bereich mit derselben Dotierungskonzentration wie der Driftbereich enthalten.
  • Der elektrische Feldentspannungsbereich kann einen Spitzenwert aufweisen, der kleiner als der halbe Spitzenwert des Akkumulationsbereichs ist.
  • Die Dotierungskonzentration des Speicherbereichs kann niedriger sein als der Spitzenwert der Dotierungskonzentration des Basisbereichs.
  • Die Dotierungskonzentration des Akkumulationsbereichs kann 1·1016 cm-3 bis 4·1016 cm-3 betragen.
  • Die Schichtdicke des Akkumulationsbereichs kann 0,5 µm bis 1,5 µm betragen.
  • Die obige Zusammenfassung der Erfindung zählt nicht alle Merkmale der Erfindung auf. Unterkombinationen dieser Merkmalsgruppen können ebenfalls Erfindungen sein.
  • Figurenliste
    • 1A illustriert ein Beispiel eines Querschnitts einer Halbleitervorrichtung 100 gemäß einem Ausführungsbeispiel.
    • 1B illustriert ein Beispiel einer Draufsicht der Halbleitervorrichtung 100 gemäß dem Ausführungsbeispiel.
    • 1C illustriert ein Beispiel einer Verteilung der Dotierungskonzentration in Tiefenrichtung der Halbleitervorrichtung 100 gemäß dem Ausführungsbeispiel.
    • 2A illustriert ein Beispiel eines Querschnitts einer Halbleitervorrichtung 500 gemäß einem Vergleichsbeispiel.
    • 2B illustriert ein Beispiel einer Verteilung der Dotierungskonzentration in Tiefenrichtung der Halbleitervorrichtung 500 gemäß dem Vergleichsbeispiel.
    • 2C illustriert eine gemessene Wellenform eines Stroms Ices der Halbleitervorrichtung 500 gemäß dem Vergleichsbeispiel.
    • 2D illustriert eine simulierte Wellenform des Stroms Ices der Halbleitervorrichtung 500 gemäß dem Vergleichsbeispiel.
    • 3A illustriert ein Beispiel einer Verteilung der Dotierungskonzentration eines elektrischen Feldentspannungsbereichs 17.
    • 3B illustriert eine Änderung des Stroms Ices gemäß einer Schichtdicke W des elektrischen Feldentspannungsbereichs 17.
    • 4A illustriert eine Beziehung zwischen der Spitzenkonzentration eines Akkumulationsbereichs 16 und der Schichtdicke W des elektrischen Feldentspannungsbereichs 17.
    • 4B illustriert eine Beziehung zwischen der Spitzenkonzentration des Akkumulationsbereichs 16 und einer integrierten Konzentration des elektrischen Feldentspannungsbereichs 17.
    • 4C illustriert eine Beziehung zwischen der Spitzenkonzentration des Akkumulationsbereichs 16, der Schichtdicke W des elektrischen Feldentspannungsbereichs 17 und der integrierten Konzentration des elektrischen Feldentspannungsbereichs 17.
    • 5 illustriert ein Beispiel einer vergrößerten Ansicht einer Schnittansicht der Halbleitervorrichtung 100 gemäß dem Ausführungsbeispiel.
    • 6 illustriert ein weiteres Beispiel einer Verteilung der Dotierungskonzentration in Tiefenrichtung der Halbleitervorrichtung 100 gemäß dem Ausführungsbeispiel.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Eine Beschreibung der vorliegenden Erfindung wird folgend anhand von Ausführungsbeispielen der Erfindung beschrieben, aber die folgenden Ausführungsbeispiele schränken die in den Ansprüchen offenbarte Erfindung nicht ein. Es besteht keine Einschränkung, dass alle Kombinationen von Merkmalen, die in einer Ausführungsform beschrieben sind, für ein Mittel zum Lösen der Aufgabe der Erfindung wesentlich sind.
  • Vorliegend wird eine Richtung parallel zur Tiefenrichtung eines Halbleitersubstrats als „oben“ und die andere Richtung als „unten“ bezeichnet. Außerdem wird eine Oberfläche von zwei Hauptflächen eines Substrats, eine Schicht oder ein anderes Element als eine obere Oberfläche und die andere Oberfläche als eine untere Oberfläche bezeichnet. „Oben“ und „unten“ - Richtungen sind nicht auf die Richtung der Schwerkraft beschränkt.
  • In der vorliegenden Beschreibung können technische Zusammenhänge unter Bezugnahme auf orthogonale X, Y und Z Koordinatenachsen beschrieben werden. Im vorliegenden Beispiel wird eine Ebene parallel zur oberen Oberfläche des Halbleitersubstrats als eine XY-Ebene bezeichnet und die Tiefenrichtung des Halbleitersubstrats wird als die Z-Achse bezeichnet.
  • In jeder Ausführungsform wird ein Beispiel beschrieben, bei dem ein erster Leitfähigkeitstyp N-artig ist und ein zweiter Leitfähigkeitstyp P-artig, aber der erste Leitfähigkeitstyp kann P-artig und der zweite Leitfähigkeitstyp kann N-artig sein. In diesem Fall haben die jeweiligen Leitfähigkeitstypen des Substrats, der Schichten, der Bereiche und dergleichen in jeder Ausführungsform jeweils umgekehrte Polaritäten.
  • „Dotierungskonzentration“ in der vorliegenden Beschreibung bezeichnet die Konzentration von Verunreinigungen als Akzeptor oder Donator. Der Unterschied der Konzentration zwischen Donatoren und Akzeptoren kann als die Dotierungskonzentration angegeben werden. Der Spitzenwert einer Dotierungskonzentration in einem dotierten Bereich kann als die Dotierungskonzentration in diesem dotierten Bereich angegeben werden.
  • Wenn in der vorliegenden Beschreibung eine Schicht oder ein Bereich mit „N“ oder „P“ beginnt, bedeutet dies, dass diese Schicht oder dieser Bereich jeweils ein Majoritätsladungsträger von Elektronen oder Löchern ist. Außerdem bezeichnen an N oder P hinzugefügte „+“ oder „-“ eine höhere Dotierungskonzentration und einer niedrigere Dotierungskonzentration im Verhältnis zu einer Schicht oder einem Bereich ohne „+“ oder „-“.
  • 1A illustriert ein Beispiel eines Querschnitts einer Halbleitervorrichtung 100 gemäß einem Ausführungsbeispiel. Jedes in 1A dargestellte Bauteil ist so ausgebildet, dass es sich in einer Richtung erstreckt, die senkrecht zur Papierebene der Zeichnung steht. Die Halbleitervorrichtung 100 reduziert einen EIN-Widerstand und eine EIN-Spannung gemäß einer Leitfähigkeitsmodulation. Zum Beispiel ist die Halbleitervorrichtung 100 ein Halbleiterchip, der einen Bipolartransistor mit isolierter Gatter-Elektrode (IGBT) aufweist. Im entsprechenden Querschnitt weist die Halbleitervorrichtung 100 des vorliegenden Beispiels ein Halbleitersubstrat 10, einen isolierenden Zwischenschichtfilm 26, eine Emitterelektrode 52 und eine Kollektorelektrode 24 auf.
  • Der isolierenden Zwischenschichtfilm 26 ist auf einer Vorderseite 21 des Halbleitersubstrats 10 angeordnet. Der isolierende Zwischenschichtfilm 26 ist beispielsweise ein Silikatglasfilm, dem Phosphor zugefügt wurde (ein PSG-Film) oder ein Silikatglasfilm, dem Phosphor und Bor zugefügt wurden (ein BPSG-Film).
  • Ein Kontaktloch 54 ist eine im isolierenden Zwischenschichtfilm 26 angeordnete Öffnung. Das Kontaktloch 54 ist vorgesehen, um die Vorderseite 21 des Halbleitersubstrats 10 freizulegen und die Emitterelektrode 52 mit der Vorderseite 21 zu verbinden. Das Kontaktloch 54 des vorliegenden Beispiels ist in der Mitte eines Mesaabschnitts 60 angeordnet, was jedoch nicht einschränkend gemeint ist.
  • Die Emitterelektrode 52 ist über der Vorderseite 21 des Halbleitersubstrats 10 angeordnet. Die Emitterelektrode 52 des vorliegenden Beispiels ist auf der oberen Oberfläche des isolierenden Zwischenschichtfilms 26 ausgebildet. Die Emitterelektrode 52 kann mit einigen Bereichen der Vorderseite 21 des Halbleitersubstrats 10 verbunden sein. Die Emitterelektrode 52 ist auch innerhalb des Kontaktlochs 54 ausgebildet und mit Emitterbereichen 12 verbunden. Der isolierende Zwischenschichtfilm 26 isoliert auch zwischen der Emitterelektrode 52 und einem Gatter-Leitungsabschnitt 44.
  • Die Kollektorelektrode 24 ist auf einer Rückseite 23 des Halbleitersubstrats 10 angeordnet. Die Emitterelektrode 52 und die Kollektorelektrode 24 sind aus einem elektrisch leitfähigen Material wie beispielsweise Metall gebildet. Beispielsweise können die Emitterelektrode 52 und die Kollektorelektrode 24 aus einem elektrisch leitfähigen Material, das Aluminium enthält gebildet sein. Außerdem können Abschnitte der Emitterelektrode 52 und der Kollektorelektrode 24, die in feinen Bereichen beispielsweise mit Öffnungen in einem Isolierfilm ausgebildet sind, durch ein elektrisch leitendes Material, das Wolfram enthält, ausgebildet sein.
  • Das Halbleitersubstrat 10 kann ein Siliziumsubstrat oder ein Verbundhalbleitersubstrat sein. Das Halbleitersubstrat 10 kann beispielsweise ein Siliziumkarbidsubstrat oder ein Nitrid-Halbleitersubstrat aus Galliumnitrid oder dergleichen sein. Das Halbleitersubstrat 10 im vorliegenden Beispiel ist ein Siliziumsubstrat.
  • Ein Driftbereich 18 ist ein Bereich des ersten Leitfähigkeitstyps, der im Halbleitersubstrat 10 angeordnet ist. Der Driftbereich 18 im vorliegenden Beispiel ist beispielsweise N-artig. Der Driftbereich 18 kann ein verbleibender Bereich des Halbleitersubstrats 10 sein, wo kein anderer dotierter Bereich ausgebildet ist. Mit anderen Worten, die Dotierungskonzentration des Driftbereichs 18 kann die Dotierungskonzentration des Halbleitersubstrats 10 sein.
  • Der Emitterbereich 12 ist ein Bereich des ersten Leitfähigkeitstyps, der auf der Seite der Vorderseite 21 des Halbleitersubstrats 10 angeordnet ist. Der Emitterbereich 12 ist zum Beispiel N+-artig. Der Emitterbereich 12 ist verbunden mit einem Dummy-Grabenabschnitt 30 oder einem Gatter-Grabenabschnitt 40 angeordnet. Der Emitterbereich 12 ist in einem Mesaabschnitt 60 zwischen benachbarten Grabenabschnitten angeordnet, und erstreckt sich von einem Grabenabschnitt zum anderen Grabenabschnitt.
  • Ein Basisbereich 14 ist ein Bereich des zweiten Leitfähigkeitstyps, der auf der Seite der Vorderseite 21 des Halbleitersubstrats 10 angeordnet ist. Der Basisbereich 14 ist zum Beispiel P-artig. Der Basisbereich 14 ist unter dem Emitterbereich 12 angeordnet. Der Basisbereich 14 ist außerdem über dem Driftbereich 18 angeordnet.
  • Ein Akkumulationsbereich 16 ist ein Bereich des ersten Leitfähigkeitstyps, der zwischen dem Basisbereich 14 und dem Driftbereich 18 angeordnet ist. Der Akkumulationsbereich 16 im vorliegenden Beispiel ist zum Beispiel N-artig. Der Akkumulationsbereich 16 ist verbunden mit dem Dummy-Grabenabschnitt 30 oder dem Gatter-Grabenabschnitt 40 angeordnet. Die Dotierungskonzentration des Akkumulationsbereichs 16 ist höher als die Dotierungskonzentration des Driftbereichs 18. Der Akkumulationsbereich 16 erhöht die Ladungsträgerdichte auf der oberen Oberflächenseite des Driftbereichs 18 durch Unterdrücken, dass Löcher, die von der Rückseite 23 des Halbleitersubstrats 10 in den Driftbereich 18 implantiert werden, bis zur Vorderseite 21 des Halbleitersubstrats 10 gelangen. Auf diese Weise moduliert der Akkumulationsbereich 16 die Leitfähigkeit der Halbleitervorrichtung 100 gemäß einem Verstärkungseffekt der Ladungsträgerinjektion (lE-Effekt). Infolgedessen verringert sich der Leitungswiderstand der Halbleitervorrichtung 100 und es ist möglich, die EIN-Spannung zu reduzieren.
  • Ein elektrischer Feldentspannungsbereich 17 ist zwischen dem Basisbereich 14 und dem Akkumulationsbereich 16 angeordnet. Das obere Ende des elektrischen Feldentspannungsbereichs 17 ist der Ort einer Kreuzung zwischen dem Basisbereich 14 und dem elektrischen Feldentspannungsbereich 17. Das untere Ende des elektrischen Feldentspannungsbereichs 17 ist ein Ort eines Halbwerts in Bezug auf die Dotierungskonzentration des Akkumulationsbereichs 16. Der elektrische Feldentspannungsbereich 17 ist zum Beispiel N-artig.
  • Die Dotierungskonzentration des elektrischen Feldentspannungsbereichs 17 ist niedriger als der Spitzenwert der Dotierungskonzentration des Akkumulationsbereichs 16. Die Dotierungskonzentration des elektrischen Feldentspannungsbereichs 17 kann niedriger sein als der Spitzenwert der Dotierungskonzentration des Basisbereichs 14. Im elektrischen Feldentspannungsbereich 17 ist es möglich, der Verarmungsschicht zu erleichtern, sich auszudehnen und die elektrische Feldkonzentration zu entspannen.
  • In einem Beispiel weist der elektrische Feldentspannungsbereich 17 einen Bereich mit derselben Dotierungskonzentration wie der Driftbereich 18 auf. Der elektrische Feldentspannungsbereich 17 weist einen Bereich mit derselben Dotierungskonzentration wie der Driftbereich 18 mit einer vorgegebenen Schichtdicke auf. Beispielsweise weist der elektrische Feldentspannungsbereich 17 einen Bereich mit derselben Dotierungskonzentration wie der Driftbereich 18 mit einer Schichtdicke von 0,5 µm oder mehr auf.
  • Eine Schichtdicke W des elektrischen Feldentspannungsbereichs 17 wird so eingestellt, dass es möglich wird, einen Leckstrom zwischen C-E zu unterdrücken, wenn eine Hochspannung angelegt wird. Der Leckstrom zwischen C-E bezeichnet einen Leckstrom eines Stroms Ices, der zwischen der Kollektorelektrode 24 und der Emitterelektrode 52 fließt. In einem Beispiel ist die Schichtdicke W des elektrischen Feldentspannungsbereichs 17 so eingestellt, dass das elektrische Feld zwischen dem Akkumulationsbereich 16 und dem Basisbereich 14 entspannt wird und der Leckstrom unterdrückt wird.
  • Beispielsweise ist die Schichtdicke W des elektrischen Feldentspannungsbereichs 17 größer als oder gleich groß wie die Schichtdicke des Akkumulationsbereichs 16. Durch Verdicken der Schichtdicke des elektrischen Feldentspannungsbereichs 17 wird es leichter, den Leckstrom zu unterdrücken. Die Schichtdicke W des elektrischen Feldentspannungsbereichs 17 kann kleiner als oder gleich groß wie die Schichtdicke des Akkumulationsbereichs 16 sein. Die Schichtdicke W des elektrischen Feldentspannungsbereichs 17 kann größer als oder gleich 0,4 µm und kleiner als oder gleich 3,0 µm sein. Die Schichtdicke W des elektrischen Feldentspannungsbereichs 17 kann größer als oder gleich 1,0 µm und kleiner als oder gleich 1,8 µm sein. Die Schichtdicke W des elektrischen Feldentspannungsbereichs 17 kann größer als oder gleich 1,5 µm und kleiner als oder gleich 2,0 µm sein.
  • Ein Pufferbereich 20 ist ein Bereich des ersten Leitfähigkeitstyps, der unter dem Driftbereich 18 angeordnet ist. Der Pufferbereich 20 im vorliegenden Beispiel ist zum Beispiel N+artig. Die Dotierungskonzentration des Pufferbereichs 20 ist höher als die Dotierungskonzentration des Driftbereichs 18. Der Pufferbereich 20 kann als eine Feldstoppschicht dienen, die verhindert, dass eine sich von der unteren Oberflächenseite des Basisbereichs 14 ausbreitende Verarmungsschicht den ersten Kollektorbereich 22 des zweiten Leitfähigkeitstyps und einen Kathodenbereich des ersten Leitfähigkeitstyps erreicht.
  • Der Dummy-Grabenabschnitt 30 und der Gatter-Grabenabschnitt 40 sind in vorgegebenen Intervallen entlang einer vorgegebenen Anordnungsrichtung (im vorliegenden Beispiel die X-Achsenrichtung) angeordnet. Der Dummy-Grabenabschnitt 30 und der Gatter-Grabenabschnitt 40 erstrecken sich entlang einer Ausdehnungsrichtung (Y-Achsenrichtung im vorliegenden Beispiel), die parallel zur Vorderseite 21 des Halbleitersubstrats 10 verläuft und senkrecht zur Anordnungsrichtung ist. Der Dummy-Grabenabschnitt 30 und der Gatter-Grabenabschnitt 40 dringen von der Vorderseite 21 des Halbleitersubstrats 10 bis zum Emitterbereich 12, dem Basisbereich 14, dem elektrischen Feldentspannungsbereich 17 und dem Akkumulationsbereich 16 ein und erstrecken sich in den Driftbereich 18.
  • Die Gatter-Grabenabschnitt 40 ist auf ein Gatter-Potenzial gesetzt. Der Gatter-Grabenabschnitt 40 weist einen Gattergraben, einen Gatter-Isolierfilm 42 und den Gatter-Leitungsabschnitt 44 auf, die auf der Vorderseite 21 ausgebildet sind.
  • Der Gatter-Isolierfilm 42 ist eine Innenwand des Gattergrabens bedeckend ausgebildet. Der Gatter-Isolierfilm 42 kann durch Oxidieren oder Nitrieren des Halbleiters, der die Innenwand des Gattergrabens bildet, ausgebildet werden. Der Gatter-Isolierfilm 42 isoliert zwischen dem Gatter-Leitungsabschnitt 44 und dem Halbleitersubstrat 10.
  • Der Gatter-Leitungsabschnitt 44 ist weiter innen als der Gatter-Isolierfilm 42 im Gattergraben ausgebildet. Der Gatter-Leitungsabschnitt 44 ist aus einem elektrisch leitenden Material wie beispielsweise Polysilizium ausgebildet. Der Gatter-Leitungsabschnitt 44 wird auf der Vorderseite 21 vom isolierenden Zwischenschichtfilm 26 bedeckt. Der Gatter-Leitungsabschnitt 44 umfasst zumindest einen Bereich, der benachbarten Basisbereichen 14 zugewandt ist. Wenn eine vorgegebene Spannung an den Gatter-Leitungsabschnitt 44 angelegt wird, bildet sich in der Oberflächenschicht des Basisbereichs 14 ein Kanal, der eine Schnittstelle verbunden mit dem Gatter-Grabenabschnitt 40 ist. Der Gatter-Leitungsabschnitt 44 des vorliegenden Beispiels umfasst einen Abschnitt, der von der Rückseite 23 des Halbleitersubstrats 10 über die Bodenfläche des Akkumulationsbereichs 16 hinaus absteht.
  • Die Dummy-Grabenabschnitt 30 ist auf ein Emitterpotenzial gesetzt. Der Dummy-Grabenabschnitt 30 umfasst einen Dummygraben auf Seite der Vorderseite 21 ausgebildet ist, einen Dummy-Isolierfilm 32 und einen Dummy-Leitungsabschnitt 34.
  • Der Dummy-Isolierfilm 32 ist die Innenwand des Dummygrabens bedeckend ausgebildet. Der Dummy-Isolierfilm 32 kann durch Oxidieren oder Nitrieren eines Halbleiters an der Innenwand des Dummygrabens ausgebildet werden. Der Dummy-Isolierfilm 32 isoliert zwischen dem Dummy-Leitungsabschnitt 34 und dem Halbleitersubstrat 10.
  • Der Dummy-Leitungsabschnitt 34 ist weiter innen als der Dummy-Isolierfilm 32 im Dummygraben ausgebildet. Der Dummy-Leitungsabschnitt 34 ist aus einem elektrisch leitenden Material wie beispielsweise Polysilizium ausgebildet. Der Dummy-Leitungsabschnitt 34 wird auf der Vorderseite 21 vom isolierenden Zwischenschichtfilm 26 bedeckt.
  • Die Halbleitervorrichtung 100 des vorliegenden Beispiels weist einen Aufbau auf, bei dem ein Gatter-Grabenabschnitt 40 und zwei Dummy-Grabenabschnitte 30 sich in dieser Reihenfolge wiederholend angeordnet sind. Die Anordnungsstruktur der Grabenabschnitte ist nicht auf das vorliegende Beispiel beschränkt. Eine Vielzahl von Gatter-Grabenabschnitten 40 kann zusammenhängend angeordnet sein. Ein Dummy-Grabenabschnitt 30 kann eingeschlossen zwischen zwei Gatter-Grabenabschnitten 40 angeordnet sein. Die Halbleitervorrichtung 100 kann nur den Gatter-Grabenabschnitt 40 als Grabenabschnitt aufweisen.
  • Ein Mesaabschnitt 60 ist ein Bereich des Halbleitersubstrats 10, der zwischen zwei Grabenabschnitten eingeschlossen ist. Der Emitterbereich 12, der Basisbereich 14, der elektrische Feldentspannungsbereich 17 und der Akkumulationsbereich 16 sind im Mesaabschnitt 60 angeordnet.
  • 1B illustriert ein Beispiel einer Draufsicht der Halbleitervorrichtung 100 gemäß dem Ausführungsbeispiel. Ein Querschnitt B-B' in 1B entspricht der in 1A dargestellten Schnittansicht.
  • Ein Kontaktbereich 15 ist ein Bereich des zweiten Leitfähigkeitstyps, der eine höhere Dotierungskonzentration aufweist als die des Basisbereichs 14. Die Kontaktbereiche 15 im vorliegenden Beispiel sind beispielsweise P+-artig. Die Kontaktbereiche 15 im vorliegenden Beispiel sind auf der Vorderseite 21 der Mesaabschnitte 60 angeordnet. Die Kontaktbereiche 15 im vorliegenden Beispiel sind mit einem Dummy-Grabenabschnitt 30 und einem Gatter-Grabenabschnitt 40 verbunden.
  • In einem Mesaabschnitt 60 sind die Emitterbereiche 12 und die Kontaktbereiche 15 auf der Vorderseite 21 des Halbleitersubstrats 10 angeordnet. Jeder Emitterbereich 12 und Kontaktbereich 15 ist verbunden mit zwei Grabenabschnitten benachbart zum Mesaabschnitt 60 angeordnet. Die Emitterbereiche 12 und die Kontaktbereiche 15 sind abwechselnd in der Ausdehnungsrichtung angeordnet. Die Emitterbereiche 12 und die Kontaktbereiche 15 sind mit demselben Abstand in Ausdehnungsrichtung angeordnet. Die Breite des Emitterbereichs 12 kann in Ausdehnungsrichtungjedoch größer oder kleiner als die Breite des Kontaktbereichs 15 sein.
  • Kontaktlöcher 54 sind entlang der Ausdehnungsrichtung angeordnet. Ein Kontaktloch 54 ist jeweils über dem Emitterbereich 12 und dem Kontaktbereich 17 ausgebildet. Man beachte, dass die Kontaktlöcher 54 und die isolierenden Zwischenschichtfilme 26 für eine kompakte Darstellung der Zeichnungen weggelassen wurden.
  • 1C illustriert ein Beispiel einer Verteilung der Dotierungskonzentration in Tiefenrichtung der Halbleitervorrichtung 100 gemäß dem Ausführungsbeispiel. Die senkrechte Achse bezeichnet die Dotierungskonzentration (cm-3) mit logarithmischer Skala und die horizontale Achse bezeichnet die Tiefe (µm) von der Vorderseite 21 des Halbleitersubstrats 10.
  • Die Dotierungskonzentration im vorliegenden Beispiel bezeichnet die Verteilung der Dotierungskonzentration im Querschnitt A-A' der 1A. Mit anderen Worten, 1C illustriert die Verteilung der Dotierungskonzentration im Emitterbereich 12, im Basisbereich 14, im elektrischen Feldentspannungsbereich 17, im Akkumulationsbereich 16 und im Driftbereich 18, gemäß dem Querschnitt A-A' in 1A. Tiefen D1 bis D4 sind Tiefen von der Vorderseite 21 des Halbleitersubstrats 10.
  • Die Tiefe D1 bezeichnet die Tiefe des unteren Endes des Emitterbereichs 12 in Bezug auf die Vorderseite 21 des Halbleitersubstrats 10. Mit anderen Worten, die Tiefe D1 entspricht dem Ort der Grenze zwischen dem Emitterbereich 12 und dem Basisbereich 14. Die Tiefe D1 ist die Tiefe einer Kreuzung der Verteilung der Dotierungskonzentration zwischen dem N-artigen Emitterbereich 12 und dem P-artigen Basisbereich 14. Zum Beispiel wird die Tiefe D1 so eingestellt, dass sie in einem Bereich größer oder gleich 0,3 µm und kleiner oder gleich 0,8 µm von der Vorderseite 21 des Halbleitersubstrats 10 liegt.
  • Die Dotierungskonzentration des Emitterbereichs 12 zeigt einen Maximalwert nahe der Vorderseite 21 (das heißt nah bei einer Tiefe von 0 µm) des Halbleitersubstrats 10. Der Maximalwert der Dotierungskonzentration des Emitterbereichs 12 kann größer als oder gleich 1·1020 cm-3 sein. Man beachte, dass in den Figuren die Exponenten zur Basis 10 durch die Schreibweise mit einem E ausgedrückt werden. Beispielsweise 1·1020 cm-3 bedeutet 1·1020 cm-3.
  • Die Tiefe D2 bezeichnet die Tiefe des unteren Endes des Basisbereichs 14 in Bezug auf die Vorderseite 21 des Halbleitersubstrats 10. Mit anderen Worten, die Tiefe D2 entspricht dem Ort einer Grenze zwischen dem Basisbereich 14 und dem elektrischen Feldentspannungsbereich 17. Die Tiefe D2 ist die Tiefe einer Kreuzung der Verteilung der Dotierungskonzentration zwischen dem P-artigen Basisbereich 14 und dem N-artigen elektrischen Feldentspannungsbereich 17. Zum Beispiel wird die Tiefe D2 so eingestellt, dass sie in einem Bereich größer oder gleich 1,5 µm und kleiner oder gleich 2,5 µm von der Vorderseite 21 des Halbleitersubstrats 10 liegt.
  • Ein Spitzenwert P1 der Dotierungskonzentration des Basisbereichs 14 ist größer als oder gleich 5·1016 cm-3 und kleiner als oder gleich 5·1017 cm-3. Im vorliegenden Ausführungsbeispiel liegt der Spitzenwert P1 der Dotierungskonzentration des Basisbereichs 14 in einem Bereich größer oder gleich 0,8 µm und kleiner oder gleich 1,8 µm von der Vorderseite 21 des Halbleitersubstrats 10 entfernt.
  • Die Tiefe D3 bezeichnet die Tiefe des unteren Endes des elektrischen Feldentspannungsbereichs 17 in Bezug auf die Vorderseite 21 des Halbleitersubstrats 10. Die Tiefe D3 entspricht dem Ort der Grenze zwischen dem elektrischen Feldentspannungsbereich 17 und dem Akkumulationsbereich 16. Die Tiefe D3 des vorliegenden Beispiels wird bestimmt, indem eine Position in der Verteilung der Dotierungskonzentration für einen Halbwert Ph für einen Spitzenwert P2 des Akkumulationsbereichs 16 als Ort der Grenze zwischen dem Akkumulationsbereich 16 und dem elektrischen Feldentspannungsbereich 17 festgelegt wird.
  • Die Dotierungskonzentration des elektrischen Feldentspannungsbereichs 17 ist niedriger als der Spitzenwert P1 der Dotierungskonzentration des Basisbereichs 14. Die Dotierungskonzentration des elektrischen Feldentspannungsbereichs 17 ist auch niedriger als der Spitzenwert P2 der Dotierungskonzentration des Akkumulationsbereichs 16. Der elektrische Feldentspannungsbereich 17 kann einen Bereich mit derselben Dotierungskonzentration wie der Driftbereich 18 aufweisen. Da in diesem Fall der elektrische Feldentspannungsbereich 17 ein Bereich sein kann, in dem der Driftbereich 18 verbleibt, ist eine zusätzliche Ionenimplantation für den elektrischen Feldentspannungsbereich 17 nicht erforderlich. Entsprechend werden die Herstellungskosten der Halbleitervorrichtung 100 reduziert.
  • Die Tiefe D4 bezeichnet die Tiefe des unteren Endes des Akkumulationsbereichs 16 in Bezug auf die Vorderseite 21 des Halbleitersubstrats 10. Die Tiefe D4 entspricht einer Tiefe, wo die Konzentration dieselbe ist wie die des Driftbereichs 18. Zum Beispiel wird die Tiefe D4 so angeordnet, dass sie in einem Bereich größer oder gleich 2,5 µm und kleiner oder gleich 5,0 µm von der Vorderseite 21 des Halbleitersubstrats 10 liegt. Im vorliegenden Ausführungsbeispiel weist der Driftbereich 18 eine nahezu konstante Dotierungskonzentration auf. Im vorliegenden Ausführungsbeispiel ist die Dotierungskonzentration des Driftbereichs 18 größer als oder gleich 5·1013 cm-3 und kleiner als oder gleich 5·1014 cm-3.
  • Die Dotierungskonzentration des Akkumulationsbereichs 16 ist niedriger als der Spitzenwert P1 der Dotierungskonzentration des Basisbereichs 14. Beispielsweise ist der Spitzenwert P2 der Dotierungskonzentration des Akkumulationsbereichs 16 größer als oder gleich 1·1016 cm-3 und kleiner als oder gleich 4·1016 cm-3. Im vorliegenden Ausführungsbeispiel liegt die Tiefenposition, wo die Dotierungskonzentration des Akkumulationsbereichs16 maximal wird, in einem Bereich, der größer oder gleich 2,0 µm und kleiner oder gleich 4,5 µm von der Vorderseite 21 des Halbleitersubstrats 10 entfernt ist.
  • 2A illustriert ein Beispiel eines Querschnitts einer Halbleitervorrichtung 500 gemäß einem Vergleichsbeispiel. Die Halbleitervorrichtung 500 des vorliegenden Beispiels unterscheidet sich von der Halbleitervorrichtung 100 gemäß dem Ausführungsbeispiel darin, dass sie keinen elektrischen Feldentspannungsbereich 17 aufweist. Die Halbleitervorrichtung 500 weist in einem Mesaabschnitt 60 einen Emitterbereich 512, einen Basisbereich 514, einen Akkumulationsbereich 516 und einen Driftbereich 518 auf. In der Halbleitervorrichtung 500 sind der Basisbereich 514 und der Akkumulationsbereich 516 benachbart angeordnet. Da die Halbleitervorrichtung 500 keinen elektrischen Feldentspannungsbereich 17 aufweist, konzentriert sich das elektrische Feld zwischen dem Basisbereich 514 und dem Akkumulationsbereich 516.
  • Für die Halbleitervorrichtung 500 ist es entsprechend dem Akkumulationsbereich 516 möglich, den IE-Effekt zu erhöhen, die Anzahl der in einem Dauerzustand angesammelten Ladungsträger zu erhöhen und die EIN-Spannung zu reduzieren. Da der IE-Effekt umso größer ist, je höher die Konzentration des Akkumulationsbereichs 516 ist, besteht die Tendenz, den Akkumulationsbereich 516 mit einer hohen Konzentration zu gestalten. Wenn jedoch der Spitzenwert der Dotierungskonzentration für den Akkumulationsbereich 516 eine hohe Konzentration wie z.B. 1·1016 cm-3 oder mehr beträgt, kann der Leckstrom zwischen C-E sofort ansteigen.
  • 2B illustriert ein Beispiel einer Verteilung der Dotierungskonzentration in Tiefenrichtung der Halbleitervorrichtung 500 gemäß dem Vergleichsbeispiel. Die Dotierungskonzentration im vorliegenden Beispiel bezeichnet die Verteilung der Dotierungskonzentration im Querschnitt A-A' der 2A.
  • Die Tiefe D1' bezeichnet die Tiefe des unteren Endes des Emitterbereichs 512 in Bezug auf die Vorderseite 21 des Halbleitersubstrats 10. Die Tiefe D1' entspricht dem Ort der Grenze zwischen dem Emitterbereich 512 und dem Basisbereich 514. Die Tiefe D1' ist die Tiefe einer Kreuzung der Verteilung der Dotierungskonzentration zwischen dem N-artigen Emitterbereich 512 und dem P-artigen Basisbereich 514.
  • Eine Tiefe D2' bezeichnet die Tiefe des unteren Endes des Basisbereichs 514 in Bezug auf die Vorderseite 21 des Halbleitersubstrats 10. Die Tiefe D2' entspricht dem Ort der Grenze zwischen dem Basisbereich 514 und dem Akkumulationsbereich 516. Die Tiefe D2' ist die Tiefe einer Kreuzung der Verteilung der Dotierungskonzentration zwischen dem P-artigen Basisbereich 514 und dem N-artigen Akkumulationsbereich 516.
  • Eine Tiefe D3' bezeichnet die Tiefe des unteren Endes des Akkumulationsbereichs 516 in Bezug auf die Vorderseite 21 des Halbleitersubstrats 10. Die Tiefe D3' entspricht einer Tiefe, wo die Konzentration dieselbe wie die des Driftbereichs 518 ist. Ein Spitzenwert der Dotierungskonzentration des Akkumulationsbereichs 516 beträgt 1·1016 cm-3 oder mehr. In der Halbleitervorrichtung 500 ist der Spitzenwert P2' der Dotierungskonzentration des Akkumulationsbereichs 516 niedriger als ein Spitzenwert P1' der Dotierungskonzentration des Basisbereichs 514.
  • Auf diese Weise wird an der Grenzfläche, an der der P-artige Basisbereich 514 und der N-artige Akkumulationsbereich 516 in direktem Kontakt stehen, die Ladungsträgerdichte durch den Akkumulationsbereich 516 erhöht, und das elektrische Feld wird wahrscheinlich stärker konzentriert. Wenn sich das elektrische Feld konzentriert, tritt ein Leckstrom zwischen C-E mit größerer Wahrscheinlichkeit auf.
  • 2C illustriert eine gemessene Wellenform eines Stroms Ices der Halbleitervorrichtung 500 gemäß dem Vergleichsbeispiel. Die senkrechte Achse gibt die Spannung Vce (V) zwischen C-E und den Strom Ices (A) zwischen C-E an und die horizontale Achse gibt die Zeit (s) an. Im vorliegenden Beispiel illustriert 2C eine Änderung des Stroms Ices, wenn die Spannung Vce mit vorgegebener Abtastgeschwindigkeit abgetastet wird.
  • Die Spannung Vce wird mit einer Geschwindigkeit von dv/dt = 0,4 kV/ms von 0 V bis 1330 V durchlaufen. Wenn die Spannung Vce steigt, steigt der Strom Ices sofort bei einer vorgegebenen Spannung. Beispielsweise ist der sofortige Anstieg des Leckstroms zwischen C-E dort, wo die Spitzenkonzentration des Akkumulationsbereichs 516 1·1016 cm-3 oder mehr beträgt, und tritt aufgrund des elektrischen Feldes auf, das sich an der Schnittstelle zwischen dem Basisbereich 514 und dem Akkumulationsbereich 516 konzentriert. Die Spannung Vce, die den Leckstrom erhöht, kann mit der Spannung in Verbindung gebracht werden, bei der die Verarmungsschicht den Pufferbereich 20 erreicht. Wenn die Verarmungsschicht den Pufferbereich 20 erreicht, hört das elektrische Feld auf, weiter in die Tiefe zu wirken, und der Leckstrom nimmt dadurch zu, dass das elektrische Feld auf der Vorderseite 21 plötzlich zunimmt. Die Spitzenkonzentration bezeichnet hier den Spitzenwert der Dotierungskonzentration.
  • 2D illustriert eine simulierte Wellenform des Stroms Ices der Halbleitervorrichtung 500 gemäß dem Vergleichsbeispiel. Die senkrechte Achse gibt die Spannung Vce (V) zwischen C-E und den Strom Ices (A) zwischen C-E an und die horizontale Achse gibt die Zeit (s) an. Im vorliegenden Beispiel wird die Spannung unter denselben Bedingungen abgetastet wie die Abtastbedingungen in 2C. Ähnlich dem Fall in 2C wird ein Phänomen bestätigt, bei dem der Strom Ices instantan zusammen mit einem Anstieg der Spannung Vce ansteigt.
  • Im Gegensatz dazu ermöglicht die Halbleitervorrichtung 100 durch das Vorsehen des elektrischen Feldentspannungsbereichs 17 eine Erhöhung des IE-Effekts, während ein Anstieg des Leckstroms zwischen C-E unterdrückt wird, der auftritt, wenn der Akkumulationsbereich 16 eine hohe Konzentration aufweist. Infolgedessen wird ein Verlust aufgrund des Leckstroms zwischen C-E reduziert. Da jedoch der IE-Effekt abnimmt, wenn die Schichtdicke W des elektrischen Feldentspannungsbereichs 17 zu groß gewählt wird, wird eine geeignete Schichtdicke W für den elektrischen Feldentspannungsbereich 17 gemäß der Spitzenkonzentration des Akkumulationsbereichs 16 gewählt.
  • 3A illustriert ein Beispiel einer Verteilung der Dotierungskonzentration des elektrischen Feldentspannungsbereichs 17. Der elektrische Feldentspannungsbereich 17 des vorliegenden Beispiels wird durch veränderte Bedingungen zu vier verschiedenen Dotierungskonzentrationen A1 bis A4 geändert. Eine Verteilung der Dotierungskonzentration A0 ist zum Vergleich für die Halbleitervorrichtung 500 auch dargestellt.
  • Die Verteilung der Dotierungskonzentration A0 bezeichnet die Verteilung der Dotierungskonzentration der Halbleitervorrichtung 500, die keinen elektrischen Feldentspannungsbereich 17 aufweist. Im vorliegenden Beispiel ist der Basisbereich 514 mit dem Akkumulationsbereich 516 verbunden. Die Spitzenkonzentration des Akkumulationsbereichs 516 ist niedriger als die Spitzenkonzentration des Basisbereichs 514.
  • Die Verteilungen der Dotierungskonzentration A1 bis A4 zeigen Verteilungen der Dotierungskonzentration für die Halbleitervorrichtung 100, die den elektrischen Feldentspannungsbereich 17 mit jeweils vorgegebener Schichtdicke aufweist. Die Verteilungen der Dotierungskonzentration A1 bis A4 zeigen Verteilungen der Dotierungskonzentration, wobei die Schichtdicke W des elektrischen Feldentspannungsbereichs 17 in dieser Reihenfolge zunimmt. Durch Erhöhen der Schichtdicke W des elektrischen Feldentspannungsbereichs 17 ist es möglich, die Spitzenkonzentration des Akkumulationsbereichs 16 zu erhöhen. Durch Erhöhen der Spitzenkonzentration des Akkumulationsbereichs 16 ist es möglich, den IE-Effekt zu verbessern und die EIN-Spannung zu reduzieren.
  • 3B illustriert eine Änderung des Stroms Ices gemäß einer Schichtdicke W des elektrischen Feldentspannungsbereichs 17. Im vorliegenden Beispiel wird die Schichtdicke W des elektrischen Feldentspannungsbereichs 17 geändert zu 0 µm, 0,3 µm, 0,6 µm oder 0,9 µm. Je größer die Schichtdicke W des elektrischen Feldentspannungsbereichs 17, desto leichter wird es für die Verarmungsschicht sich in Tiefenrichtung auszubreiten und desto größer wird der elektrische Feldentspannungseffekt. Entsprechend wird ein Anstieg des Stroms Ices gemäß der zunehmenden Schichtdicke W des elektrischen Feldentspannungsbereichs 17 unterdrückt.
  • 4A illustriert eine Beziehung zwischen einer Spitzenkonzentration des Akkumulationsbereichs 16 und der Schichtdicke W des elektrischen Feldentspannungsbereichs 17. Die senkrechte Achse bezeichnet die Schichtdicke W (µm) des elektrischen Feldentspannungsbereichs 17 und die horizontale Achse bezeichnet die Spitzenkonzentration (cm-3) des Akkumulationsbereichs 16. Im vorliegenden Beispiel wird die Schichtdicke W des elektrischen Feldentspannungsbereich 17 illustriert, die erforderlich ist, um das elektrische Feld entsprechend der Spitzenkonzentration des Akkumulationsbereichs 16 zu entspannen.
  • Die Größe der Schichtdicke W des elektrischen Feldentspannungsbereichs 17, die zum Unterdrücken des Leckstroms erforderlich ist, variiert in Abhängigkeit von der Spitzenkonzentration des Akkumulationsbereichs 16. Im elektrischen Feldentspannungsbereich 17 ist es möglich, der Verarmungsschicht zu erleichtern, sich auszudehnen und die elektrische Feldkonzentration zu entspannen. Je dicker die Schichtdicke W des elektrischen Feldentspannungsbereichs 17 ist, desto stärker ist der Effekt, durch den das elektrische Feld entspannt und der Leckstrom unterdrückt wird.
  • Je höher die Spitzenkonzentration des Akkumulationsbereichs 16 ist, desto unwahrscheinlicher ist es, dass sich die Verarmungsschicht ausdehnt, so dass das elektrische Feld wahrscheinlich konzentriert wird. Je niedriger die Dotierungskonzentration des Akkumulationsbereichs 16 ist, desto wahrscheinlicher ist es, dass sich die Verarmungsschicht ausdehnt, und desto wahrscheinlicher ist es, dass das elektrische Feld gestreut wird. Je größer die Spitzenkonzentration des Akkumulationsbereichs 16 ist, desto größer ist die zum Unterdrücken des Leckstroms erforderliche Schichtdicke W des elektrischen Feldentspannungsbereichs 17.
  • Beispielsweise ist die Dotierungskonzentration des Akkumulationsbereichs größer als oder gleich 1·1016 cm-3 und kleiner als oder gleich 4·1016 cm-3. Wenn die Dotierungskonzentration des Akkumulationsbereichs 16 1·1016 cm-3 beträgt, beträgt die Schichtdicke W des elektrischen Feldentspannungsbereichs 17 0,4 µm. Wenn die Dotierungskonzentration des Akkumulationsbereichs 16 2,5·1016 cm-3 beträgt, beträgt die Schichtdicke W des elektrischen Feldentspannungsbereichs 17 1,0 µm. Wenn die Dotierungskonzentration des Akkumulationsbereichs 16 3·1016 cm-3 beträgt, beträgt die Schichtdicke W des elektrischen Feldentspannungsbereichs 17 1,3 µm. Wenn die Dotierungskonzentration des Akkumulationsbereichs 16 4·1016 cm-3 beträgt, beträgt die Schichtdicke W des elektrischen Feldentspannungsbereichs 17 1,8 µm.
  • Wenn die Schichtdicke W des elektrischen Feldentspannungsbereichs 17 zu dick ist, kann sich der Akkumulationsbereich 16 an einer tiefen Stelle befinden, die der Grabenboden ist, so dass ein Abfall der Durchbruchspannung auftritt. Entsprechend wird ein Abfall der Durchbruchspannung unterdrückt, indem die Schichtdicke W des elektrischen Feldentspannungsbereichs 17 mit 3,0 µm oder weniger ausgebildet wird. Man beachte, dass die Schichtdicke W des elektrischen Feldentspannungsbereichs 17 dicker als die im vorliegenden Beispiel genannten Werte sein kann.
  • 4B illustriert eine Beziehung zwischen der Spitzenkonzentration des Akkumulationsbereichs 16 und einer integrierten Konzentration des elektrischen Feldentspannungsbereichs 17. Die senkrechte Achse bezeichnet die integrierte Konzentration (cm-2) des elektrischen Feldentspannungsbereichs 17 und die horizontale Achse bezeichnet die Spitzenkonzentration (cm-3) des Akkumulationsbereichs 16. Die integrierte Konzentration des elektrischen Feldentspannungsbereichs 17 gibt einen Wert an, der durch Integration der Verteilung der Dotierungskonzentration innerhalb des Bereichs der Schichtdicke W des elektrischen Feldentspannungsbereichs 17 berechnet wird.
  • Beispielsweise ist die integrierte Konzentration des elektrischen Feldentspannungsbereichs 17 größer als oder gleich 5·1014 cm-2 und kleiner als oder gleich 5·1015 cm-2. Durch geeignetes Einstellen der integrierten Konzentration des elektrischen Feldentspannungsbereich 17 wird das elektrische Feld zwischen dem Basisbereich 14 und dem elektrischen Feldentspannungsbereich 17 entspannt, und es ist möglich, den Leckstrom zu unterdrücken. Der Leckstrom bezeichnet den Leckstrom des Stroms Ices, der zwischen der Kollektorelektrode 24 und der Emitterelektrode 52 fließt.
  • 4C illustriert eine Beziehung zwischen der Spitzenkonzentration des Akkumulationsbereichs 16, der Schichtdicke W des elektrischen Feldentspannungsbereichs 17 und der integrierten Konzentration des elektrischen Feldentspannungsbereichs 17.
  • Eine Schichtdicke W des elektrischen Feldentspannungsbereichs 17 wird so eingestellt, dass es möglich wird, einen Leckstrom zwischen C-E zu unterdrücken, wenn eine Hochspannung angelegt wird. In einem Beispiel ist die Schichtdicke W des elektrischen Feldentspannungsbereichs 17 so eingestellt, dass das elektrische Feld zwischen dem Akkumulationsbereich 16 und dem Basisbereich 14 entspannt wird und der Leckstrom unterdrückt wird.
  • Beispielsweise ist die Schichtdicke W des elektrischen Feldentspannungsbereichs 17 größer als oder gleich groß wie die Schichtdicke des Akkumulationsbereichs 16. Durch Verdicken der Schichtdicke des elektrischen Feldentspannungsbereichs 17 wird es leichter, den Leckstrom zu unterdrücken. Die Schichtdicke W des elektrischen Feldentspannungsbereichs 17 kann kleiner als oder gleich groß wie die Schichtdicke des Akkumulationsbereichs 16 sein. Die Schichtdicke W des elektrischen Feldentspannungsbereichs 17 kann größer als oder gleich 0,4 µm und kleiner als oder gleich 3,0 µm sein. Die Schichtdicke W des elektrischen Feldentspannungsbereichs 17 kann größer als oder gleich 1,0 µm und kleiner als oder gleich 1,8 µm sein. Die Schichtdicke W des elektrischen Feldentspannungsbereichs 17 kann größer als oder gleich 1,5 µm und kleiner als oder gleich 2,0 µm sein. Außerdem kann die integrierte Konzentration des elektrischen Feldentspannungsbereichs 17 größer als oder gleich 5·1014 cm-2 und kleiner als oder gleich 5·1015 cm-2 sein.
  • 5 illustriert ein Beispiel einer vergrößerten Ansicht einer Schnittansicht der Halbleitervorrichtung 100 gemäß dem Ausführungsbeispiel. Diese Zeichnung ist eine vergrößerte Ansicht eines Mesaabschnitts 60, der zwischen einem benachbarten Dummy-Grabenabschnitt 30 und einem benachbarten Gatter-Grabenabschnitt 40 eingeschlossen ist.
  • Eine Breite W1 bezeichnet das Intervall zwischen der Mitte des Dummy-Grabenabschnitts 30 und der Mitte des Gatter-Grabenabschnitts 40. Mit anderen Worten, die Breite W1 ist der Abstand der Grabenabschnitte. Eine Breite W2 bezeichnet die Breite des Mesaabschnitts 60.
  • Eine Länge L1 ist die Schichtdicke des Emitterbereichs 12. Die Länge L1 entspricht der Schichtdicke von der Frontfläche 21 des Halbleitersubstrats 10 bis zur Tiefe D1. Beispielsweise ist die Länge L1 größer als oder gleich 0,3 µm und kleiner als oder gleich 0,8 µm.
  • Eine Länge L2 ist die Schichtdicke des Basisbereichs 14. Die Länge L2 entspricht der Schichtdicke von der Tiefe D1 zur Tiefe D2.
  • Eine Länge W ist die Schichtdicke des elektrischen Feldentspannungsbereichs 17. Die Länge W entspricht der Schichtdicke von der Tiefe D2 zur Tiefe D3. Beispielsweise ist die Länge W größer als oder gleich 0,4 µm ist und kleiner als oder gleich 3,0 µm.
  • Eine Länge L4 ist die Schichtdicke des Akkumulationsbereichs 16. Die Länge L4 entspricht der Schichtdicke von der Tiefe D3 zur Tiefe D4. In einem Beispiel ist die Schichtdicke des Akkumulationsbereichs 16 größer als oder gleich 0,5 µm und kleiner als oder gleich 1,5 µm. Beispielsweise beträgt die Schichtdicke des Akkumulationsbereichs 16 1,0 µm.
  • Eine Länge L5 ist der Abstand vom unteren Ende D4 des Akkumulationsbereichs 16 bis zum unteren Ende des Dummy-Grabenabschnitts 30 oder des Gatter-Grabenabschnitts 40, der an der unteren Seite über die Bodenfläche des Akkumulationsbereichs 16 hinaus absteht. Es ist erstrebenswert, dass der Akkumulationsbereich 16 eine Schichtdicke aufweist, die so groß ist, dass sie nicht über das untere Ende des Dummy-Grabenabschnitts 30 oder des Gatter-Grabenabschnitts 40 hinaus geht.
  • In einer Halbleitervorrichtung mit Grabenabschnitten nimmt die Dichte von Löchern, die entsprechend der Leitfähigkeitsmodulation von einem Kollektor implantiert werden, ab, wenn man sich dem Emitter nähert. Infolgedessen wird die Ladungsträgerdichte auf der Emitter-Seite geringer, und es ist nicht möglich, den EIN-Widerstand ausreichend niedrig zu halten. Indem die Halbleitervorrichtung 100 des vorliegenden Beispiels den Akkumulationsbereich 16 unterhalb des Basisbereichs 14 vorsieht, ist es möglich, die Ladungsträgerdichte auf der Emitter-Seite zu verbessern.
  • Auf diese Weise ist es möglich, den EIN-Widerstand und die EIN-Spannung der Halbleitervorrichtung 100 zu verringern, indem der Maximalwert der Dotierungskonzentration im Akkumulationsbereich 16 erhöht wird. Wenn dagegen die Gesamtdosis im Akkumulationsbereich 16 zu groß wird, wird das elektrische Feld zwischen dem Basisbereich 14 und dem Akkumulationsbereich 16 groß, so dass ein Leckstrom auftritt. Dementsprechend ist es wünschenswert, dass die Schichtdicke W des elektrischen Feldentspannungsbereichs 17 in einem Bereich eingestellt wird, der eine ausreichende Entspannung des elektrischen Feldes zwischen dem Basisbereich 14 und dem Akkumulationsbereich 16 ermöglicht.
  • In einem Beispiel ist es erstrebenswert für die Schichtdicke W des elektrischen Feldentspannungsbereichs 17 kleiner als die Länge L4 zu sein, welche die Schichtdicke des Akkumulationsbereichs 16 ist. Die Schichtdicke W des elektrischen Feldentspannungsbereichs 17 ist auch kleiner als oder gleich groß wie die Gesamtlänge L1 + L2, welche die Länge des Emitterbereichs 12 des Basisbereichs 14 ist. Die Schichtdicke W des elektrischen Feldentspannungsbereichs 17 kann kleiner als oder gleich groß wie die Länge L2 des Basisbereichs 14 sein. Die Schichtdicke W des elektrischen Feldentspannungsbereichs 17 kann kleiner als oder gleich groß wie die Länge L5 des abstehenden Abschnitts des Gatter-Grabenabschnitts 40 oder kleiner als oder gleich groß wie die Hälfte von L5 sein.
  • Da der Akkumulationsbereich 16 eine niedrige Dotierungskonzentration aufweist, kann sich die Verarmungsschicht leichter ausdehnen, und die Konzentration des elektrischen Feldes kann entspannt werden. Selbst in diesem Fall kann ein elektrischer Feldentspannungsbereich 17, der größer als oder gleich groß wie 0,4 µm ist, angeordnet sein.
  • 6 illustriert ein weiteres Beispiel einer Verteilung der Dotierungskonzentration in Tiefenrichtung der Halbleitervorrichtung 100 gemäß dem Ausführungsbeispiel. Die Halbleitervorrichtung 100 des vorliegenden Beispiels weist einen Spitzenwert P3 im elektrischen Feldentspannungsbereich 17 auf.
  • Der Spitzenwert P3 ist im elektrischen Feldentspannungsbereich 17 angeordnet. Der Spitzenwert P3 ist niedriger als der Halbwert Ph des Spitzenwerts P2. Es ist ausreichend, wenn die Dotierungskonzentration des elektrischen Feldentspannungsbereichs 17 einen Wert aufweist, der kleiner als der Halbwert Ph des Spitzenwerts P2 des Akkumulationsbereichs 16 ist. Der elektrische Feldentspannungsbereich 17 kann eine Vielzahl gestufter Spitzenwerte aufweisen. Auch in diesem Fall kann jede gestufte Konzentration des elektrischen Feldentspannungsbereich 17, der mit einer Vielzahl von Stufen gebildet wird, einen beliebigen Wert haben, solange es sich um einen Wert handelt, der kleiner ist als der Halbwert Ph des Spitzenwerts P2 des Akkumulationsbereichs 16. Beispielsweise kann die Dotierungskonzentration des elektrischen Feldentspannungsbereich 17 zur Rückseite 23 des Halbleitersubstrats 10 hin allmählich zunehmen oder abnehmen. Es reicht aus, wenn das Profil der Dotierungskonzentration so beschaffen ist, dass die integrierte Konzentration des elektrischen Feldentspannungsbereichs 17 größer als oder gleich 5·1014 cm-2 und kleiner als oder gleich 5·1015 cm-2 ist, aber es gibt hierbei keine Einschränkung.
  • Die vorliegende Erfindung wird oben anhand einer Ausführungsform beschrieben, aber der technische Umfang der vorliegenden Erfindung ist nicht auf den Umfang dessen beschränkt, was in der Ausführungsform oben dargelegt ist. Es ist für den Fachmann offensichtlich, dass es möglich ist, verschiedene Modifikationen oder Verbesserungen an der oben beschriebenen Ausführungsform vorzunehmen. Dass eine Ausführungsform, zu der diese verschiedenen Änderungen oder Verbesserungen hinzugefügt werden, immer noch in den technischen Anwendungsbereich der vorliegenden Erfindung fallen kann, ist aus den Ansprüchen ersichtlich.
  • Bezugszeichenliste
    • 10:
    Halbleitersubstrat
    12:
    Emitterbereich
    14:
    Basisbereich
    15:
    Kontaktbereich
    16:
    Akkumulationsbereich
    17:
    elektrischer Feldentspannungsbereich
    18:
    Driftbereich
    20:
    Pufferbereich
    21:
    Vorderseite
    22:
    Kollektorbereich
    23:
    Rückseite
    24:
    Kollektorelektrode
    26:
    isolierender Zwischenschichtfilm
    30:
    Dummy-Grabenabschnitt
    32:
    dielektrischer Dummy-Film
    34:
    Dummy-Leitungsabschnitt
    40:
    Gatter-Grabenabschnitt
    42:
    Gatter-Isolierfilm
    44:
    Gatter-Leitungsabschnitt
    52:
    Emitterelektrode
    54:
    Kontaktloch
    60:
    Mesa-Abschnitt
    100:
    Halbleitervorrichtung
    500:
    Halbleitervorrichtung
    512:
    Emitterbereich
    514:
    Basisbereich
    516:
    Akkumulationsbereich
    518:
    Driftbereich
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2005347289 [0002]
    • JP 2008205015 [0002]
    • JP 2007311627 [0002]

Claims (10)

  1. Halbleitervorrichtung, umfassend: einen Driftbereich eines ersten Leitfähigkeitstyps, der in einem Halbleitersubstrat angeordnet ist; einen Basisbereich eines zweiten Leitfähigkeitstyps, der oberhalb des Driftbereichs angeordnet ist; einen Akkumulationsbereich des ersten Leitfähigkeitstyps, der zwischen dem Basisbereich und dem Driftbereich angeordnet ist, und der eine höhere Dotierungskonzentration als der Driftbereich aufweist; und einen elektrischen Feldentspannungsbereich, der zwischen dem Basisbereich und dem Akkumulationsbereich angeordnet ist, und der eine Dotierungskonzentration aufweist, die niedriger als ein Spitzenwert der Dotierungskonzentration des Akkumulationsbereichs ist, wobei eine Grenze zwischen dem elektrischen Feldentspannungsbereich und dem Akkumulationsbereich eine Lage des halben Werts des Spitzenwerts der Dotierungskonzentration des Akkumulationsbereichs ist, und eine integrierte Konzentration des elektrischen Feldentspannungsbereichs größer als oder gleich 5·1014 cm-2 ist und kleiner als oder gleich 5·1015 cm-2.
  2. Halbleitervorrichtung nach Anspruch 1, wobei eine Schichtdicke des elektrischen Feldentspannungsbereichs größer als oder gleich 0,4 µm ist und kleiner als oder gleich 3,0 µm.
  3. Halbleitervorrichtung nach Anspruch 1, wobei eine Schichtdicke des elektrischen Feldentspannungsbereichs größer als oder gleich 1,0 µm ist und kleiner als oder gleich 1,8 µm.
  4. Halbleitervorrichtung nach Anspruch 1, wobei eine Schichtdicke des elektrischen Feldentspannungsbereichs größer als oder gleich 1,5 µm ist und kleiner als oder gleich 2,0 µm.
  5. Halbleitervorrichtung nach Anspruch 1, wobei eine Schichtdicke des elektrischen Feldentspannungsbereichs größer als oder gleich groß wie eine Schichtdicke des Akkumulationsbereichs ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei der elektrische Feldentspannungsbereich einen Bereich mit derselben Dotierungskonzentration wie die Dotierungskonzentration des Driftbereichs enthält.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei die Dotierungskonzentration des elektrischen Feldentspannungsbereichs einen Spitzenwert aufweist, der kleiner als der Halbwert des Spitzenwerts der Dotierungskonzentration des Akkumulationsbereichs ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei die Dotierungskonzentration des Akkumulationsbereichs kleiner ist als ein Spitzenwert einer Dotierungskonzentration des Basisbereichs.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei die Dotierungskonzentration des Akkumulationsbereichs größer als oder gleich 1·1016 cm-3 ist und kleiner als oder gleich 4·1016 cm-3.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, wobei eine Schichtdicke des Akkumulationsbereichs größer als oder gleich 0,5 µm ist und kleiner als oder gleich 1,5 µm.
DE112020000621.2T 2019-09-13 2020-08-31 Halbleitervorrichtung Pending DE112020000621T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019167090 2019-09-13
JP2019-167090 2019-09-13
PCT/JP2020/032871 WO2021049351A1 (ja) 2019-09-13 2020-08-31 半導体装置

Publications (1)

Publication Number Publication Date
DE112020000621T5 true DE112020000621T5 (de) 2021-10-14

Family

ID=74866919

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112020000621.2T Pending DE112020000621T5 (de) 2019-09-13 2020-08-31 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US11942535B2 (de)
JP (1) JP7264263B2 (de)
CN (1) CN113519062A (de)
DE (1) DE112020000621T5 (de)
WO (1) WO2021049351A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347289A (ja) 2004-05-31 2005-12-15 Mitsubishi Electric Corp 絶縁ゲート型半導体装置
JP2007311627A (ja) 2006-05-19 2007-11-29 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2008205015A (ja) 2007-02-16 2008-09-04 Mitsubishi Electric Corp 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018016543A1 (ja) 2016-07-19 2018-01-25 富士電機株式会社 半導体装置
JP6702423B2 (ja) 2016-08-12 2020-06-03 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6805655B2 (ja) * 2016-09-07 2020-12-23 富士電機株式会社 半導体装置
WO2019142706A1 (ja) 2018-01-17 2019-07-25 富士電機株式会社 半導体装置
JP7143085B2 (ja) * 2018-01-31 2022-09-28 三菱電機株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
JP2019186311A (ja) * 2018-04-04 2019-10-24 富士電機株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347289A (ja) 2004-05-31 2005-12-15 Mitsubishi Electric Corp 絶縁ゲート型半導体装置
JP2007311627A (ja) 2006-05-19 2007-11-29 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2008205015A (ja) 2007-02-16 2008-09-04 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US11942535B2 (en) 2024-03-26
JP7264263B2 (ja) 2023-04-25
WO2021049351A1 (ja) 2021-03-18
US20210384332A1 (en) 2021-12-09
JPWO2021049351A1 (ja) 2021-12-23
CN113519062A (zh) 2021-10-19

Similar Documents

Publication Publication Date Title
DE112015005000B4 (de) Halbleitervorrichtung
DE102010000531B4 (de) Halbleiterbauelement, elektronische Komponente und Verfahren zur Herstellung eines Halbleiterbauelements
DE19701189B4 (de) Halbleiterbauteil
DE60222099T2 (de) Halbleiteranordnungen mit feldformungsgebieten
DE112009005299B4 (de) Halbleitervorrichtung
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE112013007363B4 (de) Halbleitervorrichtung
DE102015107331B4 (de) Halbleitervorrichtung und rückwärts leitender Bipolartransistor mit isoliertem Gate mit isolierten Sourcezonen
DE102011081589B4 (de) Depletion-transistor und integrierte schaltung mit depletion-transistor
DE112013006905B4 (de) IGBT mit Verwendung einer Grabengateelektrode
DE102008032547A1 (de) Grabenisoliertes Gate-MOS-Halbleiterbauelement
DE102010042691A1 (de) Halbleitervorrichtung
DE102007053104A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE112021002169T5 (de) Halbleitervorrichtung
DE112020001040T5 (de) Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung
DE102014013947A1 (de) Halbleiterbauelement
DE102014107721B4 (de) Leistungshalbleiter und zugehöriges Herstellungsverfahren
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102013113540A1 (de) Transistorzellenanordnung mit halbleiterdiode
DE102017118121A1 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102021114181A1 (de) Halbleitervorrichtung
DE112021000166T5 (de) Halbleitervorrichtung
DE102020128891A1 (de) Halbleitervorrichtung
DE102017115536A1 (de) Ladungskompensationshalbleiterbauelement und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed