JP6973510B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6973510B2 JP6973510B2 JP2019566431A JP2019566431A JP6973510B2 JP 6973510 B2 JP6973510 B2 JP 6973510B2 JP 2019566431 A JP2019566431 A JP 2019566431A JP 2019566431 A JP2019566431 A JP 2019566431A JP 6973510 B2 JP6973510 B2 JP 6973510B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- doping concentration
- maximum
- semiconductor substrate
- full width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 217
- 238000009826 distribution Methods 0.000 claims description 158
- 239000000758 substrate Substances 0.000 claims description 151
- 238000003860 storage Methods 0.000 claims description 148
- 238000009825 accumulation Methods 0.000 claims description 76
- 239000012535 impurity Substances 0.000 claims description 50
- 230000007423 decrease Effects 0.000 claims description 24
- 239000000126 substance Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 11
- 239000002019 doping agent Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 15
- 238000006073 displacement reaction Methods 0.000 description 13
- 239000010410 layer Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 10
- 230000001965 increasing effect Effects 0.000 description 9
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000003467 diminishing effect Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 150000003609 titanium compounds Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
特許文献1 特開2007−311627号公報
特許文献2 特表2014−61075号公報
特許文献3 特開2015−138884号公報
非特許文献1 James F.Ziegler、"SRIM−The Stopping and Range of Ions in Matter"、インターネット(URL:http://www.srim.org/)
蓄積領域のドーピング濃度分布の上側傾斜部において、最大部のドーピング濃度に対して1/4のドーピング濃度になる深さ位置と、1/40のドーピング濃度になる深さ位置との距離が、0.1μm以上、1.0μm以下であってよい。
本発明の第2の態様においては、第1導電型のドリフト領域を有する半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の内部においてドリフト領域の上方に設けられ、ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域を備えてよい。半導体装置は、半導体基板の内部においてエミッタ領域とドリフト領域の間に設けられた第2導電型のベース領域を備えてよい。半導体装置は、半導体基板の内部においてベース領域とドリフト領域の間に設けられ、ドリフト領域よりもドーピング濃度の高い第1導電型の蓄積領域を備えてよい。半導体基板の上面からエミッタ領域、ベース領域および蓄積領域を貫通して設けられ、内部に導電部が設けられた複数のトレンチ部を備えてよい。半導体基板の深さ方向における蓄積領域のドーピング濃度分布は、ドーピング濃度が最大値となる最大部を有してよい。ドーピング濃度分布は、最大部からベース領域に向かう少なくとも一部の領域において傾斜を有して減少する上側傾斜部を有してよい。ドーピング濃度分布は、最大部からドリフト領域に向かう少なくとも一部の領域において傾斜を有して減少する下側傾斜部を有してよい。半導体基板の材料および蓄積領域に含まれる不純物の種類に応じた飛程−半値全幅特性に対して、最大部の深さ位置を不純物の注入時における飛程とすることで定まる半値全幅を標準半値全幅とした場合に、蓄積領域のドーピング濃度分布の半値全幅が、標準半値全幅の2.2倍以上であってよい。蓄積領域のドーピング濃度分布の上側傾斜部において、最大部のドーピング濃度に対して1/4のドーピング濃度になる深さ位置と、1/40のドーピング濃度になる深さ位置との距離が、0.1μm以上、1.0μm以下であってよい。
蓄積領域の深さ方向における中央位置とベース領域の間の領域に、最大部およびキンク部の一方が配置され、中央位置とドリフト領域の間の領域に、最大部およびキンク部の他方が配置されてよい。
キンク部におけるドーピング濃度は、最大部におけるドーピング濃度の1/10以上であってよい。
本発明の第4の態様においては、本発明の第1の態様においては、第1導電型のドリフト領域を有する半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の内部においてドリフト領域の上方に設けられ、ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域を備えてよい。半導体装置は、半導体基板の内部においてエミッタ領域とドリフト領域の間に設けられた第2導電型のベース領域を備えてよい。半導体装置は、半導体基板の内部においてベース領域とドリフト領域の間に設けられ、ドリフト領域よりもドーピング濃度の高い第1導電型の蓄積領域を備えてよい。半導体基板の上面からエミッタ領域、ベース領域および蓄積領域を貫通して設けられ、内部に導電部が設けられた複数のトレンチ部を備えてよい。半導体基板の深さ方向における蓄積領域のドーピング濃度分布は、ドーピング濃度が最大値となる最大部を有してよい。ドーピング濃度分布は、最大部以外にドーピング濃度がピークを備えるピーク部を有してよい。ドーピング濃度分布は、最大部からベース領域に向かう少なくとも一部の領域において傾斜を有して減少する上側傾斜部を有してよい。ドーピング濃度分布は、最大部からドリフト領域に向かう少なくとも一部の領域において傾斜を有して減少する下側傾斜部を有してよい。ドーピング濃度分布は、ドーピング濃度分布の微分値が最大値または最小値を示す領域以外の領域において、微分値の符号が変化する谷部を有してよい。谷部は上側傾斜部に設けられてよく、谷部は下側傾斜部に設けられてもよい。蓄積領域の深さ方向における中央位置とベース領域の間の領域に、最大部および前記谷部の一方が配置され、中央位置とドリフト領域の間の領域に最大部および谷部の他方が配置されてよい。
半導体基板の材料および蓄積領域に含まれる不純物の種類に応じた飛程−半値全幅特性に対して、最大部の深さ位置を不純物の注入時における飛程とすることで定まる半値全幅を標準半値全幅とした場合に、蓄積領域のドーピング濃度分布の半値全幅が、標準半値全幅の4倍以上であってよい。
谷部におけるドーピング濃度は、最大部におけるドーピング濃度の1/10以上であってよい。蓄積領域におけるドーパントの化学濃度分布の1パーセント全幅に対する半値全幅の比が、0.26より大きくてよい。蓄積領域のドーピング濃度分布の上側傾斜部において、最大部のドーピング濃度に対して1/4のドーピング濃度になる深さ位置と、1/40のドーピング濃度になる深さ位置との距離が、0.1μm以上、1.0μm以下であってよい。
Claims (25)
- 第1導電型のドリフト領域を有する半導体基板と、
前記半導体基板の内部において前記ドリフト領域の上方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域と、
前記半導体基板の内部において前記エミッタ領域と前記ドリフト領域の間に設けられた第2導電型のベース領域と、
前記半導体基板の内部において前記ベース領域と前記ドリフト領域の間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型の蓄積領域と、
前記半導体基板の上面から前記エミッタ領域、前記ベース領域および前記蓄積領域を貫通して設けられ、内部に導電部が設けられた複数のトレンチ部と
を備え、
前記半導体基板の深さ方向における前記蓄積領域のドーピング濃度分布は、
前記ドーピング濃度が最大値となる最大部と、
前記最大部から前記ベース領域に向かう少なくとも一部の領域において傾斜を有して減少する上側傾斜部と、
前記最大部から前記ドリフト領域に向かう少なくとも一部の領域において傾斜を有して減少する下側傾斜部と
を有し、
前記半導体基板の材料および前記蓄積領域に含まれる不純物の種類に応じた飛程−半値全幅特性に対して、前記最大部の深さ位置を不純物の注入時における飛程とすることで定まる半値全幅を標準半値全幅とした場合に、前記蓄積領域のドーピング濃度分布の半値全幅が、前記標準半値全幅の2.2倍以上であり、
前記蓄積領域におけるドーパントの化学濃度分布の1パーセント全幅に対する半値全幅の比が、0.26より大きい
半導体装置。 - 前記蓄積領域のドーピング濃度分布の前記上側傾斜部において、前記最大部のドーピング濃度に対して1/4のドーピング濃度になる深さ位置と、1/40のドーピング濃度になる深さ位置との距離が、0.1μm以上、1.0μm以下である
請求項1に記載の半導体装置。 - 第1導電型のドリフト領域を有する半導体基板と、
前記半導体基板の内部において前記ドリフト領域の上方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域と、
前記半導体基板の内部において前記エミッタ領域と前記ドリフト領域の間に設けられた第2導電型のベース領域と、
前記半導体基板の内部において前記ベース領域と前記ドリフト領域の間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型の蓄積領域と、
前記半導体基板の上面から前記エミッタ領域、前記ベース領域および前記蓄積領域を貫通して設けられ、内部に導電部が設けられた複数のトレンチ部と
を備え、
前記半導体基板の深さ方向における前記蓄積領域のドーピング濃度分布は、
前記ドーピング濃度が最大値となる最大部と、
前記最大部から前記ベース領域に向かう少なくとも一部の領域において傾斜を有して減少する上側傾斜部と、
前記最大部から前記ドリフト領域に向かう少なくとも一部の領域において傾斜を有して減少する下側傾斜部と
を有し、
前記半導体基板の材料および前記蓄積領域に含まれる不純物の種類に応じた飛程−半値全幅特性に対して、前記最大部の深さ位置を不純物の注入時における飛程とすることで定まる半値全幅を標準半値全幅とした場合に、前記蓄積領域のドーピング濃度分布の半値全幅が、前記標準半値全幅の2.2倍以上であり、
前記蓄積領域のドーピング濃度分布の前記上側傾斜部において、前記最大部のドーピング濃度に対して1/4のドーピング濃度になる深さ位置と、1/40のドーピング濃度になる深さ位置との距離が、0.1μm以上、1.0μm以下である
半導体装置。 - 前記半導体基板の深さ方向において、前記半導体基板の上面から前記蓄積領域の前記最大部までの距離と、前記蓄積領域のドーピング濃度分布の半値半幅との和が、前記半導体基板の上面からトレンチ部の下端までの距離以下である
請求項1から3のいずれか一項に記載の半導体装置。 - 前記蓄積領域のドーピング濃度分布の半値全幅が、前記標準半値全幅の30倍以下である
請求項1から4のいずれか一項に記載の半導体装置。 - 前記蓄積領域の前記ドーピング濃度分布は、前記最大部から前記ベース領域に向かう全ての領域において傾斜を有して減少する
請求項1から6のいずれか一項に記載の半導体装置。 - 前記蓄積領域の前記ドーピング濃度分布は、前記最大部から前記ドリフト領域に向かう全ての領域において傾斜を有して減少する
請求項1から7のいずれか一項に記載の半導体装置。 - 前記蓄積領域の前記ドーピング濃度分布は、前記ドーピング濃度分布の微分値が最大値または最小値を示す領域以外の領域において、前記微分値が極値を示すキンク部を有する
請求項1から8のいずれか一項に記載の半導体装置。 - 前記蓄積領域の深さ方向における中央位置と前記ベース領域の間の領域に、前記最大部および前記キンク部の一方が配置され、前記中央位置と前記ドリフト領域の間の領域に、前記最大部および前記キンク部の他方が配置されている
請求項9に記載の半導体装置。 - 前記キンク部におけるドーピング濃度は、前記最大部におけるドーピング濃度の1/10以上である
請求項9または10に記載の半導体装置。 - 前記蓄積領域および前記ベース領域が接している
請求項1から11のいずれか一項に記載の半導体装置。 - 前記蓄積領域のドーピング濃度分布における前記最大部は、前記ドーピング濃度が最大値の0.9倍以上となる範囲が、前記半導体基板の深さ方向において0.3μm以上にわたって連続する
請求項1から12のいずれか一項に記載の半導体装置。 - 前記蓄積領域の前記ドーピング濃度分布は、前記ドーピング濃度分布の微分値が最大値または最小値を示す領域以外の領域において、前記微分値の符号が変化する谷部を有する
請求項1から8のいずれか一項に記載の半導体装置。 - 前記蓄積領域のドーピング濃度分布の半値全幅が、前記標準半値全幅の3倍以上である
請求項1から14のいずれか一項に記載の半導体装置。 - 第1導電型のドリフト領域を有する半導体基板と、
前記半導体基板の内部において前記ドリフト領域の上方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域と、
前記半導体基板の内部において前記エミッタ領域と前記ドリフト領域の間に設けられた第2導電型のベース領域と、
前記半導体基板の内部において前記ベース領域と前記ドリフト領域の間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型の蓄積領域と、
前記半導体基板の上面から前記エミッタ領域、前記ベース領域および前記蓄積領域を貫通して設けられ、内部に導電部が設けられた複数のトレンチ部と
を備え、
前記半導体基板の深さ方向における前記蓄積領域のドーピング濃度分布は、
前記ドーピング濃度が最大値となる最大部と、
前記最大部から前記ベース領域に向かう少なくとも一部の領域において傾斜を有して減少する上側傾斜部と、
前記最大部から前記ドリフト領域に向かう少なくとも一部の領域において傾斜を有して減少する下側傾斜部と、
前記ドーピング濃度分布の微分値が最大値または最小値を示す領域以外の領域において、前記微分値が極値を示すキンク部を有する半導体装置。 - 前記蓄積領域の深さ方向における中央位置と前記ベース領域の間の領域に、前記最大部および前記キンク部の一方が配置され、前記中央位置と前記ドリフト領域の間の領域に、前記最大部および前記キンク部の他方が配置されている
請求項16に記載の半導体装置。 - 前記キンク部におけるドーピング濃度は、前記最大部におけるドーピング濃度の1/10以上である
請求項16または17に記載の半導体装置。 - 第1導電型のドリフト領域を有する半導体基板と、
前記半導体基板の内部において前記ドリフト領域の上方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域と、
前記半導体基板の内部において前記エミッタ領域と前記ドリフト領域の間に設けられた第2導電型のベース領域と、
前記半導体基板の内部において前記ベース領域と前記ドリフト領域の間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型の蓄積領域と、
前記半導体基板の上面から前記エミッタ領域、前記ベース領域および前記蓄積領域を貫通して設けられ、内部に導電部が設けられた複数のトレンチ部と
を備え、
前記半導体基板の深さ方向における前記蓄積領域のドーピング濃度分布は、
前記ドーピング濃度が最大値となる最大部と、
前記最大部以外でドーピング濃度がピークを備えるピーク部と、
前記最大部から前記ベース領域に向かう少なくとも一部の領域において傾斜を有して減少する上側傾斜部と、
前記最大部から前記ドリフト領域に向かう少なくとも一部の領域において傾斜を有して減少する下側傾斜部と、
前記ドーピング濃度分布の微分値が最大値または最小値を示す領域以外の領域において、前記微分値の符号が変化する谷部を有し、
前記谷部は前記上側傾斜部に設けられる
半導体装置。 - 第1導電型のドリフト領域を有する半導体基板と、
前記半導体基板の内部において前記ドリフト領域の上方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域と、
前記半導体基板の内部において前記エミッタ領域と前記ドリフト領域の間に設けられた第2導電型のベース領域と、
前記半導体基板の内部において前記ベース領域と前記ドリフト領域の間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型の蓄積領域と、
前記半導体基板の上面から前記エミッタ領域、前記ベース領域および前記蓄積領域を貫通して設けられ、内部に導電部が設けられた複数のトレンチ部と
を備え、
前記半導体基板の深さ方向における前記蓄積領域のドーピング濃度分布は、
前記ドーピング濃度が最大値となる最大部と、
前記最大部以外でドーピング濃度がピークを備えるピーク部と、
前記最大部から前記ベース領域に向かう少なくとも一部の領域において傾斜を有して減少する上側傾斜部と、
前記最大部から前記ドリフト領域に向かう少なくとも一部の領域において傾斜を有して減少する下側傾斜部と、
前記ドーピング濃度分布の微分値が最大値または最小値を示す領域以外の領域において、前記微分値の符号が変化する谷部を有し、
前記谷部は前記下側傾斜部に設けられる
半導体装置。 - 第1導電型のドリフト領域を有する半導体基板と、
前記半導体基板の内部において前記ドリフト領域の上方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域と、
前記半導体基板の内部において前記エミッタ領域と前記ドリフト領域の間に設けられた第2導電型のベース領域と、
前記半導体基板の内部において前記ベース領域と前記ドリフト領域の間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第1導電型の蓄積領域と、
前記半導体基板の上面から前記エミッタ領域、前記ベース領域および前記蓄積領域を貫通して設けられ、内部に導電部が設けられた複数のトレンチ部と
を備え、
前記半導体基板の深さ方向における前記蓄積領域のドーピング濃度分布は、
前記ドーピング濃度が最大値となる最大部と、
前記最大部以外でドーピング濃度がピークを備えるピーク部と、
前記最大部から前記ベース領域に向かう少なくとも一部の領域において傾斜を有して減少する上側傾斜部と、
前記最大部から前記ドリフト領域に向かう少なくとも一部の領域において傾斜を有して減少する下側傾斜部と、
前記ドーピング濃度分布の微分値が最大値または最小値を示す領域以外の領域において、前記微分値の符号が変化する谷部を有し、
前記蓄積領域の深さ方向における中央位置と前記ベース領域の間の領域に、前記最大部および前記谷部の一方が配置され、前記中央位置と前記ドリフト領域の間の領域に前記最大部および前記谷部の他方が配置される
半導体装置。 - 前記半導体基板の材料および前記蓄積領域に含まれる不純物の種類に応じた飛程−半値全幅特性に対して、前記最大部の深さ位置を不純物の注入時における飛程とすることで定まる半値全幅を標準半値全幅とした場合に、前記蓄積領域のドーピング濃度分布の半値全幅が、前記標準半値全幅の4倍以上である
請求項19から21のいずれか一項に記載の半導体装置。 - 前記谷部におけるドーピング濃度は、前記最大部におけるドーピング濃度の1/10以上である
請求項19から22のいずれか一項に記載の半導体装置。 - 前記蓄積領域におけるドーパントの化学濃度分布の1パーセント全幅に対する半値全幅の比が、0.26より大きい
請求項19から23のいずれか一項に記載の半導体装置。 - 前記蓄積領域のドーピング濃度分布の前記上側傾斜部において、前記最大部のドーピング濃度に対して1/4のドーピング濃度になる深さ位置と、1/40のドーピング濃度になる深さ位置との距離が、0.1μm以上、1.0μm以下である
請求項19から24のいずれか一項に記載の半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018006004 | 2018-01-17 | ||
JP2018006004 | 2018-01-17 | ||
PCT/JP2019/000344 WO2019142706A1 (ja) | 2018-01-17 | 2019-01-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019142706A1 JPWO2019142706A1 (ja) | 2020-06-18 |
JP6973510B2 true JP6973510B2 (ja) | 2021-12-01 |
Family
ID=67302345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019566431A Active JP6973510B2 (ja) | 2018-01-17 | 2019-01-09 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US11349019B2 (ja) |
JP (1) | JP6973510B2 (ja) |
CN (1) | CN110914999B (ja) |
WO (1) | WO2019142706A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7264263B2 (ja) * | 2019-09-13 | 2023-04-25 | 富士電機株式会社 | 半導体装置 |
JP7364027B2 (ja) | 2020-02-12 | 2023-10-18 | 富士電機株式会社 | 半導体装置およびその製造方法 |
CN116888741A (zh) | 2021-09-16 | 2023-10-13 | 富士电机株式会社 | 绝缘栅双极型晶体管 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3850054B2 (ja) * | 1995-07-19 | 2006-11-29 | 三菱電機株式会社 | 半導体装置 |
JP4575713B2 (ja) | 2004-05-31 | 2010-11-04 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
JP5034315B2 (ja) | 2006-05-19 | 2012-09-26 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP5089191B2 (ja) * | 2007-02-16 | 2012-12-05 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
RU2571175C2 (ru) * | 2011-09-28 | 2015-12-20 | Тойота Дзидося Кабусики Кайся | Биполярный транзистор с изолированным затвором (igbt) и способ его изготовления |
JP2014061075A (ja) | 2012-09-20 | 2014-04-10 | Maruhon Industry Co Ltd | パチンコ遊技機 |
DE112012007020T5 (de) | 2012-10-15 | 2015-07-09 | Toyota Jidosha Kabushiki Kaisha | Halbleitereinrichtung und Herstellungseinrichtung dafür |
CN105593997A (zh) * | 2013-10-04 | 2016-05-18 | 三菱电机株式会社 | 碳化硅半导体装置及其制造方法 |
JP6421570B2 (ja) | 2013-12-20 | 2018-11-14 | 株式会社デンソー | 半導体装置 |
JP6164099B2 (ja) | 2014-01-22 | 2017-07-19 | 株式会社デンソー | 半導体装置の製造方法 |
-
2019
- 2019-01-09 CN CN201980003476.1A patent/CN110914999B/zh active Active
- 2019-01-09 WO PCT/JP2019/000344 patent/WO2019142706A1/ja active Application Filing
- 2019-01-09 JP JP2019566431A patent/JP6973510B2/ja active Active
-
2020
- 2020-01-07 US US16/735,704 patent/US11349019B2/en active Active
-
2022
- 2022-05-17 US US17/746,943 patent/US20220278229A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20220278229A1 (en) | 2022-09-01 |
US20200152778A1 (en) | 2020-05-14 |
CN110914999A (zh) | 2020-03-24 |
CN110914999B (zh) | 2023-11-17 |
JPWO2019142706A1 (ja) | 2020-06-18 |
WO2019142706A1 (ja) | 2019-07-25 |
US11349019B2 (en) | 2022-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11923444B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US10319808B2 (en) | Semiconductor device | |
US10861931B2 (en) | Power semiconductor devices having gate trenches and buried edge terminations and related methods | |
US20220278229A1 (en) | Semiconductor device | |
JP6648838B2 (ja) | 半導体装置 | |
JP7521642B2 (ja) | 半導体装置 | |
US10381436B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US20240014269A1 (en) | Semiconductor device | |
US11894426B2 (en) | Semiconductor device and manufacturing method for semiconductor device | |
US10600867B2 (en) | Semiconductor device having an emitter region and a contact region inside a mesa portion | |
CN113875016A (zh) | 半导体装置 | |
CN115989563A (zh) | 半导体装置 | |
WO2021049351A1 (ja) | 半導体装置 | |
WO2023095363A1 (ja) | 半導体装置とその製造方法 | |
US20240006520A1 (en) | Semiconductor device | |
US20230260991A1 (en) | Semiconductor device | |
CN117995902A (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200108 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A527 Effective date: 20200108 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211005 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211018 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6973510 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |