JP6648838B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6648838B2
JP6648838B2 JP2018551627A JP2018551627A JP6648838B2 JP 6648838 B2 JP6648838 B2 JP 6648838B2 JP 2018551627 A JP2018551627 A JP 2018551627A JP 2018551627 A JP2018551627 A JP 2018551627A JP 6648838 B2 JP6648838 B2 JP 6648838B2
Authority
JP
Japan
Prior art keywords
region
gate
trench portion
dummy
doping concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018551627A
Other languages
English (en)
Other versions
JPWO2018092738A1 (ja
Inventor
内藤　達也
達也 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2018092738A1 publication Critical patent/JPWO2018092738A1/ja
Application granted granted Critical
Publication of JP6648838B2 publication Critical patent/JP6648838B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置に関する。
従来、キャリア蓄積層を有する絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）が知られている（例えば、特許文献１参照）。
［先行技術文献］
［特許文献］
［特許文献１］ 特開２００７−３１１６２７号公報
 解決しようとする課題
ＩＧＢＴの低電流ターン・オン時にＩＧＢＴのゲート電極に流れる変位電流が大きいほど、ＩＧＢＴのターン・オン時間が短くなる。ターン・オン時間が短いほど、ＩＧＢＴを有する半導体装置においてコレクタ・エミッタ間電圧の電圧減少率（以下、ｄＶ／ｄｔ）が大きくなる。ｄＶ／ｄｔが大きい程、電磁ノイズが大きくなる。
一般的開示
本発明の第１の態様においては、半導体装置を提供する。半導体装置は、半導体基板と、エミッタ領域と、ベース領域と、ゲートトレンチ部およびダミートレンチ部と、複数の蓄積領域とを備えてよい。半導体基板は、第１導電型のドリフト領域を有してよい。エミッタ領域は、半導体基板の内部においてドリフト領域の上方に設けられてよい。エミッタ領域は、ドリフト領域の第１導電型のドーピング濃度よりも高い第１導電型のドーピング濃度を有してよい。ベース領域は、半導体基板の内部においてエミッタ領域とドリフト領域との間に設けられてよい。ベース領域は、第２導電型であってよい。ゲートトレンチ部およびダミートレンチ部は、半導体基板の上面からエミッタ領域およびベース領域を貫通してドリフト領域まで設けられてよい。ゲートトレンチ部およびダミートレンチ部は、それぞれ内部に導電部を有してよい。複数の蓄積領域は、ベース領域の下方、かつ、ゲートトレンチ部とダミートレンチ部との間において、半導体基板の上面から下面に向かう深さ方向に並んで設けられてよい。複数の蓄積領域は、ドリフト領域の第１導電型のドーピング濃度よりも高い第１導電型のドーピング濃度を有する領域を各々含んでよい。複数の蓄積領域のうち半導体基板の上面に最も近い上方蓄積領域は、延伸方向と深さ方向とに直交するゲートトレンチ部およびダミートレンチ部の配列方向において、ゲートトレンチ部およびダミートレンチ部に直接接してよい。延伸方向は、半導体基板の上面視においてゲートトレンチ部およびダミートレンチ部の長手部分が延伸する方向であってよい。下方蓄積領域は、ゲート近傍領域と、ダミー近傍領域とを有してよい。下方蓄積領域は、複数の蓄積領域のうち半導体基板の上面から最も遠くてよい。ゲート近傍領域は、配列方向においてダミートレンチ部よりもゲートトレンチ部に近くてよい。ダミー近傍領域は、配列方向においてゲートトレンチ部よりもダミートレンチ部に近くてよい。ダミー近傍領域は、ゲート近傍領域よりも低い第１導電型のドーピング濃度を有してよい。
ダミー近傍領域は、ドリフト領域における第１導電型のドーピング濃度と同じ第１導電型のドーピング濃度を有してよい。
ダミー近傍領域は、ドリフト領域における第１導電型のドーピング濃度よりも大きく、かつ、ゲート近傍領域の深さ方向における第１導電型のドーピング濃度のピーク濃度よりも小さい第１導電型のドーピング濃度を有してよい。
複数の蓄積領域は、上方蓄積領域と下方蓄積領域との間に位置する中間蓄積領域を有してよい。中間蓄積領域は、ゲート近傍領域と、ダミー近傍領域とを有してよい。ゲート近傍領域は、配列方向においてダミートレンチ部よりもゲートトレンチ部に近くてよい。ダミー近傍領域は、配列方向においてゲートトレンチ部よりもダミートレンチ部に近くてよい。中間蓄積領域において、ゲート近傍領域における第１導電型のドーピング濃度は、ダミー近傍領域における第１導電型のドーピング濃度よりも大きくてよい。中間蓄積領域において、ゲート近傍領域における配列方向の長さは、下方蓄積領域のゲート近傍領域における配列方向の長さよりも短くてよい。
複数の蓄積領域は、上方蓄積領域と下方蓄積領域との間に位置する中間蓄積領域を有してよい。中間蓄積領域は、ゲート近傍領域と、ダミー近傍領域とを有してよい。ゲート近傍領域は、配列方向においてダミートレンチ部よりもゲートトレンチ部に近くてよい。ダミー近傍領域は、配列方向においてゲートトレンチ部よりもダミートレンチ部に近くてよい。中間蓄積領域のゲート近傍領域における第１導電型のドーピング濃度は、下方蓄積領域のゲート近傍領域における第１導電型のドーピング濃度よりも低くてよい。
配列方向におけるゲートトレンチ部とダミートレンチ部との間の長さをＷｍとし、中間蓄積領域のゲート近傍領域の配列方向における長さをＷａとした場合に、ＷｍおよびＷａは、０．５５≦Ｗａ／Ｗｍ≦０．９５を満たしてよい。
下方蓄積領域は、深さ方向においてゲートトレンチ部の下端近傍に位置してよい。
本発明の第２の態様においては、半導体装置の製造方法を提供する。半導体装置の製造方法は、トレンチ部を形成する段階と、半導体基板の上面からトランジスタ部の全体に第１導電型の不純物をイオン注入する段階と、トランジスタ部においてダミートレンチ部の上方にマスク材料を設けた状態において第１導電型の不純物をイオン注入する段階とを備えてよい。半導体基板は、第１導電型のドリフト領域を有してよい。トレンチ部は、ゲートトレンチ部およびダミートレンチ部を有してよい。半導体基板の上面からトランジスタ部の全体に第１導電型の不純物をイオン注入する段階においては、上方蓄積領域を形成してよい。上方蓄積領域は、半導体基板の上面に最も近くてよい。トランジスタ部は、ゲートトレンチ部およびダミートレンチ部を含んでよい。トランジスタ部においてダミートレンチ部の上方にマスク材料を設けた状態において第１導電型の不純物をイオン注入する段階においては、少なくとも下方蓄積領域を形成してよい。下方蓄積領域は、半導体基板の上面から最も遠くてよい。上方蓄積領域は、ゲートトレンチ部およびダミートレンチ部の配列方向において、ゲートトレンチ部およびダミートレンチ部に直接接してよい。配列方向は、延伸方向と深さ方向とに直交する方向であってよい。延伸方向は、半導体基板の上面視においてゲートトレンチ部およびダミートレンチ部の長手部分が延伸する方向であってよい。深さ方向は、半導体基板の上面から下面に向かう方向であってよい。下方蓄積領域は、ゲート近傍領域と、ダミー近傍領域とを有してよい。ゲート近傍領域は、配列方向においてダミートレンチ部よりもゲートトレンチ部に近くてよい。ダミー近傍領域は、配列方向においてゲートトレンチ部よりもダミートレンチ部に近くてよい。ダミー近傍領域は、ゲート近傍領域よりも低い第１導電型のドーピング濃度を有してよい。
トランジスタ部においてダミートレンチ部の上方にマスク材料を設けた状態において第１導電型の不純物をイオン注入する段階は、中間蓄積領域を形成することを含んでよい。中間蓄積領域は、上方蓄積領域と下方蓄積領域との間に位置してよい。
第１導電型の不純物は、リンまたはプロトンであってよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の実施形態に係る半導体装置１００の上面を部分的に示す図である。 図１におけるａ−ａ'断面の一例を示す図である。 図２のｂ−ｂ'断面におけるドーピング濃度分布の一例を示す図である。 図２のｃ−ｃ'断面におけるドーピング濃度分布の一例を示す図である。 図２におけるゲートトレンチ部４０近傍の拡大図である。 上方蓄積領域６２のみを有する比較例１における低電流ターン・オン時の電子電流および変位電流を示す図である。 本例における低電流ターン・オン時の電子電流および変位電流を示す図である。 複数の蓄積領域６０を有する比較例２を示す図である。 低電流ターン・オン時のＶｇｅおよびＶｃｅのシミュレーションを示す図である。 半導体装置１００の製造方法の一例を示すフローチャートである。 （ａ）〜（ｄ）は、段階Ｓ１００から段階Ｓ１０６を示す図である。 （ａ）〜（ｄ）は、段階Ｓ１１０から段階Ｓ１１６を示す図である。 （ａ）〜（ｃ）は、段階Ｓ１２０から段階Ｓ１４０を示す図である。 （ａ）および（ｂ）は、段階Ｓ１５０および段階Ｓ１６０を示す図である。 第１変形例におけるゲートトレンチ部４０近傍の拡大図である。 第２変形例におけるゲートトレンチ部４０近傍の拡大図である。 図１３および図１４のＡ−Ａ断面におけるドーピング濃度分布を示す図である。 図１３および図１４のＡ−Ａ断面におけるドーピング濃度分布の別の例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本発明の実施形態に係る半導体装置１００の上面を部分的に示す図である。本例の半導体装置１００は、ＩＧＢＴ等のトランジスタを含むトランジスタ部７０と、ＦＷＤ等のダイオードを含むダイオード部８０とを有する半導体チップである。ダイオード部８０は、半導体基板の上面においてトランジスタ部７０と隣接して設けられる。図１においてはチップ端部周辺のチップ上面を示しており、他の領域を省略している。
また、図１においては半導体装置１００における半導体基板の活性領域を示すが、半導体装置１００は、活性領域を囲んでエッジ終端部を有してよい。活性領域は、半導体装置１００をオン状態に制御した場合に電流が流れる領域を指す。エッジ終端部は、半導体基板の上面近傍の電界集中を緩和する機能を有する。エッジ終端部は、例えば、ガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造の一以上を有する。
本例の半導体装置１００は、半導体基板の上面から各々予め定められた深さまで設けられたウェル領域１１、エミッタ領域１２、ベース領域１４、コンタクト領域１５、ダミートレンチ部３０およびゲートトレンチ部４０を備える。また、本例の半導体装置１００は、半導体基板の上面の上方に設けられたゲート金属層５０およびエミッタ電極５２を備える。ゲート金属層５０およびエミッタ電極５２は互いに分離して設けられる。
本明細書においては、ダミートレンチ部３０およびゲートトレンチ部４０を総称してトレンチ部と称する場合がある。本例においては、ダミートレンチ部３０およびゲートトレンチ部４０が予め定められた間隔で配列される方向を配列方向と称する。また、本例において、トレンチ部の配列方向は、Ｘ軸と平行な方向である。
本例において、トレンチ部の延伸方向は、Ｙ軸と平行な方向である。Ｘ軸およびＹ軸は、半導体基板の上面と平行な面内において互いに直交する軸である。また、Ｘ軸およびＹ軸と直交する軸をＺ軸とする。なお、本明細書においては、Ｚ軸と平行な方向を半導体基板の深さ方向と称する場合がある。
なお、本明細書において、「上」、「下」、「上方」および「下方」の用語は、重力方向における上下方向に限定されない。これらの用語は、予め定められた軸に対する相対的な方向を指すに過ぎない。
エミッタ電極５２およびゲート金属層５０と、半導体基板の上面との間には層間絶縁膜が設けられるが、図１では省略している。本例の層間絶縁膜は、コンタクトホール４９、５４、５６および５８を有する。本例のコンタクトホール４９、５４、５６および５８は、当該層間絶縁膜を貫通して設けられる。
エミッタ電極５２は、コンタクトホール５４を通って、半導体基板の上面におけるエミッタ領域１２、コンタクト領域１５に接触する。また、エミッタ電極５２は、コンタクトホール５４を通じ、コンタクト領域１５を介してベース領域１４と電気的に接続する。また、エミッタ電極５２は、コンタクトホール５６およびコンタクトホール５８を通じて、ダミートレンチ部３０内のダミー導電部と接続する。エミッタ電極５２とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部２１または接続部２５が設けられてよい。接続部２１および接続部２５は、それぞれ絶縁膜を介して半導体基板の上面に設けられる。
ゲート金属層５０は、コンタクトホール４９を通って、ゲートメタルランナー４８と接触する。ゲートメタルランナー４８は、不純物がドープされたポリシリコン等で形成されてよい。ゲートメタルランナー４８は、半導体基板の上面において、ゲートトレンチ部４０内のゲート導電部に接続する。ゲートメタルランナー４８は、ダミートレンチ部３０内のダミー導電部およびエミッタ電極５２には電気的に接続しない。ゲートメタルランナー４８とエミッタ電極５２とは層間絶縁膜により電気的に分離されてよい。本例のゲートメタルランナー４８は、コンタクトホール４９の下方から、ゲートトレンチ部４０の先端部まで設けられる。ゲートトレンチ部４０の先端部においてゲート導電部は半導体基板の上面に露出しており、ゲートメタルランナー４８と接触する。
エミッタ電極５２およびゲート金属層５０は、金属を含む材料で形成される。例えば、各電極の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金等で形成される。各電極は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよく、コンタクトホール内においてタングステン等で形成されたプラグを有してもよい。プラグは、半導体基板に接する側にバリアメタルを有し、バリアメタルに接するようにタングステンを埋め込み、タングステンとアルミニウム等で形成された領域とがバリアメタルを介して接するようにしてよい。
１以上のゲートトレンチ部４０および１以上のダミートレンチ部３０は、トランジスタ部７０の領域において予め定められた配列方向に沿って予め定められた間隔で配列される。トランジスタ部７０においては、配列方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられてよい。
本例のゲートトレンチ部４０は、延伸方向に沿って延伸する２つの長手部分と、この２つの長手部分を接続する接続部分とを有してよい。接続部分の少なくとも一部は曲線状に設けられることが好ましい。ゲートトレンチ部４０の２つの長手部分の端部を接続することで、長手部分の端部における電界集中を緩和できる。ゲートメタルランナー４８は、ゲートトレンチ部４０の接続部分において、ゲート導電部と接続してよい。
本例のトランジスタ部７０において、ダミートレンチ部３０は、ゲートトレンチ部４０の長手部分の間に設けられる。これらのダミートレンチ部３０は、延伸方向に延伸する直線形状を有する。
なお、トランジスタ部７０において、ダイオード部８０との境界には、複数のダミートレンチ部３０が配列されてよい。本例のトランジスタ部７０の境界部分には、配列方向に隣接して２つのダミートレンチ部３０が、ゲートトレンチ部４０を間に挟むことなく設けられる。境界部分に設けられるダミートレンチ部３０も、長手部分と接続部分とを有してよい。なお、本例においてトレンチ部の数とは、配列方向に配列されたトレンチ部の長手部分の数を指す。接続部分を有するダミートレンチ部３０と、直線形状のダミートレンチ部３０の延伸方向における長さは同一であってよい。
ダイオード部８０との境界において連続して配列されるダミートレンチ部３０の数は、ダイオード部８０と離れたトランジスタ部７０の内側において連続して配列されるダミートレンチ部３０の数よりも多くてよい。
図１の例では、ダイオード部８０との境界におけるトランジスタ部７０では、２本のダミートレンチ部３０が隣接して配列されている。これに対して、トランジスタ部７０の内側では、ゲートトレンチ部４０およびダミートレンチ部３０が１本ずつ交互に配列されている。
エミッタ電極５２は、ウェル領域１１、エミッタ領域１２、ベース領域１４、コンタクト領域１５、ダミートレンチ部３０およびゲートトレンチ部４０の上方に設けられる。ウェル領域１１は、ゲート金属層５０近傍の活性領域の端部から、予め定められた範囲で設けられる。ウェル領域１１の拡散深さは、ダミートレンチ部３０およびゲートトレンチ部４０の深さよりも深くてよい。ダミートレンチ部３０およびゲートトレンチ部４０の、ゲート金属層５０に近接する一部の領域はウェル領域１１に設けられる。ダミートレンチ部３０の延伸方向の端の底は、ウェル領域１１に覆われていてよい。
本例においては、各トレンチ部に挟まれた部分をメサ部と称する。メサ部は、ベース領域１４を有する。ベース領域１４は、ウェル領域１１よりもドーピング濃度の低い第２導電型である。本例のベース領域１４はＰ−型である。なお、本例においては、第１導電型をＮ型として、第２導電型をＰ型とする。ただし、他の例においては、第１導電型をＰ型として、第２導電型をＮ型としてもよい。
メサ部は、ベース領域１４の上面に、ベース領域１４よりもドーピング濃度の高い第２導電型のコンタクト領域１５を有する。本例のコンタクト領域１５はＰ＋型である。また、トランジスタ部７０においては、コンタクト領域１５に隣接して、ベース領域１４の上面にエミッタ領域１２が選択的に設けられる。エミッタ領域１２は、半導体基板のドリフト領域の第１導電型のドーピング濃度よりも高い第１導電型のドーピング濃度を有する。本例のエミッタ領域１２はＮ＋型である。
コンタクト領域１５およびエミッタ領域１２のそれぞれは、隣接する一方のトレンチ部から、他方のトレンチ部まで設けられる。トランジスタ部７０の１以上のコンタクト領域１５および１以上のエミッタ領域１２は、トレンチ部の延伸方向に沿って交互にメサ部の最上面に露出するように設けられる。
他の例において、トランジスタ部７０におけるメサ部は、延伸方向と平行なストライプパターンのコンタクト領域１５およびエミッタ領域１２を有してもよい。例えばトレンチ部に隣接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。
ダイオード部８０のメサ部には、エミッタ領域１２が設けられていなくてよい。本例において、ダイオード部８０のメサ部には、トランジスタ部７０における少なくとも一つのコンタクト領域１５と対向する領域にコンタクト領域１５が設けられる。本例のダイオード部８０は、半導体基板の下面に露出するＮ＋型のカソード領域８２を有する。図１において、カソード領域８２が設けられる範囲を部分的に破線にて示す。カソード領域８２は、後述するＰ＋型のコレクタ領域と同じ深さ範囲（即ち、Ｚ軸方向の範囲）に設けられてよい。図１ではコレクタ領域を省略しているが、コレクタ領域はＸ‐Ｙ平面においてカソード領域８２が設けられる部分以外の部分に設けられてよい。
本例においては、ダイオード部８０のメサ部であってトランジスタ部７０に隣接するメサ部の下方の領域にもコレクタ領域が設けられる。つまり、コレクタ領域はＸ軸方向において当該メサ部の下方の領域まで延伸しており、カソード領域８２はＸ軸方向において当該メサ部の下方の領域には設けられない。これにより、Ｘ軸方向においてダイオード部８０の全体にカソード領域８２を設ける場合に比べて、トランジスタ部７０のメサ部であってダイオード部８０に隣接するメサ部に設けられたエミッタ領域１２と、ダイオード部８０のカソード領域８２との距離を確保することができる。それゆえ、トランジスタ部７０のゲート構造部からドリフト層に注入される電子が、ダイオード部８０のカソード領域８２に流出することを防ぐことができる。
トランジスタ部７０において、コンタクトホール５４は、コンタクト領域１５およびエミッタ領域１２の各領域の上方に設けられる。コンタクトホール５４は、ベース領域１４およびウェル領域１１に対応する領域には設けられない。
ダイオード部８０において、コンタクトホール５４は、コンタクト領域１５およびベース領域１４の上方に設けられる。本例のコンタクトホール５４は、ダイオード部８０のメサ部における複数のベース領域１４のうち、最もゲート金属層５０に近いベース領域１４の上方には設けられない。本例において、トランジスタ部７０のコンタクトホール５４と、ダイオード部８０のコンタクトホール５４とは、延伸方向において同一の長さを有する。
図２は、図１におけるａ−ａ'断面の一例を示す図である。図２においては、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を追加的に示す。エミッタ電極５２は、半導体基板１０の上面９２上および層間絶縁膜３８上に位置する。なお、上述の深さ方向は、半導体基板１０の上面９２から下面９４に向かう方向である。
コレクタ電極２４は、半導体基板１０の下面９４に直接接する。コレクタ電極２４およびエミッタ電極５２は、金属等の導電材料で形成される。半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、酸化ガリウム基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０は、シリコン基板である。
図２の断面において、トランジスタ部７０のメサ部は、上面９２から下面９４へ向かって順番に、Ｎ＋型のエミッタ領域１２、Ｐ−型のベース領域１４および複数の蓄積領域６０を有する。トランジスタ部７０のエミッタ領域１２は、半導体基板１０の内部から上面９２まで設けられる。トランジスタ部７０は、メサ部の下方に第１導電型のドリフト領域１８を有する。本例のドリフト領域１８は、Ｎ−型である。
複数の蓄積領域６０は、ベース領域１４の下方、かつ、ゲートトレンチ部４０とダミートレンチ部３０との間において、深さ方向に並んで設けられる。このように、トランジスタ部７０のベース領域１４は、半導体基板１０の内部において、エミッタ領域１２とドリフト領域１８の上方に位置する複数の蓄積領域６０との間に位置する。
複数の蓄積領域６０は、ドリフト領域１８の第１導電型のドーピング濃度よりも高い第１導電型のドーピング濃度を有する領域を各々含む。本例の複数の蓄積領域６０は、各々Ｎ＋型である。ドリフト領域１８とベース領域１４との間に、ドリフト領域１８よりも高濃度の複数の蓄積領域６０を設けることで、キャリア注入促進効果（Ｉｎｊｅｃｔｉｏｎ Ｅｎｈａｎｃｅｍｅｎｔ効果：ＩＥ効果）を高めて、オン電圧を低減することができる。
本例において、複数の蓄積領域６０は、上面９２から下面９４へ向かって順番に、上方蓄積領域６２、中間蓄積領域６４および下方蓄積領域６６を含む。上方蓄積領域６２は、複数の蓄積領域６０のうち半導体基板１０の上面９２に最も近い蓄積領域である。これに対して、下方蓄積領域６６は、複数の蓄積領域６０のうち半導体基板１０の上面９２から最も遠い蓄積領域である。また、中間蓄積領域６４は、深さ方向において上方蓄積領域６２と下方蓄積領域６６との間に位置する蓄積領域である。
なお、他の例において、複数の蓄積領域６０は、上方蓄積領域６２と下方蓄積領域６６との間に２以上の中間蓄積領域６４を有してもよい。また、さらに他の例においては、複数の蓄積領域６０は、中間蓄積領域６４を有せず、上方蓄積領域６２および下方蓄積領域６６のみを有してもよい。
ダイオード部８０と隣接するトランジスタ部７０のメサ部は、上面９２から下面９４へ向かって順番に、Ｎ＋型のエミッタ領域１２、Ｐ−型のベース領域１４およびＮ＋型の上方蓄積領域６２を有する。ただし、他の例において、ダイオード部８０と隣接するトランジスタ部７０のメサ部は、上方蓄積領域６２を有さなくてもよい。また、さらに他の例における当該メサ部は、上方蓄積領域６２、中間蓄積領域６４および下方蓄積領域６６を含んでもよい。
ダイオード部８０のメサ部は、上面９２に露出するＰ−型のベース領域１４を有する。ただし、トランジスタ部７０と隣接するダイオード部８０のメサ部は、ベース領域１４上にコンタクト領域１５を有する。当該コンタクト領域１５は、上面９２に露出する。なお、ダイオード部８０は、複数の蓄積領域６０を有さない。なお、図示しないが、ベース領域１４の上面に、コンタクト領域１５よりも浅いｐ型の高濃度領域を形成してよい。当該ｐ型の高濃度領域は、ベース領域１４とエミッタ電極５２とのコンタクト抵抗を低減する。特にプラグを形成する場合に、コンタクト抵抗の低減効果が大きい。
トランジスタ部７０およびダイオード部８０の双方において、ドリフト領域１８の下面にはＮ＋型のバッファ領域２０が設けられる。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高くてよい。本例のバッファ領域２０は、深さ方向において複数のドーピング濃度のピークを有するＮ＋型の不純物領域を含む。バッファ領域２０は、ベース領域１４の下面から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
トランジスタ部７０は、バッファ領域２０の下面に、Ｐ＋型のコレクタ領域２２を有する。また、ダイオード部８０は、バッファ領域２０の下面に、Ｎ＋型のカソード領域８２を有する。本例において、トランジスタ部７０とは、活性領域内において、下面９４に垂直な方向において下面９４から上面９２にコレクタ領域２２を投影したときの仮想的な投影領域であって、エミッタ領域１２およびコンタクト領域１５を含む所定の単位構成が規則的に配置された領域とする。また、本例において、ダイオード部８０とは、活性領域内において、下面９４に垂直な方向において下面９４から上面９２にコレクタ領域２２およびカソード領域８２を投影したときの仮想的な投影領域であって、エミッタ領域１２およびコンタクト領域１５を含む所定の単位構成が規則的に配置されていない領域とする。
１以上のダミートレンチ部３０および１以上のゲートトレンチ部４０は、半導体基板１０の上面９２から、ベース領域１４を貫通して、ドリフト領域１８に到達する。エミッタ領域１２、コンタクト領域１５および上方蓄積領域６２の少なくともいずれかが設けられている領域においては、ダミートレンチ部３０はこれらの領域も貫通して、ドリフト領域１８に到達する。同様に、エミッタ領域１２、コンタクト領域１５、上方蓄積領域６２、中間蓄積領域６４および下方蓄積領域６６の少なくともいずれかが設けられている領域においては、ゲートトレンチ部４０はこれらの領域も貫通して、ドリフト領域１８に到達する。なお、トレンチ部が不純物領域を貫通するとは、不純物領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間に不純物領域を形成したものも、トレンチ部が不純物領域を貫通しているものに含まれるものとする。
ゲートトレンチ部４０は、半導体基板１０に設けられたゲートトレンチ４３、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチ４３の内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチ４３の内壁の半導体を酸化または窒化することにより形成してよい。ゲート導電部４４は、ゲートトレンチ４３の内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４の一部は、配列方向においてベース領域１４と対向する。ベース領域１４のうち、ゲート導電部４４と対向する部分は、チャネル形成領域として機能してよい。ゲート導電部４４に予め定められた電圧が印加されると、ベース領域１４のうちゲートトレンチ４３に接する界面の表層にチャネルが形成される。なお、図２におけるゲートトレンチ部４０は、半導体基板１０の上面９２において層間絶縁膜３８により覆われる。
図２におけるダミートレンチ部３０は、ゲートトレンチ部４０と同様の構造を有してよい。ダミートレンチ部３０は、半導体基板１０に設けられたダミートレンチ３３、ダミートレンチ絶縁膜３２およびダミー導電部３４を有する。ダミートレンチ絶縁膜３２は、ダミートレンチ３３の内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチ３３の内部に設けられ、且つ、ダミートレンチ絶縁膜３２よりも内側に設けられる。ダミートレンチ絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。図２におけるダミートレンチ部３０も、半導体基板１０の上面９２において層間絶縁膜３８により覆われる。
本例の上方蓄積領域６２は、配列方向（Ｘ軸方向）において、ゲートトレンチ部４０およびダミートレンチ部３０に直接接する。つまり、上方蓄積領域６２は、各メサ部におけるベース領域１４の下面全体を覆う。
本例の下方蓄積領域６６は、ゲート近傍領域６６ｇと、ダミー近傍領域６６ｄとを有する。ゲート近傍領域６６ｇは、配列方向においてダミートレンチ部３０よりもゲートトレンチ部４０に近い領域である。つまり、ゲート近傍領域６６ｇは、ゲートトレンチ部４０から配列方向に延伸するがダミートレンチ部３０には達しない。これに対して、ダミー近傍領域６６ｄは、配列方向においてゲートトレンチ部４０よりもダミートレンチ部３０に近い領域である。本例のダミー近傍領域６６ｄは、配列方向において、ゲート近傍領域６６ｇのダミートレンチ部３０に最も近い端部からダミートレンチ部３０においてゲートトレンチ部４０に最も近い側壁までの長さを有する。
ゲート近傍領域６６ｇは、上方蓄積領域６２のＮ型ドーピング濃度以上のＮ型ドーピング濃度を有してよい。これに対して、ダミー近傍領域６６ｄは、ゲート近傍領域６６ｇよりも低いＮ型のドーピング濃度を有してよい。本例のダミー近傍領域６６ｄは、ドリフト領域１８のＮ型ドーピング濃度よりも高く上方蓄積領域６２のＮ型ドーピング濃度よりも低いＮ型ドーピング濃度を有してよい。これに代えて、後述するように、ダミー近傍領域６６ｄのドーピング濃度は、ドリフト領域１８のＮ型ドーピング濃度と同じでもよい。下方蓄積領域６６においては、ゲート近傍領域６６ｇがＩＥ効果に主として寄与してよい。
中間蓄積領域６４は、深さ方向において上方蓄積領域６２と下方蓄積領域６６との間に位置する。下方蓄積領域６６と同様に、中間蓄積領域６４も、ゲート近傍領域６４ｇと、ダミー近傍領域６４ｄとを有する。本例において、ゲート近傍領域６４ｇのＮ型ドーピング濃度は、ダミー近傍領域６４ｄにおけるＮ型ドーピング濃度よりも大きい。
本例では上方蓄積領域６２が１層、中間蓄積領域６４が１層、下方蓄積領域６６が１層設けられるが、各蓄積領域の層数はこれに限らない。たとえば、中間蓄積領域６４または下方蓄積領域６６のどちらかと上方蓄積領域６２との２層の蓄積領域が設けられてもよい。また、上方蓄積領域６２、中間蓄積領域６４および下方蓄積領域６６のうち少なくとも１つの蓄積領域が複数層設けられてもよい。
詳細については後述するが、本例における複数の蓄積領域６０の構成に起因して、ＩＧＢＴの低電流ターン・オン時にダミートレンチ部３０からゲートトレンチ部４０に流れる変位電流を抑制することができる。
図３は、図２のｂ−ｂ'断面におけるドーピング濃度分布の一例を示す図である。ｂ−ｂ'断面は上方蓄積領域６２、ゲート近傍領域６４ｇおよびゲート近傍領域６６ｇを通り、深さ方向に平行な断面である。図３においては、トランジスタ部７０におけるエミッタ領域１２からゲートトレンチ部４０の下端近傍までのドーピング濃度分布を示す。
図３において、縦軸は不純物の濃度を示す。なお、縦軸は対数軸であり、目盛が一つ増えると濃度は１０倍となる。本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化した不純物の濃度を指す。つまり、本明細書におけるドーピング濃度は、ドナーおよびアクセプタの濃度差に対応する（即ち、ネットドーピング濃度を意味する）。
上方蓄積領域６２、ゲート近傍領域６４ｇおよびゲート近傍領域６６ｇのドーピング濃度分布は、深さ方向においてそれぞれピークを有する。本例において、複数の蓄積領域６０が含む蓄積領域の数は、ドーピング濃度のピークの数であるとする。本例において、複数の蓄積領域６０は３つのピークを有する。
一例として、上方蓄積領域６２のドーピング濃度のピーク値Ｄ６２は、ゲート近傍領域６４ｇのドーピング濃度のピーク値Ｄ６４ｇと同じである。ゲート近傍領域６４ｇのドーピング濃度のピーク値Ｄ６４ｇは、ゲート近傍領域６６ｇのピーク値Ｄ６６ｇよりも低い。本例において、ピーク値Ｄ６２およびＤ６４ｇのドーピング濃度は共に１Ｅ＋１７［ｃｍ−３］であり、ピーク値Ｄ６６ｇのドーピング濃度は３Ｅ＋１７［ｃｍ−３］である。ただし、これらのピーク値は±１０％程度の誤差を有していてもよい。なお、Ｅは１０の冪を意味する。例えば、１Ｅ＋１７は１．０×１０１７を意味する。
上方蓄積領域６２のドーピング濃度のピーク位置Ｐ６２、ゲート近傍領域６４ｇのドーピング濃度のピーク位置Ｐ６４ｇ、および、ゲート近傍領域６６ｇにおけるドーピング濃度分布のピーク位置Ｐ６６ｇは、深さ方向において等間隔に配置されてよい。ただし、これらのピーク位置は±１０％程度の誤差を有していてもよい。本例においては、上面９２を深さ０［μｍ］とする。この場合に、ピーク位置Ｐ６２、Ｐ６４ｇおよびＰ６６ｇは、２．１［μｍ］、３．２［μｍ］および４．３［μｍ］である。
各ピーク位置Ｐは、Ｎ型不純物をイオン注入する際の加速エネルギーにより決定することができる。深さ方向において各ピーク位置からなだらかに広がるドーピング濃度分布のテール領域は、イオン注入後のアニールにより形成されてよい。
複数の蓄積領域６０のうち、ゲート近傍領域６６ｇは、深さ方向においてゲートトレンチ部４０の下端近傍に設けられることが望ましい。本例において、ゲート近傍領域６６ｇがゲートトレンチ部４０の下端近傍に設けられるとは、ゲート近傍領域６６ｇのドーピング濃度のピーク位置が、深さ方向においてゲートトレンチ部４０の下端から、１［μｍ］以上１．５［μｍ］以下の予め定められた長さだけ上面９２に近いことを意味する。本例において、Ｐ６６ｇは、ゲートトレンチ部４０の下端から１．２［μｍ］だけ上面９２に近い。
下方蓄積領域６６をゲートトレンチ部４０の下端近傍に設けることにより、下方蓄積領域６６をゲートトレンチ部４０の下端近傍よりも下面９４の近くに設ける場合と比較して、半導体装置１００の耐圧の低下を抑制させることができる。例えば、本例では、ゲート近傍領域６４ｇおよび６６ｇが図３の例よりも上方蓄積領域６２に近い場合と比較して、耐圧を向上させることができる。また、例えば、本例では、上方蓄積領域６２およびゲート近傍領域６４ｇのみを設ける場合と比較して、耐圧を向上させることができる。なお、耐圧向上の効果は、上方蓄積領域６２、ゲート近傍領域６４ｇおよび６６ｇを設ける場合に加えて、上方蓄積領域６２およびゲート近傍領域６６ｇを設ける場合にも得ることができる。
上方蓄積領域６２とゲート近傍領域６４ｇとの間の領域におけるドーピング濃度、および、ゲート近傍領域６４ｇとゲート近傍領域６６ｇとの間の領域におけるドーピング濃度は、ドリフト領域１８のドーピング濃度Ｄｄよりも高くてよい。つまり、上方蓄積領域６２とゲート近傍領域６４ｇとの境界におけるドーピング濃度分布の極小値Ｄｍ１は、ドリフト領域１８のドーピング濃度Ｄｄと同じか、またはＤｄより大きくてよい。同様に、ゲート近傍領域６４ｇとゲート近傍領域６６ｇとの境界におけるドーピング濃度分布の極小値Ｄｍ２も、ドリフト領域１８のドーピング濃度Ｄｄと同じか、またはＤｄより大きくてよい。ピーク値Ｄ６２、Ｄ６４ｇおよびＤ６６ｇのそれぞれは、極小値Ｄｍ１またはＤｍ２の１０倍以上であってよく、１００倍以上であってもよい。
図４は、図２のｃ−ｃ'断面におけるドーピング濃度分布の一例を示す図である。ｃ−ｃ'断面は上方蓄積領域６２、ダミー近傍領域６４ｄおよびダミー近傍領域６６ｄを通り、深さ方向に平行な断面である。図４おいては、トランジスタ部７０におけるエミッタ領域１２からゲートトレンチ部４０の下端近傍までのドーピング濃度分布を示す。縦軸および横軸は、図３と同じであるので説明を省略する。ｃ−ｃ'断面におけるドーピング濃度分布を実線で示す。なお、参照として、図３のｂ−ｂ'断面におけるドーピング濃度分布を破線で示す。
本例において、図３の例との相違は、ダミー近傍領域６４ｄおよび６６ｄの各々は、ピーク値Ｄ６２よりも小さいＮ型ドーピング濃度を有することである。ダミー近傍領域６４ｄおよび６６ｄの各々は、ドリフト領域１８におけるＮ型ドーピング濃度Ｄｄよりも大きいＮ型ドーピング濃度を有してよい。また、ダミー近傍領域６４ｄおよび６６ｄの各々は、ゲート近傍領域６４ｇおよび６６ｇの深さ方向におけるＮ型ドーピング濃度のピーク濃度Ｄ６４ｇおよびＤ６６ｇよりも小さいＮ型ドーピング濃度を有する。本例において、深さ方向におけるダミー近傍領域６４ｄおよび６６ｄのピーク濃度Ｄ６４ｄおよびＤ６６ｄは、極小値Ｄｍ１およびＤｍ２よりも小さいＮ型ドーピング濃度を有する。ピーク濃度Ｄ６４ｄおよびＤ６６ｄの位置は、Ｐ６４ｇおよびＰ６６ｇと各々同じであってよい。
ダミー近傍領域６４ｄおよび６６ｄのピーク濃度Ｄ６４ｄおよびＤ６６ｄは、ドリフト領域１８のドーピング濃度Ｄｄの１．２倍以上、１．３倍以上、１．４倍以上、または、１．５倍以上のＮ型ドーピング濃度を有してよい。本例のダミー近傍領域６４ｄおよび６６ｄは、ゲート近傍領域６４ｇおよび６６ｇよりも効果は小さいが、ＩＥ効果に寄与してもよい。
なお、ドリフト領域１８のドーピング濃度Ｄｄとは、深さ方向においてゲートトレンチ部４０の下端とバッファ領域２０と間におけるドーピング濃度であってよい。ドリフト領域１８のドーピング濃度Ｄｄは、例えば、深さ方向においてゲートトレンチ部４０の下端とバッファ領域２０との中間位置におけるネットドーピング濃度である。ドリフト領域１８のドーピング濃度Ｄｄは、予め定められた深さ範囲におけるドーピング濃度の平均値であってもよい。一例において、ドリフト領域１８のドーピング濃度Ｄｄは、ゲートトレンチ部４０の下端よりもだけ１μｍ下の位置から、ドリフト領域１８とバッファ領域２０との境界よりも１μｍだけ上の位置までにおけるドーピング濃度の平均値であってもよい。
これに代えて、他の例においては、ダミー近傍領域６４ｄおよび６６ｄは、ドリフト領域１８におけるＮ型ドーピング濃度と同じＮ型のドーピング濃度を有してもよい。この場合の、ダミー近傍領域６４ｄおよび６６ｄのドーピング濃度分布を一点鎖線により示す。この場合、中間蓄積領域６４および下方蓄積領域６６は、ゲート近傍領域６４ｇおよび６６ｇにより構成されてよい。
図５は、図２におけるゲートトレンチ部４０近傍の拡大図である。本例において、ゲート近傍領域６４ｇにおける配列方向の長さＷａは、ゲート近傍領域６６ｇにおける配列方向の長さＷｂよりも短い（Ｗａ＜Ｗｂ）。ただし、他の例においては、Ｗｂ＜Ｗａであってもよい。また、長さＷｂは、配列方向におけるゲートトレンチ部４０とダミートレンチ部３０との間の最短距離Ｗｍよりも短い（Ｗｂ＜Ｗｍ）。ＷａおよびＷｍは、０．５５≦Ｗａ／Ｗｍ≦０．９５を満たしてよい。また、ＷｂおよびＷｍは、０．７＜Ｗｂ／Ｗｍ＜１を満たしてよい。ゲート近傍領域６４ｇおよび６６ｇは、ダミートレンチ部３０から離間されてよい。なお、Ｗｍは、０．４［μｍ］以上１．８［μｍ］以下であってよい。
図６Ａは、上方蓄積領域６２のみを有する比較例１における低電流ターン・オン時の電子電流および変位電流を示す図である。図６Ａにおいては、図面の見易さを考慮して、図５における一対のトレンチ部近傍のみを示す。低電流ターン・オン時には、ゲート導電部４４の電圧が、０［Ｖ］から徐々に立上る。これにより、ベース領域１４のゲートトレンチ部４０近傍には負電荷が誘起することでチャネルが形成される。
低電流ターン・オン時の初期における電流の主体は、正孔電流ではなく電子電流である。初期とは、ゲート電圧Ｖｇｅが、閾値電圧に達する直前から、ほぼ閾値電圧の値でＶｇｅが一定となるミラー期間に入る前までの期間である。Ｖｇｅが閾値電圧に近くなると、チャネルが開きかけ、電子のドリフト領域への注入が始まる。図６Ａの比較例１において、チャネルから下方に向かう電子は、上方蓄積領域６２において一旦配列方向（Ｘ方向）に行きかける可能性がある。ただし、上方蓄積領域６２よりも下方のドリフト領域１８においては、ゲートトレンチ部４０近傍は、電子の蓄積層が既に形成されているため（Ｎ型領域の電子の蓄積層が形成される閾値電圧は、Ｐ型領域の反転層の閾値電圧よりはるかに小さい）、ドリフト領域１８よりも低インピーダンスである。そのため、電子電流はゲートトレンチ部４０近傍を主として流れる。
電子が裏面のコレクタ領域に達すると、コレクタ領域からバッファ領域およびドリフト領域にかけて、正孔の注入が開始する。図６Ａの比較例１において、ゲートトレンチ部４０の下端近傍から、上方蓄積領域６２よりも下方のダミートレンチ部３０の側部にかけて、正孔が１Ｅ＋１６［ｃｍ−３］のオーダーで存在することを、本件の発明者はシミュレーションにより確認した。正孔は、ゲートトレンチ部４０とダミートレンチ部３０とのそれぞれの下端に集まる。特にダミー導電部３４はエミッタ電極５２と同電位であるため、ダミートレンチ部３０の側壁には正孔の反転層が形成されている。コレクタ領域から注入された正孔は、この正孔の反転層の近傍に集まる。正孔は、ダミートレンチ部３０からゲートトレンチ部４０の下端にかけて蓄積する。この正孔分布に起因して、低電流ターン・オン時に、ゲートトレンチ部４０の下端近傍へ、後述する図６Ｂの例に比べて大きな変位電流が流れる。
正孔の蓄積に起因する変位電流は、ゲート絶縁膜を挟んで対向するゲート導電部４４の充電を生じさせる。このゲート導電部４４の充電が、ゲート電極Ｖｇｅの瞬間的な増加を引き起こす。当該変位電流が大きいほど、ゲート導電部４４が充電されるため、ゲート導電部４４の電位がよりすばやく上昇する。その結果、ゲート導電部４４の電位がゲート閾値を瞬間的に超える。これにより、電子と正孔の大量の注入が始まり、コレクタ・エミッタ間電流が増加する。コレクタ・エミッタ間電流の増加による電流変化率に応じて、コレクタ・エミッタ間電圧の電圧減少率（ｄＶ／ｄｔ）が増加する。変位電流が大きいほど、ｄＶ／ｄｔが大きくなる。特に、蓄積された正孔がエミッタ電極に流れない程、変位電流は大きく、ゲート導電部４４の電位の瞬間的な増加は大きくなる。それゆえ、図６Ａの比較例１においては、ｄＶ／ｄｔが比較的大きくなり、電磁ノイズもまた比較的大きくなる。
図６Ｂは、本例における低電流ターン・オン時の電子電流および変位電流を示す図である。図６Ｂにおいても、図５における一対のトレンチ部近傍のみを示す。本例においても、電子は、上方蓄積領域６２において配列方向（Ｘ方向）に行きかける。ただし、本例においては、上方蓄積領域６２の下方に中間蓄積領域６４および下方蓄積領域６６が設けられている。本例において、電子電流にとってのインピーダンスは、再びゲートトレンチ部４０近傍に戻るよりも、上方蓄積領域６２から中間蓄積領域６４および下方蓄積領域６６へ進む方が低い。それゆえ、本例の電子電流は、ゲートトレンチ部４０近傍に戻ることなく、ゲートトレンチ部４０とダミートレンチ部３０に挟まれたメサの中央付近を下方に進む。つまり、本例の電子電流は、ゲートトレンチ部４０近傍ではなくメサの中央付近を流れる。この電子電流がメサの中央付近を流れる効果は、蓄積領域が単層のみでは生じ得ず、予測できない。つまり、本例の複数の蓄積領域６０を備えることで初めて得られる効果である。
電子電流がメサの中央付近を流れると、正孔はメサ中央付近で分断され、ゲートトレンチ部４０側か、ダミートレンチ部３０側のどちらかに流れざるを得なくなる。このメサ中央部における正孔の分断が、ゲートトレンチ部４０の下端の正孔の蓄積を抑制する。その結果、図６Ａの例と比べて、変位電流を小さくできる。変位電流を小さくできるので、ゲート導電部４４の充電も小さくなり、ゲート電極Ｖｇｅの瞬間的な増加も抑制される。これにより、コレクタ・エミッタ間電圧の電圧減少率（ｄＶ／ｄｔ）も抑制できる。
正孔がゲートトレンチ部４０の下端ならびにダミートレンチ部３０の下端および側部に主として分布し、メサ中央部にはほとんど分布しないことを、本件の発明者はシミュレーションにより確認した。ゲートトレンチ部４０の下端近傍およびダミートレンチ部３０の下端近傍において正孔が１Ｅ＋１３［ｃｍ−３］のオーダーで存在し、図６Ａの比較例１における１Ｅ＋１６［ｃｍ−３］よりも十分に低い。以下の理由に限定されるものではないが、図６Ｂの本例における正孔分布は、ゲートトレンチ部４０およびダミートレンチ部３０間の正孔が電子電流により分断されたことに起因すると考えられる。また、当該正孔分布に起因して、低電流ターン・オン時には、ダミートレンチ部３０の下端近傍からゲートトレンチ部４０の下端近傍へ、図６Ａの比較例１よりも小さな変位電流が流れる。
それゆえ、本例においては、図６Ａの比較例１に比べて変位電流が小さいので、図６Ａの比較例１に比べてｄＶ／ｄｔが小さくなり、電磁ノイズもまた小さくすることができる。また、本例においては、ゲート導電部４４の電位がすばやく上昇することを抑えることを目的として、ゲート導電部４４に付加的なゲート抵抗Ｒｇを設けなくてもよいく、または、十分小さいＲｇでもよい。それゆえ、図６Ａの比較例１に比べてターン・オン時の電力損失を低減することができる点も有利である。
加えて、本例においては、ゲート近傍領域６４ｇおよび６６ｇが、ダミートレンチ部３０に直接接していない。それゆえ、正孔は、ダミートレンチ部３０の下端からダミートレンチ部３０の側部における上方蓄積領域６２の直下まで存在することができる。これにより、ゲート近傍領域６４ｇおよび６６ｇをダミートレンチ部３０に直接接する場合と比較して、上面９２近傍まで正孔を引き込むことができる。それゆえ、ターン・オフ時には、ダミートレンチ部３０近傍に滞留する正孔を、Ｐ＋型のコンタクト領域１５からより多く引く抜くことができる。
即ち、本例では、ゲート近傍領域６４ｇおよび６６ｇをダミートレンチ部３０に直接接する場合と比較して、ターン・オンおよびターン・オフに伴いダミートレンチ部３０近傍に滞留する正孔を減らすことができる。これにより、メサ中央部の正孔の分断を促進し、ゲート電圧Ｖｇｅの瞬増をさらに抑制できる。また、ＩＧＢＴのオン電圧とターンオフ損失間のトレードオフ特性を改善させることができる。
図６Ｃは、複数の蓄積領域６０を有する比較例２を示す図である。図６Ｃにおいては、図５における一対のトレンチ部近傍の構造のみを示す。図６Ｃの比較例２は、図６Ｂの例と同様に、上方蓄積領域６２、中間蓄積領域６４および下方蓄積領域６６を有する。ただし、比較例２の中間蓄積領域６４および下方蓄積領域６６は、共にゲートトレンチ部４０からダミートレンチ部３０まで延在する。つまり、比較例２の中間蓄積領域６４および下方蓄積領域６６は、ダミー近傍領域６４ｄおよび６６ｄを有さない。
図７は、低電流ターン・オン時のＶｇｅおよびＶｃｅのシミュレーションを示す図である。Ｖｇｅは、ゲート金属層５０とエミッタ電極５２との間の電位差であり、Ｖｃｅは、コレクタ電極２４とエミッタ電極５２との間の電位差である。図６Ａの比較例１におけるＶｇｅおよびＶｃｅを破線で示し、図６Ｂの本例におけるＶｇｅおよびＶｃｅを実線で示す。さらに、図６Ｃの比較例２（多段高濃度領域がダミートレンチ部３０に接続している例）を破線で示す。縦軸の左側はＶｃｅ［Ｖ］であり、縦軸の右側はＶｇｅ［Ｖ］である。横軸は、時間［ｓ］である。
図７に示す様に、図６Ａの比較例１および図６Ｂの本例では、時間１Ｅ−５［ｓ］において、ゲート金属層５０に正電位が印加された。図６Ａの比較例１におけるＶｇｅは、一旦８．６［Ｖ］付近まで上昇した後に、時間１．０３Ｅ−５［ｓ］までに７［Ｖ］程度に落ち着いた。このようにＶｇｅが瞬間的に増加することを、以降においては、「瞬増（ラピッドスパイク）」と呼ぶことにする。一方、Ｖｃｅの電圧減少率ｄＶ／ｄｔの大きさ（絶対値）は約１４０００［Ｖ／μｓ］であり、電圧が４０Ｖを下回るまでほぼこのｄＶ／ｄｔを維持している。その後、図６Ａの比較例１におけるＶｇｅは、時間１．０４Ｅ−５［ｓ］まで７［Ｖ］のままであり、時間１．０４Ｅ−５［ｓ］より後においては、徐々に電位が上昇した。なお、約７［Ｖ］でＶｇｅが一定値の期間を、ミラー期間という。
図６Ｂの本例におけるＶｇｅは、一旦比較例１よりも０．５［Ｖ］低い８．１［Ｖ］付近まで上昇した後に、時間１．０３Ｅ−５［ｓ］までに７［Ｖ］程度に落ち着いた。一方、ＶｃｅのｄＶ／ｄｔは、最大の減少率で電圧が立下り始める約１．０２８Ｅ−５［ｓ］あたりで約５８００［Ｖ／μｓ］である。さらにそれ以降は、ｄＶ／ｄｔの大きさは減少し、電圧が２００［Ｖ］以下のときは約１２００［Ｖ／μｓ］まで減少している。この値は、比較例１の１／１０以下である。
図６Ｃの比較例２については、図６Ｂの本例と同様であるが、主な相違点は、ゲート電圧の瞬増時のＶｇｅピーク値が図６Ｂの本例より０．３［Ｖ］低い７．８［Ｖ］であること、および、電圧が２００［Ｖ］以下のｄＶ／ｄｔが約１６００［Ｖ／μｓ］であることである。
ゲート金属層５０に正電位が印加された後、ドリフト領域１８においては伝導度変調が生じるのでＶｃｅは徐々に低下する。図６Ａの比較例１におけるＶｃｅは、時間１．０１Ｅ−５［ｓ］から時間１．０１５Ｅ−５［ｓ］にかけて急激に電位が低下した。これに対して、図６Ｂの本例においては、時間１．０１５Ｅ−５［ｓ］から時間１．０４５Ｅ−５［ｓ］にかけて電位が低下した。つまり、図６Ｂの本例においては、図６Ａに比べて３倍の時間をかけてゆっくりと電位が低下した。このように、本例においては、低電流ターン・オン時におけるｄＶ／ｄｔを抑制することができた。
なお、本例および比較例２は、ミラー期間が比較例１よりも２倍以上長い。しかしこれはゲート抵抗で調整可能である。すなわち、本例および比較例２は、比較例１よりもｄＶ／ｄｔが１／１０かそれ近く低いので、その分だけゲート抵抗を小さくすれば、ミラー期間が短くなる。
図６Ｂの本例は、オン電圧とターン・オフ損失とのトレードオフが、図６Ｃの比較例２よりも良い点が有利である。図６Ｃの比較例２では、オン電圧が図６Ｂの本例よりも低下するが、ターン・オフ損失は図６Ｂの本例よりも上昇する。図６Ｂの本例は、オン電圧およびターン・オフ損失を総合的に考慮して、図６Ｃの比較例２よりも優れている。
図８は、半導体装置１００の製造方法の一例を示すフローチャートである。本例においては、段階Ｓ１００から段階Ｓ１６０の順に（即ち、若い番号順に）、各段階が実行される。
図９の（ａ）〜（ｄ）は、段階Ｓ１００から段階Ｓ１０６を示す図である。図９の（ａ）は、半導体基板１０にダミートレンチ３３およびゲートトレンチ４３を有するトレンチを形成する段階Ｓ１００を示す。半導体基板１０は、不純物領域としてＮ−型のドリフト領域１８を有する基板であってよい。段階Ｓ１００においては、マスク材料（不図示）を用いて半導体基板１０の上面９２を選択的にエッチングすることによりトレンチを形成してよい。なお、図中のａ‐ａ'は、図９（ａ）が図２と同じ断面であることを意味する。また、図中の波線は、上面９２と下面９４との間の長さを省略することを意味する。
図９の（ｂ）は、半導体基板１０を熱酸化する段階Ｓ１０２を示す。熱酸化膜１０２は、半導体基板１０の表面全体に形成されてよい。段階Ｓ１０２においては、少なくとも上面９２とトレンチの内部とに形成されてよい。本例の半導体基板１０はシリコン基板であるので、熱酸化膜１０２はシリコン酸化膜である。ゲートトレンチ４３に接して形成されるシリコン酸化膜はゲート絶縁膜４２とみなしてよく、ダミートレンチ３３に接して形成されるシリコン酸化膜はダミートレンチ絶縁膜３２とみなしてよい。
図９の（ｃ）は、半導体基板１０上に導電層１０４を形成する段階Ｓ１０４を示す。導電層１０４は、上面９２とトレンチ内部の熱酸化膜１０２とに接して形成されてよい。導電層１０４は化学気相成長法（ＣＶＤ）により形成してよい。本例の導電層１０４は、不純物がドープされたポリシリコン層である。
図９の（ｄ）は、導電層１０４をエッチングする段階Ｓ１０６を示す。段階Ｓ１０６のエッチングにおいては、熱酸化膜１０２がエッチングストッパーとして機能してよい。当該エッチングにより、上面９２上に位置する導電層１０４は除去されてよい。なお、トレンチ部の内部に位置する導電層１０４は、段階Ｓ１０６のエッチングを経て、その上部が窪んでよい。本例において、ダミー導電部３４およびゲート導電部４４の各々の上部は、図９の（ｄ）の断面視においてＶ字形状を有する。これにより、ゲートトレンチ部４０およびダミートレンチ部３０を形成する。
図１０の（ａ）〜（ｄ）は、段階Ｓ１１０から段階Ｓ１１６を示す図である。図１０の（ａ）は、ベース領域１４を形成する段階Ｓ１１０を示す。段階Ｓ１１０においては、上面９２全体にＰ型不純物をイオン注入した後、半導体基板１０をアニールする。アニールにより、イオン注入したＰ型不純物を拡散および活性化させる。また、イオン注入により破壊された半導体基板１０の結晶性を、アニールによりある程度回復してもよい。アニールは、１１５０℃程度で３時間程度行ってよい。
図１０の（ｂ）は、上方蓄積領域６２を形成する段階Ｓ１１２を示す。本例においては、ダイオード部８０には上方蓄積領域６２を設けない。そこで、ダイオード部８０の上方にはマスク材料１１２を設ける。これに対して、トランジスタ部７０の上方にはマスク材料１１２を設けない。このように、選択的にマスク材料１１２を設けた上で上面９２からＮ型不純物をイオン注入することにより、トランジスタ部７０における所定の深さ範囲の全体にＮ型不純物をイオン注入することができる。段階Ｓ１１２においては、プロトンまたはリンをイオン注入してよい。本例ではプロトンをイオン注入するので、上方蓄積領域６２にはＮ型不純物として水素が存在してよい。マスク材料１１２は、フォトレジストで形成されてよい。
図１０の（ｃ）は、中間蓄積領域６４および下方蓄積領域６６を順次形成する段階Ｓ１１４を示す。なお、中間蓄積領域６４および下方蓄積領域６６はどちらを先に形成してもよい。一例において、中間蓄積領域６４に対応する深さ位置にＮ型不純物をイオン注入し、次いで、下方蓄積領域６６に対応する深さ位置にＮ型不純物をイオン注入してよい。また、他の例において、下方蓄積領域６６に対応する深さ位置にＮ型不純物をイオン注入し、次いで、中間蓄積領域６４に対応する深さ位置にＮ型不純物をイオン注入してもよい。
段階Ｓ１１４においては、ダイオード部８０の上方に加えて、トランジスタ部７０におけるダミートレンチ部３０の上方にもマスク材料１１４を設ける。このように、選択的にマスク材料１１４を設けた状態において、Ｎ型不純物をイオン注入する。マスク材料１１４も、フォトレジストで形成されてよい。
段階Ｓ１１４においては、イオン注入する不純物の飛程を異ならせて、複数回イオン注入してよい。本例においては、半導体基板１０の異なる深さにプロトンをイオン注入する。プロトンは、リンイオン等に比べて深い位置に注入することができ、注入位置のばらつきも小さい。上方蓄積領域６２よりも深い位置にある中間蓄積領域６４および下方蓄積領域６６をプロトンで形成することにより、リンで形成する場合に比べてより容易に中間蓄積領域６４および下方蓄積領域６６を形成することができる。また、リンを用いる場合に比べてプロトンを用いた場合には、複数の蓄積領域６０のドーピング濃度分布のピークを急峻に形成できるので、狭い深さ範囲を有する複数の蓄積領域６０を容易に形成できる点も有利である。
図１０の（ｄ）は、エミッタ領域１２およびコンタクト領域１５を形成する段階Ｓ１１６を示す。本例においては、エミッタ領域１２に対応する位置に開口を有するマスク材料（不図示）を設けたうえで、上面９２からＮ型不純物をイオン注入する。Ｎ型不純物はリンであってよい。また、コンタクト領域１５に対応する位置に開口を有するマスク材料を設けたうえで、上面９２からＰ型不純物をイオン注入する。Ｐ型不純物は、ボロンまたはアルミニウムであってよい。なお、エミッタ領域１２形成用のＮ型不純物のイオン注入と、コンタクト領域１５形成用のＰ型不純物のイオン注入とは、どちらを先に行ってもよい。当該Ｎ型およびＰ型不純物をイオン注入した後、半導体基板１０をアニールしてよい。段階Ｓ１１６のアニールは、ベース領域１４の形成（段階Ｓ１１０）におけるアニールに比べて、低温かつ短時間のアニールであってよい。例えば、段階Ｓ１１６におけるアニールは、１０００℃程度で３０分程度行う。
図１１の（ａ）〜（ｃ）は、段階Ｓ１２０から段階Ｓ１４０を示す図である。図１１の（ａ）は、層間絶縁膜３８およびコンタクトホール５４を形成する段階Ｓ１２０を示す。層間絶縁膜３８は、ＢＰＳＧ、ＰＳＧまたはＢＳＧであってよい。コンタクトホール５４は、層間絶縁膜３８を選択的に除去することにより形成してよい。なお、コンタクトホール５４直下の熱酸化膜１０２は、段階Ｓ１２０において除去してよい。また、コンタクトホール４９、５６および５８も、段階Ｓ１２０において形成されてよい。
図１１の（ｂ）は、プラグ５３およびエミッタ電極５２を形成する段階Ｓ１３０を示す。プラグ５３およびエミッタ電極５２は、スパッタリングにより形成してよい。プラグ５３は、層間絶縁膜３８の側部と上面９２とに規定されるコンタクトホール５４に埋め込まれてよい。ただし、図２に記載した様にプラグ５３は無くてもよい。プラグ５３は、半導体基板１０の上面９２および層間絶縁膜３８の側壁に形成された層間絶縁膜３８の厚さよりも薄いタングステン等のバリアメタルと、当該バリアメタルにより規定される凹状の部分を埋め込んで層間絶縁膜３８の上面と略面一に形成されたタングステンとの積層構造であってよい。エミッタ電極５２は、プラグ５３および層間絶縁膜３８上に一様に設けられてよい。エミッタ電極５２は、アルミニウムまたはアルミニウム‐シリコンの合金であってよい。
図１１の（ｃ）は、半導体基板１０を薄化する段階Ｓ１４０を示す。段階Ｓ１４０では、半導体基板１０の下面９４を研削して、半導体基板１０の厚みを調整する。半導体基板１０の厚みは、半導体装置１００が有するべき耐圧に応じて設定されてよい。
図１２の（ａ）および（ｂ）は、段階Ｓ１５０および段階Ｓ１６０を示す図である。図１２の（ａ）は、Ｐ＋型のコレクタ領域２２、Ｎ＋型のカソード領域８２およびコレクタ電極２４を形成する段階Ｓ１５０を示す。コレクタ領域２２およびカソード領域８２は、イオン注入により形成してよい。また、コレクタ電極２４は、スパッタリングにより形成された積層構造であってよい。下面９４に直接接してチタン層を形成し、当該チタン層に直接接してニッケル層を形成し、当該ニッケル層に直接接して金層を形成することで、コレクタ電極２４を形成してよい。
図１２の（ｂ）は、バッファ領域２０を形成する段階Ｓ１６０を示す。段階Ｓ１６０においては、下面９４からプロトンを注入してよい。バッファ領域２０には、深さ位置を異ならせて複数回プロトンを注入してよい。また、プロトン注入後に、半導体基板１０をアニールして、バッファ領域２０に注入したプロトンを活性化させてよい。例えば、３５０℃から４５０℃程度の温度でアニールを行うことにより、イオン注入したプロトンを活性化する。これにより、バッファ領域２０の深さ方向におけるドーピング濃度分布には、複数のピークが形成されてよい。なお、コレクタ電極２４の形成を、バッファ領域２０の形成後に行ってもよい。これにより、半導体装置１００を製造することができる。
図１３は、第１変形例におけるゲートトレンチ部４０近傍の拡大図である。本例の上方蓄積領域６２は、図２の例と同じである。但し、本例の半導体基板１０は、中間蓄積領域６４を有しない。また、本例においては、上方蓄積領域６２および下方蓄積領域６６が深さ方向においてステップ状に設けられる。係る点が、図２の例と異なる。
本例の下方蓄積領域６６も、ゲート近傍領域６６ｇおよびダミー近傍領域６６ｄを有する。ゲート近傍領域６６ｇは、図３の例に示す様にドーピング濃度のピークを有してよく、ピークは有さず一様なドーピング濃度を有してもよい。ダミー近傍領域６６ｄは、ゲート近傍領域６６ｇのピーク濃度よりも小さいドーピング濃度を有してよく、ドリフト領域１８と同じドーピング濃度を有してもよい。本例においても、図６Ｂの例における有利な効果を享受することができる。
図１４は、第２変形例におけるゲートトレンチ部４０近傍の拡大図である。本例の下方蓄積領域６６においては、上方蓄積領域６２の下端からゲートトレンチ部４０の下端に渡って、ゲート近傍領域６６ｇの配列方向（Ｘ軸方向）の長さが徐々に短くなる。つまり、ゲート近傍領域６６ｇの外形は、曲線状に設けられる。係る点が、図１３の例と異なる。
本例においては、ゲート近傍領域６６ｇの配列方向の長さに対応して、ダミー近傍領域６６ｄの配列方向の長さは、下方に行くに従い徐々に長くなる。係る点が図１３の第１変形例と異なる。本例においても、図６Ｂの例における有利な効果を享受することができる。
図１５は、図１３および図１４のＡ−Ａ断面におけるドーピング濃度分布を示す図である。縦軸はドーピング濃度ＮＤであり、対数表示である。複数の蓄積領域６０は、ダミートレンチ部３０から完全に離間してもよい。完全に離間とは、複数の蓄積領域６０とダミートレンチ部３０との間に、例えばドリフト領域１８のドーピング濃度Ｎ０を有する領域を備えてよい。本例においても、図６Ｂの例における有利な効果を享受することができる。
一方、図１６は、図１３および図１４のＡ−Ａ断面におけるドーピング濃度分布の別の例を示す図である。図１６のように、複数の蓄積領域で、ダミートレンチ部３０に向かって濃度が減少しながらダミートレンチ部３０に接してもよいし、ダミートレンチ部３０から離間してもよい。本例においても、図６Ｂの例における有利な効果を享受することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順序で実施することが必須であることを意味するものではない。
１０・・半導体基板、１１・・ウェル領域、１２・・エミッタ領域、１４・・ベース領域、１５・・コンタクト領域、１８・・ドリフト領域、２０・・バッファ領域、２１・・接続部、２２・・コレクタ領域、２４・・コレクタ電極、２５・・接続部、３０・・ダミートレンチ部、３２・・ダミートレンチ絶縁膜、３３・・ダミートレンチ、３４・・ダミー導電部、３８・・層間絶縁膜、４０・・ゲートトレンチ部、４２・・ゲート絶縁膜、４３・・ゲートトレンチ、４４・・ゲート導電部、４８・・ゲートメタルランナー、４９・・コンタクトホール、５０・・ゲート金属層、５２・・エミッタ電極、５３・・プラグ、５４、５６、５８・・コンタクトホール、６０・・複数の蓄積領域、６２・・上方蓄積領域、６４・・中間蓄積領域、６４ｇ・・ゲート近傍領域、６４ｄ・・ダミー近傍領域、６６・・下方蓄積領域、６６ｇ・・ゲート近傍領域、６６ｄ・・ダミー近傍領域、７０・・トランジスタ部、８０・・ダイオード部、８２・・カソード領域、９２・・上面、９４・・下面、１００・・半導体装置、１０２・・熱酸化膜、１０４・・導電層、１１２・・マスク材料、１１４・・マスク材料

Claims (12)

  1. 第１導電型のドリフト領域を有する半導体基板と、
    前記半導体基板の内部において前記ドリフト領域の上方に設けられ、前記ドリフト領域の第１導電型のドーピング濃度よりも高い第１導電型のドーピング濃度を有するエミッタ領域と、
    前記半導体基板の内部において前記エミッタ領域と前記ドリフト領域との間に設けられた第２導電型のベース領域と、
    前記半導体基板の上面から前記エミッタ領域および前記ベース領域を貫通して前記ドリフト領域まで設けられ、それぞれ内部に導電部を有する、ゲートトレンチ部およびダミートレンチ部と、
    前記ベース領域の下方、かつ、前記ゲートトレンチ部と前記ダミートレンチ部との間において、前記半導体基板の前記上面から下面に向かう深さ方向に並んで設けられ、前記ドリフト領域の第１導電型のドーピング濃度よりも高い第１導電型のドーピング濃度を有する領域を各々含む、複数の蓄積領域と、
    を備え、
    前記複数の蓄積領域のうち前記半導体基板の前記上面に最も近い上方蓄積領域は、前記半導体基板の上面視において前記ゲートトレンチ部および前記ダミートレンチ部の長手部分が延伸する方向である延伸方向と前記深さ方向とに直交する前記ゲートトレンチ部および前記ダミートレンチ部の配列方向において、前記ゲートトレンチ部および前記ダミートレンチ部に直接接し、
    前記複数の蓄積領域のうち前記半導体基板の前記上面から最も遠い下方蓄積領域は、
    前記配列方向において前記ダミートレンチ部よりも前記ゲートトレンチ部に近いゲート近傍領域と、
    前記配列方向において前記ゲートトレンチ部よりも前記ダミートレンチ部に近く、前記ゲート近傍領域よりも低い第１導電型のドーピング濃度を有するダミー近傍領域と
    を有する
    半導体装置。
  2. 前記ダミー近傍領域は、前記ドリフト領域における第１導電型のドーピング濃度と同じ第１導電型のドーピング濃度を有する
    請求項１に記載の半導体装置。
  3. 前記ダミー近傍領域は、前記ドリフト領域における第１導電型のドーピング濃度よりも大きく、かつ、前記ゲート近傍領域の前記深さ方向における第１導電型のドーピング濃度のピーク濃度よりも小さい第１導電型のドーピング濃度を有する
    請求項１に記載の半導体装置。
  4. 前記複数の蓄積領域は、前記上方蓄積領域と前記下方蓄積領域との間に位置する中間蓄積領域を有し、
    前記中間蓄積領域は、
    前記配列方向において前記ダミートレンチ部よりも前記ゲートトレンチ部に近いゲート近傍領域と、
    前記配列方向において前記ゲートトレンチ部よりも前記ダミートレンチ部に近いダミー近傍領域と
    を有し、
    前記中間蓄積領域において、
    前記ゲート近傍領域における第１導電型のドーピング濃度は、前記ダミー近傍領域における第１導電型のドーピング濃度よりも大きく、
    前記ゲート近傍領域における配列方向の長さは、前記下方蓄積領域の前記ゲート近傍領域における配列方向の長さよりも短い
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記複数の蓄積領域は、前記上方蓄積領域と前記下方蓄積領域との間に位置する中間蓄積領域を有し、
    前記中間蓄積領域は、
    前記配列方向において前記ダミートレンチ部よりも前記ゲートトレンチ部に近いゲート近傍領域と、
    前記配列方向において前記ゲートトレンチ部よりも前記ダミートレンチ部に近いダミー近傍領域と
    を有し、
    前記中間蓄積領域の前記ゲート近傍領域における第１導電型のドーピング濃度は、前記下方蓄積領域の前記ゲート近傍領域における第１導電型のドーピング濃度よりも低い
    請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記配列方向における前記ゲートトレンチ部と前記ダミートレンチ部との間の長さをＷｍとし、
    前記中間蓄積領域の前記ゲート近傍領域の前記配列方向における長さをＷａとした場合に、
    ＷｍおよびＷａは、０．５５≦Ｗａ／Ｗｍ≦０．９５を満たす
    請求項４または５に記載の半導体装置。
  7. 前記下方蓄積領域は、前記深さ方向において前記ゲートトレンチ部の下端近傍に位置する
    請求項１から６のいずれか一項に記載の半導体装置。
  8. 半導体装置の製造方法であって、
    第１導電型のドリフト領域を有する半導体基板に、ゲートトレンチ部とダミートレンチ部とを含むトレンチ部を形成する段階と、
    前記半導体基板の上面に最も近い上方蓄積領域を形成するべく、前記半導体基板の前記上面から前記ゲートトレンチ部および前記ダミートレンチ部を含むトランジスタ部の全体に第１導電型の不純物をイオン注入する段階と、
    前記半導体基板の前記上面から最も遠い下方蓄積領域を少なくとも形成するべく、前記トランジスタ部において前記ダミートレンチ部の上方にマスク材料を設けた状態において第１導電型の不純物をイオン注入する段階と
    を備え、
    前記上方蓄積領域は、前記半導体基板の上面視において前記ゲートトレンチ部および前記ダミートレンチ部の長手部分が延伸する方向である延伸方向と前記半導体基板の前記上面から下面に向かう深さ方向とに直交する前記ゲートトレンチ部および前記ダミートレンチ部の配列方向において、前記ゲートトレンチ部および前記ダミートレンチ部に直接接し、
    前記下方蓄積領域は、
    前記配列方向において前記ダミートレンチ部よりも前記ゲートトレンチ部に近いゲート近傍領域と、
    前記配列方向において前記ゲートトレンチ部よりも前記ダミートレンチ部に近く、前記ゲート近傍領域よりも低い第１導電型のドーピング濃度を有するダミー近傍領域と
    を有する
    半導体装置の製造方法。
  9. 前記トランジスタ部において前記ダミートレンチ部の上方に前記マスク材料を設けた状態において前記第１導電型の不純物をイオン注入する段階は、前記上方蓄積領域と前記下方蓄積領域との間に位置する中間蓄積領域を形成することを含む
    請求項８に記載の半導体装置の製造方法。
  10. 前記第１導電型の不純物はリンまたはプロトンである
    請求項８または９に記載の半導体装置の製造方法。
  11. 前記下方蓄積領域の前記ゲート近傍領域および前記ダミー近傍領域のそれぞれは、前記配列方向における前記ドーピング濃度が均一な領域を有し、前記ゲート近傍領域および前記ダミー近傍領域の境界において前記ドーピング濃度がステップ状に変化している
    請求項１から７のいずれか一項に記載の半導体装置。
  12. 前記下方蓄積領域の前記ダミー近傍領域は、前記配列方向において、前記ダミートレンチ部に向かって前記ドーピング濃度が徐々に減少する領域を有する
    請求項１から７のいずれか一項に記載の半導体装置。
JP2018551627A 2016-11-17 2017-11-13 半導体装置 Active JP6648838B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016223908 2016-11-17
JP2016223908 2016-11-17
JP2017006175 2017-01-17
JP2017006175 2017-01-17
PCT/JP2017/040822 WO2018092738A1 (ja) 2016-11-17 2017-11-13 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2018092738A1 JPWO2018092738A1 (ja) 2019-03-07
JP6648838B2 true JP6648838B2 (ja) 2020-02-14

Family

ID=62146474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018551627A Active JP6648838B2 (ja) 2016-11-17 2017-11-13 半導体装置

Country Status (4)

Country Link
US (2) US10833182B2 (ja)
JP (1) JP6648838B2 (ja)
CN (1) CN109075202B (ja)
WO (1) WO2018092738A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6645594B2 (ja) * 2017-02-15 2020-02-14 富士電機株式会社 半導体装置
US11081554B2 (en) * 2017-10-12 2021-08-03 Semiconductor Components Industries, Llc Insulated gate semiconductor device having trench termination structure and method
JP6777245B2 (ja) * 2017-11-16 2020-10-28 富士電機株式会社 半導体装置
US11393812B2 (en) * 2017-12-28 2022-07-19 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US11069770B2 (en) * 2018-10-01 2021-07-20 Ipower Semiconductor Carrier injection control fast recovery diode structures
CN109686788B (zh) * 2018-11-20 2020-12-29 电子科技大学 一种具有载流子存储层的槽栅igbt器件
JP7279356B2 (ja) * 2018-12-19 2023-05-23 富士電機株式会社 半導体装置
US11088254B2 (en) * 2020-01-10 2021-08-10 Nanya Technology Corporation Semiconductor device and method of manufacturing the same
CN115394834B (zh) * 2022-07-29 2024-01-09 安世半导体科技(上海)有限公司 具有控制栅极及载流子存储层的igbt元胞结构及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3435635B2 (ja) 1999-10-27 2003-08-11 株式会社豊田中央研究所 絶縁ゲート型半導体装置、およびその製造方法ならびにインバータ回路
JP4823435B2 (ja) * 2001-05-29 2011-11-24 三菱電機株式会社 半導体装置及びその製造方法
JP4723816B2 (ja) 2003-12-24 2011-07-13 株式会社豊田中央研究所 半導体装置
JP4575713B2 (ja) 2004-05-31 2010-11-04 三菱電機株式会社 絶縁ゲート型半導体装置
JP5034315B2 (ja) * 2006-05-19 2012-09-26 三菱電機株式会社 半導体装置及びその製造方法
JP2008078397A (ja) 2006-09-21 2008-04-03 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置の製造方法
JP5089191B2 (ja) 2007-02-16 2012-12-05 三菱電機株式会社 半導体装置およびその製造方法
JP4688901B2 (ja) * 2008-05-13 2011-05-25 三菱電機株式会社 半導体装置
JP5707681B2 (ja) * 2009-03-04 2015-04-30 富士電機株式会社 半導体装置およびその製造方法
JP6102092B2 (ja) 2012-06-22 2017-03-29 サンケン電気株式会社 半導体装置及びその製造方法
JP6127421B2 (ja) * 2012-09-24 2017-05-17 株式会社デンソー 半導体装置
KR20150051067A (ko) * 2013-11-01 2015-05-11 삼성전기주식회사 전력 반도체 소자 및 그의 제조 방법
JP6421570B2 (ja) 2013-12-20 2018-11-14 株式会社デンソー 半導体装置
CN106057879A (zh) * 2016-08-16 2016-10-26 上海华虹宏力半导体制造有限公司 Igbt器件及其制造方法
US10636877B2 (en) * 2016-10-17 2020-04-28 Fuji Electric Co., Ltd. Semiconductor device
EP3324443B1 (en) * 2016-11-17 2019-09-11 Fuji Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
CN109075202A (zh) 2018-12-21
US20190074367A1 (en) 2019-03-07
US10833182B2 (en) 2020-11-10
US20210050435A1 (en) 2021-02-18
US11527639B2 (en) 2022-12-13
JPWO2018092738A1 (ja) 2019-03-07
WO2018092738A1 (ja) 2018-05-24
CN109075202B (zh) 2021-08-31

Similar Documents

Publication Publication Date Title
JP6648838B2 (ja) 半導体装置
US10847640B2 (en) Semiconductor device and manufacturing method of semiconductor device
US10211299B2 (en) Semiconductor device and semiconductor device manufacturing method
JP7279770B2 (ja) 半導体装置
JP2021048423A (ja) ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
WO2017006711A1 (ja) 半導体装置
JP6673502B2 (ja) 半導体装置
JP6679892B2 (ja) 半導体装置
JP2013258327A (ja) 半導体装置及びその製造方法
JP6673501B2 (ja) 半導体装置
JP7056031B2 (ja) 半導体装置
JP2023065461A (ja) 半導体装置
CN115132833A (zh) 半导体装置及半导体装置的制造方法
US10600867B2 (en) Semiconductor device having an emitter region and a contact region inside a mesa portion
WO2021254615A1 (en) Reverse conducting igbt with controlled anode injection
WO2023127253A1 (ja) 半導体装置
JP2022072843A (ja) 半導体装置
JP2003209250A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181101

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20181101

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191230

R150 Certificate of patent or registration of utility model

Ref document number: 6648838

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250