CN115989563A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115989563A
CN115989563A CN202280005677.7A CN202280005677A CN115989563A CN 115989563 A CN115989563 A CN 115989563A CN 202280005677 A CN202280005677 A CN 202280005677A CN 115989563 A CN115989563 A CN 115989563A
Authority
CN
China
Prior art keywords
peak
concentration
hydrogen
semiconductor substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280005677.7A
Other languages
English (en)
Inventor
洼内源宜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN115989563A publication Critical patent/CN115989563A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

提供一种半导体装置，其具备：半导体基板，其整体分布有体施主；高浓度氢峰，其设置于半导体基板，且氢剂量为3×1015/cm2以上；高浓度区，其包含在半导体基板的深度方向上与高浓度氢峰重叠的位置，且高浓度区的施主浓度高于体施主浓度；以及寿命调整部，其设置于在深度方向上与高浓度氢峰重叠的位置，且载流子寿命呈现极小值。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
以往，已知有将质子注入到半导体基板而形成缓冲区，将氦注入到半导体基板而调整载流子寿命的技术(例如，参照专利文献1)。
专利文献1：美国专利申请公开第2014/217463号说明书
发明内容
技术问题
优选具有能够容易地形成缓冲区那样的高浓度区和寿命调整部的结构。
技术方案
为了解决上述课题，在本发明的一个方式中提供半导体装置。半导体装置可以具备整体分布有体施主的半导体基板。半导体装置可以具备高浓度氢峰，所述高浓度氢峰设置于半导体基板，氢剂量为3×1015/cm2以上。半导体装置可以具备高浓度区，所述高浓度区包括在半导体基板的深度方向上与高浓度氢峰重叠的位置，且施主浓度高于体施主浓度。半导体装置可以具备寿命调整部，该寿命调整部设置于在深度方向上与高浓度氢峰重叠的位置，载流子寿命呈现极小值。
高浓度氢峰的氢剂量可以为1×1016/cm2以上。
高浓度氢峰的氢化学浓度可以为2×1018/cm3以上。
高浓度区的深度方向上的载流子密度分布可以包含谷和峰，所述谷配置于与高浓度氢峰重叠的位置，所述峰与谷相邻而配置。
在深度方向上的不同的位置处可以具备多个高浓度氢峰。
高浓度氢峰的在深度方向上的半峰全宽内的载流子密度可以具有谷或曲折(Kink)。
在与高浓度氢峰的顶点不同的位置可以配置有载流子密度峰的顶点。
半导体装置可以具备设置于半导体基板的上表面的栅极结构。高浓度氢峰可以具有下拖尾，所述下拖尾的氢化学浓度朝向半导体基板的下表面减小。高浓度氢峰可以具有上拖尾，所述上拖尾的氢化学浓度朝向半导体基板的上表面比下拖尾更急剧地减小。
高浓度氢峰可以配置于半导体基板的下表面侧的区域。
半导体装置可以具备设置于半导体基板的上表面的沟槽部。半导体基板具有临界深度位置，所述临界深度位置是从沟槽部的下端朝向半导体基板的下表面对施主浓度进行积分而得的积分值达到半导体基板的临界积分浓度的位置。高浓度氢峰的顶点可以配置于比临界深度位置靠半导体基板的下表面侧的位置。
深度方向的空位密度分布可以具有在深度方向上与高浓度氢峰重叠配置的空位密度峰。空位密度分布可以具有配置于比空位密度峰靠半导体基板的下表面侧的位置的下侧平坦部。空位密度分布可以具有上侧平坦部，所述上侧平坦部配置于比空位密度峰靠半导体基板的上表面侧的位置，且比下侧平坦部的密度低。空位密度峰的深度方向的半峰全宽可以比高浓度氢峰的深度方向的半峰全宽小。
半导体装置可以具备上表面侧施主峰，所述上表面侧施主峰配置于比高浓度氢峰靠半导体基板的上表面侧的位置，且施主浓度呈现峰。半导体装置可以具备低浓度氢峰，该低浓度氢峰设置于在深度方向上与上表面侧施主峰重叠的位置，且氢的剂量小于3×1015/cm2。
低浓度氢峰的深度方向的半峰全宽内的载流子寿命可以不具有极小值。
设置有低浓度氢峰的深度位置处的空位浓度与低浓度氢峰的浓度之比可以小于设置有高浓度氢峰的深度位置处的空位浓度与高浓度氢峰的浓度之比。
高浓度氢峰的半峰全宽的范围与低浓度氢峰的半峰全宽的范围可以彼此分离。
半导体装置可以具备集电区，该集电区以与半导体基板的下表面接触的方式设置，并具有受主浓度峰。受主浓度峰的半峰全宽的范围与高浓度氢峰的半峰全宽的范围可以彼此分离。
应予说明，所述发明的概要并未列举本发明的全部必要特征。另外，这些特征组的子组合也能够成为发明。
附图说明
图1是示出半导体装置100的一例的截面图。
图2示出图1的a-a线所示的位置处的氢化学浓度、载流子密度、施主浓度、空位密度以及载流子寿命在深度方向上的分布例。
图3示出图1的a-a线所示的位置处的载流子密度、空位密度以及载流子寿命的其他分布例。
图4示出比较例的载流子密度、空位密度和载流子寿命的分布。
图5是半导体装置100的俯视图的一例。
图6是图5中的区域E的放大图。
图7是示出图6中的b-b截面的一例的图。
图8示出图7的c-c线所示的位置处的氢化学浓度、载流子密度、空位密度以及载流子寿命在深度方向上的分布例。
图9示出c-c线处的氢化学浓度、载流子密度、空位密度以及载流子寿命的其他分布例。
图10示出c-c线处的氢化学浓度、载流子密度、空位密度以及载流子寿命的其他分布例。
图11示出图7的d-d线所示的位置处的氢化学浓度、载流子密度、空位密度以及载流子寿命在深度方向上的分布例。
符号说明
10…半导体基板、11…阱区、12…发射区、14…基区、15…接触区、16…蓄积区、18…漂移区、20…缓冲区、21…上表面、22…集电区、23…下表面、24…集电极、29…直线部分、30…虚设沟槽部、31…前端部、32…虚设绝缘膜、34…虚设导电部、38…层间绝缘膜、39…直线部分、40…栅极沟槽部、41…前端部、42…栅绝缘膜、44…栅极导电部、52…发射极、54…接触孔、60、61…台面部、70…晶体管部、80…二极管部、81…延长区、82…阴极区、90…边缘终端结构部、92…保护环、100…半导体装置、102…端边、106…通过区、107…高浓度区、112…栅极焊盘、130…外周栅极布线、131…有源侧栅极布线、160…有源部、201…高浓度氢峰、202…顶点、203…上拖尾、204…下拖尾、207…低浓度氢峰、208…顶点、211…谷、212、213…峰、215…上表面侧施主峰、216…顶点、221…施主浓度峰、231…空位密度峰、232…顶点、233…上拖尾、234…下拖尾、235…上侧平坦部、236…下侧平坦部、241…寿命调整部
具体实施方式
以下，通过发明的实施方式对本发明进行说明，但以下的实施方式并不限定权利要求书所涉及的发明。另外，实施方式中说明的特征的全部组合并不一定是发明的解决手段所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。将基板、层或其他部件的两个主面中的一个面称为上表面，将另一个面称为下表面。“上”、“下”的方向并不限定于重力方向或安装半导体装置时的方向。
在本说明书中，有时使用X轴、Y轴以及Z轴的正交坐标轴来说明技术事项。正交坐标轴只不过确定构成要素的相对位置，并不限定特定的方向。例如，Z轴并不限定地表示相对于地面的高度方向。应予说明，+Z轴方向和-Z轴方向是相互反向的方向。在不记载正负而记载为Z轴方向的情况下，是指与+Z轴和-Z轴平行的方向。
在本说明书中，将与半导体基板的上表面和下表面平行的正交轴设为X轴和Y轴。另外，将与半导体基板的上表面和下表面垂直的轴设为Z轴。在本说明书中，有时将Z轴的方向称为深度方向。另外，在本说明书中，包括X轴和Y轴在内，有时将与半导体基板的上表面和下表面平行的方向称为水平方向。在本说明书中，在称为半导体基板的上表面侧的情况下，是指从半导体基板的深度方向上的中央到上表面的区域。在称为半导体基板的下表面侧的情况下，是指从半导体基板的深度方向上的中央到下表面的区域。
在本说明书中，在称为“相同”或“相等”的情况下，也可以包括具有由制造偏差等引起的误差的情况。该误差例如为10％以内。
在本说明书中，将掺杂有杂质的掺杂区域的导电类型说明为P型或N型。在本说明书中，杂质有时特别是指N型的施主或P型的受主中的某一个，有时记载为掺杂剂。在本说明书中，掺杂是指向半导体基板导入施主或受主，制成呈现N型的导电型的半导体或呈现P型的导电型的半导体。
在本说明书中，掺杂浓度是指热平衡状态下的施主的浓度或受主的浓度。在本说明书中，净掺杂浓度是指，将施主浓度设为正离子的浓度，将受主浓度设为负离子的浓度，包括电荷的极性在内相加而得到的净浓度。作为一例，如果将施主浓度设为ND，将受主浓度设为NA，则任意位置处的净的净掺杂浓度为ND-NA。
施主具有向半导体供给电子的功能。受主具有从半导体接收电子的功能。施主和受主不限于杂质本身。例如，存在于半导体中的空位(V)、氧(O)及氢(H)键合而成的VOH缺陷作为供给电子的施主发挥功能。
在本说明书中，在记载为P+型或N+型的情况下，意味着掺杂浓度比P型或N型高，在记载为P-型或N-型的情况下，意味着掺杂浓度比P型或N型低。另外，在本说明书中，在记载为P++型或N++型的情况下，是指掺杂浓度比P+型或N+型高。
在本说明书中，化学浓度是指不依赖于电活化的状态而测定的杂质的原子密度。化学浓度(原子密度)例如可以通过二次离子质谱法(SIMS)来测量。上述净掺杂浓度可以通过电压-电容测定法(CV法)来测定。另外，可以将通过扩展电阻测定法(SR法)测量的载流子密度作为净掺杂浓度。通过CV法或SR法测量的载流子密度可以设为热平衡状态下的值。另外，在N型的区域中，施主浓度与受主浓度相比足够大，因此也可以将该区域中的载流子密度设为施主浓度。同样地，在P型区域中，也可以将该区域中的载流子密度设为受主浓度。
另外，在施主、受主或净掺杂的浓度分布具有峰的情况下，可以将该峰值作为该区域中的施主、受主或净掺杂的浓度。在施主、受主或净掺杂的浓度大致均匀的情况下等，可以将该区域中的施主、受主或净掺杂的浓度的平均值作为施主、受主或净掺杂的浓度。在本说明书中，每单位体积的浓度表示使用atoms/cm3或/cm3。该单位用于半导体基板内的施主或受主浓度、或者化学浓度。也可以省略atoms标记。除非另有说明，否则本说明书中的单位制是SI单位制。有时以cm表示长度的单位，但各计算可以换算为米(m)后进行。
通过SR法测量的载流子密度也可以比施主或受主的浓度低。在测定扩展电阻时电流流动的范围内，有时半导体基板的载流子迁移率比结晶状态的值低。载流子迁移率的降低是由于晶格缺陷等引起的晶体结构的紊乱(无序)使载流子散射而产生的。
根据利用CV法或SR法所测量的载流子密度而算出的施主或受体的浓度可低于表示施主或受体的元素的化学浓度。作为一例，在硅的半导体中成为施主的磷或砷的施主浓度、或者成为受主的硼(boron)的受主浓度为它们的化学浓度的99％左右。另一方面，在硅的半导体中成为施主的氢的施主浓度为氢的化学浓度的0.1％至10％左右。
图1是示出半导体装置100的一例的截面图。半导体装置100具备半导体基板10。半导体基板10是由半导体材料形成的基板。作为一例，半导体基板10为硅基板。
在半导体基板10形成有绝缘栅型双极晶体管(IGBT)等晶体管元件和续流二极管(FWD)等二极管元件中的至少一方。在图1中，省略了晶体管元件以及二极管元件的各电极以及设置于半导体基板10的内部的各区域。
本例的半导体基板10的N型的体施主分布于整体。体施主是在制造作为半导体基板10的基础的晶锭时，由在晶锭内大致均匀地包含的掺杂剂形成的施主。本例的体施主是氢以外的元素。体施主的掺杂剂例如为V族、VI族的元素，例如为磷、锑、砷、硒或硫，但并不限定于此。本例的体施主是磷。体施主也包含在P型的区域中。半导体基板10可以是从半导体的晶锭切出的晶片，也可以是将晶片单片化而成的芯片。半导体的晶锭可以通过直拉单晶制造法(CZ法)、磁控拉晶法(MCZ法)、区熔法(FZ法)中的任一种来制造。
作为一例，利用MCZ法制造的基板中所含的氧化学浓度为1×1017～7×1017atoms/cm3。作为一例，利用FZ法制造的基板中所含的氧化学浓度为1×1015～5×1016atoms/cm3。体施主浓度可以使用分布于整个半导体基板10的体施主的化学浓度，并且是该化学浓度的90％至100％之间的值。在掺杂有磷等V族和VI族的掺杂剂的半导体基板中，体施主浓度可以为1×1011/cm3以上且3×1013/cm3以下。掺杂有V族、VI族的掺杂剂的半导体基板的体施主浓度优选为1×1012/cm3以上且1×1013/cm3以下。另外，半导体基板10也可以使用不实质性含有磷等体掺杂剂的无掺杂基板。在这种情况下，无掺杂基板的体施主浓度(NB0)例如为1×1010/cm3以上且5×1012/cm3以下。无掺杂基板的体施主浓度(NB0)优选为1×1011/cm3以上。无掺杂基板的体施主浓度(NB0)优选为5×1012/cm3以下。
半导体基板10具有上表面21和下表面23。上表面21和下表面23是半导体基板10的两个主面。在本说明书中，将与上表面21和下表面23平行的面中的正交轴设为X轴和Y轴，将与上表面21和下表面23垂直的轴设为Z轴。在上表面21可以设置有晶体管部的栅极结构。栅极结构是指包含栅极(例如后述的栅极导电部44)和栅极绝缘膜(例如后述的栅极绝缘膜42)的结构。
在半导体基板10中，从下表面23向预定的深度位置Z1注入氢离子。注入氢离子的半导体基板10的主面可以不限于下表面23，也可以是上表面21。在本说明书中，有时将距下表面23的Z轴方向的距离称为深度位置。在本说明书中，将半导体基板10的深度方向上的中央位置设为深度位置Zc。深度位置Z1是在Z轴方向上距下表面23的距离为Z1的位置。本例的深度位置Z1配置于半导体基板10的下表面23侧(深度位置Zc与下表面23之间的区域)。向深度位置Z1注入氢离子是指氢离子通过半导体基板10的内部的平均距离(也称为射程)为Z1。氢离子以与预定的深度位置Z1相应的加速能量被加速，并被导入到半导体基板10的内部。
将氢离子通过半导体基板10的内部而得的区域设为通过区106。在图1的例子中，从半导体基板10的下表面23到深度位置Z1为止是通过区106。一部分的氢离子通过半导体基板10直到比深度位置Z1靠上表面21侧为止。可以将预定浓度的氢离子通过而得的区域作为通过区106。例如，预定浓度可以是注入于深度位置Z1的氢的化学浓度的一半的值。在这种情况下，通过区106包括比深度位置Z1更靠上表面21侧的氢化学浓度分布的半值宽度的区域。氢离子可以注入到XY面中的半导体基板10的整个面，也可以仅注入到一部分区域。在本例中，在半导体基板10的整个面注入有氢离子。
在半导体基板10中，在氢离子通过的通过区106中，形成有以单原子空位(V)、双原子空位(VV)等空位为主体的晶格缺陷。与空位相邻的原子具有悬空键。晶格缺陷中也包含晶格间原子、位错等，广义上也可以包含施主、受主，但在本说明书中，有时将以空位为主体的晶格缺陷称为空位型晶格缺陷、空位型缺陷、或者简称为晶格缺陷。以空位为主体的晶格缺陷有时作为电子及空穴的载流子的复合中心发挥功能。另外，通过向半导体基板10的氢离子注入，较多地形成晶格缺陷，因此半导体基板10的结晶性有时会强烈地紊乱。在本说明书中，有时将该结晶性的紊乱称为无序。
另外，在半导体基板10的整体中包含氧。该氧在制造半导体的晶锭时被有意地或无意地导入。另外，通过注入氢离子，在通过区106中包含氢。另外，通过在注入氢离子之后对半导体基板10进行热处理(在本说明书中有时称为退火)，从而使氢离子在通过区106扩散。在本例中，氢分布于通过区106的整体。
在向半导体基板10注入氢离子之后，在半导体基板10的内部，氢(H)、空位(V)以及氧(O)结合，形成VOH缺陷。另外，通过对半导体基板10进行退火，从而使氢扩散，促进VOH缺陷的形成。另外，通过在形成通过区106之后进行退火，从而使氢能够与空位结合，因此能够抑制氢从下表面23释放到半导体基板10的外部。
VOH缺陷作为供给电子的施主发挥功能。在本说明书中，有时将VOH缺陷简称为氢施主或施主。在本例的半导体基板10中，在通过区106形成氢施主。各位置处的氢施主的掺杂浓度低于各位置处的氢的化学浓度。对于氢的化学浓度来说，相对于氢施主(VOH缺陷)的掺杂浓度的氢化学浓度的比例为0.1％～30％(即0.001以上且0.3以下)的值。在本例中，氢的化学浓度相对于氢施主(VOH缺陷)的掺杂浓度的比例为1％～5％。应予说明，如果没有特别说明，则在本说明书中，具有与氢的化学浓度分布相似的分布的VOH缺陷和与通过区106的空位缺陷的分布相似的VOH缺陷均称为氢施主或作为施主的氢。
通过在半导体基板10的通过区106形成氢施主，能够使通过区106中的施主浓度高于体施主的掺杂浓度(有时简称为体施主浓度)。由此，能够容易地形成局部的N型区域。另外，通过增大氢离子的射程，能够在Z轴方向上增大通过区106。在这种情况下，能够在大范围内形成施主浓度高于体施主的高浓度区。通常，必须与应形成于半导体基板10的元件的特性、特别是额定电压或耐压对应地准备具有预定的体施主浓度的半导体基板10。对此，在较大地形成通过区106的情况下，通过控制氢离子的剂量，能够调整半导体基板10的施主浓度。因此，能够使用与元件的特性等不对应的体施主浓度的半导体基板来制造半导体装置100。制造半导体基板10时的体施主浓度的偏差比较大，但能够比较高精度地控制氢离子的剂量。因此，也能够高精度地控制因注入氢离子而产生的晶格缺陷的浓度，能够高精度地控制通过区的施主浓度。
深度位置Z1可以以下表面23为基准配置于半导体基板10的厚度的一半以下的范围，也可以配置于半导体基板10的厚度的1/4以下的范围。深度位置Z1可以以上表面21为基准配置于半导体基板10的厚度的一半以下的范围，也可以配置于半导体基板10的厚度的1/4以下的范围。
在刚注入氢离子后，立即在深度位置Z1的附近形成大量的晶格缺陷。另一方面，在深度位置Z1的附近存在大量氢。如果对半导体基板10进行退火，则晶格缺陷与氢结合而成为氢施主。因此，通常，深度位置Z1附近的晶格缺陷几乎都成为氢施主，在深度位置Z1附近几乎不残留晶格缺陷。
另一方面，确认到如下现象：如果氢离子的剂量超过一定值，则即使对半导体基板10进行退火，也认为在深度位置Z1的附近残留有大量晶格缺陷。可以推测这是因为，如果氢离子的剂量超过一定值，则深度位置Z1附近的半导体基板10的结晶性被扰乱到通过退火无法恢复的程度。
在残留有大量晶格缺陷的区域中，因为载流子被晶格缺陷捕捉，因此载流子的寿命变短。通过调整载流子的寿命，能够调整半导体装置100的关断时间等特性。在本例中，通过将针对深度位置Z1的氢离子的剂量设为一定值以上，能够以简单的制造工序在深度位置Z1形成寿命调整部241，并且在通过区106形成浓度高于体施主的浓度的高浓度区。
图2示出图1的a-a线所示位置处的氢化学浓度、载流子密度、施主浓度、空位密度以及载流子寿命的深度方向的分布例。本例的高浓度区107的施主浓度为氢施主的浓度。图2示出向深度位置Z1注入氢离子并进行退火后的各分布。
图2的横轴表示距下表面23的深度位置，纵轴以对数轴表示每单位体积的化学浓度或密度。但是，载流子寿命的图表中的纵轴表示时间(秒)。图2中的化学浓度例如通过SIMS法进行测量。载流子密度例如通过SR法来测量。在图2中，以虚线表示体施主浓度Db。体施主浓度Db在整个半导体基板10中可以是均匀的。作为一例，本例的半导体基板10是MCZ基板。
在半导体基板10的深度位置Z1设置有高浓度氢峰201。高浓度氢峰201是深度方向上的氢化学浓度分布的峰。高浓度氢峰201具有顶点202、上拖尾203以及下拖尾204。顶点202是氢化学浓度呈现极大值的点。将顶点202的深度位置设为Z1。下拖尾204是氢化学浓度从顶点202朝向半导体基板10的下表面23单调减少的斜坡。上拖尾203是氢化学浓度从顶点202朝向半导体基板10的上表面21单调减小的斜坡。在本例中，由于从下表面23注入了氢离子，因此在从顶点202到下表面23之间存在比较多的氢离子。上拖尾203的氢化学浓度可以比下拖尾204的氢化学浓度更急剧地降低。
在本例中，以1×1016ions/cm2的剂量从下表面23向深度位置Z1注入氢离子。应予说明，氢等的杂质峰的剂量也可以使用在该峰的深度方向上的半峰全宽的范围内对该杂质的化学浓度进行积分而得的值。或者，也可以将该峰的峰浓度乘以半峰全宽而得的值用作氢等杂质峰的剂量。另一方面，在该峰中，将成为峰浓度的10％以上的浓度的深度方向的范围的宽度定义为10％全宽。氢等的杂质峰的剂量也可以使用在该峰的深度方向上的10％全宽的范围内对该杂质的化学浓度进行积分而得的值。在图2的例子中，可以将在高浓度氢峰201的半峰全宽W201的范围内对氢化学浓度进行积分而得的值作为高浓度氢峰201的氢剂量。在图2的例子中，将半峰全宽W201的下端位置设为Z1a，将上端位置设为Z1b。
通过向半导体基板10注入氢离子并进行退火，从而在通过区106形成氢施主。由此，在通过区106形成施主浓度高于体施主浓度Db的高浓度区107。高浓度区107包括在半导体基板10的深度方向上与高浓度氢峰201重叠的位置。即，高浓度区107包含高浓度氢峰201的半峰全宽W201的范围的至少一部分。高浓度区107可以从下表面23设置到高浓度氢峰201的上端位置Z1b。在高浓度区107中，施主浓度分布可以具有与氢化学浓度分布对应的形状。例如施主浓度分布可以在与高浓度氢峰201重叠的位置具有施主浓度峰221。
如果氢离子以高剂量注入于深度位置Z1，则即使在退火之后，在深度位置Z1附近也有空位保留。本例的空位密度分布在深度位置Z1具有空位密度峰231。空位密度峰231具有顶点232。顶点232是空位密度示出极大值的点。
空位密度峰231与高浓度氢峰201重叠而配置。峰重叠是指一个峰的顶点配置于另一个峰的半峰全宽的范围内。在本例中，空位密度峰231的顶点232配置于高浓度氢峰201的半峰全宽W201的范围内。顶点232也可以配置于深度位置Z1。
在配置有空位密度峰231的区域中，载流子被空位捕捉的频率变高，因此载流子寿命变短。由此，在与高浓度氢峰201重叠的位置设置载流子寿命呈现极小值的寿命调整部241。寿命调整部241可以设置于深度位置Z1。
应予说明，载流子密度成为与施主浓度同样的分布。但是，深度位置Z1附近的载流子寿命短，载流子的迁移率小于晶体中的值。因此，深度位置Z1附近的载流子密度低于施主浓度。本例的载流子密度分布具有配置于与高浓度氢峰201重叠的位置的谷211、以及与谷211相邻配置的峰212和峰213。谷211是载流子密度呈现极小值的部分，峰212和峰213是载流子密度呈现极大值的部分。
本例的谷211、峰212和峰213配置于高浓度氢峰201的半峰全宽W201的范围内。谷211可以位于峰212和峰213之间。峰212配置于比谷211靠下表面23侧的位置，峰213配置于比谷211靠上表面21侧的位置。峰212的顶点处的载流子密度可以高于峰213的顶点处的载流子密度。
应予说明，在载流子密度分布在高浓度氢峰201的半峰全宽W201的范围内具有谷211的情况下，能够推测在谷211的位置设置有寿命调整部241。另外，在高浓度氢峰201的半峰全宽W201的范围内存在空位密度峰231的情况下，也可以推测为在空位密度峰231的位置设置有寿命调整部241。
本例的施主浓度分布在谷211的位置不呈现极小值。施主浓度可以从高浓度氢峰201的下端位置Z1a朝向深度位置Z1单调地增加。单调地增加是指从下端位置Z1a朝向深度位置Z1不存在施主浓度减少的区域。
空位密度分布具有上拖尾233和下拖尾234。下拖尾234是空位密度从顶点232朝向半导体基板10的下表面23减小的斜坡。上拖尾233是空位密度从顶点232朝向半导体基板10的上表面21减少的斜坡。上拖尾233的空位密度可以比下拖尾234的空位密度更急剧地减小。
另外，空位密度分布具有：下侧平坦部236，其配置于比空位密度峰231靠半导体基板10的下表面23侧的位置；以及上侧平坦部235，其配置于比空位密度峰231靠半导体基板10的上表面21侧的位置。各个平坦部是在深度方向上空位密度大致恒定的区域。大致恒定是指例如空位密度的变动幅度在±50％以内的状态。上侧平坦部235的空位密度可以低于下侧平坦部236的空位密度。平坦部的空位密度可以使用平均值。空位密度分布的半峰全宽(本例中为空位密度峰231的半峰全宽)可以小于氢化学浓度分布的半峰全宽(本例中为高浓度氢峰201的半峰全宽W201)。载流子寿命分布的半峰全宽可以小于氢化学浓度分布的半峰全宽。
在本例中，比深度位置Z1靠下表面23侧的区域的空位密度高于比深度位置Z1靠上表面21侧的区域的空位密度。在将高浓度区107应用于后述的缓冲区的情况下，耗尽层从上表面21侧扩展。通过将空位密度高的区域配置于下表面23侧，能够抑制耗尽层扩展至空位密度高的区域，能够降低漏电流。
图3示出图1的a-a线所示的位置处的载流子密度、空位密度和载流子寿命的另一分布例。在本例中，以3×1015ions/cm2的剂量从下表面23向深度位置Z1注入氢离子。其他结构或制造工序与图2的例子相同。氢化学浓度分布和施主浓度分布的形状与图2的例子相同。但是，根据氢的剂量，氢化学浓度和施主浓度的峰值不同。对于图3所示的载流子密度分布来说，施主浓度分布在深度位置Z1附近的形状不同。在载流子密度分布的曲线图中用虚线表示深度位置Z1附近的施主浓度DD的分布。在其他图中也相同。
在本例中，在高浓度氢峰201的半峰全宽W201的范围内，载流子密度分布也具有谷211、峰212和峰213。因此，可知在谷211的位置配置有载流子寿命示出极小值的寿命调整部241以及空位密度峰231。
应予说明，载流子密度分布也可以在深度位置Z1的附近具有曲折来代替谷211。曲折是在深度方向上将载流子密度微分而得的微分值示出极小值的部分。
另外，载流子密度分布中的峰212或峰213的深度位置与高浓度氢峰201的顶点202的深度位置Z1不同。即，由于空位密度峰231的存在，深度位置Z1附近的载流子密度出现谷211，载流子密度的顶点的位置发生变化。峰212或峰213的深度位置可以与施主浓度峰221的顶点的深度位置不同。由此可知，寿命调整部241和空位密度峰231也配置于深度位置Z1的附近。
另外，以载流子密度分布的峰212为中心的半峰全宽可以大于施主浓度峰221的半峰全宽。即，由于空位密度峰231的存在，深度位置Z1附近的载流子密度的峰可以被破坏。由此可知，在深度位置Z1的附近也配置有寿命调整部241和空位密度峰231。另外，峰212和峰213的顶点处的载流子密度可以低于施主浓度峰221的顶点处的施主浓度。
图4示出比较例的载流子密度、空位密度以及载流子寿命的分布。在本例中，以1×1015ions/cm2的剂量从下表面23向深度位置Z1注入氢离子。其他结构或制造工序与图2的例子相同。氢化学浓度分布和施主浓度分布的形状与图2的例子相同，因此在图4中省略。但是，根据氢的剂量，氢化学浓度和施主浓度的峰值不同。
本例的载流子密度分布在氢峰的半峰全宽W201的范围内不具有谷211或曲折。本例的载流子密度分布与施主浓度分布大致同等。另外，在深度位置Z1未出现空位密度的明显的峰，载流子寿命也不具有明显的极小值。即，在本例的剂量下，在深度位置Z1未形成寿命调整部241。能够推测这是因为，由于氢离子的剂量少，所以半导体基板10的结晶性的紊乱是能够通过退火而恢复的程度。通过氢离子的注入而形成的空位密度峰通过退火而与氢结合，大部分成为氢施主。
如在图2至图4中说明的那样，通过将高浓度氢峰201的氢离子的剂量设为3×1015ions/cm2以上且3×1016ions/cm2以下，能够以共同的制造工序形成高浓度区107和寿命调整部241。高浓度氢峰201的氢离子的剂量可以为1×1016ions/cm2以上，也可以为3×1016ions/cm2以上。另外，高浓度氢峰201的顶点202处的氢化学浓度Hp可以为2×1018atoms/cm3以上且2×1019atoms/cm3以下。氢化学浓度Hp也可以为7×1018atoms/cm3以上，还可以为2×1019atoms/cm3以上。
图5是半导体装置100的俯视图的一例。在图5中，示出了将各部件投影到半导体基板10的上表面而得的位置。在图5中，仅示出半导体装置100的一部分的部件，省略另一部分的部件。
半导体装置100具备在图1至图4中说明的半导体基板10。半导体基板10在俯视时具有端边102。在本说明书中简称为俯视的情况，是指从半导体基板10的上表面侧观察。本例的半导体基板10具有在俯视时彼此对置的两组端边102。在图5中，X轴和Y轴与某一个端边102平行。另外，Z轴与半导体基板10的上表面垂直。
在半导体基板10设置有有源部160。有源部160是在半导体装置100工作的情况下，主电流在半导体基板10的上表面与下表面之间沿深度方向流动的区域。在有源部160的上方设置有发射极，但在图5中省略。
在有源部160设置有包括IGBT等晶体管元件的晶体管部70和包括续流二极管(FWD)等二极管元件的二极管部80中的至少一方。在图5的例子中，晶体管部70和二极管部80沿着半导体基板10的上表面的预定的排列方向(在本例中为X轴方向)交替地配置。在其他例中，也可以在有源部160仅设置有晶体管部70和二极管部80中的一者。
在图5中，对配置晶体管部70的区域标注符号“I”，对配置二极管部80的区域标注符号“F”。在本说明书中，有时将俯视时与排列方向垂直的方向称为延伸方向(在图5中为Y轴方向)。晶体管部70和二极管部80可以分别在延伸方向上具有长边。即，晶体管部70的Y轴方向上的长度大于X轴方向上的宽度。同样地，二极管部80的Y轴方向上的长度大于X轴方向上的宽度。晶体管部70和二极管部80的延伸方向与后述的各沟槽部的长边方向可以相同。
二极管部80在与半导体基板10的下表面接触的区域具有N+型的阴极区。在本说明书中，将设置有阴极区的区域称为二极管部80。即，二极管部80是在俯视时与阴极区重叠的区域。在半导体基板10的下表面，在除阴极区以外的区域可以设置有P+型的集电区。在本说明书中，有时将二极管部80在Y轴方向上延长至后述的栅极布线而成的延长区81也包含于二极管部80。在延长区81的下表面设置有集电区。
晶体管部70在与半导体基板10的下表面接触的区域具有P+型的集电区。另外，晶体管部70在半导体基板10的上表面侧周期性地配置有具有N型的发射区、P型的基区、栅极导电部和栅极绝缘膜的栅极结构。
半导体装置100可以在半导体基板10的上方具有一个以上的焊盘。本例的半导体装置100具有栅极焊盘112。半导体装置100也可以具有阳极焊盘、阴极焊盘以及电流检测焊盘等焊盘。各焊盘配置于端边102的附近。端边102的附近是指俯视时的端边102与发射极之间的区域。在安装半导体装置100时，各焊盘可以经由导线等布线与外部的电路连接。
对栅极焊盘112施加栅极电位。栅极焊盘112与有源部160的栅极沟槽部的导电部电连接。半导体装置100具备将栅极焊盘112与栅极沟槽部连接的栅极布线。在图5中，对栅极布线标注斜线的阴影线。
本例的栅极布线具有外周栅极布线130和有源侧栅极布线131。外周栅极布线130在俯视时配置于有源部160与半导体基板10的端边102之间。本例的外周栅极布线130在俯视时包围有源部160。也可以将在俯视时被外周栅极布线130包围的区域设为有源部160。另外，外周栅极布线130与栅极焊盘112连接。外周栅极布线130配置于半导体基板10的上方。外周栅极布线130可以是包含铝等的金属布线。
有源侧栅极布线131设置于有源部160。通过在有源部160设置有源侧栅极布线131，对于半导体基板10的各区域来说，能够降低距栅极焊盘112的布线长度的偏差。
有源侧栅极布线131与有源部160的栅极沟槽部连接。有源侧栅极布线131配置于半导体基板10的上方。有源侧栅极布线131可以是由掺杂有杂质的多晶硅等半导体形成的布线。
有源侧栅极布线131可以与外周栅极布线130连接。本例的有源侧栅极布线131在Y轴方向的大致中央处从一方的外周栅极布线130以横穿有源部160的方式沿X轴方向延伸设置到另一方的外周栅极布线130。在有源部160被有源侧栅极布线131分割的情况下，在各个分割区域中，晶体管部70和二极管部80可以在X轴方向上交替地配置。
另外，半导体装置100也可以具备由多晶硅等形成的PN结二极管即未图示的温度感测部和/或对设置于有源部160的晶体管部的动作进行模拟的未图示的电流检测部。
本例的半导体装置100在有源部160与端边102之间具备边缘终端结构部90。本例的边缘终端结构部90配置于外周栅极布线130与端边102之间。边缘终端结构部90缓和半导体基板10的上表面侧的电场集中。边缘终端结构部90具有多个保护环92。保护环92是与半导体基板10的上表面接触的P型的区域。保护环92在俯视时可以包围有源部160。多个保护环92在外周栅极布线130与端边102之间以预定的间隔配置。配置于外侧的保护环92可以包围配置于内侧的一个保护环92。外侧是指靠近端边102的一侧，内侧是指靠近外周栅极布线130的一侧。通过设置多个保护环92，能够使有源部160的上表面侧的耗尽层向外侧延伸，能够提高半导体装置100的耐压。边缘终端结构部90还可以具备包围有源部160而设置为环状的场板和降低表面电场部中的至少一个。
图6是图5中的区域E的放大图。区域E是包含晶体管部70、二极管部80以及有源侧栅极布线131的区域。本例的半导体装置100具备设置于半导体基板10的上表面侧的内部的栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14和接触区15。栅极沟槽部40和虚设沟槽部30分别是沟槽部的一例。另外，本例的半导体装置100具备发射极52和有源侧栅极布线131，所述发射极52设置于半导体基板10的上表面的上方。发射极52与有源侧栅极布线131相互分离地设置。
在发射极52和有源侧栅极布线131与半导体基板10的上表面之间设置有层间绝缘膜，但在图6中省略。在本例的层间绝缘膜，以贯通该层间绝缘膜的方式设置有接触孔54。在图6中，对各个接触孔54标注斜线阴影。
发射极52设置于栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14和接触区15的上方。发射极52通过接触孔54与半导体基板10的上表面的发射区12、接触区15以及基区14接触。另外，发射极52通过设置于层间绝缘膜的接触孔而与虚设沟槽部30内的虚设导电部连接。发射极52可以在Y轴方向上的虚设沟槽部30的前端与虚设沟槽部30的虚设导电部连接。
有源侧栅极布线131通过设置于层间绝缘膜的接触孔而与栅极沟槽部40连接。有源侧栅极布线131可以在Y轴方向上的栅极沟槽部40的前端部41与栅极沟槽部40的栅极导电部连接。有源侧栅极布线131不与虚设沟槽部30内的虚设导电部连接。
发射极52由包含金属的材料形成。在图6中，示出了设置有发射极52的范围。例如，发射极52的至少一部分区域由铝或铝-硅合金、例如AlSi、AlSiCu等金属合金形成。发射极52可以在由铝等形成的区域的下层具有由钛、钛化合物等形成的阻挡金属。而且，也可以在接触孔内具有以与阻挡金属和铝等接触的方式埋入钨等而形成的插塞。
阱区11与有源侧栅极布线131重叠地设置。阱区11还在不与有源侧栅极布线131重叠的范围内以预定的宽度延伸而设置。本例的阱区11以从接触孔54的Y轴方向的端部向有源侧栅极布线131侧分离而设置。阱区11是掺杂浓度高于基区14的掺杂浓度的第二导电型的区域。本例的基区14为P-型，阱区11为P+型。
晶体管部70和二极管部80分别具有在排列方向上排列有多个的沟槽部。在本例的晶体管部70，沿着排列方向交替地设置有一个以上的栅极沟槽部40和一个以上的虚设沟槽部30。在本例的二极管部80，沿着排列方向设置有多个虚设沟槽部30。在本例的二极管部80未设置有栅极沟槽部40。
本例的栅极沟槽部40可以具有沿着与排列方向垂直的延伸方向延伸的两个直线部分39(沿着延伸方向呈直线状的沟槽的部分)和连接两个直线部分39的前端部41。图6中的延伸方向是Y轴方向。
前端部41的至少一部分在俯视时优选设置为曲线状。通过前端部41将两个直线部分39的Y轴方向上的端部连接，能够缓和直线部分39的端部处的电场集中。
在晶体管部70中，虚设沟槽部30设置于栅极沟槽部40的各个直线部分39之间。在各个直线部分39之间可以设置有一条虚设沟槽部30，也可以设置有多条虚设沟槽部30。虚设沟槽部30可以具有沿延伸方向延伸的直线形状，也可以与栅极沟槽部40同样地具有直线部分29和前端部31。图6所示的半导体装置100包括不具有前端部31的直线形状的虚设沟槽部30和具有前端部31的虚设沟槽部30这两者。
阱区11的扩散深度可以比栅极沟槽部40和虚设沟槽部30的深度深。栅极沟槽部40和虚设沟槽部30的Y轴方向的端部在俯视时设置于阱区11。即，在各沟槽部的Y轴方向的端部，各沟槽部的深度方向的底部被阱区11覆盖。由此，能够缓和各沟槽部的该底部处的电场集中。
在排列方向上，在各沟槽部之间设置有台面部。台面部是指在半导体基板10的内部被沟槽部所夹的区域。作为一例，台面部的上端是半导体基板10的上表面。台面部的下端的深度位置与沟槽部的下端的深度位置相同。本例的台面部在半导体基板10的上表面以沿着沟槽在延伸方向(Y轴方向)上延伸的方式设置。在本例中，在晶体管部70设置有台面部60，在二极管部80设置有台面部61。在本说明书中，在简称为台面部的情况下，分别是指台面部60和台面部61。
在各个台面部设置有基区14。将台面部中在半导体基板10的上表面露出的基区14中的最靠近有源侧栅极布线131配置的区域设为基区14-e。在图6中，示出了配置于各个台面部的延伸方向上的一个端部的基区14-e，但在各个台面部的另一个端部也配置有基区14-e。在各个台面部，在俯视时被基区14-e所夹的区域，可以设置有第一导电型的发射区12和第二导电型的接触区15中的至少一方。本例的发射区12为N+型，接触区15为P+型。发射区12和接触区15在深度方向上可以设置在基区14与半导体基板10的上表面之间。
晶体管部70的台面部60具有在半导体基板10的上表面露出的发射区12。发射区12以与栅极沟槽部40接触的方式设置。与栅极沟槽部40接触的台面部60可以设置有在半导体基板10的上表面露出的接触区15。
台面部60中的接触区15和发射区12分别从X轴方向上的一个沟槽部设置到另一个沟槽部。作为一例，台面部60的接触区15和发射区12沿着沟槽部的延伸方向(Y轴方向)交替地配置。
在另一例中，台面部60的接触区15和发射区12可以沿着沟槽部的延伸方向(Y轴方向)设置成条纹状。例如，在与沟槽部接触的区域设置有发射区12，在被发射区12所夹的区域设置有接触区15。
在二极管部80的台面部61未设置有发射区12。在台面部61的上表面可以设置有基区14和接触区15。在台面部61的上表面中被基区14-e所夹的区域，可以以与各个基区14-e接触的方式设置有接触区15。在台面部61的上表面中被接触区15所夹的区域可以设置有基区14。基区14可以配置于被接触区15所夹的整个区域。
在各个台面部的上方设置有接触孔54。接触孔54配置于被基区14-e所夹的区域。本例的接触孔54设置于接触区15、基区14和发射区12的各区域的上方。接触孔54不设置于与基区14-e和阱区11对应的区域。接触孔54可以配置于台面部60的排列方向(X轴方向)上的中央。
在二极管部80中，在与半导体基板10的下表面相邻的区域设置有N+型的阴极区82。在半导体基板10的下表面，在未设置有阴极区82的区域可以设置有P+型的集电区22。在图6中，用虚线表示阴极区82与集电区22的边界。
阴极区82在Y轴方向上与阱区11分离地配置。由此，能够确保掺杂浓度比较高且形成至深的位置的P型的区域(阱区11)与阴极区82之间的距离、提高耐压。本例的阴极区82的Y轴方向上的端部配置为比接触孔54的Y轴方向上的端部远离阱区11。在另一例中，阴极区82的Y轴方向上的端部可以配置于阱区11与接触孔54之间。
图7是示出图6中的b-b截面的一例的图。b-b截面是通过发射区12和阴极区82的XZ面。本例的半导体装置100在该截面中具有半导体基板10、层间绝缘膜38、发射极52以及集电极24。层间绝缘膜38设置于半导体基板10的上表面。层间绝缘膜38是包含添加有硼或磷等杂质的硅酸盐玻璃等绝缘膜、热氧化膜、以及其他绝缘膜中的至少一层的膜。在层间绝缘膜38设置有在图6中说明的接触孔54。.
发射极52设置于层间绝缘膜38的上方。发射极52通过层间绝缘膜38的接触孔54与半导体基板10的上表面21接触。集电极24设置于半导体基板10的下表面23。发射极52和集电极24由铝等金属材料形成。在本说明书中，将连结发射极52和集电极24的方向(Z轴方向)称为深度方向。
半导体基板10具有N-型的漂移区18。漂移区18的掺杂浓度可以与体施主浓度一致。在另一例中，漂移区18的掺杂浓度可以高于体施主浓度。漂移区18分别设置于晶体管部70和二极管部80。
在晶体管部70的台面部60，从半导体基板10的上表面21侧起依次设置有N+型的发射区12和P-型的基区14。在基区14的下方设置有漂移区18。在台面部60可以设置有N+型的蓄积区16。蓄积区16配置于基区14与漂移区18之间。
发射区12在半导体基板10的上表面21露出，并且与栅极沟槽部40接触地设置。发射区12可以与台面部60的两侧的沟槽部接触。发射区12的掺杂浓度高于漂移区18的掺杂浓度。
基区14设置于发射区12的下方。本例的基区14与发射区12接触地设置。基区14可以与台面部60的两侧的沟槽部接触。
蓄积区16设置于基区14的下方。蓄积区16是掺杂浓度高于漂移区18的掺杂浓度的N+型的区域。通过在漂移区18与基区14之间设置高浓度的蓄积区16，能够提高载流子注入促进效果(IE效果)、降低导通电压。蓄积区16可以以覆盖各台面部60中的基区14的整个下表面的方式设置。
在二极管部80的台面部61，以与半导体基板10的上表面21接触的方式设置有P-型的基区14。在基区14的下方设置有漂移区18。在台面部61中，可以在基区14的下方设置有蓄积区16。
在晶体管部70和二极管部80的每一个中，在比漂移区18靠下表面23侧的位置可以设置有N+型的缓冲区20。缓冲区20的掺杂浓度高于漂移区18的掺杂浓度。缓冲区20具有施主浓度高于漂移区18的施主浓度的一个或多个施主浓度峰。缓冲区20可以作为防止从基区14的下端扩展的耗尽层到达P+型的集电区22和N+型的阴极区82的场截止层而发挥功能。
在本例中，图1至图3中说明的深度位置Z1包含于半导体基板10的下表面23侧的缓冲区20。即，高浓度氢峰201、峰212、谷211、峰213、施主浓度峰221、空位密度峰231和寿命调整部241包含于缓冲区20中。如上所述，高浓度氢峰201、峰212、谷211、峰213、施主浓度峰221、空位密度峰231以及寿命调整部241可以设置于半导体基板10的XY面的整体，也可以设置于一部分。在本例中，高浓度氢峰201、峰212、谷211、峰213、施主浓度峰221、空位密度峰231以及寿命调整部241设置于晶体管部70和二极管部80这两者。
在晶体管部70中，在缓冲区20之下设置有P+型的集电区22。集电区22的受主浓度高于基区14的受主浓度。集电区22可以包含与基区14相同的受主，也可以包含不同的受主。集电区22的受主例如是硼。
在二极管部80中，在缓冲区20之下设置有N+型的阴极区82。阴极区82的施主浓度高于漂移区18的施主浓度。阴极区82的施主例如为氢或磷。应予说明，成为各区域的施主及受主的元素不局限于上述例。集电区22和阴极区82在半导体基板10的下表面23露出并与集电极24连接。集电极24可以与半导体基板10的整个下表面23接触。发射极52和集电极24由铝等金属材料形成。
在半导体基板10的上表面21侧设置有一个以上的栅极沟槽部40以及一个以上的虚设沟槽部30。各沟槽部从半导体基板10的上表面21贯通基区14而到达漂移区18。在设置有发射区12、接触区15以及蓄积区16中的至少任一个的区域中，各沟槽部也贯通这些掺杂区而到达漂移区18。沟槽部贯通掺杂区域并不限定于以形成掺杂区域后形成沟槽部的顺序进行制造。在形成沟槽部之后在沟槽部之间形成掺杂区的情况也包括在沟槽部贯通掺杂区的情况中。
如上所述，在晶体管部70设置有栅极沟槽部40和虚设沟槽部30。在二极管部80设置有虚设沟槽部30，而未设置栅极沟槽部40。在本例中，二极管部80与晶体管部70在X轴方向上的边界是阴极区82与集电区22的边界。
栅极沟槽部40具有设置于半导体基板10的上表面21的栅极沟槽、栅极绝缘膜42和栅极导电部44。栅极沟槽部40是栅极结构的一例。栅极绝缘膜42以覆盖栅极沟槽的内壁的方式设置。栅极绝缘膜42可以通过将栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部设置于比栅极绝缘膜42靠内侧的位置。即，栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。
栅极导电部44在深度方向上可以设置得比基区14长。该截面处的栅极沟槽部40在半导体基板10的上表面21被层间绝缘膜38覆盖。栅极导电部44与栅极布线电连接。如果对栅极导电部44施加预定的栅极电压，则在基区14中的与栅极沟槽部40接触的界面的表层形成由电子的反转层形成的沟道。
虚设沟槽部30在该截面中可以具有与栅极沟槽部40相同的结构。虚设沟槽部30具有设置于半导体基板10的上表面21的虚设沟槽、虚设绝缘膜32及虚设导电部34。虚设导电部34可以与不同于栅极焊盘的电极连接。例如，可以在不同于栅极焊盘的与外部电路连接的未图示的虚设焊盘连接虚设导电部34，进行与栅极导电部44不同的控制。另外，也可以使虚设导电部34与发射极52电连接。虚设绝缘膜32以覆盖虚设沟槽的内壁的方式设置。虚设导电部34设置于虚设沟槽的内部，并且设置于比虚设绝缘膜32靠内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设导电部34可以由与栅极导电部44相同的材料形成。例如虚设导电部34由多晶硅等导电材料形成。虚设导电部34在深度方向上可以具有与栅极导电部44相同的长度。
本例的栅极沟槽部40和虚设沟槽部30在半导体基板10的上表面21被层间绝缘膜38覆盖。应予说明，虚设沟槽部30和栅极沟槽部40的底部可以是向下侧凸出的曲面状(在截面中为曲线状)。
图8示出图7的c-c线所示位置处的氢化学浓度、载流子密度、空位密度以及载流子寿命在深度方向上的分布例。在本例中，在深度位置Z1以1×1016ions/cm2的剂量注入氢离子。缓冲区20的氢化学浓度分布、施主浓度分布、空位密度分布、载流子寿命分布与图2的例子相同。如图2所示，本例的缓冲区20具有单个的施主浓度峰221。另一例的缓冲区20可以具有多个施主浓度峰221。
本例的载流子密度分布在阴极区82具有施主浓度峰。阴极区82的施主可以是磷等除氢施主以外的施主。根据本例，能够以共同的工序实施高浓度的缓冲区20的形成和寿命调整部241的形成。
图9示出c-c线处的氢化学浓度、载流子密度、空位密度和载流子寿命的其他分布例。在本例中，在多个深度位置(图9中为深度位置Z1和深度位置Z2)分别形成有高浓度氢峰201。即，以3×1015ions/cm2以上的剂量将氢离子注入到多个深度位置中的每一个深度位置。半导体基板10的退火可以在向多个深度位置注入氢离子后一并进行，也可以在每次向各个深度位置注入氢离子时进行。
在本例中，在深度位置Z1和深度位置Z2这双方形成寿命调整部241。根据本例，能够容易地形成多个寿命调整部241。对于多个深度位置的氢剂量可以相同，也可以不同。在本例中，两个高浓度氢峰201-1、202-2均配置于缓冲区20。在另一例中，也可以有至少一个高浓度氢峰201设置于除缓冲区20以外的区域。例如，可以有至少一个高浓度氢峰201配置于半导体基板10的上表面21侧的区域。配置于上表面21侧的高浓度氢峰201可以从上表面21注入氢离子，也可以从下表面23注入氢离子。在这种情况下，从高浓度氢峰到氢离子的注入面形成高浓度区107。
图10示出c-c线处的氢化学浓度、载流子密度、空位密度以及载流子寿命的其他分布例。应予说明，除深度位置Z1的附近以外，施主浓度分布与载流子密度分布相同。用虚线表示深度位置Z1的附近的施主浓度DD的分布。
本例的半导体装置100具有低浓度氢峰207，其配置于比高浓度氢峰201靠半导体基板10的上表面21侧的位置。低浓度氢峰207在深度位置Z3具有顶点208。对于深度位置Z3的氢离子的剂量小于3×1015ions/cm2。对于深度位置Z3的氢离子的剂量可以为1×1013ions/cm2以上且1×1015ions/cm2以下。
由于将氢离子注入于深度位置Z3，因此在深度位置Z3形成施主浓度呈现峰的上表面侧施主峰215。在图10中，在载流子密度分布的曲线图中用实线表示上表面侧施主峰215。载流子密度分布可以在与上表面侧施主峰215相同的位置具有相同形状的峰。低浓度氢峰207设置于与上表面侧施主峰215重叠的位置。低浓度氢峰207的顶点208的深度位置可以与上表面侧施主峰215的顶点216的深度位置一致。
由于对于深度位置Z3的氢剂量低，因此在深度位置Z3附近形成的空位缺陷几乎全部由氢封端，成为氢施主。因此，在低浓度氢峰207的深度方向的半峰全宽W207的范围内，空位密度分布不具有明显的峰，另外，载流子寿命分布不具有明显的极小值。
在半峰全宽W207的范围内，空位密度分布可以具有微小的峰。但是，与设置在半峰全宽W201的范围内的空位密度峰231相比，半峰全宽W207的范围内的空位密度足够小。作为一例，将深度位置Z1处的空位密度设为V1，将深度位置Z3处的空位密度设为V3。另外，将低浓度氢峰207的顶点208处的氢化学浓度设为Hp3。
将深度位置Z3处的空位浓度V3与低浓度氢峰207的浓度Hp3的比(Z3/Hp3)设为R3。另外，将深度位置Z1处的空位浓度V1与高浓度氢峰201的浓度Hp1的比(Z1/Hp1)设为R1。比R3小于比R1。比R3可以为比R1的1/10以下，也可以为1/100以下。
另外，优选高浓度氢峰201的半峰全宽W201的范围与低浓度氢峰207的半峰全宽W207的范围相互分离。即，半峰全宽W207的下端位置Z3a优选配置于比半峰全宽W201的上端位置Z1b靠上表面21侧的位置。由此，例如能够抑制由于向深度位置Z1注入氢离子而导致深度位置Z3处的半导体基板10的结晶性大幅紊乱。因此，在深度位置Z3，容易用氢将晶格缺陷封端而形成氢施主。下端位置Z3a与上端位置Z1b之间的距离可以比半峰全宽W201的一半大，也可以比半峰全宽W201大。
根据本例，通过将氢离子注入于多个深度位置，能够在深度方向上形成长的缓冲区20。另外，能够在缓冲区20容易地形成寿命调整部241。另外，由于在比寿命调整部241靠上表面21侧的位置设置上表面侧施主峰215，因此能够抑制耗尽层到达寿命调整部241。
上表面侧施主峰215的顶点216处的施主浓度低于施主浓度峰221的顶点处的施主浓度。顶点216处的施主浓度可以大于峰212处的施主浓度，也可以小于峰212处的施主浓度。顶点216处的施主浓度可以大于峰213处的施主浓度，也可以小于峰213处的施主浓度。顶点216处的施主浓度可以大于谷211处的施主浓度，也可以小于谷211处的施主浓度。
在本说明书中，将从栅极沟槽部40的下端朝向半导体基板10的下表面23对施主浓度进行积分而得到的积分值称为积分浓度。半导体基板10具有积分浓度达到临界积分浓度的临界深度位置。临界积分浓度nc例如由下式所示。
nc＝εs×Ec/q
其中，εs是形成半导体基板10的材料的介电常数，q是元电荷量，Ec是半导体基板10的绝缘击穿电场强度。例如在半导体基板10为硅基板的情况下，Ec为1.8×105～2.5×105(V/cm)，nc为1.2×1012～1.6×1012(/cm2)。
另外，在向集电极24和发射极52之间施加正向偏压并使电场强度的最大值达到半导体基板10的绝缘击穿电场强度而产生了雪崩击穿的情况下，在直至漂移区18的特定位置耗尽化的情况下，从栅极沟槽部40的下端到该特定位置为止对施主浓度进行积分而得的值对应于临界积分浓度。
高浓度氢峰201的顶点202优选配置于比临界深度位置靠半导体基板10的下表面23侧的位置。由此，即使在发生了雪崩击穿的情况下，也能够抑制耗尽层到达空位密度峰231，抑制漏电流。如图9所示，通过设置上表面侧施主峰215，容易在比高浓度氢峰201更靠上表面21侧配置临界深度位置。
图11示出图7的d-d线所示的位置处的氢化学浓度、载流子密度、空位密度以及载流子寿命在深度方向上的分布例。相对于图8所示的例子，在本例中具有集电区22来代替阴极区82。其他分布与图8所示的例子相同。
如载流子密度分布的曲线图所示，集电区22具有受主浓度峰。将受主浓度峰的半峰全宽设为W22。优选集电区22的半峰全宽W22与高浓度氢峰201的半峰全宽W201相互分离。半峰全宽W22与半峰全宽W201之间的距离可以为半峰全宽W201的一半以上，也可以为半峰全宽W201以上。
在本例中，高浓度氢峰201的氢剂量大，施主浓度峰221容易变大。通过增大高浓度氢峰201与集电区22之间的距离，能够抑制施主浓度峰221对集电区22的浓度造成影响。
应予说明，如图8所示，优选阴极区82的半峰全宽W82与高浓度氢峰201的半峰全宽W201也相互分离。半峰全宽W82与半峰全宽W201之间的距离可以为半峰全宽W201的一半以上，也可以为半峰全宽W201以上。阴极区82的半峰全宽W82与高浓度氢峰201的半峰全宽W201之间的距离可以小于集电区22的半峰全宽W22与高浓度氢峰201的半峰全宽W201之间的距离，也可以与集电区22的半峰全宽W22与高浓度氢峰201的半峰全宽W201之间的距离相同，还可以大于集电区22的半峰全宽W22与高浓度氢峰201的半峰全宽W201之间的距离。另外，图9、图10的例子设为图7的c-c线的截面，但也可以是图7的d-d线的截面。在这种情况下，只要将图9和图10的阴极区82置换为集电区22即可。
以上，使用实施方式对本发明进行了说明，但本发明的技术范围并不限定于上述实施方式所记载的范围。能够对上述实施方式施加各种变更或改良，这对于本领域技术人员而言是显而易见的。根据权利要求书的记载可知，施加了这样的变更或改良的方式也能够包含在本发明的技术范围内。
需要注意的是，权利要求书、说明书及附图中所示的装置、系统、程序以及方法中的动作、过程、步骤以及阶段等各处理的执行顺序只要没有特别明示“早于”、“在……之前”等，另外，不在后面的处理中使用前面的处理的结果，则能够以任意的顺序实现。关于权利要求书、说明书以及附图中的动作流程，即使为了方便而使用“首先”、“然后”等进行了说明，也并不意味着必须按照该顺序实施。

Claims (17)

1.一种半导体装置，其特征在于，具备：
半导体基板，其整体分布有体施主；
高浓度氢峰，其设置于所述半导体基板，且氢剂量为3×1015/cm2以上；
高浓度区，其包含在所述半导体基板的深度方向上与所述高浓度氢峰重叠的位置，且所述高浓度区的施主浓度高于体施主浓度；以及
寿命调整部，其设置于在所述深度方向上与所述高浓度氢峰重叠的位置，且载流子寿命呈现极小值。
2.根据权利要求1所述的半导体装置，其特征在于，
所述高浓度氢峰的氢剂量为1×1016/cm2以上。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述高浓度氢峰的氢化学浓度为2×1018/cm3以上。
4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
所述高浓度区的所述深度方向的载流子密度分布包含谷和峰，所述谷配置于与所述高浓度氢峰重叠的位置，所述峰与所述谷相邻而配置。
5.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
在所述深度方向的不同位置具备多个所述高浓度氢峰。
6.根据权利要求1至5中任一项所述的半导体装置，其特征在于，
所述高浓度氢峰的所述深度方向的半峰全宽内的载流子密度具有谷或曲折。
7.根据权利要求1至6中任一项所述的半导体装置，其特征在于，
在与所述高浓度氢峰的顶点不同的位置配置有载流子密度峰的顶点。
8.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置还具备设置于所述半导体基板的上表面的栅极结构，
所述高浓度氢峰包含下拖尾和上拖尾，所述下拖尾的氢化学浓度朝向所述半导体基板的下表面减少，所述上拖尾的所述氢化学浓度朝向所述半导体基板的上表面比所述下拖尾更急剧地减少。
9.根据权利要求8所述的半导体装置，其特征在于，
所述高浓度氢峰配置于所述半导体基板的下表面侧的区域。
10.根据权利要求8或9所述的半导体装置，其特征在于，
所述半导体装置还具备设置于所述半导体基板的上表面的沟槽部，
所述半导体基板具有临界深度位置，所述临界深度位置是从所述沟槽部的下端朝向所述半导体基板的下表面对施主浓度进行积分而得的积分值达到所述半导体基板的临界积分浓度的位置，
所述高浓度氢峰的顶点配置于比所述临界深度位置靠所述半导体基板的下表面侧的位置。
11.根据权利要求8至10中任一项所述的半导体装置，其特征在于，
所述深度方向的空位密度分布具有：
空位密度峰，其在所述深度方向上配置于与所述高浓度氢峰重叠的位置；
下侧平坦部，其配置于比所述空位密度峰靠所述半导体基板的下表面侧的位置；以及
上侧平坦部，其配置于比所述空位密度峰靠所述半导体基板的上表面侧的位置，且上侧平坦部的密度低于所述下侧平坦部的密度。
12.根据权利要求11所述的半导体装置，其特征在于，
所述空位密度峰的所述深度方向的半峰全宽小于所述高浓度氢峰的所述深度方向的半峰全宽。
13.根据权利要求8至12中任一项所述的半导体装置，其特征在于，还具备：
上表面侧施主峰，其配置于比所述高浓度氢峰靠所述半导体基板的上表面侧的位置，且施主浓度呈现峰；
低浓度氢峰，其在所述深度方向上设置于与所述上表面侧施主峰重叠的位置，且氢剂量小于3×1015/cm2。
14.根据权利要求13所述的半导体装置，其特征在于，
所述低浓度氢峰的所述深度方向的半峰全宽内的载流子寿命不具有极小值。
15.根据权利要求13或14所述的半导体装置，其特征在于，
设置有所述低浓度氢峰的深度位置处的空位浓度与所述低浓度氢峰的浓度之比小于设置有所述高浓度氢峰的深度位置处的空位浓度与所述高浓度氢峰的浓度之比。
16.根据权利要求13至15中任一项所述的半导体装置，其特征在于，
所述高浓度氢峰的半峰全宽的范围与所述低浓度氢峰的半峰全宽的范围相互分离。
17.根据权利要求8至16中任一项所述的半导体装置，其特征在于，
所述半导体装置还具备集电区，所述集电区与所述半导体基板的下表面接触而设置，并具有受主浓度峰，
所述受主浓度峰的半峰全宽的范围与所述高浓度氢峰的半峰全宽的范围相互分离。
CN202280005677.7A 2021-03-17 2022-03-17 半导体装置 Pending CN115989563A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-044157 2021-03-17
JP2021044157 2021-03-17
PCT/JP2022/012322 WO2022196768A1 (ja) 2021-03-17 2022-03-17 半導体装置

Publications (1)

Publication Number Publication Date
CN115989563A true CN115989563A (zh) 2023-04-18

Family

ID=83321133

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280005677.7A Pending CN115989563A (zh) 2021-03-17 2022-03-17 半导体装置

Country Status (5)

Country Link
US (1) US20230197772A1 (zh)
JP (1) JP7473075B2 (zh)
CN (1) CN115989563A (zh)
DE (1) DE112022000087T5 (zh)
WO (1) WO2022196768A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117650162A (zh) * 2023-10-31 2024-03-05 海信家电集团股份有限公司 半导体装置和半导体装置的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368001A (ja) 2001-06-07 2002-12-20 Denso Corp 半導体装置及びその製造方法
US9466689B2 (en) * 2012-03-30 2016-10-11 Fuji Electric Co., Ltd. Method for manufacturing a semiconductor device and semiconductor device manufactured thereby
US9627517B2 (en) 2013-02-07 2017-04-18 Infineon Technologies Ag Bipolar semiconductor switch and a manufacturing method therefor
CN109065441B (zh) 2013-06-26 2023-06-30 富士电机株式会社 半导体装置及半导体装置的制造方法
WO2016204227A1 (ja) * 2015-06-17 2016-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2020080295A1 (ja) 2018-10-18 2020-04-23 富士電機株式会社 半導体装置および製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117650162A (zh) * 2023-10-31 2024-03-05 海信家电集团股份有限公司 半导体装置和半导体装置的制造方法

Also Published As

Publication number Publication date
US20230197772A1 (en) 2023-06-22
DE112022000087T5 (de) 2023-05-17
WO2022196768A1 (ja) 2022-09-22
JP7473075B2 (ja) 2024-04-23
JPWO2022196768A1 (zh) 2022-09-22

Similar Documents

Publication Publication Date Title
CN113454789A (zh) 半导体装置
US20240186383A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20230039920A1 (en) Semiconductor device
CN113875016A (zh) 半导体装置
CN113892184A (zh) 半导体装置和半导体装置的制造方法
CN113767477A (zh) 半导体装置和半导体装置的制造方法
US20230197772A1 (en) Semiconductor device
EP3842574B1 (en) Semiconductor device and manufacturing method
JP2023179647A (ja) 半導体装置および半導体装置の製造方法
CN113544857A (zh) 半导体装置以及制造方法
US20220328313A1 (en) Semiconductor device and manufacturing method
JP7452632B2 (ja) 半導体装置および半導体装置の製造方法
US20220085166A1 (en) Semiconductor apparatus and manufacturing method of semiconductor apparatus
US20240194777A1 (en) Semiconductor device
US20220320324A1 (en) Semiconductor device
US20240030322A1 (en) Semiconductor apparatus, and manufacturing method thereof
US20230041042A1 (en) Semiconductor apparatus and method for manufacturing semiconductor apparatus
US20220123133A1 (en) Semiconductor apparatus and manufacturing method of semiconductor apparatus
US20240154003A1 (en) Semiconductor device
JP2024091793A (ja) 半導体装置
CN117096184A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination