CN113875016A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN113875016A
CN113875016A CN202080038621.2A CN202080038621A CN113875016A CN 113875016 A CN113875016 A CN 113875016A CN 202080038621 A CN202080038621 A CN 202080038621A CN 113875016 A CN113875016 A CN 113875016A
Authority
CN
China
Prior art keywords
peak
region
semiconductor device
doping concentration
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080038621.2A
Other languages
English (en)
Inventor
加藤由晴
安喰彻
吉村尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN113875016A publication Critical patent/CN113875016A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体装置，其具备：半导体基板；掺杂浓度的多个峰，其设置在半导体基板的背面；平坦部，其在半导体基板的深度方向上设置在多个峰之间，并且具有半导体基板的基板浓度的2.5倍以上的掺杂浓度，多个峰中的至少一者为设置在比平坦部更靠正面侧的位置的第一峰，第一峰的掺杂浓度是平坦部的掺杂浓度的2倍以下。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
以往，已知有具备作为场截止层(Field stop)而发挥功能的缓冲区的半导体装置(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：美国专利申请公开第2016/0141399号说明书
发明内容
技术问题
在以往的半导体装置中，有在短路时在低集电极-发射极间电压下振荡的情况。
技术方案
为了解决上述问题，在本发明的第一方式中，提供一种半导体装置，所述半导体装置具备：半导体基板；掺杂浓度的多个峰，其设置在半导体基板的背面；以及平坦部，其在半导体基板的深度方向上设置在多个峰之间，并且具有半导体基板的基板浓度的2.5倍以上的掺杂浓度，多个峰中的至少一者为设置在比平坦部更靠正面侧的位置的第一峰，第一峰的掺杂浓度是平坦部的掺杂浓度的2倍以下。
平坦部的掺杂浓度可以是半导体基板的基盘浓度的10倍以下。
第一峰的深度位置可以是25μm以上且35μm以下。
半导体装置可以具备平缓倾斜区域，所述平缓倾斜区域设置在比第一峰更靠半导体基板的正面侧的位置，并且在深度方向上的掺杂浓度倾斜度比第一峰更平缓。平缓倾斜区域中的掺杂浓度的斜率α可以是750以上且1500以下。斜率α的单位是[/cm]。
平缓倾斜区域的厚度可以是5μm以上且10μm以下。
多个峰可以具有第二峰，所述第二峰设置在从半导体基板的正面侧起第二个深度位置，并且其掺杂浓度是平坦部的掺杂浓度的2倍以下。
多个峰中的至少一者的掺杂浓度可以是平坦部的掺杂浓度的1.5倍以下。
多个峰的深度方向上的位置可以对应于氢化学浓度的峰的深度。
平坦部可以包括第一平坦部、以及掺杂浓度与第一平坦部不同的第二平坦部。
第二平坦部的掺杂浓度可以是第一平坦部的掺杂浓度的±10％以内。
多个峰可以从正面侧起沿深度方向依次具有第一峰、第二峰、第三峰、以及第四峰，第一平坦部可以设置在第一峰与第二峰之间。
第二平坦部可以设置在第三峰与第四峰之间。
从基板浓度的背面侧的上升位置起到第二平坦部的背面侧的端部为止的掺杂剂的积分浓度可以是0.8×1011cm-2以上且5.0×1011cm-2以下。
多个峰可以设置在缓冲区。缓冲区中的氧化学浓度可以是1×1017cm-3以上且6×1017cm-3以下。
在比平坦部更靠正面侧的位置可以具有在峰之间不具有平坦区域的多个掺杂浓度的峰。
不具有平坦区域的多个掺杂浓度的峰的深度方向上的位置可以对应于氢化学浓度的峰的深度方向上的位置。关于不具有平坦区域的多个掺杂浓度、以及与该多个掺杂浓度对应的氢化学浓度，氢化学浓度的与预先设定的峰相邻的谷部相对于该峰的氢化学浓度的比可以小于掺杂浓度的与预先设定的峰间相邻的谷部相对于该峰的掺杂浓度的比。
平坦部可以设置在比氢的掺杂浓度分布的峰更靠背面侧的位置。
平坦部可以具有VOH缺陷、或者包括C、O、H的晶格缺陷中的至少一者的复合缺陷。
平坦部的厚度的总和可以厚于比平坦部更靠下方的半导体基板的厚度。
半导体基板可以是MCZ基板。
应予说明，上述发明内容并没有列举本发明的全部必要特征。另外，这些特征组的子组合也能够另外成为发明。
附图说明
图1A示出实施例的半导体装置100的构成的一例。
图1B是示出图1A中的a-a’截面的一例的图。
图1C示出实施例的半导体装置100的掺杂浓度分布的一例。
图2示出实施例和比较例的掺杂浓度分布的一例。
图3示出实施例和比较例的掺杂浓度分布的另一例。
图4示出实施例的半导体装置100的掺杂浓度分布的变形例。
图5示出比较例的半导体装置在短路时的特性。
图6示出实施例的半导体装置100在短路时的特性。
图7示出背面硼离子注入浓度与闩锁耐量击穿前电流之间的关系。
图8示出实施例与比较例中的短路时的闩锁耐量击穿前电流。
符号说明
10···半导体基板、11···阱区、12···发射区、14···基区、15···接触区、16···蓄积区、18···漂移区、21···正面、22···集电区、23···背面、24···集电电极、29···延伸部分、30···虚设沟槽部、31···连接部分、32···虚设绝缘膜、33···虚设导电部、34···虚设导电部、38···层间绝缘膜、39···延伸部分、40···栅极沟槽部、41···连接部分、42···栅极绝缘膜、44···栅极导电部、49···接触孔、50···栅极金属层、52···发射电极、54···接触孔、56···接触孔、61···第一台面部、62···第二台面部、70···晶体管部、80···二极管部、82···阴极区、90···缓冲区、91···峰、92···平坦部、93···平缓倾斜区域、100···半导体装置、110···掺杂浓度分布、120···氢化学浓度分布、130···基板浓度分布、140···氧化学浓度分布、510···掺杂浓度分布、550···掺杂浓度分布
具体实施方式
以下，虽然通过发明的实施方式对本发明进行说明，但是以下的实施方式并不限定权利要求书所涉及的发明。另外，实施方式中所说明的特征的全部组合未必是发明的技术方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。将基板、层或其他部件的两个主表面之中的一个表面称为正面，将另一个表面称为背面。“上”、“下”、“正”、“背”的方向不限于重力方向、或半导体装置在实际安装时向基板等安装的方向。
在本说明书中，有时使用X轴、Y轴以及Z轴的正交坐标轴来说明技术事项。在本说明书中，将与半导体基板的正面平行的面设为XY面，将与X轴和Y轴构成右手系的方向，即半导体基板的深度方向设为Z轴。应予说明，在本说明书中，对于沿Z轴方向观察半导体基板的情况，称为俯视。
在各实施例中，示出了将第一导电型设为N型，并将第二导电型设为P型的例子，但是也可以将第一导电型设为P型，并将第二导电型设为N型。在该情况下，各实施例中的基板、层、区域等的导电型分别为相反的极性。
施主具有向半导体供给电子的功能。受主具有从半导体获取电子的功能。施主和受主不限于杂质本身。例如，存在于半导体中的空位(V)、氧(O)以及氢(H)结合而成的VOH缺陷作为供给电子的施主而发挥功能。
在本说明书中，前缀有n或p的层和区域分别意味着电子或空穴是多数载流子。另外，在n和/或p上标注的+和-分别意味着掺杂浓度比没有标注+和-的层和/或区域更高和更低。如果没有特别说明，本说明书的单位制就是SI单位制。虽然有时利用cm来表示长度单位，但是也可以换算为米(m)之后进行各种计算。
在本说明书中，化学浓度是指无论电活化的状态而测定的元素的原子密度。化学浓度能够通过例如二次离子质谱法(SIMS)来测量。在本说明书中，每单位体积的浓度表示使用atoms/cm3或/cm3来进行。该单位用于半导体基板内的化学浓度、或者施主或受主浓度。也可以省略atoms的表示。本说明书中的各浓度可以是室温下的值。作为一例，室温下的值可以使用300K(开尔文)(大致26.9℃)时的值。
在本说明书中，掺杂浓度是指施主化或受主化的掺杂剂的浓度。掺杂浓度的单位与化学浓度同样地使用/cm3。在本说明书中，有时将施主与受主的浓度差(即净掺杂浓度)作为掺杂浓度。净掺杂浓度能够通过电压-电容测定法(CV法)来测定。或者，也可以将能够利用扩散电阻测定法(SR法)测定的载流子浓度作为净掺杂浓度。通过CV法或SR法测量的载流子浓度可以作为热平衡状态下的值。另外，作为掺杂浓度，也可以使用施主和受主的化学浓度。在该情况下，掺杂浓度能够利用SIMS法来测定。只要没有特别地限定，作为掺杂浓度就可以使用上述任一者。只要没有特别地限定，就可以将掺杂区域中的掺杂浓度分布的峰值作为该掺杂区域中的掺杂浓度。
在施主、受主或净掺杂的浓度分布具有峰的情况下，可以将该峰值作为该区域中的施主、受主或净掺杂的浓度。在施主、受主或净掺杂的浓度几乎均等的情况下等，可以将该区域中的施主、受主或净掺杂的浓度的平均值作为施主、受主或净掺杂的浓度。
从通过CV法或SR法测量的载流子浓度计算出的施主或受主的浓度可以低于表示施主或受主的元素的化学浓度。作为一例，在硅的半导体中成为施主的磷或砷的施主浓度、或者成为受主的硼(Boron)的受主浓度是它们的化学浓度的99％左右或99％以上。
另外，在本说明书中，剂量是指在进行离子注入时注入到晶片的每单位面积的离子的个数。因此，其单位是/cm2。应予说明，半导体区域的剂量可以设为遍及该半导体区域的深度方向对掺杂浓度进行积分而得的积分浓度。该积分浓度的单位是/cm2。因此，可以将剂量与积分浓度作为相同事物来处理。积分浓度可以设为到半峰宽度为止的积分值，也可以在与其他的半导体区域的光谱重叠的情况下，除去其他的半导体区域的影响而导出。
因此，在本说明书中，能够将掺杂浓度的高低读取为剂量的高低。即，在一个区域的掺杂浓度比其他区域的掺杂浓度高的情况下，能够理解为该一个区域的剂量比其他区域的剂量高。
在后述的半导体基板10注入有氢离子。在半导体基板10中，在氢离子所通过的通过区域，通过氢的通过而形成有以单原子空位(V)、双原子空位(VV)等空位为主体的晶格缺陷。与空位相邻的原子具有悬挂键。在本说明书中在称为晶格缺陷的情况下，包括以空位为主体的晶格缺陷，还包括间隙原子和/或位错，在广义上还可以包括施主和/或受主。
在整个半导体基板10包含氧。该氧是在制造半导体的晶锭时，被有意或无意地导入的。在半导体基板10的内部氢(H)、空位(V)以及氧(O)结合而形成VOH缺陷。另外，通过对半导体基板10进行热处理而使氢扩散，从而促进VOH缺陷的形成。VOH缺陷作为供给电子的施主而发挥功能。在本说明书中，有时将VOH缺陷简称为氢施主。氢施主的掺杂浓度比氢的化学浓度低。例如，在硅的半导体中，若将氢施主的掺杂浓度相对于氢的化学浓度的比率设为活化率，则活化率可以是0.1％～30％的值。虽然在制造半导体基板10时的体施主的化学浓度的偏差比较大，但是能够比较高精度地控制氢离子的剂量。因此，也能够高精度地控制通过注入氢离子而产生的晶格缺陷的浓度，并且能够高精度地控制通过区域的施主浓度。
图1A示出实施例的半导体装置100的构成的一例。本例的半导体装置100是具备晶体管部70和二极管部80的半导体芯片。例如，半导体装置100是反向导通IGBT(RC-IGBT：Reverse Conducting IGBT)。
晶体管部70是将设置在半导体基板10的背面侧的集电区22投影到半导体基板10的正面21而成的区域。集电区22具有第二导电型。作为一例，本例的集电区22是P+型。晶体管部70包括IGBT等晶体管。
二极管部80可以是将阴极区82投影到半导体基板10的正面21而成的区域。二极管部80包括在半导体基板10的正面21与晶体管部70相邻而设置的续流二极管(FWD：FreeWheel Diode)等二极管。
在图1A中示出作为半导体装置100的边缘侧的芯片端部周边的区域，省略了其他区域。例如，在本例的半导体装置100的X轴方向上的负侧的区域可以设置有边缘终端结构部。边缘终端结构部缓解半导体基板10的正面21侧的电场集中。边缘终端结构部具有例如保护环、场板、降低表面电场以及将它们组合而得的结构。应予说明，在本例中，为了方便而对X轴方向上的负侧的边缘进行说明，但是对于半导体装置100的其他的边缘而言也是同样的。
半导体基板10为硅基板。本例的半导体基板10是通过应用了磁场的直拉(MCZ：Magnetic field applied Czochralski)法而制作出的MCZ基板。MCZ基板与通过FZ(Floating Zone：悬浮区熔)法而得到的FZ基板相比较，适合于制造更大直径的晶片。
本例的半导体装置100在半导体基板10的正面21，具备栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14以及接触区15。另外，本例的半导体装置100具备设置于半导体基板10的正面21的上方的发射电极52和栅极金属层50。
发射电极52和栅极金属层50通过包括金属的材料来制作。例如，发射电极52的至少一部分区域可以通过铝、铝-硅合金、或铝-硅-铜合金来制作。栅极金属层50的至少一部分区域可以通过铝、铝-硅合金、或铝-硅-铜合金来制作。发射电极52和栅极金属层50可以在由铝等形成的区域的下层具有通过钛和/或钛化合物等制作出的势垒金属。发射电极52和栅极金属层50被设置为彼此分开。
发射电极52和栅极金属层50隔着层间绝缘膜而设置在半导体基板10的上方。层间绝缘膜在图1A中被省略。在层间绝缘膜以贯通层间绝缘膜的方式设置有接触孔49、接触孔54以及接触孔56。
接触孔49将栅极金属层50与栅极沟槽部40内的栅极导电部44连接。后面会对栅极导电部44进行说明。在接触孔49的内部可以形成有由钨等形成的插塞。
接触孔56将发射电极52与虚设沟槽部30内的虚设导电部33连接。后面会对虚设导电部33进行说明。在接触孔56的内部可以形成有由钨等形成的插塞。
栅极沟槽部40以预先设定的间隔沿着预先设定的排列方向(在本例中是Y轴方向)排列。本例的栅极沟槽部40可以具有沿着与半导体基板10的正面21平行且与排列方向垂直的延伸方向(在本例中是X轴方向)延伸的两个延伸部分39、以及连接两个延伸部分39的连接部分41。
优选连接部分41的至少一部分形成为曲线状。通过连接栅极沟槽部40的两个延伸部分39的端部，从而能够缓解延伸部分39的端部处的电场集中。在栅极沟槽部40的连接部分41，栅极金属层50可以与栅极导电部44连接。
与栅极沟槽部40同样地，虚设沟槽部30以预先设定的间隔沿着预先设定的排列方向(在本例中是Y轴方向)排列。本例的虚设沟槽部30可以与栅极沟槽部40同样地，以曲线形状来形成其至少一部分。作为一例，虚设沟槽部30可以在半导体基板10的正面21具有U字形状。即，虚设沟槽部30可以具有沿着延伸方向而延伸的两个延伸部分29、以及连接两个延伸部分29的连接部分31。
应予说明，在此，在晶体管部70中在栅极沟槽部40之间设置两根虚设沟槽部30，但是虚设沟槽部30相对于栅极沟槽部40的根数和/或配置可以根据设计上的情况来设定。另外，也可以设为在晶体管部70不设置虚设沟槽部30，而是全部设置栅极沟槽部40的所谓的全栅极结构。
发射电极52形成在栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14以及接触区15的上方。发射电极52被设定为发射极电位。作为一例，发射极电位可以是接地电位。
阱区11是设置在比后述的漂移区18更靠半导体基板10的正面21侧的位置的第二导电型的区域。阱区11是设置在半导体装置100的边缘侧的阱区的一例。作为一例，阱区11是P+型。阱区11从有源区的设置有栅极金属层50一侧的端部起以预先设定的范围形成。阱区11中的掺杂剂的扩散深度可以设定得比栅极沟槽部40和虚设沟槽部30的深度深。栅极沟槽部40和虚设沟槽部30的栅极金属层50侧的一部分形成在阱区11。栅极沟槽部40和虚设沟槽部30的延伸方向上的端部可以在各自的沟槽的深度方向上的底部被阱区11覆盖。
在晶体管部70，接触孔54形成在发射区12和接触区15的各区域的上方。另外，在二极管部80，接触孔54形成在第二台面部62的上方。在设置在X轴方向两端的基区14和阱区11的上方不设置接触孔54。由此，在层间绝缘膜形成有一个或多个接触孔54。一个或多个接触孔54可以沿延伸方向延伸而设置。
第一台面部61和第二台面部62是在与半导体基板10的正面21平行的面内，在Y轴方向上与各沟槽部邻接而设置的台面部。台面部是半导体基板10的、在将各沟槽部的延伸部分作为一个沟槽部的情况下，被相邻的两个沟槽部所夹的部分。即，可以将被相邻的沟槽部的两个延伸部分所夹的区域作为台面部。另外，作为台面部的深度，可以是从半导体基板10的正面21起到各沟槽部的最深的底部的深度为止的部分。
在晶体管部70，第一台面部61被设置为与虚设沟槽部30和栅极沟槽部40中的至少一者邻接。另外，在晶体管部70与二极管部80之间的边界部，第一台面部61被设置为与晶体管部70邻接。第一台面部61在半导体基板10的正面21具有阱区11、发射区12、基区14、以及接触区15。在第一台面部61中，发射区12和接触区15在延伸方向上交替地设置。
在二极管部80，第二台面部62被设置为与虚设沟槽部30邻接。第二台面部62在半导体基板10的正面21具有阱区11、发射区12、基区14、以及接触区15。在第二台面部62中，发射区12和接触区15在延伸方向上交替地设置。
基区14是在晶体管部70设置在半导体基板10的正面21侧的第二导电型的区域。作为一例，基区14是P-型。在半导体基板10的正面21，基区14可以设置在第一台面部61和第二台面部62的X轴方向上的两端部。应予说明，图1A仅示出该基区14的X轴方向上的一侧的端部。
基区14-e配置在各台面部的Y轴方向上的两端部。本例的基区14-e设置在第一台面部61和第二台面部62。基区14-e在各台面部的中央侧与接触区15接触。基区14-e在与接触区15相反一侧与阱区11接触。
在第一台面部61的正面21，发射区12被设置为与栅极沟槽部40接触。发射区12可以沿Y轴方向从夹着第一台面部61而沿X轴方向延伸的两根沟槽部中的一者设置到另一者。发射区12还设置在接触孔54的下方。
另外，发射区12可以与虚设沟槽部30接触，也可以不与虚设沟槽部30接触。在本例中，发射区12与虚设沟槽部30接触。本例的发射区12是第一导电型。作为一例，本例的发射区12是N+型。
接触区15是掺杂浓度比基区14的掺杂浓度高的第二导电型的区域。作为一例，本例的接触区15是P+型。接触区15可以沿Y轴方向从沿X轴方向延伸的两根沟槽部中的一者设置到另一者。接触区15可以设置于第一台面部61和第二台面部62两者。接触区15可以与栅极沟槽部40接触，也可以不与栅极沟槽部40接触。另外，接触区15可以与虚设沟槽部30接触，也可以不与虚设沟槽部30接触。接触区15还设置在接触孔54的下方。
阴极区82是在二极管部80设置在半导体基板10的背面侧的第一导电型的区域。作为一例，本例的阴极区82是N+型。在俯视下设置有阴极区82的区域用单点划线来表示。
图1B是示出图1A中的a-a’截面的一例的图。a-a’截面是在晶体管部70和二极管部80，通过发射区12、基区14以及接触区15的YZ面。本例的半导体装置100在a-a’截面具有半导体基板10、层间绝缘膜38、发射电极52以及集电电极24。发射电极52形成在半导体基板10的正面21以及层间绝缘膜38的正面。
漂移区18是设置在半导体基板10的第一导电型的区域。作为一例，本例的漂移区18是N-型。漂移区18可以是在半导体基板10中未形成其他掺杂区域而残留的区域。即，漂移区18的掺杂浓度可以是半导体基板10的掺杂浓度。
缓冲区90是设置在漂移区18的下方的第一导电型的区域。作为一例，本例的缓冲区90是N型。缓冲区90的掺杂浓度比漂移区18的掺杂浓度高。缓冲区90可以作为防止从基区14的背面侧扩展的耗尽层到达第二导电型的集电区22和第一导电型的阴极区82的场截止层而发挥功能。
作为一例，缓冲区90的上表面在半导体基板10的深度方向上，设置在距半导体基板10的正面21为深度Zf的位置。本例的缓冲区90具有多个峰91。作为一例，多个峰91通过针对半导体基板10的多次的质子的离子注入而形成。
集电区22是在晶体管部70设置在半导体基板10的背面侧的第二导电型的区域。作为一例，集电区22是P+型。本例的集电区22设置在缓冲区90的下方。
阴极区82是在二极管部80设置在缓冲区90的下方的半导体基板10的背面侧的第一导电型的区域。作为一例，阴极区82是N+型。本例的阴极区82设置在缓冲区90的下方。
集电电极24设置在半导体基板10的背面23。集电电极24由金属等导电材料形成。
蓄积区16是设置在漂移区18的上方的第一导电型的区域。作为一例，本例的蓄积区16是N型。蓄积区16被设置为与栅极沟槽部40接触。蓄积区16可以与虚设沟槽部30接触，也可以不与虚设沟槽部30接触。蓄积区16的掺杂浓度比漂移区18的掺杂浓度高。通过设置蓄积区16，从而能够提高载流子注入增强效应(Injection Enhancement Effect：IE效应)，而降低晶体管部70的导通电压。
基区14是设置在蓄积区16的上方的第二导电型的区域。基区14被设置为与栅极沟槽部40接触。作为一例，基区14是P-型。
在第一台面部61，发射区12设置在基区14与正面21之间。发射区12被设置为与栅极沟槽部40接触。发射区12可以与虚设沟槽部30接触，也可以不与虚设沟槽部30接触。发射区12的掺杂浓度比漂移区18的掺杂浓度高。发射区12的掺杂剂的一例是砷(As)或磷(P)。应予说明，发射区12可以不设置在第二台面部62。
接触区15设置在蓄积区16的上方。本例的接触区15被设置为与栅极沟槽部40接触。作为一例，接触区15是P+型。
一个以上的栅极沟槽部40和一个以上的虚设沟槽部30设置在正面21。各沟槽部从正面21设置到漂移区18。在设置有发射区12、基区14、接触区15以及蓄积区16中的至少一者的区域中，各沟槽部还贯通这些区域而到达漂移区18。沟槽部贯通掺杂区域不限于按照在形成掺杂区域之后形成沟槽部的顺序制造而成。在形成沟槽部后，在沟槽部之间形成掺杂区域的情况也被包括在沟槽部贯通掺杂区域中。
栅极沟槽部40具有形成在正面21的栅极沟槽、栅极绝缘膜42以及栅极导电部44。栅极绝缘膜42覆盖栅极沟槽的内壁而形成。栅极绝缘膜42可以通过将栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部形成在比栅极绝缘膜42更靠内侧的位置。栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。栅极沟槽部40在正面21被层间绝缘膜38覆盖。
作为一例，虚设沟槽部30和栅极沟槽部40以在半导体基板10的深度方向上具有从半导体基板的正面21到各沟槽部的底部的深度Zt的方式设置。其中，各沟槽部的底部被设置的深度可以具有设计上的偏差。
栅极导电部44在半导体基板10的深度方向上，包括隔着栅极绝缘膜42与在第一台面部61侧相邻的基区14对置的区域。若在栅极导电部44施加预定的栅极电压，则在基区14中的、与栅极沟槽接触的界面的表层形成由电子的反型层形成的沟道。
虚设沟槽部30可以具有与栅极沟槽部40相同的结构。虚设沟槽部30具有形成在正面21侧的虚设沟槽、虚设绝缘膜32以及虚设导电部34。虚设绝缘膜32覆盖虚设沟槽的内壁而形成。虚设导电部34形成在虚设沟槽的内部且形成在比虚设绝缘膜32更靠内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设沟槽部30在正面21被层间绝缘膜38覆盖。
层间绝缘膜38设置在半导体基板10的正面21的上方。层间绝缘膜38设置有用于将发射区12与半导体基板10电连接的一个或多个接触孔54。其他的接触孔49和接触孔54也可以同样地贯通层间绝缘膜38而设置。在层间绝缘膜38的上方设置有发射电极52。虚设导电部34可以利用与栅极导电部44不同的电位来控制。作为另一例，虚设导电部34经由接触孔54而与发射电极52连接，并被设定为发射极电位。
图1C示出实施例的半导体装置100的缓冲区90的掺杂浓度分布的一例。在本例的图表中，纵轴表示掺杂浓度[/cm3]，横轴表示距背面23的深度[μm]，横轴负侧相对于横轴正侧而表示半导体基板10的更深的深度位置。本例的图表是利用对数刻度来表示纵轴的刻度的半对数图表。本例的图表的该掺杂浓度分布是针对图1B的b-b’截面描绘出的分布。
掺杂浓度分布110表示缓冲区90的掺杂浓度的分布。本例的缓冲区90具有多个峰91、平坦部92、以及平缓倾斜区域93。
多个峰91设置在半导体基板10的背面23。多个峰91从正面21侧沿深度方向依次地具有峰91a、峰91b、峰91c、以及峰91d。
峰91a是多个峰91中的、设置在半导体基板10的最靠正面21侧的第一峰的一例。例如，峰91a的深度位置是25μm以上且35μm以下。通过降低多个峰91与平坦部92之间的掺杂浓度的变化量，从而能够抑制在集电电极24和发射电极52之间短路的情况下的电压值的振荡。特别地，通过减小从半导体基板10的正面起算缓冲区的深度位置浅的峰91a与平坦部92之间的掺杂浓度的变化量，从而更容易抑制振荡。例如，峰91a是平坦部92的掺杂浓度的2倍以下。
峰91b是多个峰91中的、设置在从半导体基板10的正面21侧起第二个深度位置的第二峰的一例。例如，峰91b的掺杂浓度是平坦部92的掺杂浓度的2倍以下。
峰91c是多个峰91中的、设置在从半导体基板10的正面21侧起第三个深度位置的第三峰的一例。峰91c的掺杂浓度可以比峰91a和峰91b的掺杂浓度大。
峰91d是多个峰91中的、设置在从半导体基板10的正面21侧起第四个深度位置的第四峰的一例。峰91d的掺杂浓度可以比峰91a、峰91b和峰91c的掺杂浓度大。
平坦部92在半导体基板10的深度方向上，设置在多个峰91之间。本例的平坦部92包括平坦部92a和平坦部92b。平坦部92是具有大致平坦或实质上平坦的掺杂浓度分布的区域。
预定区域中的掺杂浓度分布“平坦”作为一例是指该区域中的掺杂浓度分布的变动幅度为该区域的两端的浓度的平均值的30％以下的情况。在掺杂浓度在该范围变动的情况下，可以视为图表所示的该区域中的该分布为平坦。上述的比率可以是20％以下，也可以是10％以下。浓度分布的变动幅度是该区域内的掺杂浓度的最大值与最小值的差。
平坦部92a设置在峰91a与峰91b之间。平坦部92a是第一平坦部的一例。
平坦部92b设置在峰91c与峰91d之间。平坦部92b是第二平坦部的一例。平坦部92b具有与平坦部92a不同的掺杂浓度。例如，平坦部92b的掺杂浓度为平坦部92a的掺杂浓度的±10％以内。平坦部92可以具有半导体基板10的基板浓度的2.5倍以上的掺杂浓度。另外，平坦部92可以具有半导体基板10的基板浓度的10倍以下的掺杂浓度，也可以具有半导体基板10的基板浓度的5倍以下的掺杂浓度。
平缓倾斜区域93是深度方向上的掺杂浓度倾斜度比峰91a更平缓的区域。平缓倾斜区域93设置在比峰91a更靠半导体基板10的正面21侧的位置。
平缓倾斜区域93的斜率α可以利用半对数斜率来表示。将预定区域的一端的位置设为x1[cm]，将另一端的位置设为x2[cm]。将x1处的掺杂浓度设为N1[/cm3]，将x2处的掺杂浓度设为N2[/cm3]。将预定区域中的半对数斜率α[/cm]定义为α＝(log10(N2)-log10(N1))/(x2-x1)。在此，α的分子包括对数，无量纲。平缓倾斜区域93中的掺杂浓度的斜率α是750以上且1500以下。例如，平缓倾斜区域93的厚度是5μm以上且10μm以下。通过将平缓倾斜区域93的厚度设为5μm以上，从而容易使浪涌电压降低。
作为平坦部92的斜率的指标，也可以使用半对数斜率。将平坦部92的一端的位置设为x3[cm]，将另一端的位置设为x4[cm]。将x3处的浓度设为N3[/cm3]，将x4处的浓度设为N4[/cm3]。将平坦部92的半对数斜率η[/cm]定义为η＝(log10(N3)-log10(N4))/(x4-x3)。平坦部92的近似直线分布的半对数斜率η的绝对值可以是0以上且50以下，也可以是0以上且30以下。此外，平坦部92的近似直线分布的半对数斜率η的绝对值可以是0以上且20以下，也可以是0以上且10以下。
例如，多个峰91中的至少一者的掺杂浓度是平坦部92的掺杂浓度的2倍以下。另外，多个峰91中的至少一者的掺杂浓度可以是平坦部92的掺杂浓度的1.5倍以下。作为一例，夹着平坦部92b而接触的两侧的峰91c和峰91b中的上表面侧的峰91b可以是平坦部92的掺杂浓度的1.5倍以下。另外，作为另一例，夹着平坦部92a而接触的两侧的峰91b和峰91a中的至少上表面侧的峰91a可以是平坦部92的掺杂浓度的1.5倍以下。此外，下表面侧的峰91b也可以是平坦部92的掺杂浓度的1.5倍以下。由此，能够抑制峰91的大小，并且确保整个缓冲区90的掺杂浓度。
在此，若使缓冲区90的峰91的掺杂浓度增大，则容易产生短路振荡。另一方面，若降低缓冲区90的掺杂浓度本身，则有时容易发生透穿。
本例的半导体装置100虽然抑制峰91的掺杂浓度，但却使平坦部92的掺杂浓度增加，由此，能够在整个缓冲区90，抑制掺杂浓度的斜率，并且确保掺杂剂的积分浓度。由此，半导体装置100能够抑制在低集电极-发射极间电压下的短路振荡，并且能够抑制透穿。
从基板浓度的背面侧的上升起到平坦部92b的背面侧的端部为止的掺杂剂的积分浓度可以是0.8×1011cm-2以上且5.0×1011cm-2以下，也可以是1.0×1011cm-2以上且4.0×1011cm-2以下，还可以是2.0×1011cm-2以上且3.0×1011cm-2以下。
氢化学浓度分布120表示半导体装置100中的氢化学浓度的分布。氢化学浓度分布120的峰的深度对应于多个峰91的深度方向上的位置。即，掺杂浓度分布通过质子的离子注入而形成。
基板浓度分布130表示半导体基板10的掺杂浓度(即，基板浓度)。半导体基板10的基板浓度可以是1×1012cm-3以上，也可以是1×1013cm-3以上。例如，半导体基板10的基板浓度是7×1013cm-3。
氧化学浓度分布140表示半导体基板10中的氧化学浓度的分布。本例的氧化学浓度分布140在半导体基板10的深度方向上是大致恒定的。例如，缓冲区90中的氧化学浓度是1×1017cm-3以上且6×1017cm-3以下。通过将缓冲区90中的氧化学浓度设为1×1017cm-3以上且6×1017cm-3以下，从而容易调整平坦部92的掺杂浓度。
与掺杂浓度分布不同，平坦部92的氢化学浓度分布不是平坦的。平坦部92的氢化学浓度分布在相邻的峰91之间的位置浓度减少，并且具有谷部。与氢化学浓度分布不同，平坦部92的掺杂浓度分布为平坦的理由如下所述。若为了形成峰91部，从下表面侧注入氢离子，则氢离子的停止部成为峰91部，比停止部更靠下表面侧的区域成为氢离子的通过部分。在通过部分形成有以空位为主体的晶格缺陷。形成该晶格缺陷的空位的浓度分布为大致平坦。通过热处理，氢将因空位引起的悬挂键封端。因此，VOH缺陷(氢施主)也大致平坦地形成。此外，在本例中，氧化学浓度是1×1017cm-3以上且6×1017cm-3以下。因此，平坦部的VOH缺陷(氢施主)的浓度以比半导体基板的浓度高的浓度进行分布。
应予说明，在半导体基板10可以含有碳。例如，缓冲区90中的碳化学浓度是1×1013cm-3以上且3×1016cm-3以下。另外，缓冲区90中的碳化学浓度也可以是1×1013cm-3以上且1×1016cm-3以下。
平坦部92的位置可以设置在距背面23深的位置，也可以设置在比氢化学浓度的峰更靠背面侧的位置。由此，能够提高整个缓冲区90的掺杂剂的积分浓度。另外，作为构成，平坦部92具有VOH缺陷。此外，平坦部92可以具有包括以下晶格缺陷中的两者以上在内的复合缺陷，该晶格缺陷包括空位(V、VV等)、C、O、H。
此外，平坦部92的厚度的总和可以设置得厚于比平坦部92更靠下方的半导体基板10的厚度。由此，在缓冲区90的正面21侧，掺杂浓度为恒定的区域的比率增加，因此容易降低浪涌电压，并且在抑制峰浓度的同时容易提高掺杂剂的积分浓度。
图2示出实施例和比较例的掺杂浓度分布的一例。纵轴表示掺杂浓度[/cm3]，横轴表示距背面23的深度[μm]。在本例的图表中示出了实施例的掺杂浓度分布110、以及比较例的掺杂浓度分布510。在本例中，将在同一制造条件下对不同的基板设置缓冲区90的情况进行比较。
掺杂浓度分布110与图1C的掺杂浓度分布110相同。掺杂浓度分布110表示作为半导体基板10而使用了MCZ基板的情况下的掺杂浓度的浓度分布。
掺杂浓度分布510表示作为半导体基板而使用了FZ基板的情况下的掺杂浓度的浓度分布。掺杂浓度分布510的峰也与掺杂浓度分布110的峰91同样，通过进行质子向半导体基板10的缓冲区90的离子注入而形成。
MCZ基板是通过利用了碳加热器的石英(SiO2)坩埚中的晶体生长而使半导体基板10生长。因此，与FZ基板相比较，氧化学浓度和碳化学浓度整体变高。因此，掺杂浓度分布110容易提供整体上比掺杂浓度分布510高的掺杂浓度。
由于在掺杂浓度分布510中，整体的掺杂浓度低，所以在开关时耗尽层容易到达集电电极24。由此，容易产生透穿电流。
就掺杂浓度分布110和掺杂浓度分布510而言，虽然半导体基板的种类不同，但是掺杂剂的注入条件等其他条件相同。本例的掺杂浓度分布110与掺杂浓度分布510相比，峰降低。
图3示出实施例和比较例的掺杂浓度分布的另一例。纵轴表示掺杂浓度[/cm3]，横轴表示距背面23的深度[μm]。在本例中，示出针对不同的基板，以使缓冲区90成为相同积分浓度的方式调整条件的情况。
在本例的图表中示出了实施例的掺杂浓度分布110、以及比较例的掺杂浓度分布550。比较例的掺杂浓度分布550被调整为掺杂剂的积分浓度即掺杂剂的总剂量与实施例的掺杂浓度分布110相同。比较例使用FZ基板作为半导体基板。比较例中的半导体基板的氧化学浓度是1×1016cm-3。
由此，在实施例的掺杂浓度分布110中，平坦部92的掺杂浓度比比较例的掺杂浓度分布550的平坦部的掺杂浓度高。因此，在掺杂浓度分布110中，为了设为相同积分浓度，能够减小所需要的峰91的掺杂浓度。
特别地，在掺杂浓度分布110中，在第一峰91a和第二峰91b示出低于比较例的掺杂分布的峰。虽然掺杂浓度分布110在第三峰91c和第四峰91d示出稍微比掺杂浓度分布550高的峰值，但这是因为将掺杂剂的积分浓度调整为相同而形成。
掺杂浓度分布110在整体上峰浓度低，特别是像第一峰91a和第二峰91b的浓度那样，在半导体基板10的浅的深度位置上的峰处提供低的峰浓度。由此，直到达到提供第三峰91c的斜率为止的掺杂分布变得平坦，能够抑制短路振荡。
若产生半导体装置100的集电极与发射极短路的状态，则在短路的初期，在栅极-发射极间电压振荡。该振荡有时会破坏半导体装置100。
图4示出实施例的半导体装置100的缓冲区90的掺杂浓度分布的变形例。在本例的图表中，纵轴表示掺杂浓度[/cm3]，横轴表示距背面23的深度[μm]，横轴负侧相对于横轴正侧而表示半导体基板10的更深的深度位置。本例的图表是利用对数刻度来表示纵轴的刻度的半对数图表。本例的图表的该掺杂浓度分布是针对图1B的b-b’截面描绘出的分布的变形例。在本例中，特别对与图1C不同之处进行说明。
本例的半导体装置100在比平坦部92a更靠正面21侧的位置具有在峰之间不具有平坦区域的多个掺杂浓度的峰。与平坦部92a同样地，平坦区域可以是掺杂浓度分布实质上为平坦的区域。峰91a、峰91e、峰91f以及峰91g是设置在比平坦部92a更靠正面21侧的位置的多个掺杂浓度的峰的一例。本例的半导体装置100虽然在比平坦部92a更靠正面21侧的位置具有四个峰，但是比平坦部92a更靠正面21侧的峰的个数可以是2个，也可以是3个，还可以是5个以上。
在峰之间不具有平坦区域的多个掺杂浓度的峰，可以在峰之间分别设置有谷部。在不具有平坦区域的多个掺杂浓度的峰之间不具有如平坦部92那样的区域。例如，在峰91a与峰91e之间、峰91e与峰91f之间、以及峰91f与峰91g之间设置有谷部。在各个谷部，在从背面23朝向正面21的方向上，掺杂浓度分布的倾斜度可以从负的值连续地变化到正的值。另一方面，在平坦部92，在从背面23朝向正面21的方向上，掺杂浓度分布的倾斜度可以在实质上连续为0的值。应予说明，针对基于CV法或SR法的测定点，掺杂浓度分布的倾斜度可以是在预先设定的测定范围内的多个测定点的平均值，该平均值可以是通过公知的拟合而计算出的值。
另外，在峰之间不具有平坦区域的多个掺杂浓度的峰的深度方向上的位置与氢化学浓度的峰的深度方向上的位置对应。关于在峰之间不具有平坦区域的多个掺杂浓度、以及与该多个掺杂浓度对应的氢化学浓度，CHv/CHp可以比Nv/Np小。CHv/CHp是氢化学浓度的谷部(例如，CHv)相对于峰的氢化学浓度(例如，CHp)的比，所述峰为预先设定的峰，所述谷部为与该峰相邻的谷部。Nv/Np是掺杂浓度的谷部(例如，Nv)相对于峰的掺杂浓度(例如，Np)的比，所述峰为预先设定的峰，所述谷部为与该峰间相邻的谷部。Nv/Np可以设定为使比平坦部92a更靠正面21侧的多个峰逐渐地下降到基板浓度分布130。CHv/CHp可以是Nv/Np的0.8倍以下，可以是Nv/Np的0.5倍以下，可以是Nv/Np的0.2倍以下，可以是Nv/Np的0.1倍以下，可以是Nv/Np的0.01倍以下。CHv/CHp可以是Nv/Np的0.001倍以上，可以是Nv/Np的0.01倍以上，可以是Nv/Np的0.1以上。
半导体装置100通过在比平坦部92a更靠正面21侧的位置具有在峰之间不具有平坦区域的多个峰，从而能够使掺杂浓度的分布变得平缓，并且能够使耗尽层到达缓冲区90时的电场强度的变化变得平缓。由此，能够抑制电压波形的急剧的变化。
图5示出比较例的半导体装置在短路时的特性。纵轴表示任意单位下的电流和电压，横轴表示时刻t[μs]。V’GE表示比较例的半导体装置的栅极-发射极间电压。V’CE表示比较例的半导体装置的集电极-发射极间电压。I’CE表示比较例的半导体装置的集电极-发射极间电流。在比较例的半导体装置中，在短路的初期集电极-发射极间电压低的时间点，在V’GE的波形产生大的振荡部位OSc。
图6示出实施例的半导体装置100在短路时的特性。纵轴表示任意单位下的电流和电压，横轴表示任意的时刻t[μs]。VGE表示半导体装置100的栅极-发射极间电压。VCE表示半导体装置100的集电极-发射极间电压。ICE表示半导体装置100的集电极-发射极间电流。在半导体装置100中，在短路的初期集电极-发射极间电压低的时间点，在V’GE的波形没有产生大的振荡部位OSc。由此，本例的半导体装置100能够抑制短路时的VGE的振荡。
图7示出背面硼离子注入浓度与闩锁耐量击穿前电流之间的关系。针对FZ基板，通过从半导体基板的背面注入硼(B)离子而形成缓冲区中的掺杂浓度的峰。通过背面硼离子注入浓度下降，从而耗尽层变得容易伸展，闩锁耐量(latch up withstand capability)下降。
图8示出实施例与比较例中的短路时的闩锁耐量击穿前电流。在实施例中，为了减小短路时的振荡而降低比峰91a更靠背面23侧的氢离子注入量，尝试降低掺杂分布浓度。由此，因为平坦部的掺杂积分浓度降低，所以耗尽层容易伸展，由此即将击穿闩锁耐量之前的电流[A]也下降，比较例的半导体装置变得容易闩锁。
与比较例相比，在图8所示的实施例的半导体装置100中，闩锁耐量击穿前电流提高。在本例的半导体装置100中，通过降低峰91的掺杂浓度，使平坦部的积分浓度变高，从而能够抑制短路时的振荡，并兼顾因背面硼离子注入浓度的下降而引起的高速开关，还能够提供充分的闩锁耐量。
以上，虽然利用实施方式对本发明进行了说明，但是本发明的技术范围不限于上述实施方式所记载的范围。对本领域技术人员来说，能够对上述实施方式施加各种变更或改良是显而易见的。根据权利要求书的记载可知，施加了这样的变更或改良的方式也能够包括在本发明的技术范围内。
应当注意，权利要求书、说明书及附图中示出的装置、系统、程序及方法中的动作、过程、步骤和阶段等各处理的执行顺序只要未特别明示“早于”、“预先”等，另外，未在后续处理中使用之前的处理结果，则可以以任意顺序来实现。关于权利要求书、说明书及附图中的动作流程，即使为方便起见使用“首先”、“接下来”等进行了说明，也并不意味着必须以这一顺序来实施。

Claims (20)

1.一种半导体装置，其特征在于，具备：
半导体基板；
掺杂浓度的多个峰，其设置在所述半导体基板的背面；以及
平坦部，其在所述半导体基板的深度方向上设置在所述多个峰之间，并且具有所述半导体基板的基板浓度的2.5倍以上的掺杂浓度，
所述多个峰中的至少一者为设置在比所述平坦部更靠正面侧的位置的第一峰，
所述第一峰的掺杂浓度是所述平坦部的掺杂浓度的2倍以下。
2.根据权利要求1所述的半导体装置，其特征在于，
所述平坦部的掺杂浓度是所述半导体基板的基板浓度的10倍以下。
3.根据权利要求2所述的半导体装置，其特征在于，
所述第一峰的深度位置是25μm以上且35μm以下。
4.根据权利要求2或3所述的半导体装置，其特征在于，
所述半导体装置具备平缓倾斜区域，所述平缓倾斜区域设置在比所述第一峰更靠所述半导体基板的正面侧的位置，并且在深度方向上的掺杂浓度倾斜度比所述第一峰更平缓，
所述平缓倾斜区域中的所述掺杂浓度的斜率α是750以上且1500以下，
所述斜率α的单位是[/cm]。
5.根据权利要求4所述的半导体装置，其特征在于，
所述平缓倾斜区域的厚度是5μm以上且10μm以下。
6.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
所述多个峰具有第二峰，所述第二峰设置在从所述半导体基板的正面侧起第二个深度位置，并且其掺杂浓度是所述平坦部的掺杂浓度的2倍以下。
7.根据权利要求1至5中任一项所述的半导体装置，其特征在于，
所述多个峰中的至少一者的掺杂浓度是所述平坦部的掺杂浓度的1.5倍以下。
8.根据权利要求1至7中任一项所述的半导体装置，其特征在于，
所述多个峰的深度方向上的位置对应于氢化学浓度的峰的深度。
9.根据权利要求1至8中任一项所述的半导体装置，其特征在于，
所述平坦部包括第一平坦部、以及掺杂浓度与所述第一平坦部不同的第二平坦部。
10.根据权利要求9所述的半导体装置，其特征在于，
所述第二平坦部的掺杂浓度是所述第一平坦部的掺杂浓度的±10％以内。
11.根据权利要求9或10所述的半导体装置，其特征在于，
所述多个峰从正面侧起沿深度方向依次具有第一峰、第二峰、第三峰、以及第四峰，
所述第一平坦部设置在所述第一峰与所述第二峰之间。
12.根据权利要求11所述的半导体装置，其特征在于，
所述第二平坦部设置在所述第三峰与所述第四峰之间。
13.根据权利要求9至12中任一项所述的半导体装置，其特征在于，
从所述基板浓度的背面侧的上升位置起到所述第二平坦部的背面侧的端部为止的掺杂剂的积分浓度是0.8×1011cm-2以上且5.0×1011cm-2以下。
14.根据权利要求1至13中任一项所述的半导体装置，其特征在于，
所述多个峰设置在缓冲区，
所述缓冲区中的氧化学浓度是1×1017cm-3以上且6×1017cm-3以下。
15.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置在比所述平坦部更靠所述正面侧的位置具有在峰之间不具有平坦区域的多个掺杂浓度的峰。
16.根据权利要求15所述的半导体装置，其特征在于，
不具有所述平坦区域的所述多个掺杂浓度的峰的深度方向上的位置对应于氢化学浓度的峰的深度方向上的位置，
关于不具有所述平坦区域的所述多个掺杂浓度、以及与该多个掺杂浓度对应的所述氢化学浓度，氢化学浓度的与预先设定的峰相邻的谷部相对于该峰的氢化学浓度的比小于掺杂浓度的与预先设定的峰间相邻的谷部相对于该峰的掺杂浓度的比。
17.根据权利要求1至16中任一项所述的半导体装置，其特征在于，
所述平坦部设置在比氢的掺杂浓度分布的峰更靠背面侧的位置。
18.根据权利要求1至17中任一项所述的半导体装置，其特征在于，
所述平坦部具有VOH缺陷、或者包括C、O、H的晶格缺陷中的至少一者的复合缺陷。
19.根据权利要求1至18中任一项所述的半导体装置，其特征在于，
所述平坦部的厚度的总和厚于比所述平坦部更靠下方的所述半导体基板的厚度。
20.根据权利要求1至19中任一项所述的半导体装置，其特征在于，
所述半导体基板是MCZ基板。
CN202080038621.2A 2019-12-17 2020-12-14 半导体装置 Pending CN113875016A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019227139 2019-12-17
JP2019-227139 2019-12-17
PCT/JP2020/046587 WO2021125140A1 (ja) 2019-12-17 2020-12-14 半導体装置

Publications (1)

Publication Number Publication Date
CN113875016A true CN113875016A (zh) 2021-12-31

Family

ID=76477594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080038621.2A Pending CN113875016A (zh) 2019-12-17 2020-12-14 半导体装置

Country Status (5)

Country Link
US (1) US20220084826A1 (zh)
JP (2) JP6981582B2 (zh)
CN (1) CN113875016A (zh)
DE (1) DE112020002227T5 (zh)
WO (1) WO2021125140A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7361634B2 (ja) * 2020-03-02 2023-10-16 三菱電機株式会社 半導体装置及び半導体装置の製造方法
US11527618B2 (en) * 2020-07-18 2022-12-13 Semiconductor Components Industries, Llc Up-diffusion suppression in a power MOSFET
WO2023042886A1 (ja) * 2021-09-15 2023-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
CN118160101A (zh) * 2022-05-30 2024-06-07 富士电机株式会社 半导体装置的制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538412B2 (en) * 2006-06-30 2009-05-26 Infineon Technologies Austria Ag Semiconductor device with a field stop zone
EP2793266B1 (en) * 2011-12-15 2020-11-11 Fuji Electric Co., Ltd. Method for manufacturing a semiconductor device
EP2790209B1 (en) * 2012-03-30 2019-09-25 Fuji Electric Co., Ltd. Manufacturing method for semiconductor device
WO2014065080A1 (ja) * 2012-10-23 2014-05-01 富士電機株式会社 半導体装置およびその製造方法
WO2016051970A1 (ja) * 2014-09-30 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102014116666B4 (de) 2014-11-14 2022-04-21 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements
CN107408576B (zh) * 2015-09-16 2020-11-13 富士电机株式会社 半导体装置及半导体装置的制造方法
WO2017146148A1 (ja) * 2016-02-23 2017-08-31 富士電機株式会社 半導体装置
JP6784148B2 (ja) * 2016-11-10 2020-11-11 三菱電機株式会社 半導体装置、絶縁ゲート型バイポーラトランジスタ、絶縁ゲート型バイポーラトランジスタの製造方法
CN109075213B (zh) * 2016-11-16 2021-10-15 富士电机株式会社 半导体装置
JP6661575B2 (ja) * 2017-06-20 2020-03-11 三菱電機株式会社 半導体装置およびその製造方法
DE102017118975B4 (de) * 2017-08-18 2023-07-27 Infineon Technologies Ag Halbleitervorrichtung mit einem cz-halbleiterkörper und verfahren zum herstellen einer halbleitervorrichtung mit einem cz-halbleiterkörper
JP6824135B2 (ja) * 2017-09-29 2021-02-03 三菱電機株式会社 半導体装置及びその製造方法
JP6835291B2 (ja) * 2018-03-19 2021-02-24 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
DE112020002227T5 (de) 2022-02-17
JP2022024094A (ja) 2022-02-08
JPWO2021125140A1 (ja) 2021-12-16
JP6981582B2 (ja) 2021-12-15
WO2021125140A1 (ja) 2021-06-24
JP7188539B2 (ja) 2022-12-13
US20220084826A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
CN113875016A (zh) 半导体装置
CN113454789A (zh) 半导体装置
JP7215599B2 (ja) 半導体装置および半導体装置の製造方法
JP7272454B2 (ja) 半導体装置および半導体装置の製造方法
US20240186383A1 (en) Semiconductor device and manufacturing method of semiconductor device
JPWO2019142706A1 (ja) 半導体装置
WO2021166980A1 (ja) 半導体装置
CN112752871B (zh) 半导体装置及制造方法
JP2023179647A (ja) 半導体装置および半導体装置の製造方法
US20230197772A1 (en) Semiconductor device
JP7452632B2 (ja) 半導体装置および半導体装置の製造方法
US20220085166A1 (en) Semiconductor apparatus and manufacturing method of semiconductor apparatus
US20240030322A1 (en) Semiconductor apparatus, and manufacturing method thereof
US20220013368A1 (en) Semiconductor device and manufacturing method of semiconductor device
CN115207114A (zh) 半导体装置和制造方法
CN117096184A (zh) 半导体装置
JP2024091793A (ja) 半導体装置
CN117561610A (zh) 半导体装置及制造方法
CN115516642A (zh) 半导体装置及半导体装置的制造方法
CN117650157A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination