WO2021166980A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2021166980A1
WO2021166980A1 PCT/JP2021/006016 JP2021006016W WO2021166980A1 WO 2021166980 A1 WO2021166980 A1 WO 2021166980A1 JP 2021006016 W JP2021006016 W JP 2021006016W WO 2021166980 A1 WO2021166980 A1 WO 2021166980A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
concentration
semiconductor substrate
peak
oxygen
Prior art date
Application number
PCT/JP2021/006016
Other languages
English (en)
French (fr)
Inventor
源宜 窪内
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to JP2022501951A priority Critical patent/JP7279846B2/ja
Priority to CN202180004693.XA priority patent/CN114175270A/zh
Priority to DE112021000055.1T priority patent/DE112021000055T5/de
Publication of WO2021166980A1 publication Critical patent/WO2021166980A1/ja
Priority to US17/581,973 priority patent/US12087827B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Definitions

  • the present invention relates to a semiconductor device.
  • Patent Document 1 Japanese Unexamined Patent Publication No. 2013-153183
  • the semiconductor device has a small variation in donor concentration.
  • a semiconductor device including a semiconductor substrate having an upper surface and a lower surface and having a first conductive type bulk donor distributed throughout.
  • the semiconductor device may comprise a first conductive high concentration region that includes a central position in the depth direction of the semiconductor substrate and the donor concentration is higher than the bulk donor doping concentration.
  • the semiconductor device may be provided inside the semiconductor substrate in contact with the upper surface of the semiconductor substrate, and may include an oxygen reduction region on the upper surface side where the oxygen chemical concentration decreases as it approaches the upper surface of the semiconductor substrate.
  • the oxygen chemical concentration distribution in the depth direction of the semiconductor substrate may include a position where the oxygen chemical concentration becomes the maximum value and may have a maximum value region where the oxygen chemical concentration is 50% or more of the maximum value.
  • the first peak of the impurity chemical concentration may be arranged at the end of the high concentration region in the depth direction. The first peak may be arranged in the maximum value region or on the upper surface side of the semiconductor substrate from the maximum value region.
  • the distribution of the impurity chemical concentration in the depth direction has a lower hem from the first peak toward the lower surface and an upper hem from the first peak toward the upper surface where the impurity chemical concentration sharply decreases from the lower hem. good.
  • the high concentration region may be provided from the first peak to the lower surface of the semiconductor substrate.
  • the oxygen chemical concentration distribution may have an oxygen concentration peak at which the oxygen chemical concentration shows a maximum value.
  • It may have a second peak of hydrogen chemical concentration arranged between the first peak and the lower surface.
  • the semiconductor device may be arranged on the lower surface side of the upper surface side oxygen reduction region, and may include a lower surface side oxygen reduction region in which the oxygen chemical concentration decreases as the semiconductor substrate approaches the lower surface.
  • the second peak of the hydrogen chemical concentration may be located in the lower oxygen reduction region.
  • the second peak of the hydrogen chemical concentration may be arranged in the maximum value region.
  • the semiconductor device may include a first conductive type drift region provided on the semiconductor substrate.
  • the semiconductor device may be arranged between the drift region and the lower surface and may include a buffer region having a higher doping concentration than the drift region.
  • the second peak of the hydrogen chemical concentration may be located in the buffer region.
  • the recombination center concentration distribution in the depth direction of the semiconductor substrate may have a recombination concentration peak.
  • the recombination concentration peak may be arranged in a region where the oxygen chemical concentration is 70% or more of the maximum value.
  • the first peak may be arranged in a region where the oxygen chemical concentration is 70% or more of the maximum value.
  • the bulk donor may be phosphorus or antimony.
  • the second conductive type bulk acceptor may be distributed throughout the semiconductor substrate.
  • the bulk acceptor may be boron.
  • the chemical concentration of impurities may be the chemical concentration of hydrogen.
  • the semiconductor device may be provided with one or more guard rings having a second conductive type, which are in contact with the upper surface of the semiconductor substrate.
  • the semiconductor device may be provided further outside the outermost guard ring and may include a first conductive or second conductive channel stopper that is in contact with the top surface of the semiconductor substrate and has a higher bulk donor doping concentration.
  • the channel stopper may contain hydrogen.
  • Hydrogen may be distributed from the lower surface of the semiconductor substrate to the channel stopper.
  • a peak of hydrogen chemical concentration may be provided in the channel stopper.
  • FIG. 1 It is sectional drawing which shows an example of the semiconductor device 100.
  • the oxygen chemical concentration C OX, impurity chemical concentration C I, hydrogen chemical concentration C H In the position shown in line A-A of FIG. 1, the oxygen chemical concentration C OX, impurity chemical concentration C I, hydrogen chemical concentration C H, and shows an example of the distribution of the depth direction of the VOH defect concentration N VOH.
  • the oxygen chemical concentration C OX, impurity chemical concentration C I, hydrogen chemical concentration C H In the position shown in line A-A of FIG. 1, the oxygen chemical concentration C OX, impurity chemical concentration C I, hydrogen chemical concentration C H, and shows another example of the distribution of the depth direction of the VOH defect concentration N VOH
  • one side in the direction parallel to the depth direction of the semiconductor substrate is referred to as "upper” and the other side is referred to as “lower”.
  • the upper surface is referred to as the upper surface and the other surface is referred to as the lower surface.
  • the “up” and “down” directions are not limited to the direction of gravity or the direction when the semiconductor device is mounted.
  • Cartesian coordinate axes of the X-axis, the Y-axis, and the Z-axis only specify the relative positions of the components and do not limit the specific direction.
  • the Z axis does not limit the height direction with respect to the ground.
  • the + Z-axis direction and the ⁇ Z-axis direction are opposite to each other. When the positive and negative directions are not described and the Z-axis direction is described, it means the direction parallel to the + Z-axis and the -Z-axis.
  • the X-axis and the Y-axis are orthogonal axes parallel to the upper surface and the lower surface of the semiconductor substrate. Further, the axis perpendicular to the upper surface and the lower surface of the semiconductor substrate is defined as the Z axis.
  • the direction of the Z axis may be referred to as a depth direction.
  • the direction parallel to the upper surface and the lower surface of the semiconductor substrate including the X-axis and the Y-axis may be referred to as a horizontal direction.
  • the upper surface side of the semiconductor substrate in the present specification it refers to a region from the center to the upper surface in the depth direction of the semiconductor substrate.
  • the lower surface side of the semiconductor substrate it refers to a region from the center to the lower surface in the depth direction of the semiconductor substrate.
  • error When referred to as “same” or “equal” in the present specification, it may include a case where there is an error due to manufacturing variation or the like.
  • the error is, for example, within 10%.
  • the conductive type of the doping region doped with impurities is described as P type or N type.
  • an impurity may mean, in particular, either an N-type donor or a P-type acceptor, and may be referred to as a dopant.
  • doping means that a donor or acceptor is introduced into a semiconductor substrate to obtain a semiconductor exhibiting an N-type conductive type or a semiconductor exhibiting a P-type conductive type.
  • the doping concentration means the concentration of a donor or the concentration of an acceptor in a thermal equilibrium state.
  • the net doping concentration means the net concentration of the donor concentration as the concentration of positive ions and the acceptor concentration as the concentration of negative ions, including the polarity of the charge.
  • the donor concentration N D, the acceptor concentration and N A, the net doping concentration of the net at any position is N D -N A.
  • the donor has the function of supplying electrons to the semiconductor.
  • the acceptor has a function of receiving electrons from a semiconductor.
  • Donors and acceptors are not limited to the impurities themselves.
  • a VOH defect in which pores (V), oxygen (O) and hydrogen (H) are bonded in a semiconductor functions as a donor that supplies electrons.
  • the description of P + type or N + type means that the doping concentration is higher than that of P type or N type
  • the description of P-type or N-type means that the doping concentration is higher than that of P-type or N-type. It means that the concentration is low.
  • the doping concentration is higher than that of P ++ type or N + type.
  • the chemical concentration refers to the atomic density of impurities measured regardless of the state of electrical activation.
  • the chemical concentration (atomic density) can be measured by, for example, secondary ion mass spectrometry (SIMS).
  • the net doping concentration described above can be measured by a voltage-capacity measurement method (CV method).
  • the carrier concentration measured by the spread resistance measurement method (SR method) may be used as the net doping concentration.
  • the carrier concentration measured by the CV method or the SR method may be a value in a thermal equilibrium state.
  • the donor concentration is sufficiently higher than the acceptor concentration, so that the carrier concentration in the region may be used as the donor concentration.
  • the carrier concentration in the region may be used as the acceptor concentration.
  • the peak value may be used as the concentration of donor, acceptor or net doping in the region.
  • the concentration of donor, acceptor or net doping is substantially uniform, the average value of the concentration of donor, acceptor or net doping in the region may be used as the concentration of donor, acceptor or net doping.
  • the carrier concentration measured by the SR method may be lower than the concentration of the donor or acceptor.
  • the carrier mobility of the semiconductor substrate may be lower than the value in the crystalline state. The decrease in carrier mobility occurs when carriers are scattered due to disorder of the crystal structure due to lattice defects or the like.
  • the concentration of the donor or acceptor calculated from the carrier concentration measured by the CV method or the SR method may be lower than the chemical concentration of the element indicating the donor or acceptor.
  • the donor concentration of phosphorus or arsenic as a donor in a silicon semiconductor, or the acceptor concentration of boron (boron) as an acceptor is about 99% of these chemical concentrations.
  • the donor concentration of hydrogen as a donor in a silicon semiconductor is about 0.1% to 10% of the chemical concentration of hydrogen.
  • FIG. 1 is a cross-sectional view showing an example of the semiconductor device 100.
  • the semiconductor device 100 includes a semiconductor substrate 10.
  • the semiconductor substrate 10 is a substrate made of a semiconductor material.
  • the semiconductor substrate 10 is a silicon substrate.
  • At least one of a transistor element such as an insulated gate bipolar transistor (IGBT) and a diode element such as a freewheeling diode (FWD) is formed on the semiconductor substrate 10.
  • a transistor element such as an insulated gate bipolar transistor (IGBT) and a diode element such as a freewheeling diode (FWD) is formed on the semiconductor substrate 10.
  • IGBT insulated gate bipolar transistor
  • FWD freewheeling diode
  • N-type bulk donors are distributed throughout.
  • the bulk donor is a donor due to the dopant contained in the ingot substantially uniformly during the production of the ingot that is the source of the semiconductor substrate 10.
  • the bulk donor in this example is an element other than hydrogen.
  • Bulk donor dopants are, for example, Group V and Group VI elements, such as, but are not limited to, phosphorus, antimony, arsenic, selenium or sulfur.
  • the bulk donor in this example is phosphorus.
  • Bulk donors are also included in the P-type region.
  • the semiconductor substrate 10 may be a wafer cut out from a semiconductor ingot, or may be a chip obtained by fragmenting the wafer.
  • the semiconductor ingot may be manufactured by any one of the Czochralski method (CZ method), the magnetic field application type Czochralski method (MCZ method), and the float zone method (FZ method).
  • the oxygen chemical concentration contained in the substrate produced by the MCZ method is, for example, 1 ⁇ 10 17 to 7 ⁇ 10 17 atoms / cm 3 .
  • the oxygen chemical concentration contained in the substrate manufactured by the FZ method is, for example, 1 ⁇ 10 15 to 5 ⁇ 10 16 atoms / cm 3 .
  • the bulk donor concentration may use the chemical concentration of the bulk donor distributed throughout the semiconductor substrate 10, and may be a value between 90% and 100% of the chemical concentration. In a semiconductor substrate doped with a Group V or Group VI dopant such as phosphorus, the bulk donor concentration may be 1 ⁇ 10 11 / cm 3 or more and 3 ⁇ 10 13 / cm 3 or less.
  • the bulk donor concentration of the semiconductor substrate doped with the group V and group VI dopants is preferably 1 ⁇ 10 12 / cm 3 or more and 1 ⁇ 10 13 / cm 3 or less.
  • a non-doped substrate that does not substantially contain a bulk dopant such as phosphorus may be used as the semiconductor substrate 10.
  • the bulk donor concentration ( NB0 ) of the non-doping substrate is, for example, 1 ⁇ 10 10 / cm 3 or more and 5 ⁇ 10 12 / cm 3 or less.
  • the bulk donor concentration ( NB0 ) of the non-doping substrate is preferably 1 ⁇ 10 11 / cm 3 or more.
  • the bulk donor concentration ( NB0 ) of the non-doping substrate is preferably 5 ⁇ 10 12 / cm 3 or less.
  • the semiconductor substrate 10 has an upper surface 21 and a lower surface 23.
  • the upper surface 21 and the lower surface 23 are two main surfaces of the semiconductor substrate 10.
  • the orthogonal axes in the plane parallel to the upper surface 21 and the lower surface 23 are the X-axis and the Y-axis
  • the axes perpendicular to the upper surface 21 and the lower surface 23 are the Z-axis.
  • a charged particle beam is injected into the semiconductor substrate 10 from the lower surface 23 at a predetermined depth position Z1.
  • the main surface of the semiconductor substrate 10 into which the charged particle beam is injected is not limited to the lower surface 23, and may be the upper surface 21.
  • the distance in the Z-axis direction from the upper surface 21 may be referred to as a depth position.
  • the central position of the semiconductor substrate 10 in the depth direction is defined as the depth position Zc.
  • the depth position Z1 is a position where the distance from the upper surface 21 in the Z-axis direction is Z1.
  • the depth position Z1 is arranged on the upper surface 21 side (the region between the depth position Zc and the upper surface 21) of the semiconductor substrate 10.
  • Injecting a charged particle beam into the depth position Z1 means that the average distance (also referred to as a range) for the charged particle to pass through the inside of the semiconductor substrate 10 is Z1.
  • the charged particles are accelerated by the acceleration energy corresponding to the predetermined depth position Z1 and introduced into the semiconductor substrate 10.
  • the region where the charged particles have passed through the inside of the semiconductor substrate 10 is defined as the passing region 106.
  • the passage region 106 is from the lower surface 23 of the semiconductor substrate 10 to the depth position Z1.
  • the charged particle is a particle capable of forming a lattice defect in the passing region 106.
  • the charged particles are, for example, hydrogen ions, helium ions, or electrons.
  • the charged particles may be injected into the entire surface of the semiconductor substrate 10 on the XY plane, or may be injected into only a part of the region.
  • the semiconductor substrate 10 has a first peak 401 of charged particle concentration at the depth position Z1.
  • the charged particle is hydrogen. That is, the semiconductor substrate 10 of this example has the first peak 401 in the depth direction of the hydrogen chemical concentration at the depth position Z1.
  • the first peak 401 may be a peak in the helium chemical concentration distribution.
  • lattice defects such as single-atomic pores (V) and double-atomic pores (VV), which are mainly pores, are present. It is formed. Atoms adjacent to the vacancies have dangling bonds. Lattice defects include interstitial atoms, dislocations, etc., and in a broad sense, donors and acceptors may also be included. Sometimes referred to simply as a lattice defect. Further, the crystallinity of the semiconductor substrate 10 may be strongly disturbed due to the formation of many lattice defects by injecting charged particles into the semiconductor substrate 10. In the present specification, this disorder of crystallinity may be referred to as disorder.
  • oxygen is contained in the entire semiconductor substrate 10.
  • the oxygen is intentionally or unintentionally introduced during the manufacture of semiconductor ingots.
  • hydrogen is contained in at least a part of the passage region 106. The hydrogen may be intentionally injected into the semiconductor substrate 10.
  • hydrogen ions are injected from the lower surface 23 into the depth position Z2.
  • the hydrogen ion in this example is a proton.
  • the main surface of the semiconductor substrate 10 into which hydrogen ions are injected is not limited to the lower surface 23, and may be the upper surface 21.
  • the semiconductor substrate 10 of this example has a second peak 402 of hydrogen chemical concentration at the depth position Z2. In FIG. 1, the first peak 401 and the second peak 402 are schematically shown by broken lines.
  • the depth position Z2 may be included in the passage area 106.
  • the depth position Z2 of this example is arranged on the lower surface 23 side (the region between the depth position Zc and the lower surface 23) of the semiconductor substrate 10.
  • the hydrogen injected into the depth position Z1 may be diffused into the passing region 106, and hydrogen may be introduced into the passing region 106 by another method. In these cases, hydrogen ions may not be injected into the depth position Z2.
  • the passage region 106 is formed in the semiconductor substrate 10 and hydrogen ions are injected into the semiconductor substrate 10, hydrogen (H), pores (V) and oxygen (O) are bonded inside the semiconductor substrate 10.
  • VOH defects are formed.
  • heat-treating the semiconductor substrate 10 sometimes referred to as annealing in the present specification
  • hydrogen is diffused and the formation of VOH defects is promoted.
  • heat-treating after forming the passing region 106 hydrogen can be bonded to the vacancies, so that hydrogen can be suppressed from being released to the outside of the semiconductor substrate 10.
  • the VOH defect functions as a donor that supplies electrons.
  • VOH defects may be referred to simply as hydrogen donors.
  • a hydrogen donor is formed in the passing region 106.
  • the doping concentration of the hydrogen donor at each position is lower than the chemical concentration of hydrogen at each position.
  • the ratio of the chemical concentration of hydrogen to the doping concentration of the hydrogen donor (VOH defect) with respect to the chemical concentration of hydrogen is a value of 0.1% to 30% (that is, 0.001 or more and 0.3 or less). good.
  • the ratio of the chemical concentration of hydrogen to the doping concentration of the hydrogen donor (VOH defect) is 1% to 5%.
  • VOH defects having a distribution similar to the chemical concentration distribution of hydrogen and VOH defects having a distribution similar to the distribution of pore defects in the passage region 106 are used as hydrogen donors or donors. Called hydrogen.
  • the donor concentration in the passing region 106 of the semiconductor substrate 10 can be made higher than the doping concentration of the bulk donor (sometimes simply referred to as the bulk donor concentration).
  • the semiconductor substrate 10 having a predetermined bulk donor concentration must be prepared according to the characteristics of the element to be formed on the semiconductor substrate 10, particularly the rated voltage or the withstand voltage.
  • the donor concentration of the semiconductor substrate 10 can be adjusted by controlling the dose amount of the charged particles. Therefore, the semiconductor device 100 can be manufactured by using a semiconductor substrate having a bulk donor concentration that does not correspond to the characteristics of the device or the like.
  • the dose amount of charged particles can be controlled with relatively high accuracy. Therefore, the concentration of lattice defects generated by injecting charged particles can be controlled with high accuracy, and the donor concentration in the passing region can be controlled with high accuracy.
  • the depth position Z1 may be arranged in a range of half or less of the thickness of the semiconductor substrate 10 with reference to the upper surface 21, or may be arranged in a range of 1/4 or less of the thickness of the semiconductor substrate 10.
  • the depth position Z2 may be arranged in a range of half or less of the thickness of the semiconductor substrate 10 with reference to the lower surface 23, or may be arranged in a range of 1/4 or less of the thickness of the semiconductor substrate 10.
  • the depth position Z1 and the depth position Z2 are not limited to these ranges.
  • the semiconductor substrate 10 has an oxygen reduction region 450 on the upper surface side.
  • the upper surface side oxygen reduction region 450 is a region inside the semiconductor substrate 10 and is a region in contact with the upper surface 21 of the semiconductor substrate 10. Further, the upper surface side oxygen reduction region 450 is a region in which the oxygen chemical concentration decreases as the depth position approaches the upper surface 21.
  • the oxygen reduction region 450 on the upper surface side may be a region in which the oxygen chemical concentration decreases over a length of 3% or more of the substrate thickness of the semiconductor substrate 10, and the oxygen chemical concentration extends over a length of 5% or more of the substrate thickness. It may be a region where the concentration decreases, and may be a region where the oxygen chemical concentration decreases over a length of 10% or more of the substrate thickness.
  • the substrate thickness refers to the thickness of the semiconductor substrate 10 in the depth direction.
  • the semiconductor ingot or the wafer cut out from the ingot contains almost uniform concentration of oxygen in the entire substrate.
  • the variation in oxygen chemical concentration between substrates is relatively large.
  • the concentration of VOH defects formed by injecting hydrogen tends to vary.
  • the semiconductor substrate 10 is annealed at a predetermined annealing temperature and a predetermined annealing time.
  • the semiconductor substrate 10 may be annealed in the state of a wafer cut out from the ingot, or may be annealed in the state of a chip cut out from the wafer.
  • Annealing is preferably performed before injection of the charged particle beam.
  • the annealing before injection of the charged particle beam may be referred to as oxygen annealing.
  • the oxygen annealing time is such a long time that oxygen having a concentration of a solid solution limit corresponding to the oxygen annealing temperature is introduced into the substrate.
  • the oxygen annealing time may be 1 hour or more, 2 hours or more, or 10 hours or more.
  • the solid solution limit of oxygen refers to the limit concentration of oxygen that can be dissolved in the substrate, and changes depending on the oxygen annealing temperature.
  • the oxygen annealing temperature is, for example, 1000 ° C. or higher, but is not limited thereto.
  • the oxygen annealing temperature may be set so that the solid solution limit of oxygen is sufficiently higher than the oxygen chemical concentration of the semiconductor substrate 10 before oxygen annealing.
  • oxygen annealing with an oxygen annealing time of a certain time or longer oxygen having a chemical concentration substantially matching the solid solution limit is introduced into the semiconductor substrate 10. Therefore, the oxygen chemical concentration of the semiconductor substrate 10 can be controlled by controlling the oxygen annealing temperature so that the solid solution limit is set according to the desired oxygen chemical concentration. Further, since the oxygen annealing temperature can be controlled relatively easily, the variation in oxygen chemical concentration between the substrates can be reduced.
  • the upper surface side oxygen reduction region 450 is formed on the semiconductor substrate 10.
  • An oxygen reduction region on the lower surface side is also formed in a region in contact with the lower surface 23 of the semiconductor substrate 10. However, when the lower surface 23 side of the semiconductor substrate 10 is ground, the oxygen reduction region on the lower surface side may not remain.
  • the variation in oxygen chemical concentration in the semiconductor substrate 10 can be reduced. Therefore, it becomes easy to control the concentration of VOH defects, and it becomes easy to control the donor concentration of the semiconductor substrate 10.
  • FIG. 2 is, at the position shown in line A-A of FIG. 1, the depth of the oxygen chemical concentration C OX, impurity chemical concentration C I, hydrogen chemical concentration C H, VOH defect concentration N VOH, and net doping concentration N D An example of distribution in the vertical direction is shown.
  • FIG. 2 shows each distribution after performing oxygen annealing and hydrogen annealing after hydrogen injection.
  • the horizontal axis of FIG. 2 indicates the depth position from the upper surface 21, and the vertical axis indicates each concentration per unit volume on the logarithmic axis.
  • the chemical concentration in FIG. 2 is measured by, for example, the SIMS method. 2 shows a bulk donor concentration N B with a broken line. Bulk donor concentration N B may be uniform throughout the semiconductor substrate 10.
  • the semiconductor substrate 10 of this example is an MCZ substrate as an example.
  • the distribution of oxygen chemical concentration COX has an upper surface oxygen reduction region 450.
  • oxygen in the vicinity of the upper surface 21 is diffused outward.
  • the lower surface 23 side of the semiconductor substrate 10 is ground after oxygen annealing. Therefore, the lower surface 23 of the semiconductor substrate 10 is not provided with an oxygen reduction region on the lower surface side.
  • the reduction rate of the oxygen chemical concentration with respect to the unit distance in the depth direction may increase as it approaches the upper surface 21. That is, the closer to the upper surface 21, the steeper the oxygen chemical concentration may be.
  • the distribution of oxygen chemical concentration COX has a maximum value region 452.
  • the maximum value region 452 is a region in which the oxygen chemical concentration C OX is the maximum value C OX_max in the depth direction and the oxygen chemical concentration C OX is a predetermined boundary concentration C b or more.
  • the boundary concentration C b may be 50%, 70%, 80% or more, 90% or more, or 100% of the maximum value COX_max.
  • the upper surface side oxygen reduction region 450 of this example is arranged between the maximum value region 452 and the upper surface 21. Let Zb be the depth position of the boundary between the oxygen reduction region 450 on the upper surface side and the maximum value region 452. Further, the maximum value region 452 of this example is provided from the depth position Zb to the lower surface 23.
  • the maximum value COX_max may be 3 ⁇ 10 15 atoms / cm 3 or more and 2 ⁇ 10 18 atoms / cm 3 or less.
  • the maximum value COX_max may be 1 ⁇ 10 16 atoms / cm 3 or more, and may be 1 ⁇ 10 17 atoms / cm 3 or more.
  • the maximum value COX_max may be 1 ⁇ 10 18 atoms / cm 3 or less, and may be 1 ⁇ 10 17 atoms / cm 3 or less.
  • Impurity chemical concentration C I has a first peak 401 in the depth position Z1.
  • the impurity is hydrogen.
  • Distribution of the impurity chemical concentration C I includes an upper skirt 411 that impurity chemical concentration C I toward the upper surface 21 from the first peak 401 is reduced, the impurity chemical concentration C I toward the lower surface 23 from the first peak 401 is reduced It has a lower hem 421 and.
  • impurities hydrogen in this example
  • the upper hem 411 is steeply impurity chemical concentration C I than the lower skirt 421 may be reduced.
  • the lower hem 421 may be provided from the first peak 401 to the lower surface 23.
  • Impurity chemical concentration C I can be a chemical concentration of implanted hydrogen from the bottom surface 23 to the depth position Z1 of the semiconductor substrate 10.
  • the first peak 401 may be arranged in the upper surface side oxygen reduction region 450.
  • the depth position Z1 of the first peak 401 may be arranged on the upper surface 21 side of the depth position Zc.
  • the depth position Z1 of the first peak 401 may be arranged on the upper surface 21 side of the depth position Z b.
  • Hydrogen chemical concentration C H of the present example the first peak 401, disposed at a depth position Z2 between the lower surface 23, a second peak 402.
  • the second peak 402 of this example is arranged in the maximum value region 452.
  • the value of the chemical concentration of the second peak 402 may be larger than the value of the chemical concentration of the first peak 401. This facilitates the diffusion of hydrogen into the passage region 106.
  • the value of the second peak 402 may be twice or more, five times or more, ten times or more, or 100 times or more the value of the first peak 401.
  • Distribution of the hydrogen chemical concentration C H is an upper skirt 412 that hydrogen chemical concentration C H toward the upper surface 21 of the second peak 402 is reduced, the hydrogen chemical concentration C H toward the lower surface 23 of the second peak 402 is reduced It has a lower hem 422 and. As described in FIG. 1, hydrogen ions are injected from the lower surface 23 into the depth position Z2. Therefore, the upper hem 412, steeply hydrogen chemical concentration C H than the lower skirt 422 may be reduced. However, since hydrogen is diffused from the second peak 402 to the first peak 401 by heat-treating the semiconductor substrate 10, the upper hem 412 may have a gentler portion than the lower hem 422. Each position between the first peak 401 and a second peak 402, may be present hydrogen with 10 times more chemical concentration of bulk donor concentration N B may be present hydrogen more than 100 times, 200 times or more hydrogen may be present.
  • the distribution of the VOH defect concentration N VOH of this example has a third peak 403 at the depth position Z1. At the depth position Z1, many pore defects are formed due to the injection of charged particle beams. Therefore, many VOH defects are likely to be formed at the depth position Z1. Further, the distribution of the VOH defect concentration N VOH of this example has a fourth peak 404 at the depth position Z2. At the depth position Z2, many vacancy defects due to hydrogen ion implantation are formed. Therefore, many VOH defects are likely to be formed at the depth position Z2.
  • Distribution of VOH defect concentration N VOH includes an upper skirt 413 VOH defect concentration N VOH decreases toward the third peak 403 on the upper surface 21, VOH defect concentration N VOH decreases toward the lower surface 23 from the third peak 403 It has a lower hem 423 and.
  • the upper hem 413 may have a steeper VOH defect concentration N VOH than the lower hem 423.
  • Distribution of VOH defect concentration N VOH includes an upper skirt 414 VOH defect concentration N VOH decreases toward the upper surface 21 from the fourth peak 404, VOH defect concentration N VOH decreases toward the lower surface 23 from the fourth peak 404 It has a lower hem 424 and.
  • the upper hem 414 may have a steeper VOH defect concentration N VOH than the lower hem 424.
  • the net doping concentration N D of this example has a concentration obtained by adding the bulk donor concentration N B and the VOH defect concentration N VOH.
  • Bulk donor concentration N B since almost constant in the entire semiconductor substrate 10, the shape of the distribution of net doping concentration N D is similar to the shape of the distribution of VOH defect concentration N VOH.
  • Distribution of net doping concentration N D of the present embodiment includes a fifth peak 425 in the depth position Z1. Further, the distribution of the net doping concentration N D of this example has a sixth peak 426 in the depth position Z2. Distribution of net doping concentration N D includes an upper skirt 435 that the net doping concentration N D toward the top surface 21 from the fifth peak 425 is reduced, the net doping concentration toward the lower surface 23 from the fifth peak 425 N D Has a lower hem 445 and a reduced hem. The upper hem 435 may have a steeper net doping concentration N D than the lower hem 445.
  • Distribution of net doping concentration N D includes an upper skirt 436 that the net doping concentration N D decreases toward the upper surface 21 from the sixth peak 426, net doping concentration toward the lower surface 23 from the sixth peak 426 N D Has a lower hem 446 and is reduced.
  • the upper hem 436 may have a steeper net doping concentration N D than the lower hem 446.
  • the positions of the vertices of the first peak 401, the third peak 403, and the fifth peak 425 do not have to be exactly the same.
  • the positions of the vertices of the second peak 402, the fourth peak 404, and the sixth peak 426 do not have to be exactly the same. If the vertices of the other peak are arranged within the full width at half maximum of one peak, the two peaks may be provided at the same position.
  • the passage region 106 because VOH defects are formed, the donor concentration in the pass region 106 is higher than the bulk donor concentration N B.
  • the donor concentration is a region higher than the bulk donor concentration N B, referred to as a high-concentration region 460.
  • the high-concentration region 460 includes the depth position Zc of the semiconductor substrate 10 and is provided over a predetermined length in the depth direction.
  • the length of the high concentration region 460 in the depth direction may be 50% or more, 60% or more, 70% or more, 80% or more, 90% or more of the substrate thickness. It may be the above.
  • the high concentration region 460 of this example is provided from the first peak 401 to the lower surface 23.
  • a high concentration region 460 may be provided above the first peak 401.
  • the first peak 401 has a predetermined full width at half maximum in the depth direction. Therefore, a pore defect is formed above the first peak 401, and a high concentration region 460 is formed. However, the high concentration region 460 above the first peak 401 has a smaller width in the depth direction than the high concentration region 460 below the first peak 401.
  • VOH defect concentration N VOH may be a higher region than bulk donor concentration N B.
  • the VOH defect concentration N VOH can be controlled with high precision, it is possible to suppress the variation in donor concentration.
  • VOH defect concentration N VOH may be more than twice the bulk donor concentration N B, may be more than five times, and may be 10 times or more.
  • the first peak 401 is arranged at the end of the high concentration region 460 on the upper surface 21 side.
  • the first peak 401 may be arranged in the maximum value region 452 or on the upper surface 21 side of the maximum value region 452.
  • the first peak 401 of this example is arranged in the oxygen reduction region 450 on the upper surface side.
  • the first peak 401 the oxygen chemical concentration C OX is, may be placed in more than 10% of the area of maximum value C OX_max may be arranged in more than 30% of the area may be arranged in more than 50% of the area , 70% or more of the region may be arranged, and 90% or more of the region may be arranged.
  • the oxygen chemical concentration C OX is small, the fluctuation of the oxygen chemical concentration C OX becomes large with respect to the displacement in the depth direction.
  • FIG. 3 shows each distribution after the heat treatment.
  • the oxygen chemical concentration COX is different from the example of FIG.
  • Other concentration distributions are the same as in the example of FIG.
  • the semiconductor substrate 10 of this example is, for example, an FZ substrate.
  • Oxygen chemical concentration C OX of this embodiment a depth position Z p, having an oxygen concentration peak 405 showing the maximum value C OX_max.
  • Range of the maximum value C OX_max may be similar to the range of the maximum value C OX_max in FIG.
  • the distribution of the oxygen chemical concentration COX of this example has a lower surface side oxygen reduction region 454 in addition to the maximum value region 452 and the upper surface side oxygen reduction region 450 shown in FIG.
  • the lower surface side oxygen reduction region 454 is a region that is in contact with the lower surface 23 and the oxygen chemical concentration COX decreases as it approaches the lower surface 23.
  • the maximum value region 452 is arranged between the upper surface side oxygen reduction region 450 and the lower surface side oxygen reduction region 454.
  • the lower surface side oxygen reduction region 454 may be a region in which the oxygen chemical concentration COX gradually decreases as compared with the upper surface side oxygen reduction region 450.
  • the lower surface side oxygen reduction region 454 may be longer than the upper surface side oxygen reduction region 450 in the depth direction. As a result, the fluctuation of the oxygen chemical concentration COX in the semiconductor substrate 10 can be made relatively small as compared with the case where the upper surface side oxygen reduction region 450 is long.
  • the length of the lower surface side oxygen reduction region 454 in the depth direction may be 30% or more, 40% or more, or 50% or more of the substrate thickness.
  • the second peak 402 and the fourth peak 404 of this example are arranged in the lower surface side oxygen reduction region 454.
  • the first peak 401 may be arranged in the upper surface side oxygen reduction region 450.
  • the depth position Z1 of the first peak 401 may be arranged on the upper surface 21 side of the depth position Zc.
  • Depth position Z1 of the first peak 401 may be disposed on the top surface 21 side of the depth position Z p.
  • the depth position Z1 of the first peak 401 may be arranged on the upper surface 21 side of the depth position Z b.
  • the depth position Z1 of the first peak 401 may be arranged between the depth position Z p and the depth position Z b.
  • FIG. 4 is a diagram showing an example of changes in the oxygen chemical concentration distribution of the MCZ substrate before and after oxygen annealing.
  • the MCZ substrate Before oxygen annealing, the MCZ substrate has a relatively high oxygen chemical concentration C MCZ.
  • the oxygen chemical concentration C MCZ is higher than, for example, the solid solution limit of the oxygen annealing temperature.
  • oxygen in the substrate diffuses outward, and the oxygen chemical concentration COX in the substrate becomes substantially equal to the solid solution limit.
  • the oxygen chemical concentration COX becomes smaller as it approaches the upper surface 21.
  • the lower surface 23 side is ground after oxygen annealing. Therefore, on the lower surface 23 side, the oxygen chemical concentration COX is substantially constant.
  • FIG. 5 is a diagram showing an example of changes in the oxygen chemical concentration distribution of the FZ substrate before and after oxygen annealing.
  • the FZ substrate Before oxygen annealing, the FZ substrate has a relatively low oxygen chemical concentration C FZ.
  • the oxygen chemical concentration C FZ is lower than, for example, the solid solution limit of the oxygen annealing temperature.
  • oxygen is introduced into the substrate, and the oxygen chemical concentration COX in the substrate becomes substantially equal to the solid solution limit in a region where the distance from the upper surface 21 of the semiconductor substrate 10 is small. Since oxygen is difficult to be introduced in the region where the distance from the upper surface 21 is large, the oxygen chemical concentration COX gradually decreases as the distance from the upper surface 21 increases.
  • the oxygen chemical concentration COX becomes smaller as it approaches the upper surface 21. Therefore, the oxygen chemical concentration COX may have an oxygen concentration peak 405.
  • the lower surface 23 side is ground after oxygen annealing. Therefore, on the lower surface 23 side, the oxygen chemical concentration COX does not have a peak and gradually and monotonically decreases toward the lower surface 23.
  • the oxygen chemical concentration inside the semiconductor substrate 10 can be controlled by the oxygen annealing temperature or the like. Therefore, the variation in VOH defect concentration can be reduced.
  • FIG. 6 is a diagram showing a distribution example of the recombination center concentration Nr and the oxygen chemical concentration COX.
  • the oxygen chemical concentration COX is similar to the example shown in FIG. 2 or FIG.
  • FIG. 6 in the distribution of the oxygen chemical concentration COX shown in FIG. 3, the vicinity of the upper surface 21 is enlarged and shown.
  • a recombination center such as a vacancy defect may be formed for the purpose of adjusting the lifetime of the carrier.
  • a recombination center can be formed by injecting charged particles such as hydrogen, helium, or an electron beam into the semiconductor substrate 10.
  • the recombination center concentration N r has a recombination center peak 406 in the depth position Z r.
  • a calculation method using a well-known calculation software or tool is known for the pore density (see, for example, http://www.srim.org/).
  • the position of the minimum value of the specific resistance distribution in the depth direction of the semiconductor substrate 10 may be the position of the recombination center peak 406.
  • the recombination center peak 406 may be formed on the upper surface 21 side of the semiconductor substrate 10 in a region where the oxygen chemical concentration COX is 70% or more.
  • the recombination center peak 406 can combine with hydrogen to form a VOH defect. Therefore, if the oxygen chemical concentration COX varies widely, the concentration at the recombination center tends to vary, and it becomes difficult to accurately adjust the carrier lifetime.
  • the recombination center peak 406 is arranged in a region where the oxygen chemical concentration COX concentration is relatively stable, so that the recombination center concentration can be easily controlled and the carrier lifetime can be accurately controlled. Can be adjusted.
  • the oxygen chemical concentration C OX is well formed in the region of 80% or more of the maximum value C OX_max, it may be arranged in more than 90% of the area.
  • Depth position Z r may be the same position and depth position Z1 of the charged particle beam is injected. That is, the carrier lifetime may be adjusted by injecting a charged particle beam into the depth position Z1. Further, the depth position Zr may be a position near the depth position Z1 and closer to the injection surface (lower surface 23 in this example) of the charged particle beam than the depth position Z1.
  • the charged particle injected into the depth position Z1 is a hydrogen ion
  • the recombination center in the vicinity of the depth position Z1 becomes a VOH defect by binding with hydrogen. Therefore, recombination center concentration at the depth position Z1 is lowered, the depth position Z r is implanted surface of the hydrogen ions (in this example the lower surface 23) is shifted to the side.
  • Distance depth position Z1 and depth position Z r may be at 5 ⁇ m or less, may be at 3 ⁇ m or less, may be 1 ⁇ m or less.
  • the depth position Z r may be a position different from the depth position Z1.
  • FIG. 7 is a diagram illustrating the position of the third peak 403.
  • examples of deformation of the position of the third peak 403 are shown as the third peaks 403-1, 4032, and 403-3.
  • the semiconductor substrate 10 is provided with any third peak 403.
  • the third peak 403-1 is arranged between the oxygen concentration peak 405 and the boundary position Zb.
  • Boundary position Zb is the maximum value region 452 of the oxygen chemical concentration C OX, a boundary position between the upper surface oxygen reduction region 450.
  • the high concentration region 460 see FIGS. 2 and 3 can be formed long, and the variation in the value of the third peak 403 can be suppressed.
  • the third peak 403-2 is arranged in the upper surface side oxygen reduction region 450.
  • the high concentration region 460 can be formed longer.
  • the third peak 403-3 according to another example is arranged between the oxygen concentration peak 405 and the depth position Zc. In this case, the third peak 403-3, variations in oxygen chemical concentration C OX may be disposed gentle region relatively.
  • the third peak 403-3 may be arranged in the maximum value region 452.
  • FIG. 8 is an example of a top view of the semiconductor device 100.
  • FIG. 8 shows the positions where each member is projected onto the upper surface of the semiconductor substrate 10. In FIG. 8, only a part of the members of the semiconductor device 100 is shown, and some members are omitted.
  • the semiconductor device 100 includes the semiconductor substrate 10 described with reference to FIGS. 1 to 7.
  • the semiconductor substrate 10 has an end side 102 when viewed from above. When simply referred to as a top view in the present specification, it means that the semiconductor substrate 10 is viewed from the top surface side.
  • the semiconductor substrate 10 of this example has two sets of end sides 102 facing each other in a top view. In FIG. 1, the X-axis and the Y-axis are parallel to either end 102. The Z-axis is perpendicular to the upper surface of the semiconductor substrate 10.
  • the semiconductor substrate 10 is provided with an active portion 160.
  • the active portion 160 is a region in which a main current flows in the depth direction between the upper surface and the lower surface of the semiconductor substrate 10 when the semiconductor device 100 operates.
  • An emitter electrode is provided above the active portion 160, but is omitted in FIG.
  • the active unit 160 is provided with at least one of a transistor unit 70 including a transistor element such as an IGBT and a diode unit 80 including a diode element such as a freewheeling diode (FWD).
  • a transistor unit 70 including a transistor element such as an IGBT and a diode unit 80 including a diode element such as a freewheeling diode (FWD).
  • the transistor portion 70 and the diode portion 80 are alternately arranged along a predetermined arrangement direction (X-axis direction in this example) on the upper surface of the semiconductor substrate 10.
  • the active portion 160 may be provided with only one of the transistor portion 70 and the diode portion 80.
  • the symbol “I” is attached to the region where the transistor portion 70 is arranged, and the symbol “F” is attached to the region where the diode portion 80 is arranged.
  • the direction perpendicular to the arrangement direction in the top view may be referred to as a stretching direction (Y-axis direction in FIG. 8).
  • the transistor portion 70 and the diode portion 80 may each have a longitudinal length in the stretching direction. That is, the length of the transistor portion 70 in the Y-axis direction is larger than the width in the X-axis direction. Similarly, the length of the diode portion 80 in the Y-axis direction is larger than the width in the X-axis direction.
  • the stretching direction of the transistor portion 70 and the diode portion 80 may be the same as the longitudinal direction of each trench portion described later.
  • the diode portion 80 has an N + type cathode region in a region in contact with the lower surface of the semiconductor substrate 10.
  • the region provided with the cathode region is referred to as a diode portion 80. That is, the diode portion 80 is a region that overlaps with the cathode region in the top view.
  • a P + type collector region may be provided on the lower surface of the semiconductor substrate 10 in a region other than the cathode region.
  • the diode portion 80 may also include an extension region 81 in which the diode portion 80 is extended in the Y-axis direction to the gate wiring described later.
  • a collector area is provided on the lower surface of the extension area 81.
  • the transistor portion 70 has a P + type collector region in a region in contact with the lower surface of the semiconductor substrate 10. Further, in the transistor portion 70, a gate structure having an N-type emitter region, a P-type base region, a gate conductive portion and a gate insulating film is periodically arranged on the upper surface side of the semiconductor substrate 10.
  • the semiconductor device 100 may have one or more pads above the semiconductor substrate 10.
  • the semiconductor device 100 of this example has a gate pad 112.
  • the semiconductor device 100 may have pads such as an anode pad, a cathode pad, and a current detection pad.
  • Each pad is arranged in the vicinity of the end side 102.
  • the vicinity of the end side 102 refers to a region between the end side 102 and the emitter electrode in top view.
  • each pad may be connected to an external circuit via wiring such as a wire.
  • a gate potential is applied to the gate pad 112.
  • the gate pad 112 is electrically connected to the conductive portion of the gate trench portion of the active portion 160.
  • the semiconductor device 100 includes a gate wiring that connects the gate pad 112 and the gate trench portion. In FIG. 8, the gate wiring is hatched with diagonal lines.
  • the gate wiring of this example has an outer peripheral gate wiring 130 and an active side gate wiring 131.
  • the outer peripheral gate wiring 130 is arranged between the active portion 160 and the end side 102 of the semiconductor substrate 10 in a top view.
  • the outer peripheral gate wiring 130 of this example surrounds the active portion 160 in a top view.
  • the region surrounded by the outer peripheral gate wiring 130 in the top view may be the active portion 160.
  • the outer peripheral gate wiring 130 is connected to the gate pad 112.
  • the outer peripheral gate wiring 130 is arranged above the semiconductor substrate 10.
  • the outer peripheral gate wiring 130 may be a metal wiring containing aluminum or the like.
  • the active side gate wiring 131 is provided in the active portion 160. By providing the active side gate wiring 131 in the active portion 160, it is possible to reduce variations in the wiring length from the gate pad 112 in each region of the semiconductor substrate 10.
  • the active side gate wiring 131 is connected to the gate trench portion of the active portion 160.
  • the active side gate wiring 131 is arranged above the semiconductor substrate 10.
  • the active side gate wiring 131 may be wiring formed of a semiconductor such as polysilicon doped with impurities.
  • the active side gate wiring 131 may be connected to the outer peripheral gate wiring 130.
  • the active side gate wiring 131 of this example is provided so as to extend in the X-axis direction from one outer peripheral gate wiring 130 to the other outer peripheral gate wiring 130 at substantially the center in the Y-axis direction so as to cross the active portion 160. There is.
  • the transistor portion 70 and the diode portion 80 may be alternately arranged in the X-axis direction in each divided region.
  • the semiconductor device 100 includes a temperature sense unit (not shown) which is a PN junction diode made of polysilicon or the like, and a current detection unit (not shown) which simulates the operation of a transistor unit provided in the active unit 160. May be good.
  • a temperature sense unit (not shown) which is a PN junction diode made of polysilicon or the like
  • a current detection unit (not shown) which simulates the operation of a transistor unit provided in the active unit 160. May be good.
  • the semiconductor device 100 of this example includes an edge termination structure portion 90 between the active portion 160 and the end side 102.
  • the edge terminal structure portion 90 of this example is arranged between the outer peripheral gate wiring 130 and the end side 102.
  • the edge termination structure 90 relaxes the electric field concentration on the upper surface side of the semiconductor substrate 10.
  • the edge termination structure 90 has a plurality of guard rings 92.
  • the guard ring 92 is a P-shaped region in contact with the upper surface of the semiconductor substrate 10.
  • the guard ring 92 may surround the active portion 160 in top view.
  • the plurality of guard rings 92 are arranged at predetermined intervals between the outer peripheral gate wiring 130 and the end side 102.
  • the guard ring 92 arranged on the outside may surround the guard ring 92 arranged on the inside.
  • the outside refers to the side close to the end side 102, and the inside refers to the side close to the outer peripheral gate wiring 130.
  • the edge termination structure 90 may further include at least one of a field plate and a resurf provided in an annular shape surrounding the active portion 160.
  • FIG. 9 is an enlarged view of the area A in FIG.
  • the region A is a region including the transistor portion 70, the diode portion 80, and the active side gate wiring 131.
  • the semiconductor device 100 of this example includes a gate trench portion 40, a dummy trench portion 30, a well region 11, an emitter region 12, a base region 14, and a contact region 15 provided inside the upper surface side of the semiconductor substrate 10.
  • the gate trench portion 40 and the dummy trench portion 30 are examples of trench portions, respectively.
  • the semiconductor device 100 of this example includes an emitter electrode 52 and an active side gate wiring 131 provided above the upper surface of the semiconductor substrate 10.
  • the emitter electrode 52 and the active side gate wiring 131 are provided separately from each other.
  • An interlayer insulating film is provided between the emitter electrode 52 and the active side gate wiring 131 and the upper surface of the semiconductor substrate 10, but this is omitted in FIG.
  • a contact hole 54 is provided so as to penetrate the interlayer insulating film.
  • each contact hole 54 is hatched with diagonal lines.
  • the emitter electrode 52 is provided above the gate trench portion 40, the dummy trench portion 30, the well region 11, the emitter region 12, the base region 14, and the contact region 15.
  • the emitter electrode 52 passes through the contact hole 54 and comes into contact with the emitter region 12, the contact region 15, and the base region 14 on the upper surface of the semiconductor substrate 10. Further, the emitter electrode 52 is connected to the dummy conductive portion in the dummy trench portion 30 through a contact hole provided in the interlayer insulating film.
  • the emitter electrode 52 may be connected to the dummy conductive portion of the dummy trench portion 30 at the tip of the dummy trench portion 30 in the Y-axis direction.
  • the active side gate wiring 131 is connected to the gate trench portion 40 through a contact hole provided in the interlayer insulating film.
  • the active side gate wiring 131 may be connected to the gate conductive portion of the gate trench portion 40 at the tip portion 41 of the gate trench portion 40 in the Y-axis direction.
  • the active side gate wiring 131 is not connected to the dummy conductive portion in the dummy trench portion 30.
  • the emitter electrode 52 is made of a material containing metal. In FIG. 9, the range in which the emitter electrode 52 is provided is shown. For example, at least a part of the emitter electrode 52 is formed of an aluminum or aluminum-silicon alloy, for example, a metal alloy such as AlSi or AlSiCu.
  • the emitter electrode 52 may have a barrier metal formed of titanium, a titanium compound, or the like in the lower layer of the region formed of aluminum or the like. Further, the contact hole may have a plug formed by embedding tungsten or the like so as to be in contact with the barrier metal and aluminum or the like.
  • the well region 11 is provided so as to overlap the active side gate wiring 131.
  • the well region 11 is extended to a predetermined width so as not to overlap with the active side gate wiring 131.
  • the well region 11 of this example is provided away from the end of the contact hole 54 in the Y-axis direction on the active side gate wiring 131 side.
  • the well region 11 is a second conductive type region having a higher doping concentration than the base region 14.
  • the base region 14 of this example is P-type, and the well region 11 is P + type.
  • Each of the transistor portion 70 and the diode portion 80 has a plurality of trench portions arranged in the arrangement direction.
  • the transistor portion 70 of this example one or more gate trench portions 40 and one or more dummy trench portions 30 are alternately provided along the arrangement direction.
  • the diode portion 80 of this example is provided with a plurality of dummy trench portions 30 along the arrangement direction.
  • the diode portion 80 of this example is not provided with the gate trench portion 40.
  • the gate trench portion 40 of this example connects two straight portions 39 (portions that are linear along the stretching direction) and two straight portions 39 that extend along the stretching direction perpendicular to the arrangement direction. It may have a tip 41.
  • the stretching direction in FIG. 9 is the Y-axis direction.
  • the tip portion 41 is provided in a curved shape in a top view.
  • the dummy trench portion 30 is provided between the straight portions 39 of the gate trench portion 40.
  • One dummy trench portion 30 may be provided between the straight portions 39, and a plurality of dummy trench portions 30 may be provided.
  • the dummy trench portion 30 may have a linear shape extending in the stretching direction, and may have a straight portion 29 and a tip portion 31 as in the gate trench portion 40.
  • the semiconductor device 100 shown in FIG. 9 includes both a linear dummy trench portion 30 having no tip portion 31 and a dummy trench portion 30 having a tip portion 31.
  • the diffusion depth of the well region 11 may be deeper than the depth of the gate trench portion 40 and the dummy trench portion 30.
  • the ends of the gate trench portion 40 and the dummy trench portion 30 in the Y-axis direction are provided in the well region 11 in the top view. That is, at the end of each trench in the Y-axis direction, the bottom of each trench in the depth direction is covered with the well region 11. Thereby, the electric field concentration at the bottom of each trench can be relaxed.
  • a mesa part is provided between each trench part in the arrangement direction.
  • the mesa portion refers to a region sandwiched between trench portions inside the semiconductor substrate 10.
  • the upper end of the mesa portion is the upper surface of the semiconductor substrate 10.
  • the depth position of the lower end of the mesa portion is the same as the depth position of the lower end of the trench portion.
  • the mesa portion of this example is provided on the upper surface of the semiconductor substrate 10 by extending in the stretching direction (Y-axis direction) along the trench.
  • the transistor portion 70 is provided with a mesa portion 60
  • the diode portion 80 is provided with a mesa portion 61.
  • a mesa portion when simply referred to as a mesa portion in the present specification, it refers to each of the mesa portion 60 and the mesa portion 61.
  • a base region 14 is provided in each mesa section. Of the base region 14 exposed on the upper surface of the semiconductor substrate 10 in the mesa portion, the region closest to the active side gate wiring 131 is referred to as the base region 14-e. In FIG. 9, the base region 14-e arranged at one end in the extending direction of each mesa portion is shown, but the base region 14-e is also arranged at the other end of each mesa portion. Has been done.
  • Each mesa portion may be provided with at least one of a first conductive type emitter region 12 and a second conductive type contact region 15 in a region sandwiched between base regions 14-e in a top view.
  • the emitter region 12 of this example is N + type
  • the contact region 15 is P + type.
  • the emitter region 12 and the contact region 15 may be provided between the base region 14 and the upper surface of the semiconductor substrate 10 in the depth direction.
  • the mesa portion 60 of the transistor portion 70 has an emitter region 12 exposed on the upper surface of the semiconductor substrate 10.
  • the emitter region 12 is provided in contact with the gate trench portion 40.
  • the mesa portion 60 in contact with the gate trench portion 40 may be provided with an exposed contact region 15 on the upper surface of the semiconductor substrate 10.
  • Each of the contact region 15 and the emitter region 12 in the mesa portion 60 is provided from one trench portion in the X-axis direction to the other trench portion.
  • the contact region 15 and the emitter region 12 of the mesa portion 60 are alternately arranged along the extending direction (Y-axis direction) of the trench portion.
  • the contact region 15 and the emitter region 12 of the mesa portion 60 may be provided in a stripe shape along the extending direction (Y-axis direction) of the trench portion.
  • an emitter region 12 is provided in a region in contact with the trench portion, and a contact region 15 is provided in a region sandwiched between the emitter regions 12.
  • the emitter region 12 is not provided in the mesa portion 61 of the diode portion 80.
  • a base region 14 and a contact region 15 may be provided on the upper surface of the mesa portion 61.
  • a contact region 15 may be provided in contact with the respective base regions 14-e in the region sandwiched between the base regions 14-e on the upper surface of the mesa portion 61.
  • a base region 14 may be provided in a region sandwiched between the contact regions 15 on the upper surface of the mesa portion 61.
  • the base region 14 may be arranged over the entire region sandwiched between the contact regions 15.
  • a contact hole 54 is provided above each mesa portion.
  • the contact hole 54 is arranged in a region sandwiched between the base regions 14-e.
  • the contact hole 54 of this example is provided above each region of the contact region 15, the base region 14, and the emitter region 12.
  • the contact hole 54 is not provided in the region corresponding to the base region 14-e and the well region 11.
  • the contact hole 54 may be arranged at the center of the mesa portion 60 in the arrangement direction (X-axis direction).
  • an N + type cathode region 82 is provided in a region adjacent to the lower surface of the semiconductor substrate 10.
  • a P + type collector region 22 may be provided on the lower surface of the semiconductor substrate 10 in a region where the cathode region 82 is not provided.
  • FIG. 9 the boundary between the cathode region 82 and the collector region 22 is shown by a dotted line.
  • the cathode region 82 is arranged away from the well region 11 in the Y-axis direction.
  • the pressure resistance can be improved by securing the distance between the P-shaped region (well region 11) formed to a deep position and having a relatively high doping concentration and the cathode region 82.
  • the end of the cathode region 82 of this example in the Y-axis direction is located farther from the well region 11 than the end of the contact hole 54 in the Y-axis direction.
  • the end of the cathode region 82 in the Y-axis direction may be located between the well region 11 and the contact hole 54.
  • FIG. 10 is a diagram showing an example of a bb cross section in FIG.
  • the bb cross section is an XZ plane passing through the emitter region 12 and the cathode region 82.
  • the semiconductor device 100 of this example has a semiconductor substrate 10, an interlayer insulating film 38, an emitter electrode 52, and a collector electrode 24 in the cross section.
  • the interlayer insulating film 38 is provided on the upper surface of the semiconductor substrate 10.
  • the interlayer insulating film 38 is a film containing at least one layer of an insulating film such as silicate glass to which impurities such as boron and phosphorus are added, a thermal oxide film, and other insulating films.
  • the interlayer insulating film 38 is provided with the contact hole 54 described in FIG.
  • the emitter electrode 52 is provided above the interlayer insulating film 38.
  • the emitter electrode 52 is in contact with the upper surface 21 of the semiconductor substrate 10 through the contact hole 54 of the interlayer insulating film 38.
  • the collector electrode 24 is provided on the lower surface 23 of the semiconductor substrate 10.
  • the emitter electrode 52 and the collector electrode 24 are made of a metal material such as aluminum.
  • the direction (Z-axis direction) connecting the emitter electrode 52 and the collector electrode 24 is referred to as a depth direction.
  • the semiconductor substrate 10 has an N-type bulk doping region 18.
  • the bulk doping region 18 is a region where the doping concentration of the bulk doping region 18 matches the donor concentration of the bulk donor.
  • the bulk doping region 18 is provided in each of the transistor portion 70 and the diode portion 80.
  • the mesa portion 60 of the transistor portion 70 is provided with an N + type emitter region 12 and a P-type base region 14 in order from the upper surface 21 side of the semiconductor substrate 10.
  • a bulk doping region 18 is provided below the base region 14.
  • the mesa portion 60 may be provided with an N + type storage region 16.
  • the storage region 16 is located between the base region 14 and the bulk doping region 18.
  • the emitter region 12 is exposed on the upper surface 21 of the semiconductor substrate 10 and is provided in contact with the gate trench portion 40.
  • the emitter region 12 may be in contact with the trench portions on both sides of the mesa portion 60.
  • the emitter region 12 has a higher doping concentration than the bulk doping region 18.
  • the base region 14 is provided below the emitter region 12.
  • the base region 14 of this example is provided in contact with the emitter region 12.
  • the base region 14 may be in contact with the trench portions on both sides of the mesa portion 60.
  • the storage area 16 is provided below the base area 14.
  • the accumulation region 16 is an N + type region having a higher doping concentration than the bulk doping region 18.
  • IE effect carrier injection promoting effect
  • the storage region 16 may be provided so as to cover the entire lower surface of the base region 14 in each mesa portion 60.
  • the mesa portion 61 of the diode portion 80 is provided with a P-type base region 14 in contact with the upper surface 21 of the semiconductor substrate 10. Below the base region 14, a bulk doping region 18 is provided. In the mesa portion 61, the accumulation region 16 may be provided below the base region 14.
  • an N + type buffer region 20 may be provided on the lower surface 23 side of the bulk doping region 18 and the high concentration region 460.
  • the doping concentration in the buffer region 20 is higher than the doping concentration in the bulk doping region 18.
  • the buffer region 20 has one or more donor concentration peaks with higher donor concentrations than the bulk doping region 18. The plurality of donor concentration peaks are arranged at different positions in the depth direction of the semiconductor substrate 10.
  • the donor concentration peak in the buffer region 20 may be, for example, a hydrogen (proton) or phosphorus concentration peak.
  • the buffer region 20 may include a second peak 402 of hydrogen chemical concentration (see FIG. 2, etc.).
  • the buffer region 20 may function as a field stop layer that prevents the depletion layer extending from the lower end of the base region 14 from reaching the P + type collector region 22 and the N + type cathode region 82.
  • a P + type collector region 22 is provided below the buffer region 20.
  • the acceptor concentration in the collector region 22 is higher than the acceptor concentration in the base region 14.
  • the collector region 22 may include the same acceptors as the base region 14, or may include different acceptors.
  • the acceptor of the collector region 22 is, for example, boron.
  • an N + type cathode region 82 is provided below the buffer region 20.
  • the donor concentration in the cathode region 82 is higher than the donor concentration in the bulk doping region 18.
  • the donor of the cathode region 82 is, for example, hydrogen or phosphorus.
  • the elements that serve as donors and acceptors in each region are not limited to the above-mentioned examples.
  • the collector region 22 and the cathode region 82 are exposed on the lower surface 23 of the semiconductor substrate 10 and are connected to the collector electrode 24.
  • the collector electrode 24 may come into contact with the entire lower surface 23 of the semiconductor substrate 10.
  • the emitter electrode 52 and the collector electrode 24 are made of a metal material such as aluminum.
  • One or more gate trench portions 40 and one or more dummy trench portions 30 are provided on the upper surface 21 side of the semiconductor substrate 10. Each trench portion penetrates the base region 14 from the upper surface 21 of the semiconductor substrate 10 and reaches the bulk doping region 18. In the region where at least one of the emitter region 12, the contact region 15 and the storage region 16 is provided, each trench portion also penetrates these doping regions and reaches the bulk doping region 18. The penetration of the trench portion through the doping region is not limited to those manufactured in the order of forming the doping region and then forming the trench portion. Those in which a doping region is formed between the trench portions after the trench portion is formed are also included in those in which the trench portion penetrates the doping region.
  • the transistor portion 70 is provided with a gate trench portion 40 and a dummy trench portion 30.
  • the diode portion 80 is provided with a dummy trench portion 30 and is not provided with a gate trench portion 40.
  • the boundary between the diode portion 80 and the transistor portion 70 in the X-axis direction is the boundary between the cathode region 82 and the collector region 22.
  • the gate trench portion 40 has a gate trench, a gate insulating film 42, and a gate conductive portion 44 provided on the upper surface 21 of the semiconductor substrate 10.
  • the gate insulating film 42 is provided so as to cover the inner wall of the gate trench.
  • the gate insulating film 42 may be formed by oxidizing or nitriding the semiconductor on the inner wall of the gate trench.
  • the gate conductive portion 44 is provided inside the gate trench and inside the gate insulating film 42. That is, the gate insulating film 42 insulates the gate conductive portion 44 and the semiconductor substrate 10.
  • the gate conductive portion 44 is formed of a conductive material such as polysilicon.
  • the gate conductive portion 44 may be provided longer than the base region 14 in the depth direction.
  • the gate trench portion 40 in the cross section is covered with an interlayer insulating film 38 on the upper surface 21 of the semiconductor substrate 10.
  • the gate conductive portion 44 is electrically connected to the gate wiring. When a predetermined gate voltage is applied to the gate conductive portion 44, a channel due to an electron inversion layer is formed on the surface layer of the interface in the base region 14 in contact with the gate trench portion 40.
  • the dummy trench portion 30 may have the same structure as the gate trench portion 40 in the cross section.
  • the dummy trench portion 30 has a dummy trench, a dummy insulating film 32, and a dummy conductive portion 34 provided on the upper surface 21 of the semiconductor substrate 10.
  • the dummy conductive portion 34 may be connected to an electrode different from the gate pad.
  • the dummy conductive portion 34 may be connected to a dummy pad (not shown) connected to an external circuit different from the gate pad, and control different from that of the gate conductive portion 44 may be performed.
  • the dummy conductive portion 34 may be electrically connected to the emitter electrode 52.
  • the dummy insulating film 32 is provided so as to cover the inner wall of the dummy trench.
  • the dummy conductive portion 34 is provided inside the dummy trench and inside the dummy insulating film 32.
  • the dummy insulating film 32 insulates the dummy conductive portion 34 and the semiconductor substrate 10.
  • the dummy conductive portion 34 may be formed of the same material as the gate conductive portion 44.
  • the dummy conductive portion 34 is formed of a conductive material such as polysilicon.
  • the dummy conductive portion 34 may have the same length as the gate conductive portion 44 in the depth direction.
  • the gate trench portion 40 and the dummy trench portion 30 of this example are covered with an interlayer insulating film 38 on the upper surface 21 of the semiconductor substrate 10.
  • the bottom of the dummy trench portion 30 and the gate trench portion 40 may be curved downward (curved in cross section).
  • the semiconductor substrate 10 has the same manner as any of the examples described in FIGS. 1-6, the oxygen chemical concentration C OX, impurity chemical concentration C I, hydrogen chemical concentration C H, and the distribution of VOH defect concentration N VOH .
  • the first peak 401 is indicated by a cross, and the high concentration region 460 is hatched with diagonal lines.
  • the buffer region 20, the cathode region 82, and the collector region 22 may also be included in the high concentration region 460, but diagonal lines are omitted in FIG.
  • the high concentration region 460 may be provided from the first peak 401 to the lower surface 23.
  • the high concentration region 460 contains VOH defects.
  • the bulk doping region 18 and the high concentration region 460 may be collectively referred to as a drift region 19.
  • the drift region 19 may be a region in which the depletion layer expands when a voltage is applied to the semiconductor device 100 and supports more than half of the applied voltage.
  • FIG. 11 is a diagram showing an example of a cc cross section in FIG.
  • the cc cross section is an XZ plane that passes through the edge termination structure portion 90, the transistor portion 70, and the diode portion 80.
  • the structures of the transistor portion 70 and the diode portion 80 are the same as those of the transistor portion 70 and the diode portion 80 described with reference to FIGS. 9 and 10.
  • the structures of the gate trench portion 40 and the dummy trench portion 30 are shown in a simplified manner.
  • a well region 11 is provided between the edge terminal structure portion 90 and the transistor portion 70.
  • the well region 11 is a P + type region in contact with the upper surface 21 of the semiconductor substrate 10.
  • the well region 11 may be provided deeper than the lower ends of the gate trench portion 40 and the dummy trench portion 30. A part of the gate trench portion 40 and the dummy trench portion 30 may be arranged inside the well region 11.
  • An interlayer insulating film 38 covering the well region 11 may be provided on the upper surface 21 of the semiconductor substrate 10.
  • electrodes and wiring such as an emitter electrode 52 and an outer peripheral gate wiring 130 are provided above the interlayer insulating film 38.
  • the emitter electrode 52 is provided so as to extend from above the active portion 160 to above the well region 11.
  • the emitter electrode 52 may be connected to the well region 11 via a contact hole provided in the interlayer insulating film 38.
  • the outer peripheral gate wiring 130 is arranged between the emitter electrode 52 and the edge terminal structure portion 90.
  • the emitter electrode 52 and the outer peripheral gate wiring 130 are arranged separately from each other, but in FIG. 11, the gap between the emitter electrode 52 and the outer peripheral gate wiring 130 is omitted.
  • the outer peripheral gate wiring 130 is electrically insulated from the well region 11 by the interlayer insulating film 38.
  • the edge termination structure 90 is provided with a plurality of guard rings 92, a plurality of second high concentration regions 202, a plurality of field plates 94, and a channel stopper 174. Further, the first peak 401 and the high concentration region 460 are also provided in at least a part of the edge terminal structure portion 90.
  • the high concentration region 460 may be provided below the guard ring 92.
  • the first peak 401 and the high concentration region 460 of the edge termination structure portion 90 may be provided continuously with the first peak 401 and the high concentration region 460 of the transistor portion 70 and the diode portion 80.
  • the first peak 401 and the high concentration region 460 may be provided over the entire X-axis direction of the edge termination structure 90.
  • the first peak 401 of this example is provided below the second high-concentration region 202 described later (that is, at a position deeper than the second high-concentration region 202 when viewed from the upper surface 21).
  • the first peak 401 may be arranged at a position deeper than the lower end of the guard ring 92. That is, the first peak 401 may be arranged between the lower end of the guard ring 92 and the lower surface 23 of the semiconductor substrate 10.
  • the first peak 401 may be arranged at a position deeper than the lower end of the well region 11.
  • the first peak 401 may be arranged at a position deeper than the lower end of the trench portion.
  • the high-concentration region 460 shown in FIG. 11 is not in contact with the guard ring 92, but the high-concentration region 460 may be in contact with the lower end of the guard ring 92.
  • the high concentration region 460 may be provided up to between the two guard rings 92.
  • the high concentration region 460 may or may not be in contact with the well region 11.
  • the high concentration region 460 may or may not be in contact with the trench portion.
  • the high concentration region 460 may be provided below the second high concentration region 202.
  • the high concentration region 460 may be in contact with the well region 11.
  • the high concentration region 460 may be in contact with the trench portion.
  • the high concentration region 460 does not have to be in contact with any of the emitter region 12, the base region 14, and the storage region 16.
  • the high concentration region 460 may be in contact with the accumulation region 16.
  • the high concentration region 460 may be in contact with the base region 14.
  • the high concentration region 460 does not have to be in contact with the channel stopper 174, and may be in contact with the channel stopper 174.
  • the high-concentration region 460 may have the same length in the depth direction or may be different in the entire edge terminal structure portion 90. In the high concentration region 460, the edge-terminated structure portion 90 and the active portion 160 may have the same or different lengths in the depth direction.
  • a collector region 22 may be provided in a region in contact with the lower surface 23.
  • Each guard ring 92 may be provided on the upper surface 21 so as to surround the active portion 160.
  • the plurality of guard rings 92 may have a function of spreading the depletion layer generated in the active portion 160 to the outside of the semiconductor substrate 10. As a result, electric field concentration inside the semiconductor substrate 10 can be prevented, and the withstand voltage of the semiconductor device 100 can be improved.
  • the guard ring 92 of this example is a P + type semiconductor region formed by ion implantation in the vicinity of the upper surface 21.
  • the guard ring 92 can be formed by selectively injecting a P-type dopant such as boron from the upper surface 21 of the semiconductor substrate 10 and heat-treating it.
  • the depth of the bottom of the guard ring 92 may be deeper than the depth of the bottom of the gate trench 40 and the dummy trench 30.
  • the depth of the bottom of the guard ring 92 may be the same as or different from the depth of the bottom of the well region 11.
  • the upper surface of the guard ring 92 is covered with an interlayer insulating film 38.
  • the field plate 94 is formed of a metal such as aluminum or a conductive material such as polysilicon.
  • the field plate 94 may be formed of an aluminum-silicon alloy, for example, a metal alloy such as AlSi or AlSiCu.
  • the field plate 94 may be made of the same material as the outer peripheral gate wiring 130 or the emitter electrode 52.
  • the field plate 94 is provided on the interlayer insulating film 38.
  • the field plate 94 of this example is connected to the guard ring 92 through a through hole provided in the interlayer insulating film 38.
  • the channel stopper 174 is an N-type or P-type region that is arranged further outside than the outermost guard ring 92 and is exposed on the upper surface 21 of the semiconductor substrate 10.
  • the outside refers to the side where the distance from the active portion 160 increases in the top view. That is, the outermost guard ring 92 refers to the guard ring 92 farthest from the active portion 160 in the X-axis direction.
  • the channel stopper 174 of this example is provided so as to be exposed on the upper surface 21 and the side wall in the vicinity of the end side 102 of the semiconductor substrate 10.
  • the channel stopper 174 is an N-type region having a higher doping concentration than the bulk doping region 18.
  • the doping concentration of the channel stopper 174 may be higher than the doping concentration of the high concentration region 460.
  • the channel stopper 174 has a function of terminating the depletion layer generated in the active portion 160 in the vicinity of the end side 102 of the semiconductor substrate 10.
  • a protective film such as polyimide or a nitride film, the protective film may be omitted in the drawings of the present specification.
  • the second high concentration region 202 is an N-type region having a donor concentration higher than the doping concentration of the bulk donor.
  • the second high concentration region 202 is provided between two adjacent guard rings 92.
  • the second high-concentration region 202 may be in contact with the upper surface 21 of the semiconductor substrate 10.
  • the second high-concentration region 202 of this example is provided in a range shallower than the lower end of the guard ring 92 from the upper surface 21.
  • the second high concentration region 202 may be provided deeper than the lower end of the guard ring 92.
  • the second high concentration region 202 may also be provided between the well region 11 and the guard ring 92.
  • the second high-concentration region 202 may be formed by injecting a donor from the upper surface 21 of the semiconductor substrate 10 and heat-treating it using the field plate 94 as a mask. In this case, at least a part of the second high concentration region 202 is formed in the region not covered by the field plate 94. At least a part of the second high concentration region 202 of this example does not overlap with the field plate 94 in the Z-axis direction.
  • the donor injected into the second high concentration region 202 may be phosphorus, hydrogen, or another donor. When the second high concentration region 202 is formed deeply, the acceleration energy of the donor may be changed to inject the donor into a plurality of depth positions.
  • the second high concentration region 202 may be formed by injecting a donor from the upper surface 21 of the semiconductor substrate 10 and heat-treating it without using the field plate 94 as a mask.
  • boron is selectively ion-implanted as a P-type dopant and a guard ring is formed by heat treatment.
  • phosphorus is ion-implanted as an N-type dopant and heat-treated to form a second high-concentration region 202.
  • the temperature of the heat treatment after injecting the P-type dopant is higher than the temperature of the heat treatment after injecting the N-type dopant.
  • the dose amount of the N-type dopant in ion implantation may be lower than the dose amount of the P-type dopant.
  • the ion implantation of the N-type dopant may be implanted in the region forming the guard ring, or may be selectively implanted so as to avoid the region forming the guard ring.
  • the second high-concentration region 202 and the high-concentration region 460 are arranged apart from each other in the Z-axis direction.
  • a region having the same donor concentration as the bulk donor concentration may be provided between the second high concentration region 202 and the high concentration region 460.
  • the hydrogen injection and heat treatment steps are preferably performed at the end of the manufacturing process of the semiconductor device 100. For example, by injecting hydrogen after forming a protective film on the field plate 94 or the like, the disappearance of the hydrogen donor can be suppressed.
  • the degree of spread of the depletion layer in the edge end structure portion 90 also varies.
  • the bulk doping region 18 of the bulk donor concentration occupies a large region on the upper surface 21 side of the edge terminal structure portion 90. Since the bulk donor concentration is the concentration of the donor contained in the semiconductor substrate 10 from the time of manufacture, it is relatively easy to vary.
  • the second high-concentration region 202 and the high-concentration region 460 are formed by ion implantation or the like. Since the concentration of ion implantation is relatively easy to control, the variation in donor concentration in the second high concentration region 202 and the high concentration region 460 is relatively small. Therefore, by providing the second high-concentration region 202 and the high-concentration region 460, it is possible to reduce the variation in the degree of spread of the depletion layer extending from below the well region 11 to the edge-terminated structure 90 in the X-axis direction, and to reduce the variation in the degree of spread in the X-axis direction. The withstand voltage variation of the device 100 can also be reduced. Further, by providing the second high-concentration region 202 and the high-concentration region 460, it is possible to prevent the depletion layer from spreading too much in the X-axis direction in the edge terminal structure portion 90.
  • the line d-d shown in FIG. 11 the carrier concentration N C, phosphorus chemical concentration C P, VOH defect concentration N VOH, and shows an example of the distribution of the impurity chemical concentration C I.
  • the impurity in this example is hydrogen.
  • the impurity chemical concentration C I represents hydrogen chemical concentration.
  • the d-d line passes through the second high-concentration region 202, the bulk doping region 18, the high-concentration region 460, the buffer region 20, and the collector region 22 at the edge termination structure 90.
  • the carrier concentration distribution may be the same as the net doping concentration distribution.
  • the bulk donor is phosphorus.
  • the second high-concentration region 202 is formed by injecting phosphorus from the upper surface 21 of the semiconductor substrate 10.
  • Bulk donor concentrations are approximately uniform throughout the depth direction.
  • the minimum value of the donor concentration distributed throughout the semiconductor substrate 10 may be used.
  • the bulk donor concentration may be the minimum value of the phosphorus concentration in the semiconductor substrate 10.
  • the phosphorus concentration distribution in the second high concentration region 202 has a phosphorus concentration peak 318 at which the phosphorus concentration becomes a maximum value.
  • the depth position of the phosphorus concentration peak 318 corresponds to the phosphorus injection position.
  • the hydrogen chemical concentration in the high concentration region 460 reaches a maximum value at the first peak 401.
  • the VOH defect density distribution may be a distribution that reflects the hydrogen chemical concentration distribution or a distribution that is similar to the hydrogen chemical concentration distribution.
  • the positions of the inflection points such as the maximum, the minimum, and the kink of each distribution may be arranged at substantially the same depth position.
  • the substantially same depth position may have an error smaller than the full width at half maximum of the first peak 401, for example.
  • the carrier concentration distribution of this example has a peak 408 at the same depth position as the first peak 401. Further, in the second high concentration region 202, the peak 314 is provided at the same depth position as the phosphorus concentration peak 318. If the distance between the peak 408 and peak 314 is sufficiently large, between the peaks 314 and the peak 408, bulk doped region 18 having a base carrier concentration N 00 corresponding to the bulk donor concentration N B it is provided.
  • the high concentration region 460 may have a flat portion 313 having a substantially uniform carrier concentration between the first peak 401 and the buffer region 20.
  • Flat portion 313, the first peak 401 and the buffer region 20 minimum N 0 or more carrier concentration between the carrier concentration in the range of 2 times the minimum value N 0 may be varied.
  • Flat portion 313, the minimum value N 0 or more, well carrier concentration in the range of 1.5 times or less of the minimum value N 0 is not changed, the minimum value N 0 or more, less 1.2 times the minimum value N 0
  • the carrier concentration may vary within the range.
  • the length of the flat portion 313 in the Z-axis direction may be half or more of the length of the high-concentration region 460 in the Z-axis direction. Further, in the high concentration region 460, the carrier concentration may gradually decrease from the peak 408 toward the buffer region 20.
  • the distribution of the VOH defect concentration N VOH may also have the flat portion 323 at the same depth position as the flat portion 313. Similar to the flat portion 313, the flat portion 323 also has a VOH defect density that fluctuates within a range of not less than the minimum value of the VOH defect density between the first peak 401 and the buffer region 20 and not more than twice the minimum value. good.
  • the VOH defect density of the flat portion 323 may fluctuate within a range of the minimum value or more and 1.5 times or less of the minimum value, and VOH in a range of the minimum value or more and 1.2 times or less of the minimum value.
  • the defect density may vary.
  • the length of the flat portion 323 in the Z-axis direction may be half or more of the length of the high-concentration region 460 in the Z-axis direction.
  • the peak value N 1 of the carrier concentration in the second high concentration region 202 is larger than the minimum value N 0 of the carrier concentration in the high concentration region 460.
  • the peak value N 1 may be twice or more, five times or more, or ten times or more the minimum value N 0.
  • the peak value N 1 may be 10 times or more, or 100 times or more, the base carrier concentration N 00.
  • the buffer region 20 of this example has a plurality of donor concentration peaks 407 having different depth positions.
  • At least one donor concentration peak 407 may be a hydrogen donor concentration peak. That is, the hydrogen chemical concentration peak may be provided at the same depth position as the donor concentration peak 407.
  • the peak of the hydrogen chemical concentration functions as the second peak 402 described in FIG. 2 and the like. All donor concentration peaks 407 may be hydrogen donor concentration peaks.
  • FIG. 13A is a diagram showing another example of the cc cross section in FIG.
  • the range in the depth direction in which the high concentration region 460 is provided is different from the example shown in FIG.
  • the position of the first peak 401 in the depth direction may also be different from the example shown in FIG.
  • Other structures are the same as the example shown in FIG.
  • the high concentration region 460 of this example is in contact with the guard ring 92.
  • the high concentration region 460 includes at least the lower end of the guard ring 92.
  • the high concentration region 460 may also be provided between two guard rings 92 adjacent to each other.
  • the high concentration region 460 of this example is not in contact with the second high concentration region 202.
  • the high concentration region 460 may be provided on the upper surface 21 side of the bottom surface of the trench portion. That is, the high-concentration region 460 may be provided up to a mesa portion sandwiched between adjacent trench portions.
  • a bulk donor concentration bulk doping region 18 may be provided between the high concentration region 460 and the second high concentration region 202.
  • the first peak 401 of this example is in contact with the guard ring 92. That is, the first peak 401 is arranged above the lower end of the guard ring 92.
  • the guard ring 92 since the lower end of the guard ring 92 is covered with the high concentration region 460, it is possible to reduce the variation in the donor concentration in the region where the electric field is likely to be concentrated. Therefore, the variation in withstand voltage can be further reduced.
  • FIG. 13B is a diagram showing another example of the cc cross section in FIG.
  • the range in the depth direction in which the high concentration region 460 is provided is different from the example shown in FIG. 13A.
  • the position of the first peak 401 in the depth direction may also be different from the example shown in FIG. 13A.
  • Other structures may be the same as the example shown in FIG. 13A.
  • the channel stopper 174 of this example contains hydrogen.
  • the first peak 401 is arranged at a depth position that overlaps with the channel stopper 174.
  • the peak of the hydrogen chemical concentration is arranged at a position where it overlaps with the channel stopper 174. That is, hydrogen is distributed from the lower surface 23 of the semiconductor substrate 10 to the depth position where it overlaps with the channel stopper 174.
  • Hydrogen may be contained in the emitter region 12, the contact region 15, the base region 14 or the storage region 16.
  • the first peak 401 may overlap with the emitter region 12, may overlap with the contact region 15, may overlap with the base region 14, and may overlap with the storage region 16.
  • the high concentration region 460 is provided up to a depth position where it overlaps with the channel stopper 174.
  • the high concentration region 460 may be provided up to the upper surface 21 of the semiconductor substrate 10, and may be provided up to a position below the upper surface 21.
  • a second high concentration region 202 may be provided between the high concentration region 460 and the upper surface 21, and a bulk doping region 18 may be provided.
  • a high concentration region 460 is provided, and the bulk doping region 18 does not remain. Therefore, it is possible to prevent the depletion layer extending in the X-axis direction from extending to the outside of the channel stopper 174.
  • FIG. 13C is a diagram showing another example of the cc cross section in FIG.
  • the range in the depth direction in which the high concentration region 460 is provided is different from the example shown in FIG. 13A or FIG. 13B.
  • the first peak 401 does not exist in the semiconductor substrate 10.
  • Other structures may be identical to the examples shown in FIG. 13A or FIG. 13B.
  • impurities are injected from the lower surface 23 or the upper surface 21 of the semiconductor substrate 10 so as to penetrate the semiconductor substrate 10. That is, the acceleration energy of hydrogen ions is adjusted so that the range of hydrogen ions becomes larger than the thickness of the semiconductor substrate 10. Therefore, the semiconductor substrate 10 is not provided with the first peak 401.
  • an absorber such as a shielding member 350, which will be described later, may or may not be used.
  • the high concentration region 460 is formed from the lower surface 23 to the upper surface 21 of the semiconductor substrate 10.
  • the second high-concentration region 202 may not be provided, and the second high-concentration region 202 may be provided so as to overlap with the high-concentration region 460.
  • a high concentration region 460 is provided, and the bulk doping region 18 does not remain. Therefore, it is possible to prevent the depletion layer extending in the X-axis direction from extending to the outside of the channel stopper 174. Further, since the first peak 401 does not exist, a doping region (for example, an emitter region 12, a base region 14, a contact region 15, a storage region 16, a well region 11, and a guard) locally provided on the upper surface 21 side of the semiconductor substrate 10 are present. The influence on the ring 92) can be reduced.
  • a doping region for example, an emitter region 12, a base region 14, a contact region 15, a storage region 16, a well region 11, and a guard
  • FIG. 14 is a diagram showing another example of the cc cross section in FIG.
  • the range in the depth direction in which the second high-concentration region 202 and the high-concentration region 460 are provided is different from the example shown in FIGS. 11, 13A, 13B, or 13C.
  • Other structures are identical to the examples shown in FIGS. 11, 13A, 13B, or 13C.
  • a part of the second high-concentration region 202 and a part of the high-concentration region 460 of this example are provided in the same region.
  • the lower end of the second high-concentration region 202 is arranged within the range of the high-concentration region 460, and the upper end of the high-concentration region 460 is arranged within the range of the second high-concentration region 202.
  • the second high-concentration region 202 and the high-concentration region 460 can be connected to reduce the bulk donor concentration region in the edge-terminated structure 90. Therefore, the withstand voltage variation can be further reduced.
  • the second high concentration region 202 may be formed to a position deeper than the lower end of the guard ring 92. As a result, the second high-concentration region 202 and the high-concentration region 460 can be easily connected. In another example, the second high density region 202 may be formed to a position shallower than the lower end of the guard ring 92.
  • the first peak 401 of this example is arranged in the second high concentration region 202. The first peak 401 may be provided at a position in contact with the guard ring 92. As a result, the high-concentration region 460 can be formed close to the upper surface 21, and the second high-concentration region 202 and the high-concentration region 460 can be easily connected.
  • the bulk doping region 18 having a bulk donor concentration may or may not remain further outside the guard ring 92 arranged on the outermost side, and the second high concentration region 202 does not remain. May be provided. In this example, it does not remain.
  • the second high concentration region 202 does not cover a part of the lower end of the guard ring 92. As shown by the broken line in FIG. 14, the second high concentration region 202 may cover the entire guard ring 92.
  • FIG. 15 is a diagram showing another example of the cc cross section in FIG.
  • the arrangement of the high concentration region 460 in at least a part of the region 91 of the edge termination structure 90 is different from the example shown in FIGS. 11, 13A, 13B, 13C or 14. do.
  • a third high concentration region 203 may be provided instead of the second high concentration region 202.
  • the third high-concentration region 203 is a high-concentration region formed to a position deeper than the second high-concentration region 202.
  • the region 91 may be provided with one or more of the bulk doping region 18, the second high concentration region 202, the high concentration region 460 and the third high concentration region 203.
  • Other structures are identical to the examples shown in FIGS. 11, 13A, 13B, 13C or 14.
  • the high-concentration region 460 in FIG. 15 is not provided in the region 91 having a predetermined width in contact with the end side 102 of the semiconductor substrate 10 in the edge termination structure portion 90.
  • Region 91 may include one or more guard rings 92.
  • the region 91 may be provided with a bulk doping region 18 with a bulk donor concentration instead of the high concentration region 460.
  • the high concentration region 460 does not have to be formed in the edge termination structure 90.
  • the outer peripheral edge of the high concentration region 460 may be located on the inner peripheral side of the guard ring 92 which is the innermost circumference.
  • the region 91 may also be provided with a high concentration region 460.
  • the high-concentration region 460 of the region 91 may have the same length in the Z-axis direction as the high-concentration region 460 arranged inside the region 91, and may be short or long.
  • the edge termination structure 90 inside the region 91 has the same structure as the example shown in FIGS. 11, 13A, 13B, 13C or 14.
  • the edge termination structure 90 inside the region 91 includes one or more guard rings 92.
  • the high concentration region 460 may be provided in a range including the lower end of the guard ring 92 and not including the lower end of the guard ring 92. It may be provided.
  • the second high concentration region 202 may or may not be provided in the region 91.
  • an N-type third high concentration region 203 having a donor concentration higher than the bulk donor concentration may be provided instead of the second high concentration region 202.
  • the donor concentration in the third high concentration region 203 may be the same as or different from the donor concentration in the second high concentration region 202.
  • the third high-concentration region 203 is provided from the upper surface 21 of the semiconductor substrate 10 to a position deeper than the lower end of the second high-concentration region 202.
  • the third high-concentration region 203 of this example may be provided to a position deeper than the lower end of the guard ring 92.
  • a bulk doping region 18 is provided between the third high concentration region 203 and the buffer region 20.
  • the third high concentration region 203 may be formed by injecting a donor such as phosphorus or hydrogen from the upper surface 21.
  • the injection depth of the donor in the third high concentration region 203 may be deeper than the injection depth of the donor in the second high concentration region 202.
  • the heat treatment for the second high concentration region 202 and the third high concentration region 203 may be performed individually or in common.
  • FIG. 16 is a diagram showing another example of the cc cross section in FIG.
  • the semiconductor device 100 of this example differs from the semiconductor device 100 described in FIGS. 1 to 15 in the range on the XY plane in which the high concentration region 460 is provided.
  • the range on the XY plane where the first peak 401 is provided may also be different from the examples described in FIGS. 1 to 15.
  • the structure other than the high concentration region 460 and the first peak 401 may be the same as any of the embodiments described in FIGS. 1 to 15.
  • the arrangement of the high concentration region 460 and the first peak 401 is different from the example shown in FIG.
  • the second high concentration region 202 is not provided as compared with the example shown in FIG.
  • Other structures are the same as the example shown in FIG.
  • the high concentration region 460 of this example is provided in a range in which at least a part thereof is provided in the edge termination structure portion 90 and does not reach the active portion 160.
  • the high concentration region 460 may be provided only in the edge termination structure portion 90, or may be provided from the edge termination structure portion 90 to the lower part of the well region 11. In the example of FIG. 16, the high concentration region 460 is provided from the end of the semiconductor substrate 10 in the X-axis direction to the lower part of the well region 11.
  • the edge termination structure 90 is provided with the high concentration region 460, the spread of the depletion layer in the edge termination structure 90 can be suppressed, and the area of the edge termination structure 90 on the XY plane can be reduced.
  • FIG. 17 is a diagram showing another example of the cc cross section in FIG.
  • the semiconductor device 100 of this example differs from the example described in FIG. 16 in that a second high concentration region 202 is provided.
  • the other structure is the same as the semiconductor device 100 of any aspect described in FIG. Also in this example, it is possible to suppress the spread of the depletion layer in the edge terminal structure portion 90 while preventing the characteristic fluctuation of the active portion 160.
  • FIG. 18A is a diagram showing another example of the cc cross section in FIG.
  • the upper end position of the high concentration region 460 in the Z-axis direction and the position of the first peak 401 in the Z-axis direction are different from the examples described in FIGS. 16 or 17.
  • Other structures are identical to any of the examples described in FIG. 16 or FIG.
  • the second high concentration region 202 is provided as in the example of FIG.
  • the upper end position of the high concentration region 460 in the Z-axis direction and the position of the first peak 401 in the Z-axis direction are the same as those described in FIG. 13A. Also in this example, it is possible to suppress the spread of the depletion layer in the edge terminal structure portion 90 while preventing the characteristic fluctuation of the active portion 160.
  • FIG. 18B is a diagram showing another example of the cc cross section in FIG.
  • the range in the depth direction in which the high concentration region 460 is provided is different from the example shown in FIG. 18A.
  • the position of the first peak 401 in the depth direction may also be different from the example shown in FIG. 18A.
  • Other structures may be identical to the example shown in FIG. 18A.
  • the range in which the high concentration region 460 is provided and the depth position in which the first peak 401 is provided are the same as in the example of FIG. 13B. That is, the first peak 401 of this example is arranged at a depth position where it overlaps with the channel stopper 174. Similarly, the peak of the hydrogen chemical concentration is arranged at a position where it overlaps with the channel stopper 174. The high concentration region 460 of this example is provided up to a depth position where it overlaps with the channel stopper 174.
  • a high concentration region 460 is provided, and the bulk doping region 18 does not remain. Therefore, it is possible to prevent the depletion layer extending in the X-axis direction from extending to the outside of the channel stopper 174.
  • FIG. 18C is a diagram showing another example of the cc cross section in FIG.
  • the range in the depth direction in which the high concentration region 460 is provided is different from the example shown in FIG. 18A or FIG. 18B.
  • the first peak 401 does not exist in the semiconductor substrate 10.
  • Other structures may be identical to the examples shown in FIG. 18A or FIG. 18B.
  • impurities hydrogen
  • the depth range in which the high concentration region 460 is provided is the same as in the example of FIG. 13C. That is, the high concentration region 460 is formed from the lower surface 23 to the upper surface 21 of the semiconductor substrate 10.
  • a high concentration region 460 is provided, and the bulk doping region 18 does not remain. Therefore, it is possible to prevent the depletion layer extending in the X-axis direction from extending to the outside of the channel stopper 174. Further, since the first peak 401 does not exist, the influence on the doping region (for example, the well region 11, the guard ring 92) locally provided on the upper surface 21 side of the semiconductor substrate 10 can be reduced.
  • FIG. 19 is a diagram showing another example of the cc cross section in FIG.
  • the structure of the second high concentration region 202 is different from the example shown in FIGS. 18A, 18B or 18C. Other structures are identical to the examples shown in FIGS. 18A, 18B or 18C.
  • the second high concentration region 202 of this example has the same structure as the example shown in FIG. Also in this example, it is possible to suppress the spread of the depletion layer in the edge terminal structure portion 90 while preventing the characteristic fluctuation of the active portion 160.
  • FIG. 20 is a diagram showing another example of the cc cross section in FIG.
  • the semiconductor device 100 of this example is different from the semiconductor device 100 described with reference to FIGS. 16 to 19 in that the high concentration region 460 has a plurality of regions having different lengths in the Z-axis direction. Further, the position of the first peak 401 in the Z-axis direction is also different in each region of the high concentration region 460.
  • Other structures are identical to any of the examples described in FIGS. 16-19.
  • the high concentration region 460 has an inner portion and an outer portion provided outside the inner portion.
  • the outside refers to the side of the XY plane far from the active portion 160.
  • the outer portion has a longer length in the Z-axis direction than the inner portion.
  • the high-concentration region 460 includes the high-concentration region 460-1, the high-concentration region 460-2, and the high-concentration region 460-3.
  • the high-concentration region 460-2 is arranged outside the high-concentration region 460-1, and is provided longer than the high-concentration region 460-1 in the Z-axis direction.
  • the high-concentration region 460-3 is arranged outside the high-concentration region 460-2, and is provided longer than the high-concentration region 460-2 in the Z-axis direction. That is, assuming that the high-concentration region 460-1 is the inner portion, the high-concentration region 460-2 and the high-concentration region 460-3 are the outer portions. Further, when the high concentration region 460-2 is the inner portion, the high concentration region 460-3 is the outer portion. In this example, the length of each region of the high-concentration region 460 in the Z-axis direction changes stepwise.
  • each high concentration region 460 may be arranged in the drift region 19.
  • the upper end of the high concentration region 460-3 may be located at a position overlapping the guard ring 92 or the well region 11.
  • the first peak 401-2 contained in the high concentration region 460-2 is provided at a position higher in the Z-axis direction than the first peak 401-1 contained in the high concentration region 460-1.
  • the first peak 401-3 included in the high-concentration region 460-3 is provided at a position above the first peak 401-2 included in the high-concentration region 460-2 in the Z-axis direction.
  • the semiconductor device 100 of this example since the high concentration region 460 in the vicinity of the active portion 160 is short in the Z-axis direction, the influence of the high concentration region 460 on the characteristics of the active portion 160 can be suppressed. Further, since the high concentration region 460 away from the active portion 160 is long in the Z-axis direction, the spread of the depletion layer in the edge termination structure portion 90 can be suppressed.
  • FIG. 21A is a diagram showing another example of the cc cross section in FIG.
  • the semiconductor device 100 of this example is different from the semiconductor device 100 described with reference to FIGS. 16 to 19 in that the high concentration region 460 has a plurality of regions having different lengths in the Z-axis direction. Further, the position of the first peak 401 in the Z-axis direction is also different in each region of the high concentration region 460.
  • Other structures are identical to any of the examples described in FIGS. 16-19.
  • the high-concentration region 460 of this example is different from the high-concentration region 460 of FIG. 20 in that the length in the Z-axis direction gradually increases as the distance from the active portion 160 increases.
  • Other structures may be the same as in the example of FIG.
  • the first peak 401 of this example is arranged on the upper side as the distance from the active portion 160 increases.
  • the upper end of the high concentration region 460 may be entirely arranged in the drift region 19.
  • a part of the upper end of the high concentration region 460 may be arranged at a position overlapping the guard ring 92 or the well region 11.
  • the influence of the high concentration region 460 on the characteristics of the active portion 160 can be suppressed.
  • the spread of the depletion layer in the edge terminal structure portion 90 can be suppressed.
  • FIG. 21B is a diagram showing another example of the cc cross section in FIG.
  • the depth range in which the high concentration region 460 is provided and the position of the first peak 401 are different from the example of FIG. 21A.
  • Other structures are the same as in the example of FIG. 21A.
  • the depth position of the first peak 401 is closer to the upper surface 21 as the distance from the active portion 160 increases.
  • the depth position of the peak of the hydrogen chemical concentration approaches the upper surface 21 as the distance from the active portion 160 increases.
  • a peak of hydrogen chemical concentration may be provided at the position of the first peak 401.
  • the first peak 401 overlaps with the channel stopper 174.
  • the first peak 401 may also overlap with one or more guard rings 92.
  • hydrogen ions injected from the lower surface 23 may penetrate the semiconductor substrate 10.
  • the first peak 401 is not provided in the region where the hydrogen ion penetrates.
  • the channel stopper 174 the first peak 401 may not be provided in the region in contact with the side wall of the semiconductor substrate 10.
  • the length of the high concentration region 460 gradually increases in the Z-axis direction as the distance from the active portion 160 increases.
  • the high-concentration region 460 of this example is formed from the lower surface 23 to a position where it is in contact with or overlaps with the channel stopper 174.
  • the region below the channel stopper 174 of this example is provided with a high concentration region 460, and the bulk doping region 18 does not remain. Therefore, it is possible to prevent the depletion layer extending in the X-axis direction from extending to the outside of the channel stopper 174.
  • FIG. 22 is a diagram showing an example of a method for forming the high concentration region 460 described in FIG. 20.
  • hydrogen ions are irradiated from the lower surface 23 side in a state where the shielding member 350 is arranged below the lower surface 23 of the semiconductor substrate 10.
  • the shielding member 350 covers the entire active portion 160 and at least a part of the edge termination structure portion 90.
  • the shielding member 350 covering the active portion 160 has a thickness sufficient to completely shield hydrogen ions so that they do not reach the semiconductor substrate 10.
  • the shielding member 350 covering the region where the high-concentration region 460 should be provided has a thickness corresponding to the length of each high-concentration region 460 in the Z-axis direction. That is, the longer the high concentration region 460 is formed, the thinner the shielding member 350 is. By thinning the shielding member 350, hydrogen ions reach deep into the semiconductor substrate 10 and the high concentration region 460 becomes long.
  • the shielding member 350 of this example becomes thinner in a stepped manner as the distance from the active portion 160 increases.
  • a shielding member 350 may or may not be provided below the high concentration region 460-3.
  • the collector electrode 24 is provided, but the lower surface 23 may be irradiated with hydrogen ions before the collector electrode 24 is formed.
  • FIG. 23 is a diagram showing an example of a method for forming the high concentration region 460 described in FIG. 21A.
  • the shape of the shielding member 350 is different from the example of FIG.
  • Other conditions are the same as in the example of FIG.
  • the shielding member 350 becomes thinner linearly or curvedly as the distance from the active portion 160 increases.
  • a shielding member 350 may or may not be provided below the high concentration region 460-3.
  • the specific resistance (resistivity) of the high concentration region 460 is lower than the specific resistance of the drift region 19 in the active portion 160 (transistor portion 70 or diode portion 80).
  • the specific resistance of the high concentration region 460 may be 1 / 1.5 or less and 1/10 or more of the specific resistance of the drift region 19 of the active portion 160.
  • the specific resistance of the high concentration region 460 may be 1/2 or less of the specific resistance of the drift region 19 of the active portion 160.
  • the central value in the Z-axis direction of each region may be used, or the average value may be used.
  • the specific resistance of the drift region 19 of the active portion 160 may have a value according to the rated voltage of the semiconductor device 100.
  • the specific resistance when the rated voltage is 600V, the specific resistance is 20 to 80 ⁇ cm, when the rated voltage is 1200V, the specific resistance is 40 to 120 ⁇ cm, and when the rated voltage is 1700V, the specific resistance is 60 to 200 ⁇ cm.
  • the specific resistance When the rated voltage is 3300V, the specific resistance may be 150 to 450 ⁇ cm.
  • the semiconductor substrate 10 may have the second conductive type bulk acceptors distributed throughout.
  • Bulk acceptors like bulk donors, are acceptors that are uniformly introduced into the ingot during the manufacture of the ingot.
  • the bulk acceptor may be boron.
  • the bulk acceptor concentration may be lower than the bulk donor concentration. That is, the ingot is N type.
  • bulk acceptor concentrations range from 5 ⁇ 10 11 (/ cm 3 ) to 9 ⁇ 10 13 (/ cm 3 )
  • bulk donor concentrations range from 5 ⁇ 10 12 (/ cm 3 ) to 1 ⁇ 10 14 (/ cm 3). / Cm 3 ).
  • the bulk acceptor concentration may be 1% or more of the bulk donor concentration, 10% or more, and 50% or more.
  • the bulk acceptor concentration may be 99% or less, 95% or less, and 90% or less of the bulk donor concentration.
  • the net doping concentration in the semiconductor substrate 10 before injecting hydrogen ions or the like can be reduced. Therefore, the absolute value of the variation in the net doping concentration of the semiconductor substrate 10 can be reduced. Therefore, the resistivity can be easily adjusted by hydrogen ion implantation.
  • the oxygen annealing described in FIGS. 1 to 7 may be performed before forming a structure other than the bulk doping region 18 among the structures described in FIGS. 8 to 23.
  • oxygen annealing may be performed after forming each doping region inside the semiconductor substrate 10.
  • each film such as the interlayer insulating film 38 and the gate insulating film 42 may be formed. As a result, deterioration of the characteristics of the insulating film and the like due to oxygen annealing can be suppressed.
  • an N-type dopant such as phosphorus may be injected into the upper surface of the semiconductor substrate 10 before oxygen annealing.
  • the N-type dopant may be selectively injected in a top view, or may be injected over the entire surface.
  • the N-type dopant may be injected into the region forming the third high concentration region 203.
  • the semiconductor substrate 10 is annealed at 1100 ° C. or higher and 1300 ° C. or lower for 20 hours or longer in an oxygen atmosphere (first annealing).
  • first annealing As a result, the N-type dopant can be diffused to a relatively deep depth.
  • the N-type dopant may be diffused until it reaches the high concentration region 460. Thereby, the donor concentration of the semiconductor substrate 10 can be adjusted over the entire depth direction.
  • oxygen having a concentration equivalent to that of the solid solution limit is introduced into the semiconductor substrate 10.
  • the semiconductor substrate 10 is annealed at a temperature lower than that of the first annealing (second annealing).
  • the second annealing may be performed in an oxygen atmosphere.
  • the annealing time of the second annealing may be shorter than that of the first annealing.
  • the first annealing is 900 ° C. or higher, 1000 ° C. or lower, and 15 hours or less.
  • oxygen in the semiconductor substrate 10 is diffused outward, and an oxygen reduction region 450 on the upper surface side is formed.
  • a structure other than the third high concentration region 203 may be formed.
  • the second annealing may be included in the step of forming the structure on the upper surface 21 side of the semiconductor substrate 10.
  • the temperature of the first annealing may be 1000 ° C. or lower. In this case, it is possible to suppress the introduction of oxygen into the semiconductor substrate 10 in the first annealing.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

上面および下面を有し、第１導電型のバルク・ドナーが全体に分布した半導体基板と、半導体基板の深さ方向における中央位置を含み、ドナー濃度がバルク・ドナーのドーピング濃度よりも高い、第１導電型の高濃度領域と、半導体基板の内部において半導体基板の上面と接して設けられ、半導体基板の上面に近づくほど酸素化学濃度が減少する上面側酸素減少領域とを備える半導体装置を提供する。酸素化学濃度分布は、酸素化学濃度が最大値の５０％以上である最大値領域を有し、高濃度領域の深さ方向の端部に不純物化学濃度の第１ピークが配置され、第１ピークは、最大値領域内か、または、最大値領域よりも半導体基板の上面側に配置されていてよい。

Description

半導体装置
　本発明は、半導体装置に関する。
　従来、半導体ウエハにプロトンを照射して熱プロセスを行うことで、「プロトン照射および導入されたプロトンによって形成された結晶欠陥から、水素誘起ドナーが生じる」ことが知られている（例えば、特許文献１段落００６１参照）。
　特許文献１　特開２０１３－１５３１８３号公報
解決しようとする課題
　半導体装置は、ドナー濃度のばらつきが小さいことが好ましい。
一般的開示
　上記課題を解決するために、本発明の一つの態様においては、上面および下面を有し、第１導電型のバルク・ドナーが全体に分布した半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の深さ方向における中央位置を含み、ドナー濃度がバルク・ドナーのドーピング濃度よりも高い、第１導電型の高濃度領域を備えてよい。半導体装置は、半導体基板の内部において半導体基板の上面と接して設けられ、半導体基板の上面に近づくほど酸素化学濃度が減少する上面側酸素減少領域とを備えてよい。
　半導体基板の深さ方向における酸素化学濃度分布は、酸素化学濃度が最大値となる位置を含み、且つ、酸素化学濃度が最大値の５０％以上である最大値領域を有してよい。高濃度領域の深さ方向の端部に不純物化学濃度の第１ピークが配置されてよい。第１ピークは、最大値領域内か、または、最大値領域よりも半導体基板の上面側に配置されていてよい。
　不純物化学濃度の深さ方向の分布は、第１ピークから下面に向かう下側裾と、第１ピークから上面に向かって下側裾より不純物化学濃度が急峻に減少する上側裾とを有してよい。
　高濃度領域は、第１ピークから、半導体基板の下面まで設けられていてよい。
　酸素化学濃度分布は、酸素化学濃度が極大値を示す酸素濃度ピークを有してよい。
　第１ピークと下面との間に配置された、水素化学濃度の第２ピークを有してよい。
　半導体装置は、上面側酸素減少領域よりも下面側に配置され、半導体基板の下面に近づくほど酸素化学濃度が減少する下面側酸素減少領域を備えてよい。水素化学濃度の第２ピークは、下面側酸素減少領域に配置されていてよい。
　水素化学濃度の第２ピークは、最大値領域に配置されていてよい。
　半導体装置は、半導体基板に設けられた第１導電型のドリフト領域を備えてよい。半導体装置は、ドリフト領域と下面との間に配置され、ドリフト領域よりもドーピング濃度が高いバッファ領域を備えてよい。水素化学濃度の第２ピークは、バッファ領域に配置されていてよい。
　半導体基板の前記深さ方向における再結合中心濃度分布は、再結合濃度ピークを有してよい。再結合濃度ピークは、酸素化学濃度が最大値の７０％以上である領域に配置されていてよい。
　第１ピークは、酸素化学濃度が最大値の７０％以上である領域に配置されていてよい。
　バルク・ドナーはリンかアンチモンであってよい。
　半導体基板は、第２導電型のバルク・アクセプタが全体に分布していてよい。
　バルク・アクセプタはボロンであってよい。
　不純物化学濃度は水素化学濃度であってよい。
　半導体装置は、半導体基板の上面に接し、第２導電型を有する１つ以上のガードリングを備えてよい。半導体装置は、最も外側のガードリングよりも更に外側に設けられ、半導体基板の上面に接し、バルク・ドナーのドーピング濃度よりも高い第１導電型または第２導電型のチャネルストッパを備えてよい。チャネルストッパが水素を含んでよい。
　半導体基板の下面からチャネルストッパまで水素が分布していてよい。
　水素化学濃度のピークが、チャネルストッパに設けられていてよい。
　なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の一例を示す断面図である。 図１のＡ－Ａ線に示した位置における、酸素化学濃度ＣＯＸ、不純物化学濃度ＣＩ、水素化学濃度ＣＨ、および、ＶＯＨ欠陥濃度ＮＶＯＨの深さ方向の分布例を示している。 図１のＡ－Ａ線に示した位置における、酸素化学濃度ＣＯＸ、不純物化学濃度ＣＩ、水素化学濃度ＣＨ、および、ＶＯＨ欠陥濃度ＮＶＯＨの深さ方向の他の分布例を示している。 酸素アニール前後における、ＭＣＺ基板の酸素化学濃度分布の変化例を示す図である。 酸素アニール前後における、ＦＺ基板の酸素化学濃度分布の変化例を示す図である。 再結合中心濃度Ｎｒと、酸素化学濃度ＣＯＸの分布例を示す図である。 第３ピーク４０３の位置を説明する図である。 半導体装置１００の上面図の一例である。 図８における領域Ａの拡大図である。 図９におけるｂ－ｂ断面の一例を示す図である。 図８におけるｃ－ｃ断面の一例を示す図である。 図１１に示したｄ－ｄ線における、キャリア濃度ＮＣ、リン化学濃度ＣＰＶＯＨ欠陥濃度ＮＶＯＨ、および、不純物化学濃度ＣＩの分布例を示している。 図８におけるｃ－ｃ断面の他の例を示す図である。 図８におけるｃ－ｃ断面の他の例を示す図である。 図８におけるｃ－ｃ断面の他の例を示す図である。 図８におけるｃ－ｃ断面の他の例を示す図である。 図８におけるｃ－ｃ断面の他の例を示す図である。 図８におけるｃ－ｃ断面の他の例を示す図である。 図８におけるｃ－ｃ断面の他の例を示す図である。 図８におけるｃ－ｃ断面の他の例を示す図である。 図８におけるｃ－ｃ断面の他の例を示す図である。 図８におけるｃ－ｃ断面の他の例を示す図である。 図８におけるｃ－ｃ断面の他の例を示す図である。 図８におけるｃ－ｃ断面の他の例を示す図である。 図８におけるｃ－ｃ断面の他の例を示す図である。 図８におけるｃ－ｃ断面の他の例を示す図である。 図２０において説明した高濃度領域４６０の形成方法の一例を示す図である。 図２１Ａにおいて説明した高濃度領域４６０の形成方法の一例を示す図である。
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
　本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
　本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。本明細書において半導体基板の上面側と称した場合、半導体基板の深さ方向における中央から上面までの領域を指す。半導体基板の下面側と称した場合、半導体基板の深さ方向における中央から下面までの領域を指す。
　本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
　本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
　本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、アクセプタ濃度をＮＡとすると、任意の位置における正味のネット・ドーピング濃度はＮＤ－ＮＡとなる。
　ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。
　本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。
　本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度（原子密度）は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。
　また、ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。
　ＳＲ法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。
　ＣＶ法またはＳＲ法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。
　図１は、半導体装置１００の一例を示す断面図である。半導体装置１００は半導体基板１０を備える。半導体基板１０は、半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板である。
　半導体基板１０には、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等のトランジスタ素子、および、還流ダイオード（ＦＷＤ）等のダイオード素子の少なくとも一方が形成されている。図１においては、トランジスタ素子およびダイオード素子の、各電極および半導体基板１０の内部に設けられた各領域を省略している。
　本例の半導体基板１０は、Ｎ型のバルク・ドナーが全体に分布している。バルク・ドナーは、半導体基板１０の元となるインゴットの製造時に、インゴット内に略一様に含まれたドーパントによるドナーである。本例のバルク・ドナーは、水素以外の元素である。バルク・ドナーのドーパントは、例えばＶ族、ＶＩ族の元素であり、例えばリン、アンチモン、ヒ素、セレンまたは硫黄であるが、これに限定されない。本例のバルク・ドナーは、リンである。バルク・ドナーは、Ｐ型の領域にも含まれている。半導体基板１０は、半導体のインゴットから切り出したウエハであってよく、ウエハを個片化したチップであってもよい。半導体のインゴットは、チョクラルスキー法（ＣＺ法）、磁場印加型チョクラルスキー法（ＭＣＺ法）、フロートゾーン法（ＦＺ法）のいずれかで製造されてよい。
　ＭＣＺ法で製造された基板に含まれる酸素化学濃度は一例として１×１０１７～７×１０１７ａｔｏｍｓ／ｃｍ３である。ＦＺ法で製造された基板に含まれる酸素化学濃度は一例として１×１０１５～５×１０１６ａｔｏｍｓ／ｃｍ３である。バルク・ドナー濃度は、半導体基板１０の全体に分布しているバルク・ドナーの化学濃度を用いてよく、当該化学濃度の９０％から１００％の間の値であってもよい。リンなどのＶ族、ＶＩ族のドーパントがドープされた半導体基板では、バルク・ドナー濃度は、１×１０１１／ｃｍ３以上、３×１０１３／ｃｍ３以下であってよい。Ｖ族、ＶＩ族のドーパントがドープされた半導体基板のバルク・ドナー濃度は、好ましくは１×１０１２／ｃｍ３以上、１×１０１３／ｃｍ３以下である。また、半導体基板１０は、リン等のバルク・ドーパントを実質的に含まないノンドープ基板を用いてもよい。その場合、ノンドーピング基板のバルク・ドナー濃度（ＮＢ０）は例えば１×１０１０／ｃｍ３以上、５×１０１２／ｃｍ３以下である。ノンドーピング基板のバルク・ドナー濃度（ＮＢ０）は、好ましくは１×１０１１／ｃｍ３以上である。ノンドーピング基板のバルク・ドナー濃度（ＮＢ０）は、好ましくは５×１０１２／ｃｍ３以下である。
　半導体基板１０は、上面２１および下面２３を有する。上面２１および下面２３は、半導体基板１０の２つの主面である。本明細書では、上面２１および下面２３と平行な面における直交軸をＸ軸およびＹ軸、上面２１および下面２３と垂直な軸をＺ軸とする。
　半導体基板１０には、所定の深さ位置Ｚ１に、荷電粒子線が下面２３から注入されている。荷電粒子線を注入する半導体基板１０の主面は下面２３に限らなくてよく、上面２１であってもよい。本明細書においては、上面２１からのＺ軸方向の距離を、深さ位置と称する場合がある。本明細書では、半導体基板１０の深さ方向における中央位置を、深さ位置Ｚｃとする。深さ位置Ｚ１は、上面２１からのＺ軸方向の距離がＺ１の位置である。深さ位置Ｚ１は、半導体基板１０の上面２１側（深さ位置Ｚｃと上面２１との間の領域）に配置されている。深さ位置Ｚ１に荷電粒子線を注入するとは、荷電粒子が半導体基板１０の内部を通過する平均距離（飛程とも称される）が、Ｚ１であることを指す。荷電粒子は、所定の深さ位置Ｚ１に応じた加速エネルギーで加速されて、半導体基板１０の内部に導入される。
　荷電粒子が半導体基板１０の内部を通過した領域を通過領域１０６とする。図１の例では、半導体基板１０の下面２３から、深さ位置Ｚ１までが通過領域１０６である。荷電粒子は、通過領域１０６に格子欠陥を形成できる粒子である。荷電粒子は例えば、水素イオン、ヘリウムイオン、または、電子である。荷電粒子は、ＸＹ面における半導体基板１０の全面に注入されてよく、一部の領域だけに注入されてもよい。
　半導体基板１０は、深さ位置Ｚ１において荷電粒子濃度の第１ピーク４０１を有する。本例では、荷電粒子は水素である。つまり本例の半導体基板１０は、深さ位置Ｚ１において、水素化学濃度の深さ方向における第１ピーク４０１を有する。第１ピーク４０１は、ヘリウム化学濃度分布におけるピークであってもよい。
　半導体基板１０において荷電粒子が通過した通過領域１０６には、荷電粒子が通過したことにより、単原子空孔（Ｖ）、複原子空孔（ＶＶ）等の、空孔を主体とする格子欠陥が形成されている。空孔に隣接する原子は、ダングリング・ボンドを有する。格子欠陥には格子間原子や転位等も含まれ、広義ではドナーやアクセプタも含まれ得るが、本明細書では空孔を主体とする格子欠陥を空孔型格子欠陥、空孔型欠陥、あるいは単に格子欠陥と称する場合がある。また、半導体基板１０への荷電粒子注入により、格子欠陥が多く形成されることで、半導体基板１０の結晶性が強く乱れることがある。本明細書では、この結晶性の乱れをディスオーダーと称する場合がある。
　また、半導体基板１０の全体には酸素が含まれる。当該酸素は、半導体のインゴットの製造時において、意図的にまたは意図せずに導入される。また、通過領域１０６の少なくとも一部の領域には、水素が含まれる。当該水素は、半導体基板１０の内部に意図的に注入されてよい。
　本例においては、深さ位置Ｚ２に、下面２３から水素イオンが注入されている。本例の水素イオンはプロトンである。水素イオンを注入する半導体基板１０の主面は下面２３に限らなくてよく、上面２１であってもよい。本例の半導体基板１０は、深さ位置Ｚ２において水素化学濃度の第２ピーク４０２を有する。図１においては、第１ピーク４０１および第２ピーク４０２を破線で模式的に示している。深さ位置Ｚ２は、通過領域１０６に含まれてよい。本例の深さ位置Ｚ２は、半導体基板１０の下面２３側（深さ位置Ｚｃと下面２３との間の領域）に配置されている。なお、深さ位置Ｚ１に注入された水素が、通過領域１０６に拡散してよく、他の方法で通過領域１０６に水素が導入されてもよい。これらの場合、深さ位置Ｚ２には水素イオンが注入されていなくてもよい。
　半導体基板１０に通過領域１０６が形成され、且つ、半導体基板１０に水素イオンが注入された後において、半導体基板１０の内部では、水素（Ｈ）、空孔（Ｖ）および酸素（Ｏ）が結合し、ＶＯＨ欠陥が形成される。また、半導体基板１０を熱処理（本明細書ではアニールと称する場合がある）することで水素が拡散し、ＶＯＨ欠陥の形成が促進される。また、通過領域１０６を形成した後に熱処理することで、水素が空孔と結合できるので、水素が半導体基板１０の外部に放出されるのを抑制できる。
　ＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を単に水素ドナーと称する場合がある。本例の半導体基板１０では、通過領域１０６に水素ドナーが形成される。各位置における水素ドナーのドーピング濃度は、各位置における水素の化学濃度よりも低い。水素の化学濃度に対して、水素ドナー（ＶＯＨ欠陥）のドーピング濃度に対する水素の化学濃度の割合は、０．１％～３０％（すなわち０．００１以上、０．３以下）の値であってよい。本例では、水素ドナー（ＶＯＨ欠陥）のドーピング濃度に対する水素の化学濃度の割合は１％～５％である。なお、特に断りがなければ、本明細書では、水素の化学濃度分布に相似する分布を有するＶＯＨ欠陥も、通過領域１０６の空孔欠陥の分布に相似するＶＯＨ欠陥も、水素ドナー、またはドナーとしての水素と称する。
　半導体基板１０の通過領域１０６に水素ドナーを形成することで、通過領域１０６におけるドナー濃度を、バルク・ドナーのドーピング濃度（単に、バルク・ドナー濃度と称する場合がある）よりも高くできる。通常は、半導体基板１０に形成すべき素子の特性、特に定格電圧または耐圧に対応させて、所定のバルク・ドナー濃度を有する半導体基板１０を準備しなければならない。これに対して、図１に示した半導体装置１００によれば、荷電粒子のドーズ量を制御することで、半導体基板１０のドナー濃度を調整できる。このため、素子の特性等に対応していないバルク・ドナー濃度の半導体基板を用いて、半導体装置１００を製造できる。半導体基板１０の製造時におけるバルク・ドナー濃度のバラツキは比較的に大きいが、荷電粒子のドーズ量は比較的に高精度に制御できる。このため、荷電粒子を注入することで生じる格子欠陥の濃度も高精度に制御でき、通過領域のドナー濃度を高精度に制御できる。
　深さ位置Ｚ１は、上面２１を基準として、半導体基板１０の厚みの半分以下の範囲に配置されていてよく、半導体基板１０の厚みの１／４以下の範囲に配置されていてもよい。深さ位置Ｚ２は、下面２３を基準として、半導体基板１０の厚みの半分以下の範囲に配置されていてよく、半導体基板１０の厚みの１／４以下の範囲に配置されていてもよい。ただし、深さ位置Ｚ１および深さ位置Ｚ２はこれらの範囲に限定されない。
　半導体基板１０は、上面側酸素減少領域４５０を有する。上面側酸素減少領域４５０は、半導体基板１０の内部の領域であり、且つ、半導体基板１０の上面２１と接する領域である。また、上面側酸素減少領域４５０は、深さ位置が上面２１に近づくほど、酸素化学濃度が減少する領域である。上面側酸素減少領域４５０は、半導体基板１０の基板厚の３％以上の長さに渡って酸素化学濃度が減少する領域であってよく、基板厚の５％以上の長さに渡って酸素化学濃度が減少する領域であってよく、基板厚の１０％以上の長さに渡って酸素化学濃度が減少する領域であってもよい。基板厚とは、深さ方向における半導体基板１０の厚みを指す。
　半導体のインゴット、または、インゴットから切り出されたウエハには、基板全体にほぼ均一濃度の酸素が含まれている。しかし、基板間における酸素化学濃度のばらつきは比較的に大きい。酸素化学濃度がばらつくと、水素を注入することで形成されるＶＯＨ欠陥の濃度がばらつきやすくなる。
　本例では、半導体基板１０に対して、所定のアニール温度および所定のアニール時間でアニールを行う。半導体基板１０は、インゴットから切り出されたウエハの状態でアニールを行ってよく、ウエハから切り出されたチップの状態でアニールを行ってもよい。アニールは、荷電粒子線の注入前に行うことが好ましい。本明細書では、荷電粒子線の注入前の当該アニールを酸素アニールと称する場合がある。
　酸素アニール時において半導体基板１０の表面は、酸素含有雰囲気に露出しているか、または、酸化膜が形成されていてよい。酸素アニール時間は、当該酸素アニール温度に応じた固溶限の濃度の酸素が基板中に導入される程度に長い時間である。酸素アニール時間は、１時間以上であってよく、２時間以上であってよく、１０時間以上であってもよい。酸素の固溶限とは、基板に溶け込める酸素の限界の濃度を指しており、酸素アニール温度に依存して変化する。酸素アニール温度は、例えば１０００℃以上であるがこれに限定されない。酸素アニール温度は、酸素の固溶限が、酸素アニール前の半導体基板１０の酸素化学濃度よりも十分高くなるように設定されてよい。
　一定以上の酸素アニール時間で酸素アニールすることで、半導体基板１０には、固溶限とほぼ一致した化学濃度の酸素が導入される。このため、所望の酸素化学濃度に応じた固溶限となるように酸素アニール温度を管理することで、半導体基板１０の酸素化学濃度を制御できる。また、酸素アニール温度は、比較的に容易に管理できるので、基板間の酸素化学濃度のバラツキも小さくできる。
　半導体基板１０を酸素雰囲気中から取り出して、温度を酸素アニール温度から室温に戻す過程では、半導体基板１０の表面の近傍における酸素が基板の外に拡散する（本明細書では外方拡散と称する）。外方拡散は、半導体基板１０の表面に近いほど生じやすい。このため、半導体基板１０には上面側酸素減少領域４５０が形成される。なお、半導体基板１０の下面２３と接する領域にも、下面側酸素減少領域が形成される。ただし、半導体基板１０の下面２３側を研削した場合、下面側酸素減少領域が残存しない場合もある。
　このような処理により、半導体基板１０における酸素化学濃度のばらつきを低減できる。このため、ＶＯＨ欠陥の濃度を制御しやすくなり、半導体基板１０のドナー濃度を制御しやすくなる。
　図２は、図１のＡ－Ａ線に示した位置における、酸素化学濃度ＣＯＸ、不純物化学濃度ＣＩ、水素化学濃度ＣＨ、ＶＯＨ欠陥濃度ＮＶＯＨ、およびネット・ドーピング濃度ＮＤの深さ方向の分布例を示している。図２は、酸素アニールおよび水素注入後の水素アニールを行った後の各分布を示している。
　図２の横軸は、上面２１からの深さ位置を示しており、縦軸は、単位体積当たりの各濃度を対数軸で示している。図２における化学濃度は、例えばＳＩＭＳ法で計測される。図２においては、バルク・ドナー濃度ＮＢを破線で示している。バルク・ドナー濃度ＮＢは、半導体基板１０の全体で均一であってよい。本例の半導体基板１０は一例としてＭＣＺ基板である。
　酸素化学濃度ＣＯＸの分布は、上面側酸素減少領域４５０を有する。上述したように、酸素アニールを行うことで、上面２１の近傍における酸素が外方拡散する。本例においては、酸素アニール後に半導体基板１０の下面２３側を研削している。このため、半導体基板１０の下面２３には、下面側酸素減少領域は設けられていない。
　上面側酸素減少領域４５０において、深さ方向の単位距離に対する酸素化学濃度の減少率は、上面２１に近づくほど大きくなってよい。つまり、上面２１に近づくほど、酸素化学濃度が急峻に減少してよい。
　酸素化学濃度ＣＯＸの分布は、最大値領域４５２を有する。最大値領域４５２は、深さ方向において、酸素化学濃度ＣＯＸが最大値ＣＯＸ＿ｍａｘとなる位置を含み、且つ、酸素化学濃度ＣＯＸが所定の境界濃度Ｃｂ以上の領域である。境界濃度Ｃｂは、最大値ＣＯＸ＿ｍａｘの５０％であってよく、７０％であってよく、８０％以上であってよく、９０％以上であってよく、１００％であってもよい。本例の上面側酸素減少領域４５０は、最大値領域４５２と上面２１との間に配置されている。上面側酸素減少領域４５０と、最大値領域４５２との境界の深さ位置をＺｂとする。また、本例の最大値領域４５２は、深さ位置Ｚｂから、下面２３まで設けられている。
　最大値ＣＯＸ＿ｍａｘは、３×１０１５ａｔｏｍｓ／ｃｍ３以上、２×１０１８ａｔｏｍｓ／ｃｍ３以下であってよい。最大値ＣＯＸ＿ｍａｘは、１×１０１６ａｔｏｍｓ／ｃｍ３以上であってよく、１×１０１７ａｔｏｍｓ／ｃｍ３以上であってもよい。最大値ＣＯＸ＿ｍａｘは、１×１０１８ａｔｏｍｓ／ｃｍ３以下であってよく、１×１０１７ａｔｏｍｓ／ｃｍ３以下であってもよい。
　不純物化学濃度ＣＩは、深さ位置Ｚ１に第１ピーク４０１を有する。本例において不純物は水素である。不純物化学濃度ＣＩの分布は、第１ピーク４０１から上面２１に向かって不純物化学濃度ＣＩが減少する上側裾４１１と、第１ピーク４０１から下面２３に向かって不純物化学濃度ＣＩが減少する下側裾４２１とを有する。図１において説明したように、不純物（本例では水素）は、下面２３から深さ位置Ｚ１に注入される。このため、上側裾４１１は、下側裾４２１よりも急峻に不純物化学濃度ＣＩが減少してよい。下側裾４２１は、第１ピーク４０１から、下面２３まで設けられてよい。不純物化学濃度ＣＩは、半導体基板１０の下面２３から深さ位置Ｚ１に注入された水素の化学濃度であってよい。第１ピーク４０１は、上面側酸素減少領域４５０に配置されてよい。第１ピーク４０１の深さ位置Ｚ１は、深さ位置Ｚｃよりも上面２１側に配置されてよい。第１ピーク４０１の深さ位置Ｚ１は、深さ位置Ｚｂよりも上面２１側に配置されてよい。
　本例の水素化学濃度ＣＨは、第１ピーク４０１と、下面２３との間の深さ位置Ｚ２に配置された、第２ピーク４０２を有する。本例の第２ピーク４０２は、最大値領域４５２に配置されている。第２ピーク４０２の化学濃度の値は、第１ピーク４０１の化学濃度の値よりも大きくてよい。これにより、通過領域１０６に水素を拡散させやすくなる。第２ピーク４０２の値は、第１ピーク４０１の値の２倍以上であってよく、５倍以上であってよく、１０倍以上であってよく、１００倍以上であってもよい。
　水素化学濃度ＣＨの分布は、第２ピーク４０２から上面２１に向かって水素化学濃度ＣＨが減少する上側裾４１２と、第２ピーク４０２から下面２３に向かって水素化学濃度ＣＨが減少する下側裾４２２とを有する。図１において説明したように、水素イオンは、下面２３から深さ位置Ｚ２に注入される。このため、上側裾４１２は、下側裾４２２よりも急峻に水素化学濃度ＣＨが減少してよい。ただし、半導体基板１０を熱処理することで、第２ピーク４０２から第１ピーク４０１に向かって水素が拡散するので、上側裾４１２は、下側裾４２２よりもなだらかな部分を有してよい。第１ピーク４０１および第２ピーク４０２の間の各位置には、バルク・ドナー濃度ＮＢの１０倍以上の化学濃度を有する水素が存在してよく、１００倍以上の水素が存在してよく、２００倍以上の水素が存在してもよい。
　本例のＶＯＨ欠陥濃度ＮＶＯＨの分布は、深さ位置Ｚ１に第３ピーク４０３を有する。深さ位置Ｚ１には、荷電粒子線注入による空孔欠陥が多く形成される。このため、深さ位置Ｚ１にＶＯＨ欠陥が多く形成されやすくなる。また、本例のＶＯＨ欠陥濃度ＮＶＯＨの分布は、深さ位置Ｚ２に第４ピーク４０４を有する。深さ位置Ｚ２には、水素イオン注入による空孔欠陥が多く形成される。このため、深さ位置Ｚ２にＶＯＨ欠陥が多く形成されやすくなる。
　ＶＯＨ欠陥濃度ＮＶＯＨの分布は、第３ピーク４０３から上面２１に向かってＶＯＨ欠陥濃度ＮＶＯＨが減少する上側裾４１３と、第３ピーク４０３から下面２３に向かってＶＯＨ欠陥濃度ＮＶＯＨが減少する下側裾４２３とを有する。上側裾４１３は、下側裾４２３よりも急峻にＶＯＨ欠陥濃度ＮＶＯＨが減少してよい。
　ＶＯＨ欠陥濃度ＮＶＯＨの分布は、第４ピーク４０４から上面２１に向かってＶＯＨ欠陥濃度ＮＶＯＨが減少する上側裾４１４と、第４ピーク４０４から下面２３に向かってＶＯＨ欠陥濃度ＮＶＯＨが減少する下側裾４２４とを有する。上側裾４１４は、下側裾４２４よりも急峻にＶＯＨ欠陥濃度ＮＶＯＨが減少してよい。
　本例のネット・ドーピング濃度ＮＤは、バルク・ドナー濃度ＮＢと、ＶＯＨ欠陥濃度ＮＶＯＨとを加算した濃度を有する。バルク・ドナー濃度ＮＢは、半導体基板１０の全体においてほぼ一定なので、ネット・ドーピング濃度ＮＤの分布の形状は、ＶＯＨ欠陥濃度ＮＶＯＨの分布の形状と相似する。
　本例のネット・ドーピング濃度ＮＤの分布は、深さ位置Ｚ１に第５ピーク４２５を有する。また、本例のネット・ドーピング濃度ＮＤの分布は、深さ位置Ｚ２に第６ピーク４２６を有する。ネット・ドーピング濃度ＮＤの分布は、第５ピーク４２５から上面２１に向かってネット・ドーピング濃度ＮＤが減少する上側裾４３５と、第５ピーク４２５から下面２３に向かってネット・ドーピング濃度ＮＤが減少する下側裾４４５とを有する。上側裾４３５は、下側裾４４５よりも急峻にネット・ドーピング濃度ＮＤが減少してよい。
　ネット・ドーピング濃度ＮＤの分布は、第６ピーク４２６から上面２１に向かってネット・ドーピング濃度ＮＤが減少する上側裾４３６と、第６ピーク４２６から下面２３に向かってネット・ドーピング濃度ＮＤが減少する下側裾４４６とを有する。上側裾４３６は、下側裾４４６よりも急峻にネット・ドーピング濃度ＮＤが減少してよい。
　なお、第１ピーク４０１、第３ピーク４０３および第５ピーク４２５は、頂点の位置が厳密に一致していなくてもよい。同様に、第２ピーク４０２、第４ピーク４０４および第６ピーク４２６は、頂点の位置が厳密に一致していなくてもよい。一方のピークの半値全幅内に、他方のピークの頂点が配置されていれば、２つのピークは同一の位置に設けられているとしてよい。
　通過領域１０６には、ＶＯＨ欠陥が形成されるので、通過領域１０６におけるドナー濃度は、バルク・ドナー濃度ＮＢよりも高くなる。本明細書では、ＶＯＨ欠陥が含まれ、且つ、ドナー濃度がバルク・ドナー濃度ＮＢよりも高い領域を、高濃度領域４６０と称する。高濃度領域４６０は、半導体基板１０の深さ位置Ｚｃを含み、深さ方向に所定の長さに渡って設けられている。高濃度領域４６０の深さ方向における長さは、基板厚の５０％以上であってよく、６０％以上であってよく、７０％以上であってよく、８０％以上であってよく、９０％以上であってもよい。本例の高濃度領域４６０は、第１ピーク４０１から、下面２３まで設けられている。
　また、第１ピーク４０１の上方にも、高濃度領域４６０が設けられていてよい。第１ピーク４０１は、深さ方向において所定の半値幅を有する。このため、第１ピーク４０１より上方にも空孔欠陥が形成され、高濃度領域４６０が形成される。ただし、第１ピーク４０１の上方における高濃度領域４６０は、第１ピーク４０１の下方における高濃度領域４６０に比べて、深さ方向における幅が小さい。
　高濃度領域４６０は、ＶＯＨ欠陥濃度ＮＶＯＨが、バルク・ドナー濃度ＮＢよりも高い領域であってもよい。これにより、バルク・ドナー濃度ＮＢがばらついた場合でも、高精度に制御できるＶＯＨ欠陥濃度ＮＶＯＨにより、ドナー濃度のばらつきを抑制できる。ＶＯＨ欠陥濃度ＮＶＯＨは、バルク・ドナー濃度ＮＢの２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。
　図２に示すように、高濃度領域４６０の上面２１側の端部には、第１ピーク４０１が配置されている。第１ピーク４０１は、最大値領域４５２内か、最大値領域４５２よりも上面２１側に配置されてよい。本例の第１ピーク４０１は、上面側酸素減少領域４５０内に配置されている。これにより、深さ方向におけるより広い範囲に、高濃度領域４６０を形成できる。このため、半導体基板１０のドナー濃度を、より広い範囲で高精度に制御できる。
　第１ピーク４０１は、酸素化学濃度ＣＯＸが、最大値ＣＯＸ＿ｍａｘの１０％以上の領域に配置されてよく、３０％以上の領域に配置されてよく、５０％以上の領域に配置されてよく、７０％以上の領域に配置されてよく、９０％以上の領域に配置されてもよい。酸素化学濃度ＣＯＸが小さいと、深さ方向の位置ずれに対する、酸素化学濃度ＣＯＸの変動が大きくなる。酸素化学濃度ＣＯＸが所定値以上の領域に第１ピーク４０１を配置することで、第１ピーク４０１の深さ位置がずれた場合の、第３ピーク４０３の大きさの変動を抑制できる。このため、半導体装置１００の特性の変動を抑制できる。
　図３は、図１のＡ－Ａ線に示した位置における、酸素化学濃度ＣＯＸ、不純物化学濃度ＣＩ、水素化学濃度ＣＨ、ＶＯＨ欠陥濃度ＮＶＯＨ、および、ネット・ドーピング濃度ＮＤの深さ方向の他の分布例を示している。図３は、熱処理を行った後の各分布を示している。本例では、酸素化学濃度ＣＯＸが図２の例と相違する。他の濃度分布は、図２の例と同様である。本例の半導体基板１０は、例えばＦＺ基板である。
　本例の酸素化学濃度ＣＯＸは、深さ位置Ｚｐに、極大値ＣＯＸ＿ｍａｘを示す酸素濃度ピーク４０５を有する。極大値ＣＯＸ＿ｍａｘの範囲は、図２の最大値ＣＯＸ＿ｍａｘの範囲と同様であってよい。本例の酸素化学濃度ＣＯＸの分布は、図２に示した最大値領域４５２および上面側酸素減少領域４５０に加え、下面側酸素減少領域４５４を有する。下面側酸素減少領域４５４は、下面２３に接しており、且つ、下面２３に近づくほど酸素化学濃度ＣＯＸが減少する領域である。最大値領域４５２は、上面側酸素減少領域４５０と、下面側酸素減少領域４５４の間に配置されている。
　下面側酸素減少領域４５４は、上面側酸素減少領域４５０に比べて、酸素化学濃度ＣＯＸが緩やかに減少する領域であってよい。下面側酸素減少領域４５４は、深さ方向において、上面側酸素減少領域４５０よりも長くてよい。これにより、上面側酸素減少領域４５０が長い場合に比べて、半導体基板１０における酸素化学濃度ＣＯＸの変動を比較的に小さくできる。下面側酸素減少領域４５４は、深さ方向における長さが基板厚の３０％以上であってよく、４０％以上であってよく、５０％以上であってもよい。本例の第２ピーク４０２および第４ピーク４０４は、下面側酸素減少領域４５４に配置されている。
　本例においても、第１ピーク４０１は、上面側酸素減少領域４５０に配置されてよい。第１ピーク４０１の深さ位置Ｚ１は、深さ位置Ｚｃよりも上面２１側に配置されてよい。第１ピーク４０１の深さ位置Ｚ１は、深さ位置Ｚｐよりも上面２１側に配置されてよい。第１ピーク４０１の深さ位置Ｚ１は、深さ位置Ｚｂよりも上面２１側に配置されてよい。第１ピーク４０１の深さ位置Ｚ１は、深さ位置Ｚｐと深さ位置Ｚｂとの間に配置されてもよい。
　図４は、酸素アニール前後における、ＭＣＺ基板の酸素化学濃度分布の変化例を示す図である。酸素アニール前において、ＭＣＺ基板は比較的に酸素化学濃度ＣＭＣＺが高い。酸素化学濃度ＣＭＣＺは、例えば酸素アニール温度の固溶限よりも高い。このような基板を酸素アニールすると、基板中の酸素が外方拡散して、基板中の酸素化学濃度ＣＯＸが固溶限とほぼ等しくなる。ただし、半導体基板１０の上面２１の近傍においては、外方拡散が促進されるので、酸素化学濃度ＣＯＸは、上面２１に近づくほど小さくなる。なお、本例の半導体基板１０は、酸素アニール後に下面２３側を研削している。このため、下面２３側においては、酸素化学濃度ＣＯＸはほぼ一定である。
　図５は、酸素アニール前後における、ＦＺ基板の酸素化学濃度分布の変化例を示す図である。酸素アニール前において、ＦＺ基板は比較的に酸素化学濃度ＣＦＺが低い。酸素化学濃度ＣＦＺは、例えば酸素アニール温度の固溶限よりも低い。このような基板を酸素アニールすると、基板中に酸素が導入され、半導体基板１０の上面２１からの距離が小さい領域では、基板中の酸素化学濃度ＣＯＸが固溶限とほぼ等しくなる。上面２１からの距離が大きい領域では、酸素が導入されにくいので、上面２１からの距離が離れるにつれて、酸素化学濃度ＣＯＸは徐々に低下する。また、半導体基板１０の上面２１の近傍においては、外方拡散が促進されるので、酸素化学濃度ＣＯＸは、上面２１に近づくほど小さくなる。このため、酸素化学濃度ＣＯＸは、酸素濃度ピーク４０５を有する場合がある。なお、本例の半導体基板１０は、酸素アニール後に下面２３側を研削している。このため、下面２３側においては、酸素化学濃度ＣＯＸはピークを有さずに、下面２３に向かって緩やか且つ単調に低下している。
　図４および図５に示したいずれの例においても、元の酸素化学濃度が異なっていても、半導体基板１０の内部の酸素化学濃度を、酸素アニール温度等により制御できる。このため、ＶＯＨ欠陥濃度のばらつきを低減できる。
　図６は、再結合中心濃度Ｎｒと、酸素化学濃度ＣＯＸの分布例を示す図である。酸素化学濃度ＣＯＸは、図２または図３に示した例と同様である。図６では、図３に示した酸素化学濃度ＣＯＸの分布のうち、上面２１の近傍を拡大して示している。
　半導体装置１００には、キャリアのライフタイムを調整する目的で、空孔欠陥等の再結合中心が形成される場合がある。例えば半導体基板１０に水素、ヘリウム、または、電子線等の荷電粒子を注入することで、再結合中心を形成できる。本例においては、再結合中心濃度Ｎｒは、深さ位置Ｚｒに再結合中心ピーク４０６を有する。空孔濃度は、例えば周知の算出用ソフトウェアやツールを用いた算出方法が知られている（例えば、ｈｔｔｐ：／／ｗｗｗ．ｓｒｉｍ．ｏｒｇ／参照。）。また、半導体基板１０の深さ方向における比抵抗分布の極小値の位置を、再結合中心ピーク４０６の位置としてもよい。
　再結合中心ピーク４０６は、半導体基板１０の上面２１側において、酸素化学濃度ＣＯＸが７０％以上の領域に形成されてよい。再結合中心ピーク４０６は、水素と結合してＶＯＨ欠陥となりうる。このため、酸素化学濃度ＣＯＸのばらつきが大きいと、再結合中心の濃度がばらつきやすくなり、キャリアのライフタイムを精度よく調整することが困難になる。本例においては、再結合中心ピーク４０６が、酸素化学濃度ＣＯＸの濃度が比較的に安定した領域に配置されるので、再結合中心の濃度が制御しやすくなり、キャリアのライフタイムを精度よく調整できる。再結合中心ピーク４０６は、酸素化学濃度ＣＯＸが最大値ＣＯＸ＿ｍａｘの８０％以上の領域に形成されてよく、９０％以上の領域に配置されてもよい。
　深さ位置Ｚｒは、荷電粒子線が注入される深さ位置Ｚ１と同一位置であってよい。つまり、深さ位置Ｚ１への荷電粒子線の注入により、キャリアライフタイムを調整してよい。また、深さ位置Ｚｒは、深さ位置Ｚ１の近傍で、且つ、深さ位置Ｚ１よりも荷電粒子線の注入面（本例では下面２３）側の位置であってもよい。深さ位置Ｚ１に注入する荷電粒子が水素イオンの場合、深さ位置Ｚ１の近傍の再結合中心は、水素と結合することでＶＯＨ欠陥となる。このため、深さ位置Ｚ１における再結合中心濃度は低くなり、深さ位置Ｚｒは、水素イオンの注入面（本例では下面２３）側にシフトする。深さ位置Ｚ１および深さ位置Ｚｒの距離は、５μｍ以下であってよく、３μｍ以下であってよく、１μｍ以下であってもよい。
　他の例では、深さ位置Ｚｒは、深さ位置Ｚ１と異なる位置であってもよい。この場合、深さ位置Ｚ１への荷電粒子線の注入とは別に、深さ位置Ｚｒにも荷電粒子線を注入する。深さ位置Ｚｒへの荷電粒子線の注入は、深さ位置Ｚ２に注入した水素を拡散するための水素アニールの後で行ってよい。
　図７は、第３ピーク４０３の位置を説明する図である。図７においては、第３ピーク４０３の位置の変形例を、第３ピーク４０３－１、４０３－２、４０３－３として示している。半導体基板１０には、いずれかの第３ピーク４０３が設けられる。第３ピーク４０３－１は、酸素濃度ピーク４０５と、境界位置Ｚｂとの間に配置されている。境界位置Ｚｂは、酸素化学濃度ＣＯＸの最大値領域４５２と、上面側酸素減少領域４５０との境界位置である。これにより、高濃度領域４６０（図２、３参照）を長く形成するとともに、第３ピーク４０３の値のばらつきを抑制できる。
　他の例に係る第３ピーク４０３－２は、上面側酸素減少領域４５０に配置されている。この場合、高濃度領域４６０を更に長く形成できる。他の例に係る第３ピーク４０３－３は、酸素濃度ピーク４０５と、深さ位置Ｚｃとの間に配置されている。この場合、第３ピーク４０３－３を、酸素化学濃度ＣＯＸの変動が比較的に緩やかな領域に配置できる。第３ピーク４０３－３は、最大値領域４５２に配置されてよい。
　図８は、半導体装置１００の上面図の一例である。図８においては、各部材を半導体基板１０の上面に投影した位置を示している。図８においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
　半導体装置１００は、図１から図７において説明した半導体基板１０を備えている。半導体基板１０は、上面視において端辺１０２を有する。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１０２を有する。図１においては、Ｘ軸およびＹ軸は、いずれかの端辺１０２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。
　半導体基板１０には活性部１６０が設けられている。活性部１６０は、半導体装置１００が動作した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１６０の上方には、エミッタ電極が設けられているが図８では省略している。
　活性部１６０には、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０と、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０の少なくとも一方が設けられている。図８の例では、トランジスタ部７０およびダイオード部８０は、半導体基板１０の上面における所定の配列方向（本例ではＸ軸方向）に沿って、交互に配置されている。他の例では、活性部１６０には、トランジスタ部７０およびダイオード部８０の一方だけが設けられていてもよい。
　図８においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。本明細書では、上面視において配列方向と垂直な方向を延伸方向（図８ではＹ軸方向）と称する場合がある。トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の延伸方向と、後述する各トレンチ部の長手方向とは同一であってよい。
　ダイオード部８０は、半導体基板１０の下面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の下面には、カソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。本明細書では、ダイオード部８０を、後述するゲート配線までＹ軸方向に延長した延長領域８１も、ダイオード部８０に含める場合がある。延長領域８１の下面には、コレクタ領域が設けられている。
　トランジスタ部７０は、半導体基板１０の下面と接する領域に、Ｐ＋型のコレクタ領域を有する。また、トランジスタ部７０は、半導体基板１０の上面側に、Ｎ型のエミッタ領域、Ｐ型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。
　半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１１２を有している。半導体装置１００は、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有してもよい。各パッドは、端辺１０２の近傍に配置されている。端辺１０２の近傍とは、上面視における端辺１０２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
　ゲートパッド１１２には、ゲート電位が印加される。ゲートパッド１１２は、活性部１６０のゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１１２とゲートトレンチ部とを接続するゲート配線を備える。図８においては、ゲート配線に斜線のハッチングを付している。
　本例のゲート配線は、外周ゲート配線１３０と、活性側ゲート配線１３１とを有している。外周ゲート配線１３０は、上面視において活性部１６０と半導体基板１０の端辺１０２との間に配置されている。本例の外周ゲート配線１３０は、上面視において活性部１６０を囲んでいる。上面視において外周ゲート配線１３０に囲まれた領域を活性部１６０としてもよい。また、外周ゲート配線１３０は、ゲートパッド１１２と接続されている。外周ゲート配線１３０は、半導体基板１０の上方に配置されている。外周ゲート配線１３０は、アルミニウム等を含む金属配線であってよい。
　活性側ゲート配線１３１は、活性部１６０に設けられている。活性部１６０に活性側ゲート配線１３１を設けることで、半導体基板１０の各領域について、ゲートパッド１１２からの配線長のばらつきを低減できる。
　活性側ゲート配線１３１は、活性部１６０のゲートトレンチ部と接続される。活性側ゲート配線１３１は、半導体基板１０の上方に配置されている。活性側ゲート配線１３１は、不純物がドープされたポリシリコン等の半導体で形成された配線であってよい。
　活性側ゲート配線１３１は、外周ゲート配線１３０と接続されてよい。本例の活性側ゲート配線１３１は、Ｙ軸方向の略中央で一方の外周ゲート配線１３０から他方の外周ゲート配線１３０まで、活性部１６０を横切るように、Ｘ軸方向に延伸して設けられている。活性側ゲート配線１３１により活性部１６０が分割されている場合、それぞれの分割領域において、トランジスタ部７０およびダイオード部８０がＸ軸方向に交互に配置されてよい。
　また、半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１６０に設けられたトランジスタ部の動作を模擬する不図示の電流検出部を備えてもよい。
　本例の半導体装置１００は、活性部１６０と端辺１０２との間に、エッジ終端構造部９０を備える。本例のエッジ終端構造部９０は、外周ゲート配線１３０と端辺１０２との間に配置されている。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、複数のガードリング９２を有する。ガードリング９２は、半導体基板１０の上面と接するＰ型の領域である。ガードリング９２は、上面視において活性部１６０を囲んでいてよい。複数のガードリング９２は、外周ゲート配線１３０と端辺１０２との間において、所定の間隔で配置されている。外側に配置されたガードリング９２は、一つ内側に配置されたガードリング９２を囲んでいてよい。外側とは、端辺１０２に近い側を指し、内側とは、外周ゲート配線１３０に近い側を指す。複数のガードリング９２を設けることで、活性部１６０の上面側における空乏層を外側に伸ばすことができ、半導体装置１００の耐圧を向上できる。エッジ終端構造部９０は、活性部１６０を囲んで環状に設けられたフィールドプレートおよびリサーフのうちの少なくとも一つを更に備えていてもよい。
　図９は、図８における領域Ａの拡大図である。領域Ａは、トランジスタ部７０、ダイオード部８０、および、活性側ゲート配線１３１を含む領域である。本例の半導体装置１００は、半導体基板１０の上面側の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。また、本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極５２および活性側ゲート配線１３１を備える。エミッタ電極５２および活性側ゲート配線１３１は互いに分離して設けられる。
　エミッタ電極５２および活性側ゲート配線１３１と、半導体基板１０の上面との間には層間絶縁膜が設けられるが、図９では省略している。本例の層間絶縁膜には、コンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。図９においては、それぞれのコンタクトホール５４に斜線のハッチングを付している。
　エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。エミッタ電極５２は、コンタクトホール５４を通って、半導体基板１０の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、層間絶縁膜に設けられたコンタクトホールを通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２は、Ｙ軸方向におけるダミートレンチ部３０の先端において、ダミートレンチ部３０のダミー導電部と接続されてよい。
　活性側ゲート配線１３１は、層間絶縁膜に設けられたコンタクトホールを通って、ゲートトレンチ部４０と接続する。活性側ゲート配線１３１は、Ｙ軸方向におけるゲートトレンチ部４０の先端部４１において、ゲートトレンチ部４０のゲート導電部と接続されてよい。活性側ゲート配線１３１は、ダミートレンチ部３０内のダミー導電部とは接続されない。
　エミッタ電極５２は、金属を含む材料で形成される。図９においては、エミッタ電極５２が設けられる範囲を示している。例えば、エミッタ電極５２の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金、例えばＡｌＳｉ、ＡｌＳｉＣｕ等の金属合金で形成される。エミッタ電極５２は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
　ウェル領域１１は、活性側ゲート配線１３１と重なって設けられている。ウェル領域１１は、活性側ゲート配線１３１と重ならない範囲にも、所定の幅で延伸して設けられている。本例のウェル領域１１は、コンタクトホール５４のＹ軸方向の端から、活性側ゲート配線１３１側に離れて設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のベース領域１４はＰ－型であり、ウェル領域１１はＰ＋型である。
　トランジスタ部７０およびダイオード部８０のそれぞれは、配列方向に複数配列されたトレンチ部を有する。本例のトランジスタ部７０には、配列方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられている。本例のダイオード部８０には、複数のダミートレンチ部３０が、配列方向に沿って設けられている。本例のダイオード部８０には、ゲートトレンチ部４０が設けられていない。
　本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向に沿って延伸する２つの直線部分３９（延伸方向に沿って直線状であるトレンチの部分）と、２つの直線部分３９を接続する先端部４１を有してよい。図９における延伸方向はＹ軸方向である。
　先端部４１の少なくとも一部は、上面視において曲線状に設けられることが好ましい。２つの直線部分３９のＹ軸方向における端部どうしを先端部４１が接続することで、直線部分３９の端部における電界集中を緩和できる。
　トランジスタ部７０において、ダミートレンチ部３０はゲートトレンチ部４０のそれぞれの直線部分３９の間に設けられる。それぞれの直線部分３９の間には、１本のダミートレンチ部３０が設けられてよく、複数本のダミートレンチ部３０が設けられていてもよい。ダミートレンチ部３０は、延伸方向に延伸する直線形状を有してよく、ゲートトレンチ部４０と同様に、直線部分２９と先端部３１とを有していてもよい。図９に示した半導体装置１００は、先端部３１を有さない直線形状のダミートレンチ部３０と、先端部３１を有するダミートレンチ部３０の両方を含んでいる。
　ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視においてウェル領域１１に設けられる。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向の底部は、ウェル領域１１に覆われている。これにより、各トレンチ部の当該底部における電界集中を緩和できる。
　配列方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板１０の内部において、トレンチ部に挟まれた領域を指す。一例としてメサ部の上端は半導体基板１０の上面である。メサ部の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部は、半導体基板１０の上面において、トレンチに沿って延伸方向（Ｙ軸方向）に延伸して設けられている。本例では、トランジスタ部７０にはメサ部６０が設けられ、ダイオード部８０にはメサ部６１が設けられている。本明細書において単にメサ部と称した場合、メサ部６０およびメサ部６１のそれぞれを指している。
　それぞれのメサ部には、ベース領域１４が設けられる。メサ部において半導体基板１０の上面に露出したベース領域１４のうち、活性側ゲート配線１３１に最も近く配置された領域をベース領域１４－ｅとする。図９においては、それぞれのメサ部の延伸方向における一方の端部に配置されたベース領域１４－ｅを示しているが、それぞれのメサ部の他方の端部にもベース領域１４－ｅが配置されている。それぞれのメサ部には、上面視においてベース領域１４－ｅに挟まれた領域に、第１導電型のエミッタ領域１２および第２導電型のコンタクト領域１５の少なくとも一方が設けられてよい。本例のエミッタ領域１２はＮ＋型であり、コンタクト領域１５はＰ＋型である。エミッタ領域１２およびコンタクト領域１５は、深さ方向において、ベース領域１４と半導体基板１０の上面との間に設けられてよい。
　トランジスタ部７０のメサ部６０は、半導体基板１０の上面に露出したエミッタ領域１２を有する。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。ゲートトレンチ部４０に接するメサ部６０は、半導体基板１０の上面に露出したコンタクト領域１５が設けられていてよい。
　メサ部６０におけるコンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。一例として、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿って交互に配置されている。
　他の例においては、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。
　ダイオード部８０のメサ部６１には、エミッタ領域１２が設けられていない。メサ部６１の上面には、ベース領域１４およびコンタクト領域１５が設けられてよい。メサ部６１の上面においてベース領域１４－ｅに挟まれた領域には、それぞれのベース領域１４－ｅに接してコンタクト領域１５が設けられてよい。メサ部６１の上面においてコンタクト領域１５に挟まれた領域には、ベース領域１４が設けられてよい。ベース領域１４は、コンタクト領域１５に挟まれた領域全体に配置されてよい。
　それぞれのメサ部の上方には、コンタクトホール５４が設けられている。コンタクトホール５４は、ベース領域１４－ｅに挟まれた領域に配置されている。本例のコンタクトホール５４は、コンタクト領域１５、ベース領域１４およびエミッタ領域１２の各領域の上方に設けられる。コンタクトホール５４は、ベース領域１４－ｅおよびウェル領域１１に対応する領域には設けられない。コンタクトホール５４は、メサ部６０の配列方向（Ｘ軸方向）における中央に配置されてよい。
　ダイオード部８０において、半導体基板１０の下面と隣接する領域には、Ｎ＋型のカソード領域８２が設けられる。半導体基板１０の下面において、カソード領域８２が設けられていない領域には、Ｐ＋型のコレクタ領域２２が設けられてよい。図９においては、カソード領域８２およびコレクタ領域２２の境界を点線で示している。
　カソード領域８２は、Ｙ軸方向においてウェル領域１１から離れて配置されている。これにより、比較的にドーピング濃度が高く、且つ、深い位置まで形成されているＰ型の領域（ウェル領域１１）と、カソード領域８２との距離を確保して、耐圧を向上できる。本例のカソード領域８２のＹ軸方向における端部は、コンタクトホール５４のＹ軸方向における端部よりも、ウェル領域１１から離れて配置されている。他の例では、カソード領域８２のＹ軸方向における端部は、ウェル領域１１とコンタクトホール５４との間に配置されていてもよい。
　図１０は、図９におけるｂ－ｂ断面の一例を示す図である。ｂ－ｂ断面は、エミッタ領域１２およびカソード領域８２を通過するＸＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。層間絶縁膜３８は、半導体基板１０の上面に設けられている。層間絶縁膜３８は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８には、図９において説明したコンタクトホール５４が設けられている。
　エミッタ電極５２は、層間絶縁膜３８の上方に設けられる。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４を通って、半導体基板１０の上面２１と接触している。コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向（Ｚ軸方向）を深さ方向と称する。
　半導体基板１０は、Ｎ－型のバルク・ドーピング領域１８を有する。バルク・ドーピング領域１８は、バルク・ドーピング領域１８のドーピング濃度が、バルク・ドナーのドナー濃度と一致する領域である。バルク・ドーピング領域１８は、トランジスタ部７０およびダイオード部８０のそれぞれに設けられている。
　トランジスタ部７０のメサ部６０には、Ｎ＋型のエミッタ領域１２およびＰ－型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはバルク・ドーピング領域１８が設けられている。メサ部６０には、Ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とバルク・ドーピング領域１８との間に配置される。
　エミッタ領域１２は半導体基板１０の上面２１に露出しており、且つ、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２は、メサ部６０の両側のトレンチ部と接していてよい。エミッタ領域１２は、バルク・ドーピング領域１８よりもドーピング濃度が高い。
　ベース領域１４は、エミッタ領域１２の下方に設けられている。本例のベース領域１４は、エミッタ領域１２と接して設けられている。ベース領域１４は、メサ部６０の両側のトレンチ部と接していてよい。
　蓄積領域１６は、ベース領域１４の下方に設けられている。蓄積領域１６は、バルク・ドーピング領域１８よりもドーピング濃度が高いＮ＋型の領域である。バルク・ドーピング領域１８とベース領域１４との間に高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。
　ダイオード部８０のメサ部６１には、半導体基板１０の上面２１に接して、Ｐ－型のベース領域１４が設けられている。ベース領域１４の下方には、バルク・ドーピング領域１８が設けられている。メサ部６１において、ベース領域１４の下方に蓄積領域１６が設けられていてもよい。
　トランジスタ部７０およびダイオード部８０のそれぞれにおいて、バルク・ドーピング領域１８および高濃度領域４６０よりも下面２３側にはＮ＋型のバッファ領域２０が設けられてよい。バッファ領域２０のドーピング濃度は、バルク・ドーピング領域１８のドーピング濃度よりも高い。バッファ領域２０は、バルク・ドーピング領域１８よりもドナー濃度の高い１つまたは複数のドナー濃度ピークを有する。複数のドナー濃度ピークは、半導体基板１０の深さ方向における異なる位置に配置される。バッファ領域２０のドナー濃度ピークは、例えば水素（プロトン）またはリンの濃度ピークであってよい。バッファ領域２０は、水素化学濃度の第２ピーク４０２（図２等参照）を含んでよい。バッファ領域２０は、ベース領域１４の下端から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
　トランジスタ部７０において、バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。コレクタ領域２２のアクセプタ濃度は、ベース領域１４のアクセプタ濃度より高い。コレクタ領域２２は、ベース領域１４と同一のアクセプタを含んでよく、異なるアクセプタを含んでもよい。コレクタ領域２２のアクセプタは、例えばボロンである。
　ダイオード部８０において、バッファ領域２０の下には、Ｎ＋型のカソード領域８２が設けられる。カソード領域８２のドナー濃度は、バルク・ドーピング領域１８のドナー濃度より高い。カソード領域８２のドナーは、例えば水素またはリンである。なお、各領域のドナーおよびアクセプタとなる元素は、上述した例に限定されない。コレクタ領域２２およびカソード領域８２は、半導体基板１０の下面２３に露出しており、コレクタ電極２４と接続している。コレクタ電極２４は、半導体基板１０の下面２３全体と接触してよい。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成される。
　半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、バルク・ドーピング領域１８に到達している。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらのドーピング領域も貫通して、バルク・ドーピング領域１８に到達している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
　上述したように、トランジスタ部７０には、ゲートトレンチ部４０およびダミートレンチ部３０が設けられている。ダイオード部８０には、ダミートレンチ部３０が設けられ、ゲートトレンチ部４０が設けられていない。本例においてダイオード部８０とトランジスタ部７０のＸ軸方向における境界は、カソード領域８２とコレクタ領域２２の境界である。
　ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
　ゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４は、ゲート配線に電気的に接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
　ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、ゲートパッドとは異なる電極に接続されてよい。例えば、ゲートパッドとは異なる外部回路に接続する図示しないダミーパッドに、ダミー導電部３４を接続し、ゲート導電部４４とは異なる制御を行ってもよい。また、ダミー導電部３４をエミッタ電極５２に電気的に接続させてもよい。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。
　本例のゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。
　半導体基板１０は、図１から図６において説明したいずれかの例と同様の、酸素化学濃度ＣＯＸ、不純物化学濃度ＣＩ、水素化学濃度ＣＨ、および、ＶＯＨ欠陥濃度ＮＶＯＨの分布を有する。図１０においては、第１ピーク４０１を×印で示し、高濃度領域４６０に斜線のハッチングを付している。バッファ領域２０、カソード領域８２およびコレクタ領域２２も高濃度領域４６０に含まれ得るが、図１０においては斜線を省略している。高濃度領域４６０は、第１ピーク４０１から下面２３まで設けられてよい。
　上述したように高濃度領域４６０には、ＶＯＨ欠陥が含まれている。バルク・ドーピング領域１８と、高濃度領域４６０とを合わせてドリフト領域１９と称する場合がある。ドリフト領域１９は、半導体装置１００に電圧を印加した時に空乏層が広がり、印加電圧の半分以上をサポートする領域であってよい。
　図１１は、図８におけるｃ－ｃ断面の一例を示す図である。ｃ－ｃ断面は、エッジ終端構造部９０、トランジスタ部７０およびダイオード部８０を通過するＸＺ面である。トランジスタ部７０およびダイオード部８０の構造は、図９および図１０において説明したトランジスタ部７０およびダイオード部８０と同一である。図１１においては、ゲートトレンチ部４０およびダミートレンチ部３０の構造を簡略化して示している。
　半導体基板１０において、エッジ終端構造部９０およびトランジスタ部７０の間には、ウェル領域１１が設けられている。ウェル領域１１は、半導体基板１０の上面２１に接するＰ＋型の領域である。ウェル領域１１は、ゲートトレンチ部４０およびダミートレンチ部３０の下端よりも深い位置まで設けられてよい。ゲートトレンチ部４０およびダミートレンチ部３０の一部は、ウェル領域１１の内部に配置されていてもよい。
　半導体基板１０の上面２１には、ウェル領域１１を覆う層間絶縁膜３８が設けられてよい。層間絶縁膜３８の上方には、エミッタ電極５２および外周ゲート配線１３０等の電極および配線が設けられている。エミッタ電極５２は、活性部１６０の上方から、ウェル領域１１の上方まで延伸して設けられている。エミッタ電極５２は、層間絶縁膜３８に設けられたコンタクトホールを介して、ウェル領域１１と接続されていてよい。
　外周ゲート配線１３０は、エミッタ電極５２と、エッジ終端構造部９０との間に配置されている。エミッタ電極５２および外周ゲート配線１３０は、互いに分離して配置されているが、図１１においては、エミッタ電極５２および外周ゲート配線１３０の間の間隙は省略されている。外周ゲート配線１３０は、層間絶縁膜３８によりウェル領域１１とは電気的に絶縁されている。
　エッジ終端構造部９０には、複数のガードリング９２、複数の第２高濃度領域２０２、複数のフィールドプレート９４およびチャネルストッパ１７４が設けられている。また、第１ピーク４０１および高濃度領域４６０が、エッジ終端構造部９０の少なくとも一部にも設けられている。高濃度領域４６０は、ガードリング９２の下方に設けられてよい。エッジ終端構造部９０の第１ピーク４０１および高濃度領域４６０は、トランジスタ部７０およびダイオード部８０の第１ピーク４０１および高濃度領域４６０と連続して設けられていてよい。第１ピーク４０１および高濃度領域４６０は、エッジ終端構造部９０のＸ軸方向全体にわたって設けられてよい。
　本例の第１ピーク４０１は、後述する第２高濃度領域２０２よりも下方（つまり、上面２１から見て、第２高濃度領域２０２よりも深い位置）に設けられている。第１ピーク４０１は、ガードリング９２の下端よりも深い位置に配置されてよい。つまり第１ピーク４０１は、ガードリング９２の下端と、半導体基板１０の下面２３との間に配置されてよい。第１ピーク４０１は、ウェル領域１１の下端よりも深い位置に配置されてよい。第１ピーク４０１は、トレンチ部の下端よりも深い位置に配置されてよい。
　図１１に示した高濃度領域４６０は、ガードリング９２と接していないが、高濃度領域４６０は、ガードリング９２の下端と接していてもよい。高濃度領域４６０は、２つのガードリング９２の間まで設けられてもよい。高濃度領域４６０は、ウェル領域１１と接していてよく、接していなくてもよい。高濃度領域４６０は、トレンチ部と接していてよく、接していなくてもよい。高濃度領域４６０は、第２高濃度領域２０２の下方に設けられてよい。
　高濃度領域４６０は、ウェル領域１１と接していてよい。高濃度領域４６０は、トレンチ部と接していてよい。高濃度領域４６０は、エミッタ領域１２、ベース領域１４、蓄積領域１６のいずれとも接していなくてよい。他の例では、高濃度領域４６０は、蓄積領域１６と接していてもよい。高濃度領域４６０は、ベース領域１４と接していてもよい。高濃度領域４６０は、チャネルストッパ１７４と接していなくてよく、接していてもよい。
　高濃度領域４６０は、エッジ終端構造部９０の全体において、深さ方向の長さが同一であってよく、異なってもよい。高濃度領域４６０は、エッジ終端構造部９０と活性部１６０とで、深さ方向の長さが同一であってよく、異なってもよい。
　エッジ終端構造部９０において、下面２３に接する領域には、コレクタ領域２２が設けられていてよい。各ガードリング９２は、上面２１において活性部１６０を囲むように設けられてよい。複数のガードリング９２は、活性部１６０において発生した空乏層を半導体基板１０の外側へ広げる機能を有してよい。これにより、半導体基板１０内部における電界集中を防ぐことができ、半導体装置１００の耐圧を向上できる。
　本例のガードリング９２は、上面２１近傍にイオン注入により形成されたＰ＋型の半導体領域である。ガードリング９２は、半導体基板１０の上面２１から、ボロン等のＰ型ドーパントを選択的に注入し、熱処理することで形成できる。ガードリング９２の底部の深さは、ゲートトレンチ部４０およびダミートレンチ部３０の底部の深さより深くてよい。ガードリング９２の底部の深さは、ウェル領域１１の底部の深さと同一であってよく、異なっていてもよい。
　ガードリング９２の上面は、層間絶縁膜３８により覆われている。フィールドプレート９４は、アルミニウム等の金属またはポリシリコン等の導電材料で形成される。フィールドプレート９４は、アルミニウム‐シリコン合金、例えばＡｌＳｉ、ＡｌＳｉＣｕ等の金属合金で形成されてもよい。フィールドプレート９４は、外周ゲート配線１３０またはエミッタ電極５２と同じ材料で形成されてよい。フィールドプレート９４は、層間絶縁膜３８上に設けられている。本例のフィールドプレート９４は、層間絶縁膜３８に設けられた貫通孔を通って、ガードリング９２に接続されている。
　チャネルストッパ１７４は、最も外側のガードリング９２よりも更に外側に配置され、且つ、半導体基板１０の上面２１に露出したN型またはP型の領域である。なお外側とは、上面視において活性部１６０からの距離が大きくなる側を指す。つまり最も外側のガードリング９２とは、X軸方向において活性部１６０から最も離れたガードリング９２を指す。本例のチャネルストッパ１７４は、半導体基板１０の端辺１０２近傍における上面２１および側壁に露出して設けられる。チャネルストッパ１７４は、バルク・ドーピング領域１８よりもドーピング濃度の高いＮ型の領域である。チャネルストッパ１７４のドーピング濃度は、高濃度領域４６０のドーピング濃度よりも高くてよい。チャネルストッパ１７４は、活性部１６０において発生した空乏層を半導体基板１０の端辺１０２近傍において終端させる機能を有する。なお、フィールドプレート９４、外周ゲート配線１３０およびエミッタ電極５２の少なくとも一部は、ポリイミドまたは窒化膜等の保護膜で覆われているが、本明細書の図面では保護膜を省略する場合がある。
　第２高濃度領域２０２は、バルク・ドナーのドーピング濃度よりもドナー濃度の高いＮ型の領域である。第２高濃度領域２０２は、隣り合う２つのガードリング９２の間に設けられている。第２高濃度領域２０２は、半導体基板１０の上面２１に接していてよい。本例の第２高濃度領域２０２は、上面２１から、ガードリング９２の下端よりも浅い範囲に設けられている。他の例では、第２高濃度領域２０２は、ガードリング９２の下端よりも深い位置まで設けられていてもよい。第２高濃度領域２０２は、ウェル領域１１と、ガードリング９２との間にも設けられていてよい。
　第２高濃度領域２０２は、フィールドプレート９４をマスクとして、半導体基板１０の上面２１からドナーを注入し、熱処理することで形成してよい。この場合、第２高濃度領域２０２の少なくとも一部は、フィールドプレート９４に覆われていない領域に形成される。本例の第２高濃度領域２０２の少なくとも一部は、Ｚ軸方向においてフィールドプレート９４と重なっていない。第２高濃度領域２０２に注入するドナーは、リンであってよく、水素であってよく、他のドナーであってもよい。第２高濃度領域２０２を深くまで形成する場合、ドナーの加速エネルギーを変化させて、複数の深さ位置にドナーを注入してよい。
　他の例では、第２高濃度領域２０２は、フィールドプレート９４をマスクとせず、半導体基板１０の上面２１からドナーを注入し、熱処理することで形成してよい。この場合、Ｐ型ドーパントとしてボロンを選択的にイオン注入し、熱処理によりガードリングを形成する。その後、Ｎ型ドーパントとしてリンをイオン注入し、熱処理により第２高濃度領域２０２を形成する。Ｐ型ドーパントを注入した後の熱処理の温度は、Ｎ型ドーパントを注入した後の熱処理の温度より高い。Ｎ型ドーパントのイオン注入におけるドーズ量は、Ｐ型ドーパントのドーズ量よりも低くてよい。この場合、Ｎ型ドーパントのイオン注入は、ガードリングを形成する領域にも注入されてよいし、ガードリングを形成する領域を避けるように選択的に注入されてもよい。
　図１１の例においては、第２高濃度領域２０２と高濃度領域４６０とは、Ｚ軸方向において離れて配置されている。第２高濃度領域２０２と高濃度領域４６０との間には、バルク・ドナー濃度と同一のドナー濃度の領域が設けられてよい。
　なお、水素を注入した後に、高温で長時間の熱処理を行うと、水素ドナーが消失し、または、第１ピーク４０１におけるライフタイム調整機能が消失してしまう。このため、水素の注入および熱処理工程は、半導体装置１００の製造工程の終盤で行うことが好ましい。例えば、フィールドプレート９４等の上方に保護膜を形成した後に水素を注入することで、水素ドナーの消失を抑制できる。
　エッジ終端構造部９０の上面２１側におけるドーピング濃度がばらつくと、エッジ終端構造部９０における空乏層の広がり具合もばらついてしまう。第２高濃度領域２０２および高濃度領域４６０を設けない場合、エッジ終端構造部９０の上面２１側は、バルク・ドナー濃度のバルク・ドーピング領域１８が大きな領域を占めている。バルク・ドナー濃度は、半導体基板１０の製造時から含まれているドナーの濃度なので、比較的にばらつきが生じやすい。
　これに対して第２高濃度領域２０２および高濃度領域４６０は、イオン注入等により形成される。イオン注入の濃度は、比較的に制御しやすいので、第２高濃度領域２０２および高濃度領域４６０のドナー濃度のばらつきは比較的に小さい。このため、第２高濃度領域２０２および高濃度領域４６０を設けることで、ウェル領域１１の下方からエッジ終端構造部９０に延伸する空乏層のＸ軸方向への広がり具合のばらつきを小さくでき、半導体装置１００の耐圧ばらつきも小さくできる。また、第２高濃度領域２０２および高濃度領域４６０を設けることで、エッジ終端構造部９０において、空乏層がＸ軸方向に広がりすぎることを抑制できる。
　図１２は、図１１に示したｄ－ｄ線における、キャリア濃度ＮＣ、リン化学濃度ＣＰ、ＶＯＨ欠陥濃度ＮＶＯＨ、および、不純物化学濃度ＣＩの分布例を示している。本例の不純物は水素である。つまり、不純物化学濃度ＣＩは、水素化学濃度を示す。ｄ－ｄ線は、エッジ終端構造部９０において、第２高濃度領域２０２、バルク・ドーピング領域１８、高濃度領域４６０、バッファ領域２０およびコレクタ領域２２を通過する。キャリア濃度分布は、ネット・ドーピング濃度分布と同じであってよい。
　本例においては、バルク・ドナーはリンである。また、第２高濃度領域２０２は、半導体基板１０の上面２１からリンを注入して形成されている。本例では、バルク・ドナー濃度をＮＢとする。バルク・ドナー濃度は、深さ方向の全体にわたって略一様である。バルク・ドナー濃度は、半導体基板１０の全体に分布しているドナーの濃度の最小値を用いてよい。例えば半導体基板１０の全体にリンが分布している場合、バルク・ドナー濃度は、半導体基板１０におけるリンの濃度の最小値としてよい。
　第２高濃度領域２０２におけるリン濃度分布は、リン濃度が極大値となるリン濃度ピーク３１８を有する。リン濃度ピーク３１８の深さ位置は、リンの注入位置に対応している。高濃度領域４６０における水素化学濃度は、第１ピーク４０１において極大値となる。
　ＶＯＨ欠陥密度分布は、水素化学濃度分布を反映した分布、または水素化学濃度分布と相似形の分布をしてよい。例えば各分布の極大、極小、キンク等の変曲点の位置が、ほぼ同一の深さ位置に配置されていてよい。ほぼ同一の深さ位置とは、例えば、第１ピーク４０１の半値全幅より小さい誤差を有していてもよい。
　本例のキャリア濃度分布は、第１ピーク４０１と同一の深さ位置に、ピーク４０８を有する。また、第２高濃度領域２０２において、リン濃度ピーク３１８と同一の深さ位置に、ピーク３１４を有する。ピーク４０８とピーク３１４との距離が十分大きい場合、ピーク３１４とピーク４０８との間には、バルク・ドナー濃度ＮＢに応じたベースキャリア濃度Ｎ００を有するバルク・ドーピング領域１８が設けられる。
　高濃度領域４６０は、第１ピーク４０１とバッファ領域２０との間において、キャリア濃度が略一様な平坦部３１３を有してよい。平坦部３１３は、第１ピーク４０１とバッファ領域２０との間におけるキャリア濃度の最小値Ｎ０以上、最小値Ｎ０の２倍以下の範囲でキャリア濃度が変動していてもよい。平坦部３１３は、最小値Ｎ０以上、最小値Ｎ０の１．５倍以下の範囲でキャリア濃度が変動していてよく、最小値Ｎ０以上、最小値Ｎ０の１．２倍以下の範囲でキャリア濃度が変動していてもよい。平坦部３１３のＺ軸方向における長さは、高濃度領域４６０のＺ軸方向における長さの半分以上であってよい。また、高濃度領域４６０は、ピーク４０８からバッファ領域２０に向かって、キャリア濃度が徐々に減少してもよい。
　ＶＯＨ欠陥濃度ＮＶＯＨの分布も、平坦部３１３と同じ深さ位置に平坦部３２３を有してよい。平坦部３２３も平坦部３１３と同様に、第１ピーク４０１とバッファ領域２０との間におけるＶＯＨ欠陥密度の最小値以上、当該最小値の２倍以下の範囲でＶＯＨ欠陥密度が変動していてもよい。平坦部３２３は、当該最小値以上、当該最小値の１．５倍以下の範囲でＶＯＨ欠陥密度が変動していてよく、当該最小値以上、当該最小値の１．２倍以下の範囲でＶＯＨ欠陥密度が変動していてもよい。平坦部３２３のＺ軸方向における長さは、高濃度領域４６０のＺ軸方向における長さの半分以上であってよい。
　第２高濃度領域２０２におけるキャリア濃度のピーク値Ｎ１は、高濃度領域４６０におけるキャリア濃度の最小値Ｎ０より大きい。ピーク値Ｎ１は、最小値Ｎ０の２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。ピーク値Ｎ１は、ベースキャリア濃度Ｎ００の１０倍以上であってよく、１００倍以上であってもよい。
　本例のバッファ領域２０は、深さ位置が異なる複数のドナー濃度ピーク４０７を有する。少なくとも一つのドナー濃度ピーク４０７は、水素ドナーの濃度ピークであってよい。つまり、当該ドナー濃度ピーク４０７と同一の深さ位置に、水素化学濃度のピークが設けられてよい。水素化学濃度の当該ピークが、図２等において説明した第２ピーク４０２として機能する。全てのドナー濃度ピーク４０７が、水素ドナーの濃度ピークであってもよい。
　図１３Ａは、図８におけるｃ－ｃ断面の他の例を示す図である。本例の半導体装置１００は、高濃度領域４６０が設けられる深さ方向の範囲が、図１１に示した例と相違する。第１ピーク４０１の深さ方向における位置も、図１１に示した例と相違してよい。他の構造は、図１１に示した例と同一である。
　本例の高濃度領域４６０は、ガードリング９２に接している。高濃度領域４６０は、少なくともガードリング９２の下端を含む。高濃度領域４６０は、互いに隣り合う２つのガードリング９２の間にも設けられてよい。本例の高濃度領域４６０は、第２高濃度領域２０２とは接触していない。高濃度領域４６０は、トレンチ部の底面よりも上面２１側に設けられてよい。すなわち、高濃度領域４６０は、隣り合うトレンチ部に挟まれたメサ部まで設けられてよい。高濃度領域４６０と、第２高濃度領域２０２との間には、バルク・ドナー濃度のバルク・ドーピング領域１８が設けられてよい。
　本例の第１ピーク４０１は、ガードリング９２と接している。つまり第１ピーク４０１は、ガードリング９２の下端よりも上方に配置されている。
　本例によれば、ガードリング９２の下端を高濃度領域４６０が覆っているので、電界が集中しやすい領域のドナー濃度のばらつきを低減できる。このため、耐圧のばらつきを更に低減できる。
　図１３Ｂは、図８におけるｃ－ｃ断面の他の例を示す図である。本例の半導体装置１００は、高濃度領域４６０が設けられる深さ方向の範囲が、図１３Ａに示した例と相違する。第１ピーク４０１の深さ方向における位置も、図１３Ａに示した例と相違してよい。他の構造は、図１３Ａに示した例と同一であってよい。
　本例のチャネルストッパ１７４には水素が含まれる。本例では、第１ピーク４０１は、チャネルストッパ１７４と重なる深さ位置に配置されている。同様に、水素化学濃度のピークが、チャネルストッパ１７４と重なる位置に配置されている。つまり、半導体基板１０の下面２３からチャネルストッパ１７４と重なる深さ位置まで、水素が分布している。エミッタ領域１２、コンタクト領域１５、ベース領域１４または蓄積領域１６には、水素が含まれてよい。第１ピーク４０１は、エミッタ領域１２と重なってよく、コンタクト領域１５と重なってよく、ベース領域１４と重なってよく、蓄積領域１６と重なってもよい。
　高濃度領域４６０は、チャネルストッパ１７４と重なる深さ位置まで設けられている。高濃度領域４６０は、半導体基板１０の上面２１まで設けられてよく、上面２１よりも下方の位置まで設けられてもよい。２つのガードリング９２で挟まれた領域において、高濃度領域４６０と上面２１との間には、第２高濃度領域２０２が設けられてよく、バルク・ドーピング領域１８が設けられてもよい。
　本例のチャネルストッパ１７４の下方の領域は、高濃度領域４６０が設けられ、バルク・ドーピング領域１８が残存していない。このため、Ｘ軸方向に広がる空乏層が、チャネルストッパ１７４よりも外側まで伸びることを抑制できる。
　図１３Ｃは、図８におけるｃ－ｃ断面の他の例を示す図である。本例の半導体装置１００は、高濃度領域４６０が設けられる深さ方向の範囲が、図１３Ａまたは図１３Ｂに示した例と相違する。また、半導体基板１０内に第１ピーク４０１が存在しない。他の構造は、図１３Ａまたは図１３Ｂに示した例と同一であってよい。
　本例においては、半導体基板１０の下面２３または上面２１から、半導体基板１０を貫通するように不純物（水素）が注入される。つまり、水素イオンの飛程が、半導体基板１０の厚みよりも大きくなるように、水素イオンの加速エネルギーが調整されている。このため、半導体基板１０には第１ピーク４０１が設けられない。水素イオンの注入時には、後述する遮蔽部材３５０等のアブソーバを用いてよく、用いなくてもよい。
　高濃度領域４６０は、半導体基板１０の下面２３から上面２１まで形成される。本例において、第２高濃度領域２０２を設けなくてよく、また、第２高濃度領域２０２を高濃度領域４６０と重ねて設けてもよい。
　本例のチャネルストッパ１７４の下方の領域は、高濃度領域４６０が設けられ、バルク・ドーピング領域１８が残存していない。このため、Ｘ軸方向に広がる空乏層が、チャネルストッパ１７４よりも外側まで伸びることを抑制できる。また、第１ピーク４０１が存在しないので、半導体基板１０の上面２１側に局所的に設けられたドーピング領域（例えばエミッタ領域１２、ベース領域１４、コンタクト領域１５、蓄積領域１６、ウェル領域１１、ガードリング９２）への影響を低減できる。
　図１４は、図８におけるｃ－ｃ断面の他の例を示す図である。本例の半導体装置１００は、第２高濃度領域２０２および高濃度領域４６０が設けられる深さ方向の範囲が、図１１、図１３Ａ、図１３Ｂ、または図１３Ｃに示した例と相違する。他の構造は、図１１、図１３Ａ、図１３Ｂ、または図１３Ｃに示した例と同一である。
　本例の第２高濃度領域２０２の一部と、高濃度領域４６０の一部は、同一の領域に設けられている。第２高濃度領域２０２の下端は高濃度領域４６０の範囲内に配置され、高濃度領域４６０の上端は第２高濃度領域２０２の範囲内に配置されている。このような構成により、第２高濃度領域２０２と高濃度領域４６０とを接続して、エッジ終端構造部９０におけるバルク・ドナー濃度の領域を小さくできる。このため、耐圧ばらつきを更に低減できる。
　第２高濃度領域２０２は、ガードリング９２の下端よりも深い位置まで形成されてよい。これにより、第２高濃度領域２０２と高濃度領域４６０とを容易に接続できる。他の例では、第２高濃度領域２０２は、ガードリング９２の下端よりも浅い位置まで形成されてもよい。本例の第１ピーク４０１は、第２高濃度領域２０２内に配置されている。第１ピーク４０１は、ガードリング９２と接する位置に設けられてよい。これにより、高濃度領域４６０を上面２１の近くまで形成でき、第２高濃度領域２０２と高濃度領域４６０とを容易に接続できる。
　エッジ終端構造部９０において、最も外側に配置されたガードリング９２よりも更に外側には、バルク・ドナー濃度のバルク・ドーピング領域１８が残存してもよいし、残存せず第２高濃度領域２０２が設けられてもよい。本例では、残存していない。図１４の例では、第２高濃度領域２０２は、ガードリング９２の下端の一部を覆っていない。図１４において破線で示すように、第２高濃度領域２０２は、ガードリング９２の全体を覆っていてもよい。
　図１５は、図８におけるｃ－ｃ断面の他の例を示す図である。本例の半導体装置１００は、エッジ終端構造部９０の少なくとも一部の領域９１において、高濃度領域４６０の配置が、図１１、図１３Ａ、図１３Ｂ、図１３Ｃまたは図１４に示した例と相違する。また領域９１においては、第２高濃度領域２０２に代えて、第３高濃度領域２０３が設けられてもよい。第３高濃度領域２０３は、第２高濃度領域２０２よりも深い位置まで形成された高濃度領域である。領域９１には、バルク・ドーピング領域１８、第２高濃度領域２０２、高濃度領域４６０および第３高濃度領域２０３のうちの一つまたは複数が設けられてよい。他の構造は、図１１、図１３Ａ、図１３Ｂ、図１３Ｃまたは図１４に示した例と同一である。
　図１５の高濃度領域４６０は、エッジ終端構造部９０のうち、半導体基板１０の端辺１０２と接する、所定の幅の領域９１には設けられていない。領域９１は、一つ以上のガードリング９２を含んでよい。領域９１には、高濃度領域４６０に代えて、バルク・ドナー濃度のバルク・ドーピング領域１８が設けられてよい。高濃度領域４６０は、エッジ終端構造部９０に形成されなくてもよい。高濃度領域４６０の外周端は、最も内周にあるガードリング９２よりも内周側に位置してよい。他の例では、領域９１にも高濃度領域４６０が設けられていてよい。領域９１の高濃度領域４６０は、領域９１よりも内側に配置された高濃度領域４６０と、Ｚ軸方向の長さが同一であってよく、短くてよく、長くてもよい。
　領域９１よりも内側のエッジ終端構造部９０は、図１１、図１３Ａ、図１３Ｂ、図１３Ｃまたは図１４に示した例と同一の構造を有する。領域９１よりも内側のエッジ終端構造部９０は、一つ以上のガードリング９２を含んでいる。図１１、図１３Ａ、図１３Ｂ、図１３Ｃまたは図１４に示したように、高濃度領域４６０は、ガードリング９２の下端を含む範囲に設けられてよく、ガードリング９２の下端を含まない範囲に設けられてもよい。
　領域９１には、第２高濃度領域２０２が設けられていてもよく、また、設けられていなくてもよい。或いは、第２高濃度領域２０２に代えて、バルク・ドナー濃度よりもドナー濃度が高いＮ型の第３高濃度領域２０３が設けられてよい。第３高濃度領域２０３のドナー濃度は、第２高濃度領域２０２のドナー濃度と同一であってよく、異なっていてもよい。第３高濃度領域２０３は、半導体基板１０の上面２１から、第２高濃度領域２０２の下端よりも深い位置まで設けられている。本例の第３高濃度領域２０３は、ガードリング９２の下端よりも深い位置まで設けられてよい。第３高濃度領域２０３とバッファ領域２０との間には、バルク・ドーピング領域１８が設けられている。
　第３高濃度領域２０３は、リンまたは水素等のドナーを、上面２１から注入して形成してよい。第３高濃度領域２０３におけるドナーの注入深さは、第２高濃度領域２０２におけるドナーの注入深さよりも深くてよい。第２高濃度領域２０２および第３高濃度領域２０３に対する熱処理は、個別に行ってよく、共通におこなってもよい。
　図１６は、図８におけるｃ－ｃ断面の他の例を示す図である。本例の半導体装置１００は、高濃度領域４６０が設けられるＸＹ面における範囲が、図１から図１５において説明した半導体装置１００と相違する。第１ピーク４０１が設けられるＸＹ面における範囲も、図１から図１５において説明した例と相違してよい。高濃度領域４６０および第１ピーク４０１以外の構造は、図１から図１５において説明したいずれかの態様と同一であってよい。図１６においては、図１１に示した例に対して、高濃度領域４６０および第１ピーク４０１の配置が異なっている。また、図１６に示した例では、図１１に示した例と比べて、第２高濃度領域２０２が設けられていない。他の構造は、図１１に示した例と同一である。
　本例の高濃度領域４６０は、少なくとも一部がエッジ終端構造部９０に設けられ、且つ、活性部１６０に達しない範囲に設けられている。高濃度領域４６０は、エッジ終端構造部９０だけに設けられてよく、エッジ終端構造部９０からウェル領域１１の下方まで設けられてもよい。図１６の例においては、高濃度領域４６０は、Ｘ軸方向における半導体基板１０の端部から、ウェル領域１１の下方まで設けられている。
　本例においては、高濃度領域４６０が活性部１６０に設けられていないので、高濃度領域４６０を設けたことによる活性部１６０の特性変動を防ぐことができる。エッジ終端構造部９０には高濃度領域４６０が設けられているので、エッジ終端構造部９０における空乏層の広がりを抑制でき、エッジ終端構造部９０のＸＹ面における面積を小さくできる。
　図１７は、図８におけるｃ－ｃ断面の他の例を示す図である。本例の半導体装置１００は、第２高濃度領域２０２が設けられている点で、図１６において説明した例と相違する。他の構造は、図１６において説明したいずれかの態様の半導体装置１００と同一である。本例においても、活性部１６０の特性変動を防ぎつつ、エッジ終端構造部９０における空乏層の広がりを抑制できる。
　図１８Ａは、図８におけるｃ－ｃ断面の他の例を示す図である。本例の半導体装置１００は、高濃度領域４６０のＺ軸方向における上端位置と、第１ピーク４０１のＺ軸方向における位置が、図１６または図１７において説明した例と相違する。他の構造は、図１６または図１７において説明したいずれかの例と同一である。図１８Ａに示した例では、図１７の例と同様に、第２高濃度領域２０２が設けられている。また、高濃度領域４６０のＺ軸方向における上端位置と、第１ピーク４０１のＺ軸方向における位置は、図１３Ａにおいて説明した例と同一である。本例においても、活性部１６０の特性変動を防ぎつつ、エッジ終端構造部９０における空乏層の広がりを抑制できる。
　図１８Ｂは、図８におけるｃ－ｃ断面の他の例を示す図である。本例の半導体装置１００は、高濃度領域４６０が設けられる深さ方向の範囲が、図１８Ａに示した例と相違する。第１ピーク４０１の深さ方向における位置も、図１８Ａに示した例と相違してよい。他の構造は、図１８Ａに示した例と同一であってよい。
　本例において、高濃度領域４６０が設けられる範囲、および、第１ピーク４０１が設けられる深さ位置は、図１３Ｂの例と同様である。つまり本例の第１ピーク４０１は、チャネルストッパ１７４と重なる深さ位置に配置されている。同様に、水素化学濃度のピークが、チャネルストッパ１７４と重なる位置に配置されている。本例の高濃度領域４６０は、チャネルストッパ１７４と重なる深さ位置まで設けられている。
　本例のチャネルストッパ１７４の下方の領域は、高濃度領域４６０が設けられ、バルク・ドーピング領域１８が残存していない。このため、Ｘ軸方向に広がる空乏層が、チャネルストッパ１７４よりも外側まで伸びることを抑制できる。
　図１８Ｃは、図８におけるｃ－ｃ断面の他の例を示す図である。本例の半導体装置１００は、高濃度領域４６０が設けられる深さ方向の範囲が、図１８Ａまたは図１８Ｂに示した例と相違する。また、半導体基板１０内に第１ピーク４０１が存在しない。他の構造は、図１８Ａまたは図１８Ｂに示した例と同一であってよい。
　本例では、図１３Ｃの例と同様に、半導体基板１０の下面２３から、半導体基板１０を貫通するように不純物（水素）が注入される。本例において高濃度領域４６０が設けられる深さ範囲は、図１３Ｃの例と同様である。つまり高濃度領域４６０は、半導体基板１０の下面２３から上面２１まで形成される。
　本例のチャネルストッパ１７４の下方の領域は、高濃度領域４６０が設けられ、バルク・ドーピング領域１８が残存していない。このため、Ｘ軸方向に広がる空乏層が、チャネルストッパ１７４よりも外側まで伸びることを抑制できる。また、第１ピーク４０１が存在しないので、半導体基板１０の上面２１側に局所的に設けられたドーピング領域（例えばウェル領域１１、ガードリング９２）への影響を低減できる。
　図１９は、図８におけるｃ－ｃ断面の他の例を示す図である。本例の半導体装置１００は、第２高濃度領域２０２の構造が、図１８Ａ、図１８Ｂまたは図１８Ｃに示した例と相違する。他の構造は、図１８Ａ、図１８Ｂまたは図１８Ｃに示した例と同一である。本例の第２高濃度領域２０２は、図１４に示した例と同一の構造を有する。本例においても、活性部１６０の特性変動を防ぎつつ、エッジ終端構造部９０における空乏層の広がりを抑制できる。
　図２０は、図８におけるｃ－ｃ断面の他の例を示す図である。本例の半導体装置１００は、高濃度領域４６０が、Ｚ軸方向における長さが異なる複数の領域を有する点で、図１６から図１９において説明した半導体装置１００と相違する。また、第１ピーク４０１のＺ軸方向における位置も、高濃度領域４６０の各領域で異なっている。他の構造は、図１６から図１９において説明したいずれかの例と同一である。
　高濃度領域４６０は、内側部分と、内側部分よりも外側に設けられた外側部分とを有する。外側とは、ＸＹ面において活性部１６０から遠い側を指す。外側部分は、Ｚ軸方向における長さが、内側部分よりも大きい。図２０の例では、高濃度領域４６０は、高濃度領域４６０－１、高濃度領域４６０－２、高濃度領域４６０－３を含む。高濃度領域４６０－２は、高濃度領域４６０－１よりも外側に配置され、且つ、高濃度領域４６０－１よりもＺ軸方向に長く設けられている。高濃度領域４６０－３は、高濃度領域４６０－２よりも外側に配置され、且つ、高濃度領域４６０－２よりもＺ軸方向に長く設けられている。つまり、高濃度領域４６０－１を内側部分とすると、高濃度領域４６０－２および高濃度領域４６０－３が外側部分である。また、高濃度領域４６０－２を内側部分とすると、高濃度領域４６０－３が外側部分である。本例では、高濃度領域４６０の各領域のＺ軸方向の長さが、階段状に変化している。
　それぞれの高濃度領域４６０の上端は、ドリフト領域１９内に配置されていてよい。他の例では、高濃度領域４６０－３の上端は、ガードリング９２またはウェル領域１１と重なる位置に配置されていてもよい。
　高濃度領域４６０－２に含まれる第１ピーク４０１－２は、高濃度領域４６０－１に含まれる第１ピーク４０１－１よりもＺ軸方向において上の位置に設けられている。高濃度領域４６０－３に含まれる第１ピーク４０１－３は、高濃度領域４６０－２に含まれる第１ピーク４０１－２よりもＺ軸方向において上の位置に設けられている。
　本例の半導体装置１００によれば、活性部１６０の近傍の高濃度領域４６０がＺ軸方向において短いので、高濃度領域４６０が活性部１６０の特性に与える影響を抑制できる。また、活性部１６０から離れた高濃度領域４６０がＺ軸方向において長いので、エッジ終端構造部９０における空乏層の広がりを抑制できる。
　図２１Ａは、図８におけるｃ－ｃ断面の他の例を示す図である。本例の半導体装置１００は、高濃度領域４６０が、Ｚ軸方向における長さが異なる複数の領域を有する点で、図１６から図１９において説明した半導体装置１００と相違する。また、第１ピーク４０１のＺ軸方向における位置も、高濃度領域４６０の各領域で異なっている。他の構造は、図１６から図１９において説明したいずれかの例と同一である。
　本例の高濃度領域４６０は、活性部１６０から離れるほど、Ｚ軸方向の長さが漸増する点で図２０の高濃度領域４６０と相違する。他の構造は、図２０の例と同一であってよい。本例の第１ピーク４０１は、活性部１６０から離れるほど、上側に配置されている。本例においても、高濃度領域４６０の上端は、全体がドリフト領域１９内に配置されていてよい。他の例では、高濃度領域４６０の上端の一部は、ガードリング９２またはウェル領域１１と重なる位置に配置されていてもよい。本例においても、高濃度領域４６０が活性部１６０の特性に与える影響を抑制できる。また、エッジ終端構造部９０における空乏層の広がりを抑制できる。
　図２１Ｂは、図８におけるｃ－ｃ断面の他の例を示す図である。本例の半導体装置１００は、高濃度領域４６０が設けられる深さ範囲、および、第１ピーク４０１の位置が図２１Ａの例と異なる。他の構造は、図２１Ａの例と同一である。
　図２１Ａの例と同様に、第１ピーク４０１の深さ位置は、活性部１６０から離れるほど上面２１に近づいている。同様に、水素化学濃度のピークの深さ位置は、活性部１６０から離れるほど上面２１に近づいている。第１ピーク４０１の位置に、水素化学濃度のピークが設けられてよい。本例では、第１ピーク４０１は、チャネルストッパ１７４と重なっている。第１ピーク４０１は、１つ以上のガードリング９２とも重なっていてよい。また、半導体基板１０の側壁に近い領域においては、下面２３から注入された水素イオンが半導体基板１０を貫通していてもよい。水素イオンが貫通した領域には、第１ピーク４０１が設けられない。例えばチャネルストッパ１７４のうち、半導体基板１０の側壁に接する領域には、第１ピーク４０１が設けられなくてもよい。
　また高濃度領域４６０も、活性部１６０から離れるほど、Ｚ軸方向の長さが漸増する。本例の高濃度領域４６０は、下面２３から、チャネルストッパ１７４と接するか、または、重なる位置まで形成されている。本例のチャネルストッパ１７４の下方の領域は、高濃度領域４６０が設けられ、バルク・ドーピング領域１８が残存していない。このため、Ｘ軸方向に広がる空乏層が、チャネルストッパ１７４よりも外側まで伸びることを抑制できる。
　図２２は、図２０において説明した高濃度領域４６０の形成方法の一例を示す図である。本例では、半導体基板１０の下面２３の下方に、遮蔽部材３５０を配置した状態で、下面２３側から水素イオンを照射する。遮蔽部材３５０は、活性部１６０の全体と、エッジ終端構造部９０の少なくとも一部を覆っている。活性部１６０を覆う遮蔽部材３５０は、水素イオンを完全に遮蔽して、半導体基板１０に到達させないだけの厚みを有する。
　高濃度領域４６０を設けるべき領域を覆う遮蔽部材３５０は、それぞれの高濃度領域４６０のＺ軸方向の長さに対応する厚みを有する。つまり、高濃度領域４６０を長く形成する領域ほど、遮蔽部材３５０が薄い。遮蔽部材３５０を薄くすることで、水素イオンが半導体基板１０の深くまで到達して、高濃度領域４６０が長くなる。
　本例の遮蔽部材３５０は、活性部１６０から離れるほど、遮蔽部材３５０が階段状に薄くなっている。高濃度領域４６０－３の下方には、遮蔽部材３５０が設けられてよく、設けられていなくてもよい。図２２においては、コレクタ電極２４が設けられているが、コレクタ電極２４を形成する前に、水素イオンを下面２３に照射してもよい。
　図２３は、図２１Ａにおいて説明した高濃度領域４６０の形成方法の一例を示す図である。本例では、遮蔽部材３５０の形状が、図２２の例と異なる。他の条件は、図２２の例と同一である。
　本例の遮蔽部材３５０は、活性部１６０から離れるほど、遮蔽部材３５０が直線的または曲線的に薄くなっている。高濃度領域４６０－３の下方には、遮蔽部材３５０が設けられてよく、設けられていなくてもよい。
　図１６から図２３に示した形態において、高濃度領域４６０の比抵抗(抵抗率)は、活性部１６０（トランジスタ部７０またはダイオード部８０）におけるドリフト領域１９の比抵抗より低い。高濃度領域４６０の比抵抗は、活性部１６０のドリフト領域１９の比抵抗の１／１．５以下、１／１０以上であってよい。高濃度領域４６０の比抵抗は、活性部１６０のドリフト領域１９の比抵抗の１／２以下であってもよい。各領域の比抵抗は、各領域のＺ軸方向における中央の値を用いてよく、平均値を用いてもよい。
　図１６から図２３に示した形態において、活性部１６０のドリフト領域１９の比抵抗は、半導体装置１００の定格電圧に応じて値を有してよい。一例として定格電圧が６００Ｖの場合、比抵抗は２０～８０Ωｃｍであり、定格電圧が１２００Ｖの場合、比抵抗は４０～１２０Ωｃｍであり、定格電圧が１７００Ｖの場合、比抵抗は６０～２００Ωｃｍであり、定格電圧が３３００Ｖの場合、比抵抗は１５０～４５０Ωｃｍであってよい。
　図１から図２３に示した形態おいて、半導体基板１０は、第２導電型のバルク・アクセプタが全体に分布していてよい。バルク・アクセプタは、バルク・ドナーと同様に、インゴットの製造時にインゴット中に一様に導入されるアクセプタである。バルク・アクセプタは、ボロンであってよい。バルク・アクセプタ濃度は、バルク・ドナー濃度より低くてよい。つまり、インゴットはＮ型である。一例として、バルク・アクセプタ濃度は５×１０１１（／ｃｍ３）～９×１０１３（／ｃｍ３）であり、バルク・ドナー濃度は５×１０１２（／ｃｍ３）～１×１０１４（／ｃｍ３）である。バルク・アクセプタ濃度は、バルク・ドナー濃度の１％以上であってよく、１０％以上でよく、５０％以上であってよい。バルク・アクセプタ濃度は、バルク・ドナー濃度の９９％以下であってよく、９５％以下でよく、９０％以下であってよい。
　半導体基板１０の全体にバルク・アクセプタが存在することで、水素イオン等を注入する前の半導体基板１０におけるネット・ドーピング濃度を小さくできる。このため、半導体基板１０のネット・ドーピング濃度のバラツキの絶対値を小さくできる。このため、水素イオン注入による比抵抗の調整が容易になる。
　図１から図７において説明した酸素アニールは、図８から図２３において説明した構造のうち、バルク・ドーピング領域１８以外の構造を形成する前に行ってよい。他の例では、酸素アニールは、半導体基板１０の内部の各ドーピング領域を形成した後に行ってもよい。この場合、酸素アニール後に、層間絶縁膜３８、ゲート絶縁膜４２等の各膜を成膜してよい。これにより、酸素アニールにより、絶縁膜等の特性が劣化することを抑制できる。
　また、酸素アニールを行う前に、リン等のＮ型ドーパントを、半導体基板１０の上面に注入してよい。Ｎ型ドーパントは、上面視において選択的に注入してよく、全面に注入してもよい。Ｎ型ドーパントは、第３高濃度領域２０３を形成する領域に注入してもよい。Ｎ型ドーパントを注入した後に、酸素雰囲気において半導体基板１０の１１００℃以上、１３００℃以下で２０時間以上アニールする（第１アニール）。これにより、Ｎ型ドーパントを比較的に深くまで拡散できる。Ｎ型ドーパントは、高濃度領域４６０に達するまで拡散させてよい。これにより、深さ方向全体に渡って、半導体基板１０のドナー濃度を調整できる。なお第１アニールにより、半導体基板１０には、固溶限と同等の濃度の酸素が導入される。
　次に、第１アニールよりも低い温度で、半導体基板１０をアニールする（第２アニール）。第２アニールは、酸素雰囲気で行ってよい。第２アニールのアニール時間は、第１アニールよりも短くてよい。例えば第１アニールは、９００℃以上、１０００℃以下で、１５時間以下である。これにより、半導体基板１０の酸素が外方拡散し、上面側酸素減少領域４５０が形成される。第２アニール後に、第３高濃度領域２０３以外の構造を形成してよい。第２アニールは、半導体基板１０の上面２１側の構造を形成する工程に含まれていてもよい。
　なお、第１アニールの温度は、１０００℃以下であってもよい。この場合、第１アニールにおいて、半導体基板１０に酸素が導入されることを抑制できる。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
　請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・バルク・ドーピング領域、１９・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２９・・・直線部分、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・直線部分、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、５４・・・コンタクトホール、６０、６１・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８１・・・延長領域、８２・・・カソード領域、９０・・・エッジ終端構造部、９１・・・領域、９２・・・ガードリング、９４・・・フィールドプレート、１００・・・半導体装置、１０２・・・端辺、１０６・・・通過領域、１１２・・・ゲートパッド、１３０・・・外周ゲート配線、１３１・・・活性側ゲート配線、１６０・・・活性部、１７４・・・チャネルストッパ、２０２・・・第２高濃度領域、２０３・・・第３高濃度領域、３１３・・・平坦部、３１４・・・ピーク、３１８・・・リン濃度ピーク、３２３・・・平坦部、３５０・・・遮蔽部材、４０１・・・第１ピーク、４０２・・・第２ピーク、４０３・・・第３ピーク、４０４・・・第４ピーク、４０５・・・酸素濃度ピーク、４０６・・・再結合中心ピーク、４０７・・・ドナー濃度ピーク、４０８・・・ピーク、４１１、４１２、４１３、４１４・・・上側裾、４２１、４２２、４２３、４２４・・・下側裾、４２５・・・第５ピーク、４２６・・・第６ピーク、４３５、４３６・・・上側裾、４４５、４４６・・・下側裾、４５０・・・上面側酸素減少領域、４５２・・・最大値領域、４５４・・・下面側酸素減少領域、４６０・・・高濃度領域

Claims (18)

  1. 　上面および下面を有し、第１導電型のバルク・ドナーが全体に分布した半導体基板と、
    　前記半導体基板の深さ方向における中央位置を含み、ドナー濃度が前記バルク・ドナーのドーピング濃度よりも高い、第１導電型の高濃度領域と、
    　前記半導体基板の内部において前記半導体基板の上面と接して設けられ、前記半導体基板の前記上面に近づくほど酸素化学濃度が減少する上面側酸素減少領域と
    　を備える半導体装置。
  2. 　前記半導体基板の前記深さ方向における酸素化学濃度分布は、前記酸素化学濃度が最大値となる位置を含み、且つ、前記酸素化学濃度が前記最大値の５０％以上である最大値領域を有し、
    　前記高濃度領域の前記深さ方向の端部に、不純物化学濃度分布がピークとなる第１ピークが配置され、
    　前記第１ピークは、前記最大値領域内か、または、前記最大値領域よりも前記半導体基板の前記上面側に配置されている
    　請求項１に記載の半導体装置。
  3. 　前記不純物化学濃度の前記深さ方向の分布は、前記第１ピークから前記下面に向かう下側裾と、前記第１ピークから前記上面に向かって前記下側裾より前記不純物化学濃度が急峻に減少する上側裾と
    　を有する請求項２に記載の半導体装置。
  4. 　前記高濃度領域は、前記第１ピークから、前記半導体基板の前記下面まで設けられている
    　請求項２または３に記載の半導体装置。
  5. 　前記酸素化学濃度分布は、前記酸素化学濃度が極大値を示す酸素濃度ピークを有する
    　請求項２から４のいずれか一項に記載の半導体装置。
  6. 　前記第１ピークと前記下面との間に配置された、水素化学濃度の第２ピークを有する
    　請求項２から５のいずれか一項に記載の半導体装置。
  7. 　前記上面側酸素減少領域よりも前記下面側に配置され、前記半導体基板の前記下面に近づくほど酸素化学濃度が減少する下面側酸素減少領域を更に備え、
    　前記水素化学濃度の前記第２ピークは、前記下面側酸素減少領域に配置されている
    　請求項６に記載の半導体装置。
  8. 　前記水素化学濃度の前記第２ピークは、前記最大値領域に配置されている
    　請求項６に記載の半導体装置。
  9. 　前記半導体基板に設けられた第１導電型のドリフト領域と、
    　前記ドリフト領域と前記下面との間に配置され、前記ドリフト領域よりもドーピング濃度が高いバッファ領域と
    　更に備え、
    　前記水素化学濃度の前記第２ピークは、前記バッファ領域に配置されている
    　請求項６から８のいずれか一項に記載の半導体装置。
  10. 　前記半導体基板の前記深さ方向における再結合中心濃度分布は、再結合濃度ピークを有し、
    　前記再結合濃度ピークは、前記酸素化学濃度が前記最大値の７０％以上である領域に配置されている
    　請求項５に記載の半導体装置。
  11. 　前記第１ピークは、前記酸素化学濃度が前記最大値の７０％以上である領域に配置されている
    　請求項２から１０のいずれか一項に記載の半導体装置。
  12. 　前記不純物化学濃度は水素化学濃度である
    　請求項２から１１のいずれか一項に記載の半導体装置。
  13. 　前記バルク・ドナーはリンかアンチモンである
    　請求項１から１２のいずれか一項に記載の半導体装置。
  14. 　前記半導体基板は、第２導電型のバルク・アクセプタが全体に分布している
    　請求項１から１３のいずれか一項に記載の半導体装置。
  15. 　前記バルク・アクセプタはボロンである
    　請求項１４に記載の半導体装置。
  16. 　前記半導体基板の上面に接し、第２導電型を有する１つ以上のガードリングと、
    　最も外側の前記ガードリングよりも更に外側に設けられ、前記半導体基板の上面に接し、前記バルク・ドナーのドーピング濃度よりも高い第１導電型または第２導電型のチャネルストッパと
    　を更に備え、
    　前記チャネルストッパが水素を含む
    　請求項１から１５のいずれか一項に記載の半導体装置。
  17. 　前記半導体基板の下面から前記チャネルストッパまで水素が分布している
    　請求項１６に記載の半導体装置。
  18. 　水素化学濃度のピークが、前記チャネルストッパに設けられている
    　請求項１６または１７に記載の半導体装置。
PCT/JP2021/006016 2020-02-18 2021-02-17 半導体装置 WO2021166980A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022501951A JP7279846B2 (ja) 2020-02-18 2021-02-17 半導体装置
CN202180004693.XA CN114175270A (zh) 2020-02-18 2021-02-17 半导体装置
DE112021000055.1T DE112021000055T5 (de) 2020-02-18 2021-02-17 Halbleitervorrichtung
US17/581,973 US12087827B2 (en) 2020-02-18 2022-01-23 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-025326 2020-02-18
JP2020025326 2020-02-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/581,973 Continuation US12087827B2 (en) 2020-02-18 2022-01-23 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2021166980A1 true WO2021166980A1 (ja) 2021-08-26

Family

ID=77392157

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/006016 WO2021166980A1 (ja) 2020-02-18 2021-02-17 半導体装置

Country Status (5)

Country Link
US (1) US12087827B2 (ja)
JP (1) JP7279846B2 (ja)
CN (1) CN114175270A (ja)
DE (1) DE112021000055T5 (ja)
WO (1) WO2021166980A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023157330A1 (ja) * 2022-02-17 2023-08-24 富士電機株式会社 半導体装置およびその製造方法
WO2024122541A1 (ja) * 2022-12-08 2024-06-13 富士電機株式会社 半導体装置および半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015090953A (ja) * 2013-11-07 2015-05-11 富士電機株式会社 Ｍｏｓ型半導体装置の製造方法
WO2017047276A1 (ja) * 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2018034250A1 (ja) * 2016-08-19 2018-02-22 ローム株式会社 半導体装置および半導体装置の製造方法
WO2019117248A1 (ja) * 2017-12-14 2019-06-20 富士電機株式会社 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4096722B2 (ja) 2002-12-06 2008-06-04 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
WO2007055352A1 (ja) 2005-11-14 2007-05-18 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
EP2058846B1 (de) 2006-01-20 2011-08-31 Infineon Technologies Austria AG Verfahren zur Herstellung einer n-dotierten Zone in einem Halbleiterwafer und Halbleiterbauelement
JP2008177296A (ja) 2007-01-17 2008-07-31 Toyota Central R&D Labs Inc 半導体装置、ｐｎダイオード、ｉｇｂｔ、及びそれらの製造方法
JP5523901B2 (ja) 2010-04-02 2014-06-18 株式会社豊田中央研究所 Ｐｉｎダイオード
DE102011113549B4 (de) 2011-09-15 2019-10-17 Infineon Technologies Ag Ein Halbleiterbauelement mit einer Feldstoppzone in einem Halbleiterkörper und ein Verfahren zur Herstellung einer Feldstoppzone in einem Halbleiterkörper
DE102013216195B4 (de) 2013-08-14 2015-10-29 Infineon Technologies Ag Verfahren zur Nachdotierung einer Halbleiterscheibe
US9312135B2 (en) 2014-03-19 2016-04-12 Infineon Technologies Ag Method of manufacturing semiconductor devices including generating and annealing radiation-induced crystal defects
DE102014114683B4 (de) 2014-10-09 2016-08-04 Infineon Technologies Ag Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff
DE102014116666B4 (de) 2014-11-14 2022-04-21 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements
JP6268117B2 (ja) 2015-03-27 2018-01-24 株式会社日立製作所 半導体装置およびその製造方法、並びに電力変換システム
WO2016204227A1 (ja) 2015-06-17 2016-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102016112139B3 (de) 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
DE102016118012A1 (de) 2016-09-23 2018-03-29 Infineon Technologies Ag Halbleiterbauelement und Verfahren zum Bilden eines Halbleiterbauelements
JP6678549B2 (ja) 2016-09-27 2020-04-08 株式会社 日立パワーデバイス 半導体装置およびその製造方法、並びに電力変換システム
DE102016120771B3 (de) 2016-10-31 2018-03-08 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
DE102017117753A1 (de) * 2017-08-04 2019-02-07 Infineon Technologies Austria Ag Verfahren zur herstellung von halbleitervorrichtungen mitsuperjunction-strukturen
WO2019181852A1 (ja) 2018-03-19 2019-09-26 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2020080295A1 (ja) 2018-10-18 2020-04-23 富士電機株式会社 半導体装置および製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015090953A (ja) * 2013-11-07 2015-05-11 富士電機株式会社 Ｍｏｓ型半導体装置の製造方法
WO2017047276A1 (ja) * 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2018034250A1 (ja) * 2016-08-19 2018-02-22 ローム株式会社 半導体装置および半導体装置の製造方法
WO2019117248A1 (ja) * 2017-12-14 2019-06-20 富士電機株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023157330A1 (ja) * 2022-02-17 2023-08-24 富士電機株式会社 半導体装置およびその製造方法
WO2024122541A1 (ja) * 2022-12-08 2024-06-13 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
CN114175270A (zh) 2022-03-11
US12087827B2 (en) 2024-09-10
DE112021000055T5 (de) 2022-06-30
JPWO2021166980A1 (ja) 2021-08-26
US20220149159A1 (en) 2022-05-12
JP7279846B2 (ja) 2023-05-23

Similar Documents

Publication Publication Date Title
US11824095B2 (en) Semiconductor device and semiconductor device manufacturing method
US11450734B2 (en) Semiconductor device and fabrication method for semiconductor device
WO2021029285A1 (ja) 半導体装置
JP7544160B2 (ja) 半導体装置および半導体装置の製造方法
JP7476996B2 (ja) 半導体装置
WO2021166980A1 (ja) 半導体装置
JP2024024105A (ja) 半導体装置
WO2020230900A1 (ja) 半導体装置および半導体装置の製造方法
WO2020217683A1 (ja) 半導体装置および製造方法
JP7473075B2 (ja) 半導体装置
WO2021201216A1 (ja) 半導体装置および半導体装置の製造方法
WO2021125147A1 (ja) 半導体装置および半導体装置の製造方法
WO2021201235A1 (ja) 半導体装置および半導体装置の製造方法
WO2021145397A1 (ja) 半導体装置および半導体装置の製造方法
WO2021070584A1 (ja) 半導体装置および半導体装置の製造方法
WO2024122541A1 (ja) 半導体装置および半導体装置の製造方法
WO2023145805A1 (ja) 半導体装置および製造方法
JP2022161357A (ja) 半導体装置および製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21756320

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022501951

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 21756320

Country of ref document: EP

Kind code of ref document: A1