DE102017117753A1 - Verfahren zur herstellung von halbleitervorrichtungen mitsuperjunction-strukturen - Google Patents

Verfahren zur herstellung von halbleitervorrichtungen mitsuperjunction-strukturen Download PDF

Info

Publication number
DE102017117753A1
DE102017117753A1 DE102017117753.1A DE102017117753A DE102017117753A1 DE 102017117753 A1 DE102017117753 A1 DE 102017117753A1 DE 102017117753 A DE102017117753 A DE 102017117753A DE 102017117753 A1 DE102017117753 A1 DE 102017117753A1
Authority
DE
Germany
Prior art keywords
semiconductor substrate
epitaxial
epitaxial layer
oxygen
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102017117753.1A
Other languages
English (en)
Inventor
Daniel Pobig
Gábor Mezösi
Henning Kraack
Hans-Joachim Schulze
Waqas Mumtaz Syed
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102017117753.1A priority Critical patent/DE102017117753A1/de
Priority to US16/054,236 priority patent/US10658497B2/en
Publication of DE102017117753A1 publication Critical patent/DE102017117753A1/de
Priority to US16/854,247 priority patent/US10957788B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Electromagnetism (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Ein Verfahren zur Bildung einer Halbleitervorrichtung umfasst: Bereitstellen eines Halbleitersubstrats (100) mit einer Sauerstoffkonzentration in einem Flächengebiet von weniger als 6 × 10cm, Bilden einer epitaktischen Schicht (120) auf einer ersten Seite (101) des Halbleitersubstrats (100), und Implantieren von Dotierungsmitteln in die epitaktische Schicht (120). Ein optionales thermisches Glühen wird vor dem Bilden der epitaktischen Schicht durchgeführt und/oder eine thermische Behandlung wird nach dem Implantieren von Dotierungsmitteln durchgeführt.

Description

  • TECHNISCHES GEBIET
  • Hier beschriebene Ausführungsformen betreffen Verfahren zur Herstellung von Halbleitervorrichtungen mit Superjunction-Strukturen. Weitere Ausführungsformen betreffen Halbleitervorrichtungen mit Superjunction-Strukturen.
  • HINTERGRUND
  • Zur Herstellung von Halbleitervorrichtungen werden lange Ofenprozesse bei hohen Temperaturen verwendet, um Dotierungsmittel, die in das Halbleitermaterial implantiert werden, in das Halbleitergitter des Halbleitermaterials zu diffundieren. Die Dotierungsmittel erzeugen p- und n-dotierte Gebiete, die für die Betreibbarkeit der Vorrichtung notwendig sind. Die Mobilität von Ladungsträgern kann durch intrinsische Verunreinigungen und Defekte des Halbleitermaterials beeinträchtigt werden. Beispielsweise können Halbleitermaterialien auf Silicium-Basis Sauerstoff enthalten. Wenn die Sauerstoffkonzentration zu hoch ist, fällt Sauerstoff aus. Ferner kann das Halbleitermaterial sogenannte COPs (kristallverursachte Teilchen) enthalten, die zusätzlich die Mobilität von Ladungsträgern beeinflussen und somit die Leistung der Halbleiter-Endvorrichtung verschlechtern können.
  • Das sogenannte FZ-Halbleitermaterial, das unter Verwendung eines Floating Zone-Verfahrens hergestellt wird, hat eine niedrige Sauerstoffkonzentration. Das FZ-Halbleitermaterial ist jedoch teuer. Das billigere CZ-Halbleitermaterial, das unter Verwendung des sogenannten Czochralski-Verfahrens hergestellt wird, hat eine vergleichsweise hohe Sauerstoffkonzentration aufgrund des Lösens des Materials des Schmelztiegels, der zum Schmelzen des Halbleitermaterials verwendet wird. Aus Kostengründen ist das CZ-Halbleitermaterial typischerweise das Material der Wahl.
  • Es wurden Versuche unternommen, um den Einfluss von Sauerstoffniederschlägen und COPs auf die Ladungsträgermobilität in Halbleitermaterialien auf CZ-Basis zu reduzieren. Es besteht jedoch ein Bedarf an weiteren Verbesserungen.
  • In den letzten Jahren ist es notwendig, die Funkenentladungsspannung einer Zündkerze zu erhöhen, da die Ausgabe eines Verbrennungsmotors höher wird. Es gibt Bedenken, dass eine Erhöhung der Funkenentladungsspannung einer Zündkerze zu einer Verstärkung von einem hochfrequenten Rauschen führt, das zum Zeitpunkt der Entladung auftritt, und eine elektronische Steuervorrichtung eines Fahrzeugs beeinträchtigt wird. Daher ist es erwünscht gewesen, das hochfrequente Rauschen der Zündkerze zu verringern.
  • Herkömmlicherweise sind diverse Techniken vorgeschlagen worden, um ein hochfrequentes Rauschen zu verringern, das zum Zeitpunkt der Entladung auftritt, die von der Zündkerze durchgeführt wird. Zum Beispiel wird in dem Patentdokument 1 eine Ausbildung vorgeschlagen, bei welcher ein Rauschunterdrückungswiderstand in einer Position in einer axialen Bohrung eines Isolierkörpers oberhalb eines oberen Endes eines Metallgehäuses bereitgestellt ist.
  • KURZFASSUNG
  • Gemäß einer Ausführungsform umfasst ein Verfahren zur Herstellung von Halbleitervorrichtungen: Bereitstellen eines Halbleitersubstrats mit einem Flächengebiet auf einer ersten Seite des Halbleitersubstrats, wobei das Flächengebiet eine Sauerstoffkonzentration von weniger als 6 × 1017 cm-3 aufweist; Bilden einer epitaktischen Schicht auf der ersten Seite des Halbleitersubstrats; und Bilden einer Mehrzahl von Superjunction-Halbleitervorrichtungsstrukturen in der epitaktischen Schicht.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zur Herstellung von Halbleitervorrichtungen: Bereitstellen eines Halbleitersubstrats mit einer anfänglichen Sauerstoffvolumenkonzentration von mindestens 6 × 1017 cm-3, wobei das Halbleitersubstrat eine erste Seite aufweist; Unterwerfen des Halbleitersubstrats einem thermischen Sauerstoff-Ausdiffusionsglühen in einer Umgebung, die mindestens eines von Sauerstoff, Argon, Wasserstoff und Stickstoff enthält, bei einer Temperatur, die ausreichend ist, um die Sauerstoffkonzentration in einem Flächengebiet des Halbleitersubstrats zu reduzieren, das auf der ersten Seite des Halbleitersubstrats angeordnet ist; anschließend an das thermische Sauerstoff-Ausdiffusionsglühen, Bilden einer epitaktischen Schicht auf der ersten Seite des Halbleitersubstrats; und Bilden einer Mehrzahl von Superjunction-Halbleitervorrichtungsstrukturen in der epitaktischen Schicht.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zur Herstellung von Halbleitervorrichtungen: Bereitstellen eines Halbleitersubstrats mit einer anfänglichen Sauerstoffkonzentration von mindestens 6 × 1017 cm-3, wobei das Halbleitersubstrat eine erste Seite aufweist; Bilden einer epitaktischen Schicht auf der ersten Seite des Halbleitersubstrats; Implantieren von Dotierungsmitteln zur Bildung einer Superjunction-Halbleitervorrichtungsstruktur in der epitaktischen Schicht; und, anschließend an das Implantieren, Unterwerfen der epitaktischen Schicht einer thermischen Behandlung bei einer Temperatur von mindestens 1050°C, vorzugsweise von mindestens 1100°C, während einer ausreichenden Zeit, um die Dotierungsmittel in der epitaktischen Schicht zu diffundieren.
  • Gemäß einer Ausführungsform umfasst eine Halbleitervorrichtung ein Halbleitersubstrat mit einer anfänglichen Sauerstoffvolumenkonzentration von mindestens 6 × 1017 cm-3, und eine epitaktische Schicht auf der ersten Seite des Halbleitersubstrats, wobei die epitaktische Schicht und das Halbleitersubstrat eine gemeinsame Grenzfläche aufweisen. Eine Superjunction-Halbleitervorrichtungsstruktur ist in der epitaktischen Schicht gebildet.
  • Gemäß einer Ausführungsform umfasst eine Halbleitervorrichtung ein Halbleitersubstrat mit einer anfänglichen Sauerstoffvolumenkonzentration von mindestens 6 × 1017 cm-3, und eine epitaktische Schicht auf der ersten Seite des Halbleitersubstrats, wobei die epitaktische Schicht und das Halbleitersubstrat eine gemeinsame Grenzfläche aufweisen. Eine Superjunction-Halbleitervorrichtungsstruktur ist in der epitaktischen Schicht gebildet. Ein Grenzflächengebiet ist gebildet, die sich von der gemeinsamen Grenzfläche in das Halbleitersubstrat in eine Tiefe von mindestens 10 µm erstreckt, wobei die mittlere Sauerstoffkonzentration des Grenzflächengebiets niedriger ist als die Sauerstoffvolumenkonzentration des Halbleitersubstrats.
  • Fachleute werden zusätzliche Merkmale und Vorteile beim Lesen der folgenden detaillierten Beschreibung und bei Betrachtung der beigeschlossenen Zeichnungen erkennen.
  • Figurenliste
  • Die Komponenten in den Figuren sind nicht unbedingt maßstabgetreu, stattdessen wird das Augenmerk auf die Veranschaulichung der Prinzipien der Erfindung gelegt. Außerdem bezeichnen in den Figuren ähnliche Bezugszeichen entsprechende Teile. In den Zeichnungen:
    • 1A bis 1D veranschaulichen Prozesse eines Verfahrens zur Herstellung von Halbleitervorrichtungen gemäß einer Ausführungsform.
    • 2A bis 2C veranschaulichen Prozesse eines Verfahrens zur Herstellung von Halbleitervorrichtungen gemäß einer Ausführungsform.
    • 3A bis 3K veranschaulichen Prozesse eines Verfahrens zur Herstellung von Halbleitervorrichtungen gemäß einer Ausführungsform.
    • 4A bis 4G veranschaulichen Prozesse eines Verfahrens zur Herstellung von Halbleitervorrichtungen gemäß einer Ausführungsform.
    • 5A bis 5C veranschaulichen Prozesse eines Verfahrens zur Herstellung von Halbleitervorrichtungen gemäß einer Ausführungsform.
    • 6A bis 6C veranschaulichen verschiedene Ausführungsformen eines Verfahrens zur Herstellung von Halbleitervorrichtungen.
    • 7 veranschaulicht die Temperaturabhängigkeit der Festphasenlöslichkeit verschiedener Elemente in Silicium.
    • 8 zeigt die Volumen-Mikrodefektdichte in Abhängigkeit von dem Wafer-Radius für unterschiedliches Glühen.
    • 9 zeigt die Volumen-Mikrodefektdichte für ein Glühen bei unterschiedlicher Temperaturen und Dauer.
    • 10 zeigt ein Temperaturprofil für ein Glühen gemäß einer Ausführungsform.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird auf die beigeschlossenen Zeichnungen Bezug genommen, die einen Teil davon bilden, und die zur Veranschaulichung spezifischer Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird direktionale Terminologie, wie „oben“, „unten“, „vorne“, „hinten“, „führend“, „folgend“, „seitlich“, „vertical“, „unterhalb“, „unter“, „niedriger“, „oberhalb“, „über“ usw., mit Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Reihe von verschiedenen Orientierungen positioniert werden können, wird die direktionale Terminologie zum Zweck der Veranschaulichung verwendet und ist in keiner Weise einschränkend. Es ist klar, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Die folgende detaillierte Beschreibung ist daher nicht in einem einschränkenden Sinn zu sehen, und der Umfang der vorliegenden Erfindung wird durch die beigeschlossenen Ansprüche definiert. Die beschriebenen Ausführungsformen verwenden spezifische Sprache, die nicht als Einschränkung des Umfangs der beigeschlossenen Ansprüche auszulegen ist.
  • Wie hier verwendet, sind die Ausdrücke „haben“, „enthalten“, „aufweisen“, „umfassen“ und dgl. offene Ausdrücke, die das Vorliegen angeführter Elemente oder Merkmale anzeigen, jedoch zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein/e“ und „der/die/das“ sollen sowohl des Plural als auch den Singular enthalten, wenn der Kontext nicht klar etwas anderes anzeigt.
  • In dieser Beschreibung wird angenommen, dass eine zweite Fläche des Halbleitersubstrats oder eines Halbleiter-Bodys von der unteren oder hinteren Fläche gebildet wird, während angenommen wird, dass eine erste Fläche von der oberen, vorderen oder Hauptfläche des Halbleitersubstrats bzw. des Halbleiter-Bodys gebildet wird. Die Ausdrücke „oberhalb“ und „unterhalb“, wie in dieser Beschreibung verwendet, beschreiben daher einen relativen Ort eines Strukturmerkmals in Bezug auf ein anderes Strukturmerkmal unter Berücksichtigung dieser Orientierung.
  • Die Ausdrücke „elektrische Verbindung“ und „elektrisch verbunden“ beschreiben eine ohmsche Verbindung zwischen zwei Elementen.
  • 1A bis 1D veranschaulichen Prozesse eines Verfahrens gemäß einer Ausführungsform. Ein Halbleitersubstrat 100 mit einer anfänglichen Sauerstoffvolumenkonzentration von mindestens 6 × 1017 cm-3 wird bereitgestellt. Wie in 1A veranschaulicht, weist das Halbleitersubstrat 100 eine erste Seite 101 und eine zweite Seite 102 gegenüber der ersten Seite 101 auf. Typischerweise ist das Halbleitersubstrat 100 ein CZ-Halbleitermaterial. Die anfängliche Sauerstoffvolumenkonzentration des Halbleitersubstrats 100 kann gemäß Ausführungsformen mindestens 7 × 1017 cm-3, vorzugsweise mindestens 8 × 1017 cm-3, betragen.
  • Wenn auf die Sauerstoffkonzentration in dem Halbleitersubstrat oder in anderen Halbleitermaterialien Bezug genommen wird, ist die Sauerstoffkonzentration, wie durch SIMS (sekundäre Ionenmassenspektroskopie) bestimmt, gemeint. Die SIMS verwendet einen fokussierten Ionenstrahl, der auf die Fläche der Probe gerichtet wird, um sekundäre Ionen zu generieren, die aus der Probe ausgestoßen und gesammelt und unter Verwendung eines Massenspektrometers analysiert werden.
  • Das Halbleitersubstrat 100 kann aus einem beliebigen Halbleitermaterial hergestellt sein, das zur Herstellung von Halbleiterkomponenten geeignet ist. Typische Beispiele solcher Materialien umfassen, ohne darauf beschränkt zu sein, elementare Halbleitermaterialien, wie Silicium (Si), und binäre III-V-Halbleitermaterialien, wie Galliumnitrid (GaN). Für Leistungs-Halbleiteranwendungen werden derzeit hauptsächlich Si-, SiC-, GaAs- und GaN-Materialien verwendet. In der vorliegenden Ausführungsform ist das Halbleitersubstrat Si.
  • Gemäß einer Ausführungsform wird das Halbleitersubstrat 100 einem thermischen Glühen unterworfen. Das thermische Glühen kann mindestens eines von einem thermischen Sauerstoff-Ausdiffusionsglühen und einem thermischen Oxidationsglühen umfassen. Beide Glühverfahren sind geeignet, um verschiedene Verbesserungen des Halbleitersubstrats 100 zu bewirken. Die Sauerstoff-Ausdiffision ist hauptsächlich ausgebildet, die Sauerstoffkonzentration, mindestens in einem Flächengebiet des Halbleitersubstrats 100, zu reduzieren. Das thermische Oxidationsglühen zielt auf eine mindestens teilweise Entfernung von COPs in dem Halbleitersubstrat 100 ab.
  • Gemäß einer Ausführungsform umfasst das thermische Glühen mindestens das thermische Oxidationsglühen. Das Sauerstoff-Ausdiffusionsglühen kann gegebenenfalls durchgeführt werden, wenn die anfängliche Sauerstoffvolumenkonzentration zu hoch ist, wie höher als 6 × 1017 cm-3. Das Sauerstoff-Ausdiffusionsglühen kann auch durchgeführt werden, wenn die Sauerstoffkonzentration unter 6 × 1017 cm-3 liegt, da irgendeine Reduktion der Sauerstoffkonzentration, mindestens in einem Flächengebiet, auch für das thermische Oxidationsglühen vorteilhaft ist, um COPs zu entfernen. Das Halbleitersubstrat 100 mit einer anfänglichen Sauerstoffvolumenkonzentration von mehr als 6 × 1017 cm-3 kann auch als rohes Halbleitersubstrat bezeichnet werden, da es durch das Sauerstoff-Ausdiffusionsglühen bearbeitet wird, um die Sauerstoffkonzentration mindestens in Flächengebieten zu reduzieren.
  • Gemäß einer Ausführungsform wird das Sauerstoff-Ausdiffusionsglühen vor dem thermischen Oxidationsglühen durchgeführt. Das thermische Glühen kann daher zwei Glühvorgänge umfassen, das Sauerstoff-Ausdiffusionsglühen, gefolgt von dem thermischen Oxidationsglühen. Zwischen diesen beiden Glühvorgängen kann das Halbleitersubstrat 100 auf eine erhöhte Temperatur abgekühlt werden, bevor es erneut erhitzt wird. Typischerweise wird die Atmosphäre, der das Halbleitersubstrat 100 ausgesetzt wird, zwischen den beiden Glühvorgängen geändert.
  • Gemäß einer Ausführungsform wird das Sauerstoff-Ausdiffusionsglühen in einer Umgebung, die mindestens eines von Sauerstoff, Argon, Wasserstoff und Stickstoff enthält, bei einer Temperatur durchgeführt, die ausreichend ist, um die Sauerstoffkonzentration in einem Flächengebiet 103 des Halbleitersubstrats 100 zu reduzieren. Das Flächengebiet 103 kann als erstes Flächengebiet 103 bezeichnet werden und ist auf der ersten Seite 101 des Halbleitersubstrats 100 angeordnet. Wenn die zweite Seite 102 des Halbleitersubstrats 100 nicht abgedeckt ist, wird die Sauerstoffkonzentration auch in einem Flächengebiet 104, das als zweites Flächengebiet 104 bezeichnet werden kann, auf der zweiten Seite 102 des Halbleitersubstrats 100 reduziert. Dies ist in 1B veranschaulicht. Das erste und zweite Flächengebiet 103, 104 sind jeweils typischerweise auf der jeweiligen ersten und zweiten Seite 101, 102 angeordnet und erstrecken sich zu diesen. Die Sauerstoffkonzentration in der ersten bzw. zweiten Flächenregion 103, 104 wird von der anfänglichen Sauerstoffvolumenkonzentration innerhalb des Halbleitersubstrats 100 auf eine Sauerstofftlächenkonzentration auf der ersten bzw. zweiten Seite 101, 102 reduziert. Die Sauerstoffflächenkonzentration kann beispielsweise weniger als 6 × 1017 cm-3, vorzugsweise weniger als 5 × 1017 cm-3, und bevorzugter weniger als 4 × 1017 cm-3, betragen.
  • Gemäß einer Ausführungsform wird das Sauerstoff-Ausdiffusionsglühen in einer inerten Atmosphäre durchgeführt. Gemäß einer Ausführungsform wird eine Oxidschutzschicht, wie eine CVD-Oxidschicht, auf der Fläche des Halbleitersubstrats 100 gebildet, bevor das Halbleitersubstrat 100 einer inerten Atmosphäre ausgesetzt wird. Es ist auch möglich, das Halbleitersubstrat einer Umgebung auszusetzen, die teilweise oxidativ ist.
  • Gemäß einer Ausführungsform wird die Temperatur des Sauerstoff-Ausdiffusionsglühens angesichts der Sauerstoffzielkonzentration ausgewählt. Die Festphasenlöslichkeit von Sauerstoff ist temperaturabhängig und steigt typischerweise mit der Temperatur, wie in 7 veranschaulicht. Die maximale Temperatur des Sauerstoff-Ausdiffusionsglühens kann eingestellt werden, um eine Festphasenlöslichkeit von Sauerstoff unter der Sauerstoffzielkonzentration zu ergeben. Wenn beispielsweise, mit Bezugnahme auf 7, die Sauerstoffzielkonzentration ungefähr 4 × 1017 cm-3 beträgt, kann die maximale Temperatur eingestellt werden, um niedriger zu sein als 1200°C, beispielsweise niedriger als 1150°C, oder niedriger als 1100°C.
  • Andererseits wird die maximale Temperatur typischerweise ausgewählt, um ausreichend hoch zu sein, um die Sauerstoffdiffusion zu verbessern, da die Mobilität von Sauerstoff mit der Temperatur zunimmt.
  • Die Temperatur des Sauerstoff-Ausdiffusionsglühens kann auch gemäß Ausführungsformen niedriger sein als 1100°C, vorzugsweise niedriger als 1050°C. In weiteren Ausführungsformen kann die Temperatur des Sauerstoff-Ausdiffusionsglühens mindestens 1000°C betragen. Das Sauerstoff-Ausdiffusionsglühen kann gemäß Ausführungsformen unter Verwendung eines Temperaturprofils mit einer Erhitzungszone, einer maximalen Temperaturzone und einer Abkühlungszone durchgeführt werden. Die Erhitzungszone kann ein Erhitzen bei einer konstanten Rate oder bei variierenden Erhitzungsraten umfassen. Die maximale Temperatur kann für eine gegebene Zeit während der maximalen Temperaturzone vor dem Abkühlen konstant gehalten werden. Da die Ausdiffusion von Sauerstoff temperaturabhängig ist, findet die Ausdiffusion bei Temperaturen unter der maximalen Temperatur statt. Die effektive Dauer des Sauerstoff-Ausdiffusionsglühens kann daher länger sein als die Dauer der maximalen Temperaturzone.
  • Im Unterschied zum Sauerstoff-Ausdiffusionsglühen zielt das thermische Oxidationsglühen auf die Reduktion von COPs ab. Gemäß einer Ausführungsform wird das thermische Oxidationsglühen in einer Umgebung, die Wasserdampf enthält, bei einer Temperatur zwischen ungefähr 1000°C und ungefähr 1300°C, vorzugsweise zwischen ungefähr 1050°C und ungefähr 1200°C, und bevorzugter zwischen ungefähr 1100°C und ungefähr 1180°C, durchgeführt. Die Umgebung ist eine oxidative Umgebung. Wasserdampf verbessert die Bildung einer Oxidschicht, um Silicium-Zwischengitteratome effektiv zu erzeugen, die in die COPs migrieren und diese füllen können. Die Oxidation in Anwesenheit von Wasserdampf kann auch als Nassoxidation bezeichnet werden.
  • Während des thermischen Oxidationsglühens wird typischerweise eine Oxidschicht 105 auf freiliegenden Flächen des Halbleitersubstrats 100 gebildet. Die Oxidschicht 105 wird anschließend entfernt.
  • Anschließend an das thermische Glühen, welches das thermische Oxidationsglühen und/oder das Sauerstoff-Ausdiffusionsglühen umfassen kann, wird eine epitaktische Schicht 120 auf der ersten Seite 101 des Halbleitersubstrats 100 gebildet, wie in 1C veranschaulicht. Die epitaktische Schicht 120 bildet zusammen mit dem Halbleitersubstrat 100 einen Halbleiter-Body 110 mit einer ersten Seite 111 und einer zweiten Seite 112 gegenüber der ersten Seite 111. Die zweite Seite 112 des Halbleiter-Bodys 110 kann durch die zweite Seite 102 des Halbleitersubstrats 100 gebildet werden.
  • Das Material der epitaktischen Schicht 120 kann gleich sein wie das Material des Halbleitersubstrats 100. Beispielsweise kann die epitaktische Schicht 120 aus Si bestehen. Es wäre auch möglich, SiC als epitaktische Schicht 120 aufzuwachsen.
  • Das Halbleitersubstrat 100 kann gegebenenfalls in späteren Verfahrensstufen teilweise oder vollständig entfernt werden. In diesem Fall wird die zweite Seite 112 des Halbleiter-Bodys 110 durch eine bearbeitete zweite Seite des Halbleitersubstrats 100 gebildet, oder im Fall einer vollständigen Entfernung des Halbleitersubstrats 100 durch eine freiliegende Seite der epitaktischen Schicht 120. Die bearbeitete zweite Seite des Halbleitersubstrats 100 beschreibt eine Seite, die weiteren Verfahren unterworfen wurde, wie Ätzen oder Schleifen, um die Dicke des Halbleitersubstrats 100 zu reduzieren.
  • In weiteren Verfahren, die als Beispiel in 1D veranschaulicht sind, kann eine Mehrzahl von Superjunction-Halbleitervorrichtungsstrukturen 133, 134 in der epitaktischen Schicht 120 gebildet werden. Die Superjunction-Halbleitervorrichtungsstrukturen 133, 134 können einen Teil aktiver Strukturen bilden, wie Feldeffekttransistoren, wie als Beispiel in 1D veranschaulicht. Eine Mehrzahl von Feldeffektortransistorzellen kann in dem Halbleiter-Body 110 gebildet werden. Jede Feldeffektortransistorzelle kann eine Source-Region 131 von einem zweiten Leitfähigkeitstyp, ein Body-Gebiet 132 von einem ersten Leitfähigkeitstyp und eine Superjunction-Halbleitervorrichtungsstruktur 133, 134 aufweisen.
  • In den hier veranschaulichten Ausführungsformen ist der erste Leitfähigkeitstyp der p-Typ, während der zweite Leitfähigkeitstyp der n-Typ ist. Es ist jedoch auch möglich, dass der erste Leitfähigkeitstyp der n-Typ ist, während der zweite Leitfähigkeitstyp der p-Typ ist.
  • Die epitaktische Schicht 120 kann gebildet werden, um von dem zweiten Leitfähigkeitstyp zu sein. Die Säulen 133, in der vorliegenden Erfindung p-dotierte Säulen 133, erstrecken sich von dem unteren Ende des Body-Gebiets 132 in die epitaktische Schicht 120 des Halbleiter-Bodys 110. Die Säulen 133 bilden zusammen mit jenen Teilen der n-dotierten epitaktischen Schicht 120, die zwischen benachbarten Säulen 133 angeordnet sind, die Superjunction-Halbleitervorrichtungsstrukturen. Diese Teile der n-dotierten epitaktischen Schicht 120 können auch als n-dotierte Säulen bezeichnet werden, um sie von anderen Gebieten der epitaktischen Schicht 120 zu unterscheiden, welche das sogenannte Drift-Gebiet 134 bilden können. Die n-dotierten Säulen, die zwischen benachbarten p-dotierten Säulen 133 angeordnet sind, können eine höhere Dotierungskonzentration aufweisen als das Drift-Gebiet 134. Das Drift-Gebiet 134, das die n-Säulen aufweist, kann daher Gebiete mit unterschiedlicher Dotierungskonzentration aufweisen.
  • In einer Draufsicht auf die erste Seite 111 des Halbleiter-Bodys 110 kann jede der p-Säulen 133 vollständig von dem n-dotierten Halbleitermaterial der epitaktischen Schicht 120 umgeben sein. Die n-Säulen des Drift-Gebiets 134 bilden zusammen mit den benachbarten p-Säulen pn-Superjunctions, die hauptsächlich vertikal relativ zu der ersten Seite 111 des Halbleiter-Bodys 110 verlaufen. Das untere Ende der p-Säulen 133 kann sich nahe zu dem Halbleitersubstrat 100 erstrecken oder kann in einer Distanz zu dem Halbleitersubstrat 100 stoppen.
  • Das Halbleitersubstrat 100 oder Teile davon können dotiert sein, um von dem zweiten Leitfähigkeitstyp zu sein, um ein Drain-Gebiet 135 zu bilden. Wenn das Halbleitersubstrat 100 vollständig oder teilweise entfernt ist, kann alternativ dazu die freiliegende Seite der epitaktischen Schicht 120, d.h. die Seite, die dem Halbleitersubstrat 100 zugewandt ist, dotiert sein, um das Drain-Gebiet 135 zu bilden.
  • Wie als Beispiel in 1D veranschaulicht, liegen benachbarte Transistorzellen in einem gegebenen Abstand d voneinander in lateraler Richtung vor. Gemäß einer Ausführungsform ist die Halbleitervorrichtung eine Superjunction-Halbleitervorrichtung, welche Transistorzellen mit Superjunction-Halbleitervorrichtungsstrukturen enthält, die einen vergleichsweise kleinen Abstand aufweisen, wie einen Abstand d von ungefähr 15 µm oder weniger. Gemäß weiteren Ausführungsformen kann der Abstand d 12 µm oder kleiner sein, wie 10 µm oder kleiner, vorzugsweise 7 µm oder kleiner und sogar bevorzugter 5,5 µm oder kleiner, wie 4 µm oder kleiner oder sogar 3,5 µm oder kleiner. Der Abstand d kann die laterale Distanz der Mittellinien benachbarter p-Säulen sein, gesehen in einem vertikalen Schnitt, wie beispielsweise in 1D veranschaulicht.
  • Wie weiter in 1D veranschaulicht, weist jede Transistorzelle eine Gate-Elektrode 142 auf, die elektrisch gegen Abschnitte des Body-Gebiets 132 durch ein Gate-Dielektrikum 141 isoliert ist. Die Gate-Elektrode 142 steuert das Kanalgebiet in dem Body-Gebiet 132 entlang des Gate-Dielektrikums 141. Das Gate-Dielektrikum 141 kann durch eine Trockenoxidation in einer Atmosphäre gebildet werden, die 5 bis 100 % Sauerstoff enthält.
  • Das Sauerstoff-Ausdiffusionsglühen vor der Bildung der epitaktischen Schicht 120 zielt auf das Reduzieren der Sauerstoffkonzentration mindestens in dem ersten Flächengebiet 103 ab, insbesondere in dem ersten und zweiten Flächengebiet 103, 104 des Halbleitersubstrats 100. Die Reduktion der Sauerstoffkonzentration entfernt mindestens teilweise Defekte in dem Halbleitersubstrat 100. Die Defekte können aus der Herstellung des Halbleitersubstrats 100 unter Verwendung eines Czochralski-Verfahrens stammen. Halbleitermaterialien, wie Silicium, die durch ein Czochralski-Verfahren gebildet werden, können eine intrinsisch hohe Sauerstoffkonzentration aufweisen, die zu einer Reihe von Defekten in dem Halbleitersubstrat 100 führen kann. Typische Defekte sind beispielsweise Sauerstoffniederschläge, die auch als Volumen-Mikrodefekte (BMD) bezeichnet werden. Die BMD können als Gettergebiete zur Entfernung von Metallverunreinigungen wirken.
  • Andererseits beeinflussen die BMD auch die Mobilität von Ladungsträgern. Während der Bildung und des Wachstums von Sauerstoffniederschlägen in dem Halbleitersubstrat werden Silicium-Zwischengitteratome aus den wachsenden Sauerstoffniederschlägen emittiert. Die Silicium-Zwischengitteratome sind Siliciumatome, die an Zwischengitterstellen platziert sind. Die Silicium-Zwischengitteratome können auch die Mobilität von Ladungsträgern beeinträchtigen. Eine Reduktion der Ladungsträgermobilität kann die elektrische Leitfähigkeit und die thermische Leitfähigkeit des Halbleitermaterials beeinträchtigen.
  • Obwohl die BMD hauptsächlich in dem Halbleitersubstrat 100 gebildet werden, beeinflusst die Anwesenheit von BMD in dem Halbleitersubstrat 100 auch die Bildung der epitaktischen Schicht 120 nahe bei der ersten Seite 101 des Halbleitersubstrats 100. Beispielsweise können Silicium-Zwischengitteratome aus den BMD in dem Halbleitersubstrat 100 emittiert werden und in die wachsende epitaktische Schicht 120 diffundieren. Die emittierten Silicium-Zwischengitteratome können die Mobilität von Ladungsträgern in der epitaktischen Schicht 120 nachteilig beeinflussen.
  • Das Sauerstoff-Ausdiffusionsglühen vor der epitaktischen Abscheidung reduziert die Sauerstoffkonzentration in dem ersten Flächengebiet 103 auf der ersten Seite 101 des Halbleitersubstrats 100 signifikant und reduziert daher auch die Ausdiffusion von Sauerstoff und Emission von Silicium-Zwischengitteratomen in die wachsende epitaktische Schicht 120.
  • Zusätzlich können COPs durch das thermische Oxidationsglühen reduziert werden. Da die Mobilität der Ladungsträger nicht beeinflusst wird, oder nur geringfügig beeinflusst wird, wenn die Niederschläge und/oder COPs entfernt werden, kann der elektrische Widerstand der epitaktischen Schicht, der als Ein-Zustand-Widerstand RON definiert wird, auf einem niedrigen Wert gehalten werden. Zusätzlich wurde festgestellt, dass die thermische Leitfähigkeit der epitaktischen Schicht 120 und des Halbleitersubstrats 100 verbessert werden kann, was zur Verteilung von Wärme vorteilhaft ist, die während des Betriebs der Halbleitervorrichtungen generiert wird.
  • Das Sauerstoff-Ausdiffusionsglühen kann umfassen, das Halbleitersubstrat 100 einer Sauerstoff- und/oder Stickstoffatmosphäre mit konstanter oder variierender Zusammensetzung auszusetzen. Das thermische Oxidationsglühen umfasst typischerweise, das Halbleitersubstrat 100 einer Oxidationsatmosphäre auszusetzen, was zur Bildung einer Oxidschicht 105 auf freiliegenden Flächen des Halbleitersubstrats 100 führen kann, wie in 1B veranschaulicht. Das Sauerstoff-Ausdiffusionsglühen kann auch zur Bildung einer Oxidschicht führen. Ohne zu wünschen, an eine Theorie gebunden zu sein, wird angenommen, dass die Oxidschicht 105 auch als Getterschicht für Sauerstoff in dem Halbleitersubstrat 100 wirken kann. Der ausdiffundierende Sauerstoff kann durch die Oxidschicht 105 eingefangen oder gegettert werden, die an den freiliegenden Flächen des Halbleitersubstrats 100 gebildet wird. Die Oxidschicht 105 kann daher mindestens teilweise durch den Sauerstoff gebildet werden, der von dem Halbleitersubstrat 100 stammt, so dass die Oxidschicht 105 auch „von der Innenseite“ des Halbleitersubstrats 100 wächst.
  • Gemäß einer Ausführungsform kann das thermische Oxidationsglühen eine Nassoxidation in einer Atmosphäre sein, die hauptsächlich Sauerstoff und Wasserdampf enthält. Eine Nassoxidation in einer feuchtigkeitshaltigen Atmosphäre ist sehr effektiv, um COPs zu lösen. Beispielsweise kann Sauerstoff durch nahezu kochendes Wasser zugeführt werden, um die Atmosphäre mit Wasserdampf anzureichern.
  • Die Oxidschicht 105 ist ziemlich dünn und kann nur zwischen 500 nm und 2500 nm dick sein, vorzugsweise zwischen 1000 nm und 2500 nm, bevorzugter zwischen 1000 nm und 2000 nm, wie zwischen 1000 nm und 1500 nm. Gemäß einer Ausführungsform wird die Oxidschicht 105 nach dem thermischen Oxidationsglühen oder dem Sauerstoff-Ausdiffusionsglühen und vor der Bildung der epitaktischen Schicht 120 entfernt.
  • Gemäß einer Ausführungsform kann eine Oxidschutzschicht vor dem Sauerstoff-Ausdiffusionsglühen abgeschieden werden. Die Oxidschutzschicht kann später entfernt werden. Die Oxidschutzschicht verhindert die Bildung einer Nitridschicht, wenn das Sauerstoff-Ausdiffusionsglühen mindestens teilweise in einer stickstoffhaltigen Atmosphäre durchgeführt wird.
  • Zusätzlich zur Entfernung oder Reduktion der BMD, die zu einem im Wesentlichen BMD-freien ersten und zweiten Flächengebiet 103, 104 führt, trägt das thermische Glühen auch zu einer Entfernung oder Reduktion sogenannter kristallverursachter Teilchen oder kristallverursachter Vertiefungen bei, die als COPs abgekürzt werden. Die COPs sind grundsätzlich Hohlräume in dem Kristallgitter, die eine Größe von ungefähr 50 bis 100 nm aufweisen können. Während des thermischen Glühens, wie während des thermischen Oxidationsglühens, wird die Mobilität der Siliciumatome, insbesondere von Silicium-Zwischengitteratomen, erhöht. Zusätzlich erzeugt ein thermisches Oxidationsglühen in einer Oxidationsatmosphäre außerdem hochmobile Silicium-Zwischengitteratome während der Bildung der Oxidschicht 105. Die Silicium-Zwischengitteratome können in die COPs diffundieren und lösen die COPs effektiv oder reduzieren diese mindestens signifikant.
  • Gemäß einer Ausführungsform führt das thermische Glühen, insbesondere das Sauerstoff-Ausdiffusionsglühen, zu einer Reduktion der mittleren Sauerstoffkonzentration unter 6 × 1017 cm-3 in dem ersten Flächengebiet 103, oder in dem ersten und zweiten Flächengebiet 103, 104, jeweils auf der ersten Seite 101 und der zweiten Seite 102 des Halbleitersubstrats 100. Das Flächengebiet 103 kann sich von der ersten Seite 101 in eine Tiefe in dem Halbleitersubstrat 100 von mindestens 10 µm erstrecken. Gemäß einer Ausführungsform führt das Sauerstoff-Ausdiffusionsglühen zu einer Reduktion der mittleren Sauerstoffkonzentration unter 4 × 1017 cm-3 in dem ersten Flächengebiet 103.
  • In Abhängigkeit von der Temperatur und Dauer des Sauerstoff-Ausdiffusionsglühens kann sich das erste Flächengebiet 103 in eine Tiefe von mindestens 20 µm oder mehr erstrecken. Eine im Wesentlichen defektfreie Zone kann daher auf der ersten Seite 101 des Halbleitersubstrats 100 gebildet werden, welche defektfreie Zone sich in eine Tiefe von mindestens 10 µm erstreckt, typischerweise in eine Tiefe zwischen 10 und 20 µm. Eine solche defektfreie Zone wird häufig als denudierte Zone bezeichnet.
  • Die Zeit und Dauer des Sauerstoff-Ausdiffusionsglühens wird ausgewählt, um die Ausdiffusion von Sauerstoff zu induzieren und zu erhöhen. Gemäß einer Ausführungsform werden die Zeit und Dauer des Sauerstoff-Ausdiffusionsglühens so eingestellt, dass die Ausdiffusion von Sauerstoff maximiert wird.
  • Gemäß einer Ausführungsform zeigt die Sauerstoffverteilung innerhalb des Halbleitersubstrats 100 einen Gradienten in Richtung der ersten Seite 101 des Halbleitersubstrats 100. Nach der Bildung der epitaktischen Schicht 120 erstreckt sich der Gradient der Sauerstoffkonzentration von innerhalb des Halbleitersubstrats 100 zu der Grenzfläche zwischen dem Halbleitersubstrat 100 und der epitaktischen Schicht 120. Der Gradient kann beispielsweise unter Verwendung von SIMS verifiziert werden. Gemäß einer Ausführungsform ist die Sauerstoffkonzentration in dem Halbleitersubstrat 100 zu der Grenzfläche zwischen dem Halbleitersubstrat 100 und der epitaktischen Schicht 120 mindestens 10 % höher in einer Tiefe von 10 µm relativ zu der Grenzfläche, vorzugsweise mindestens 20 % höher.
  • An der Grenzfläche zwischen dem Halbleitersubstrat 100 und der epitaktischen Schicht 120 kann die Dotierungskonzentration stark zu dem Halbleitersubstrat 100 ansteigen, da das Halbleitersubstrat 100 signifikant höher dotiert sein kann als die epitaktische Schicht 120. Diese plötzliche Änderung in der Dotierungskonzentration kann auch unter Verwendung von SIMS oder anderen geeigneten Verfahren bestimmt werden.
  • Mit Bezugnahme auf 2A bis 2C wird ein Verfahren zur Herstellung von Halbleitervorrichtungen gemäß einer weiteren Ausführungsform veranschaulicht.
  • Ein Halbleitersubstrat 200 mit einer anfänglichen Sauerstoffkonzentration von mindestens 6 × 1017 cm-3 wird bereitgestellt. Das Halbleitersubstrat 200 hat eine erste Seite 201 und eine zweite Seite 202 gegenüber der ersten Seite 201. In einem weiteren Verfahren, wie in 2A veranschaulicht, wird eine epitaktische Schicht 220 auf der ersten Seite 201 des Halbleitersubstrats 200 gebildet. Das Halbleitersubstrat 200 bildet zusammen mit der epitaktischen Schicht 220 einen Halbleiter-Body 210 mit einer ersten Seite 211, die durch eine Fläche der epitaktischen Schicht 220 gebildet wird, und einer zweiten Seite 212, die durch die zweite Seite des Halbleitersubstrats 200 gebildet wird.
  • In weiteren Verfahrensschritten, wie in 2B veranschaulicht, werden Dotierungsmittel in die epitaktische Schicht 220 zur Bildung von Superjunction-Halbleitervorrichtungsstrukturen in der epitaktischen Schicht 220 implantiert. Anschließend an die Implantation wird die epitaktische Schicht 220 einer thermischen Behandlung, wie einem Ofenverfahren, bei einer Temperatur von mindestens 1050°C, vorzugsweise von mindestens 1100°C, und bevorzugter von mindestens 1150°C, für eine ausreichende Zeit unterworfen, um die Dotierungsmittel in der epitaktischen Schicht 220 zu diffundieren. Gemäß einer Ausführungsform wird die thermische Behandlung bei einer Temperatur von mindestens 1200°C durchgeführt. Die Diffusion der Dotierungsmittel führt zur Bildung von Säulen 233, wie p-Säulen, die in der epitaktischen Schicht 220 angeordnet sind und die vom n-Typ sein können.
  • Gemäß einer Ausführungsform kann die thermische Behandlung eine Nassoxidation in einer Atmosphäre sein, die hauptsächlich Sauerstoff und Wasserdampf enthält. Alternativ dazu kann eine Trockenoxidation verwendet werden, die eine Atmosphäre mit einer geringen Menge an Sauerstoff einsetzt, wie zwischen 5 und 10 %. In jedem Fall kann eine Oxidschicht 205 auf der ersten Seite der epitaktischen Schicht 220 gebildet werden. In Abhängigkeit von der Dauer der thermischen Behandlung und dem Typ der Oxidation, d.h. Nassoxidation in einer feuchtigkeitshaltigen Atmosphäre oder Trockenoxidation, kann die Dicke der Oxidschicht 205 zwischen 200 nm und 2500 nm, vorzugsweise zwischen 500 nm und 2500 nm, betragen, wie weiter oben in Verbindung mit der Oxidschicht 105 beschrieben.
  • Gemäß einem optionalen weiteren Verfahren wird die Oxidschicht 205 mindestens teilweise entfernt. 2C veranschaulicht die Entfernung der Oxidschicht 205 in einem zentralen Teil des Halbleiter-Bodys 210, der dem sogenannten aktiven Bereich jeder der Halbleitervorrichtungen entspricht. Die Oxidschicht 205 kann auf dem Halbleiter-Body 210 in einem peripheren Bereich zurückbleiben, der den sogenannten Randendbereich der Halbleitervorrichtung bildet. Typischerweise umgibt der Randendbereich den aktiven Bereich, gesehen in einer Draufsicht auf die erste Seite 211 des Halbleiter-Bodys 210.
  • Gemäß einer Ausführungsform kann eine Oxidschutzschicht durch Abscheidung vor der thermischen Behandlung gebildet werden. Die Schutzschicht kann später entfernt werden, wie in Verbindung mit der Oxidschicht 205 beschrieben, oder zusammen mit der Oxidschicht 205.
  • Gemäß weiteren Verfahren, wie als Beispiel in 2C beschrieben, wird eine Mehrzahl von Transistorzellen gebildet. Die Bildung der Transistorzellen umfasst die Bildung von Body-Gebieten 232 und die Bildung von Source-Gebieten 231, die in den Body-Gebieten 232 eingebettet sind. Die Source-Gebiete 231 und die Body-Gebiete 232 können nach der thermischen Behandlung gebildet werden, so dass diese Gebiete nicht der thermischen Hochtemperaturbehandlung unterworfen werden, die zur Diffusion der Dotierungsmittel für die p-Säulen 233 verwendet wird.
  • Wie in Verbindung mit der in 1A bis 1D veranschaulichten Ausführungsform beschrieben, bilden die beabstandeten p-dotierten Säulen 233 zusammen mit den Abschnitten der n-dotierten epitaktischen Schicht 220 Superjunction-Halbleitervorrichtungsstrukturen in der epitaktischen Schicht 220. Die p-Säulen 233 und die Body-Gebiete 232 werden so gebildet, dass sie in direktem Kontakt miteinander stehen. Eine jeweilige der Säulen 233 ist unter einem jeweiligen der Body-Gebiete 232 angeordnet.
  • Die Halbleiter-Transistorzellen umfassen ferner das Drift-Gebiet 234, die durch Abschnitte der epitaktischen Schicht 220 gebildet wird, und ein gemeinsames Drain-Gebiet 235, die durch das Halbleitersubstrat 200 gebildet wird. Gemäß einer Ausführungsform wird das Drain-Gebiet 235 durch den unteren Abschnitt der epitaktischen Schicht 220 gebildet, wenn das Halbleitersubstrat 200 gegebenenfalls entfernt wird.
  • Ähnlich wie in 1D gezeigt, weisen die Halbleiterzellen von 2C Gate-Elektroden 242 und Gate-Dielektrika 241 auf, die zwischen jeweiligen Gate-Elektroden 242 und der epitaktischen Schicht 220 angeordnet sind.
  • Die in 2A bis 2C veranschaulichte Ausführungsform zeigt einen alternativen Ansatz zur in 1A bis 1D veranschaulichten Ausführungsform. Die Ausführungsform von 2A bis 2C verwendet kein thermisches Glühen bei hohen Temperaturen vor der epitaktischen Abscheidung der epitaktischen Schicht 220. Anstatt eines thermischen Glühens, wie in der Ausführungsform von 1A bis 1D, wird eine thermische Behandlung bei hohen Temperaturen nach der Implantation von Dotierungsmitteln für die Superjunction-Halbleitervorrichtungsstrukturen durchgeführt. Typischerweise ist eine thermische Behandlung nach der Implantation der Dotierungsmittel für die Superjunction-Halbleitervorrichtungsstrukturen in 1D erforderlich. Eine solche thermische Behandlung wird üblicherweise bei mittleren Temperaturen durchgeführt. Im Gegensatz dazu wird die thermische Behandlung von 2B bei vergleichsweise hohen Temperaturen durchgeführt, wie mindestens 1050°C. Ferner kann die thermische Behandlung auch länger als üblich durchgeführt werden, wie mindestens 2 h lang oder mindestens 3 h lang.
  • Gemäß einer Ausführungsform werden höhere Temperaturen für die thermische Behandlung verwendet, wie mindestens 1100°C oder mindestens 1150°C. In weiteren Ausführungsformen ist die Zieltemperatur für die thermische Behandlung mindestens 1200°C. Bei solchen hohen Temperaturen wird die Diffusion von Sauerstoff signifikant erhöht, so dass die Sauerstoffniederschläge, die in dem Halbleitersubstrat gebildet werden, beginnen, sich zu lösen. Mit zunehmender Lösung der Sauerstoffniederschläge verringert sich der Einfluss auf die Ladungsträgermobilität und verschwindet schließlich.
  • Die thermische Behandlung nach der Implantation von Dotierungsmitteln für die Superjunction-Halbleitervorrichtungsstrukturen ist besonders zweckmäßig, wenn nur ein Typ von Dotierungsmitteln, wie p-Typ-Dotierungsmittel, zur Bildung der p-Säulen implantiert wird. Wenn hingegen sowohl n-Typ-Dotierungsmittel als auch p-Typ-Dotierungsmittel zur Bildung alternierender p-Säulen und n-Säulen der Superjunction-Halbleitervorrichtungsstrukturen implantiert werden, wird das thermische Glühen vor der Implantation der Dotierungsmittel vorzugsweise verwendet, da dieses thermische Glühen vor der epitaktischen Abscheidung die Diffusion der Dotierungsmittel verbessert.
  • In beiden Ausführungsformen von 1A bis 1D und 2A bis 2C werden die Superjunction-Halbleitervorrichtungsstrukturen in der epitaktischen Schicht gebildet, indem zuerst Dotierungsmittel implantiert werden, gefolgt von einer Drive-in-Behandlung, welche die thermische Behandlung sein kann, gefolgt von der Bildung von Body-Gebieten und Source-Gebieten nach der Drive in-Behandlung. In der Ausführungsform von 1A bis 1D kann die Drive-in-Behandlung bei mittleren Temperaturen durchgeführt werden, wie unter 1000°C, während in den Ausführungsformen von 2A bis 2C die Drive-in-Behandlung bei höheren Temperaturen durchgeführt wird. Gemäß einer Ausführungsform kann die Drive-in-Behandlung von 1D auch bei höheren Temperaturen durchgeführt werden, wie bei 1100°C, und in einer feuchtigkeitshaltigen Atmosphäre, um zusätzlich Sauerstoffniederschläge und COPs zu entfernen.
  • Gemäß einer Ausführungsform wird eine thermische Behandlung bei hohen Temperaturen von mindestens 1050°C, vorzugsweise von mindestens 1100°C und bevorzugter von mindestens 1150°C, nach der Implantation der Dotierungsmittel in die epitaktische Schicht 120 durchgeführt, auch wenn das Halbleitersubstrat 100 dem thermischen Glühen unterworfen wurde. Dies reduziert Defekte weiter und vermeidet, dass die Mobilität der Ladungsträger beeinträchtigt wird. Die thermische Behandlung kann eine Nassoxidation in einer feuchtigkeitshaltigen Atmosphäre oder eine trockene Oxidation sein. Zur weiteren Verbesserung kann das thermische Glühen, insbesondere ein thermisches Oxidationsglühen, vor der epitaktischen Abscheidung und der thermischen Behandlung nach der Implantation durchgeführt werden.
  • Mit Bezugnahme auf 3A bis 3K wird eine spezifischere Ausführungsform beschrieben, die ein thermisches Glühen vor der Bildung der epitaktischen Schicht verwendet.
  • Wie in 3A veranschaulicht, wird ein Halbleitersubstrat 300 mit einer ersten Seite 301 und einer zweiten Seite 302 bereitgestellt. Das Halbleitersubstrat kann eine anfängliche Sauerstoffvolumenkonzentration von mindestens 6 × 1017 cm-3 aufweisen. Wie in Verbindung mit 1B beschrieben, wird das thermische Glühen durchgeführt, um Flächengebiete 303, 304 auf der ersten Seite 301 bzw. der zweiten Seite 302 zu bilden, die eine reduzierte Sauerstoffkonzentration aufweisen.
  • Das thermische Glühen kann mindestens ein thermisches Oxidationsglühen umfassen. Ein optionales Sauerstoff-Ausdiffusionsglühen kann vor dem thermischen Oxidationsglühen durchgeführt werden. Eine Oxidschicht 305 kann während des thermischen Glühens gebildet werden. Die Oxidschicht 305 wird vor einer folgenden epitaktischen Abscheidung einer epitaktischen Schicht entfernt.
  • In weiteren Verfahren, wie in 3C bis 3J veranschaulicht, wird eine epitaktische Schicht 320 schrittweise mit Zwischenimplantationsschritten gebildet, um p-dotierte Säulen 333 und n-dotierte Säulen 334 zu bilden. Eine erste epitaktische Unterschicht 321 wird auf der ersten Seite 301 des Halbleitersubstrats 300 aufgewachsen, gefolgt von der Bildung einer ersten Maske 351-1, die nur jene Gebiete der ersten epitaktischen Unterschicht 321 freilegt, wo p-Typ-Dotierungsmittel implantiert werden sollen. 3B veranschaulicht die Implantation von p-Dotierungsmitteln in die erste epitaktische Unterschicht 321, was zur Bildung erster Dotierungsgebiete 333-1 von dem ersten Leitfähigkeitstyp in der ersten epitaktischen Unterschicht 321 führt.
  • In einem weiteren Verfahren, wie in 3E veranschaulicht, wird eine zweite Maske 352-1 auf der ersten epitaktischen Unterschicht 321 gebildet. Die zweite Maske 352-1 kann in Sektionen im Wesentlichen eine komplementäre Form zur ersten Maske 351-1 aufweisen, so dass die Gebiete, die von der ersten Maske 351-1 abgedeckt wurden, nun freigelegt werden, und die Gebiete, die von der ersten Maske 351-1 freigelegt wurden, nun von der zweiten Maske 352-1 abgedeckt werden. Beispielsweise können die erste Maske 351-1 und die zweite Maske 352-1 in dem sogenannten aktiven Bereich der Halbleitervorrichtung komplementär sein, wo die aktiven Transistorzellen gebildet werden. 3E veranschaulicht die Implantation von n-Dotierungsmitteln in die erste epitaktische Unterschicht 321, um zweite Dotierungsgebiete 334-1 zu bilden.
  • Die p-Dotierungsmittel bilden Dotierungsmittel von einem ersten Leitfähigkeitstyp, während die n-Dotierungsmittel Dotierungsmittel von einem zweiten Leitfähigkeitstyp bilden.
  • Die in 3D und 3E veranschaulichten Prozesse werden in 3F und 3G mehrere Male wiederholt. 3D und 3E zeigen die Bildung einer zweiten epitaktischen Unterschicht 322 auf der ersten epitaktischen Unterschicht 321. Die in 3D und 3E veranschaulichten Prozesse können n Male wiederholt werden, so dass n epitaktische Unterschichten 321 bis 32n aufeinander gestapelt werden, die zusammen einen epitaktischen Unterschichtstapel 338 bilden. Jede der n epitaktischen Unterschichten 321 bis 32n umfasst erste Dotierungsgebiete 333-1 bis 333-n von dem ersten Leitfähigkeitstyp und zweite Dotierungsgebiete 334-1 bis 334-n von dem zweiten Leitfähigkeitstyp, wie in 3H veranschaulicht.
  • In einem weiteren Verfahren, wie in 3I veranschaulicht, wird eine obere epitaktische Unterschicht 339 auf der Mehrzahl von epitaktischen Unterschichten 321 bis 32n gebildet, d.h. auf dem epitaktischen Unterschichtstapel 338. Der epitaktische Unterschichtstapel 338 bildet zusammen mit der oberen epitaktischen Unterschicht 339 die epitaktische Schicht 320.
  • In einem weiteren Verfahren, wie in 3I veranschaulicht, wird der zuvor gebildete epitaktische Unterschichtstapel 338, der die n epitaktischen Unterschichten 321 bis 32n aufweist, einer thermischen Behandlung für ein Drive-in der zuvor implantierten Dotierungsmittel und zur Bildung von n-Säulen 334 zwischen benachbarten p-Säulen 333 unterworfen. Diese Säulen bilden gemeinsam die Superjunction-Halbleitervorrichtungsstrukturen. Die p-Säulen 333 werden auch als Kompensationsgebiete bezeichnet, da diese Säulen die Kompensationsladungen für die n-dotierten Spaltengebiete bereitstellen, die einen Teil des Stromwegs der Halbleitervorrichtung bilden.
  • In einem weiteren Verfahren, wie in 3J veranschaulicht, werden die Body-Gebiete 332 in der oberen epitaktischen Unterschicht 339 gebildet, um über den jeweiligen p-Säulen 333 angeordnet zu sein.
  • Die Bildung der epitaktischen Schicht 320 durch mehrere Abscheidungen von Unterschichten ermöglicht die Abstimmung der Hintergrund-Dotierungskonzentration jeder Unterschicht und das Variieren der Dotierungskonzentration der ersten Dotierungsgebiete 333-1 bis 333-n und der zweiten Dotierungsgebiete 334-1 bis 334-n. Beispielsweise kann die obere epitaktische Unterschicht ausgebildet werden, eine höhere Dotierungskonzentration als die n-Säulen 334 aufzuweisen.
  • Die epitaktische Schicht 320 bildet gemeinsam mit dem Halbleitersubstrat 300 einen Halbleiter-Body 310 mit einer ersten Seite 311, die durch eine obere Seite der epitaktischen Schicht 320 gebildet wird, und einer zweiten Seite 312, die durch die zweite Seite 302 des Halbleitersubstrats 300 gebildet wird. Die Grenzfläche zwischen de epitaktischen Schicht 320 und dem Halbleitersubstrat 300 ist auf der ersten Seite 301 des Halbleitersubstrats 300. An dieser Grenzfläche kann ein Sprung der Dotierungskonzentration beobachtet werden, da das Halbleitersubstrat 300 signifikant höher dotiert sein kann als die epitaktische Schicht 320.
  • In weiteren Verfahren werden die Source-Gebiete 331 in den Body-Gebieten 332 gebildet, gefolgt von der Bildung von Gate-Dielektrika 341 bzw. Gate-Elektroden 342. Zur Fertigstellung der Halbleitervorrichtungen wird eine Isolierschicht 343 auf der ersten Seite 311 des Halbleiter-Bodys 310 gebildet, um die Gate-Elektroden 342 zu abzudecken. Öffnungen in der Isolierschicht 343 werden gebildet, um einen Zugang zu den Source-Gebieten 331 und den Body-Gebieten 332 zu bieten. Die Öffnungen werden mit einem leitfähigen Material gefüllt, wie Polysilicium, um Source-Kontakte 344 zu bilden. Eine Source-Metallisierung 345 wird auf der Isolierschicht 343 gebildet, um mit den Source-Kontakten 344 in Kontakt zu stehen, so dass die Source-Metallisierung 345 in ohmschem Kontakt mit den Source-Gebieten 331 und den Body-Gebieten 332 durch die Source-Kontakte 344 steht.
  • Eine Drain-Metallisierung 346 wird auf der zweiten Seite 312 des Halbleiter-Bodys 310 gebildet, um in ohmschem Kontakt mit dem Halbleitersubstrat 300 zu stehen, welches das Drain-Gebiet 335 der Halbleitervorrichtungen bildet.
  • 3K zeigt auch das erste und zweite Flächengebiet 303, 304, die zuvor durch das thermische Glühen gebildet wurden, vorzugsweise durch das Sauerstoff-Ausdiffusionsglühen. Das erste und das zweite Flächengebiet 303, 304, die eine reduzierte Sauerstoffkonzentration relativ zu einem zentralen Abschnitt des Halbleitersubstrats 300 aufweisen, bleiben in den Halbleiter-Endvorrichtungen detektierbar.
  • Mit Bezugnahme auf 4A bis 4G wird eine spezifischere Ausführungsform relativ zu der Ausführungsform von 2A bis 2C beschrieben. Die Prozesse starten mit der Bereitstellung eines Halbleitersubstrats 300, gefolgt von einer epitaktischen Abscheidung einer ersten epitaktischen Unterschicht 321 auf der ersten Seite 301 des Halbleitersubstrats 300, wie beispielsweise in Verbindung mit 3C beschrieben. In einem weiteren Verfahren, wie in 4B veranschaulicht, werden erste Dotierungsgebiete 333-1 von dem ersten Leitfähigkeitstyp in der ersten epitaktischen Unterschicht 321 unter Verwendung einer ersten Maske 351-1 gebildet. Die in 4B veranschaulichten Prozesse sind ähnlich den in 3D veranschaulichten Prozessen.
  • Gegebenenfalls kann ein thermisches Glühen, das ein Sauerstoff-Ausdiffusionsglühen und/oder ein thermisches Oxidationsglühen umfasst, vor der Bildung der ersten epitaktischen Unterschicht 321 durchgeführt werden.
  • Im Gegensatz zu der Ausführungsform von 3A bis 3K wird eine zweite epitaktische Unterschicht 322 auf der ersten epitaktischen Unterschicht 321 nach der Bildung der ersten Dotierungsgebiete 333-1 gebildet, ohne dass zusätzlich Dotierungsmittel von dem zweiten Leitfähigkeitstyp implantiert werden. Dies bedeutet, dass eine Implantation zur Bildung der zweiten Dotierungsgebiete, wie in Verbindung mit 3E beschrieben, nicht notwendig ist. Statt einer zusätzlichen Implantation zur Bildung der zweiten Dotierungsgebiete bildet die Ausführungsform von 4A bis 4G die epitaktischen Unterschichten derart, dass die Unterschichten während der epitaktischen Abscheidung ausreichend intrinsisch dotiert werden. Eine intrinsische Dotierung der Unterschichten während der epitaktischen Abscheidung wird in der Ausführungsform von 3A bis 3K nicht unbedingt durchgeführt. Es ist jedoch auch möglich, die Unterschichten während der epitaktischen Abscheidung intrinsisch zu dotieren und zusätzlich Dotierungsmittel von dem zweiten Leitfähigkeitstyp zu implantieren, um die zweiten Dotierungsgebiete 334-1 bis 334-n zu bilden, wie beispielsweise in 3E und 3G veranschaulicht. Wenn die intrinsische Dotierung der epitaktischen Unterschichten derart, dass die Unterschichten von dem zweiten Leitfähigkeitstyp sind, und zusätzlich die Implantierungsdotierung von dem zweiten Leitfähigkeitstyp in jeder, oder in einer ausgewählten, epitaktischen Unterschicht kombiniert werden, können n-Säulen 334 mit einer höheren Dotierungskonzentration als andere Gebiete der epitaktischen Schicht gebildet werden.
  • Die Verfahren zur Bildung einer epitaktischen Unterschicht, gefolgt von der Implantation von Dotierungsmitteln von dem ersten Leitfähigkeitstyp zur Bildung der ersten Dotierungsgebiete, werden eine Mehrzahl von Malen wiederholt, wie in 4D und 4E veranschaulicht. Die Mehrzahl der gebildeten epitaktischen Unterschichten 321 bis 32n bildet den epitaktischen Unterschichtstapel 338, der eine Mehrzahl erster Dotierungsgebiete 333-1 bis 333-n umfasst.
  • 4G zeigt ferner die Bildung der oberen epitaktischen Unterschicht 339 auf dem epitaktischen Unterschichtstapel 338. Der epitaktische Unterschichtstapel 338 bildet gemeinsam mit der oberen epitaktischen Unterschicht 339 die epitaktische Schicht 320, die zusammen mit dem Halbleitersubstrat 300 den Halbleiter-Body 310 bildet.
  • Eine nachfolgende thermische Behandlung ähnlich der thermischen Behandlung, die in den Verfahren von 2B und 3I durchgeführt wird, führt zu einem Drive-in der ersten Dotierungsmittel und zur Bildung von Säulen 333 von dem ersten Leitfähigkeitstyp innerhalb des epitaktischen Unterschichtstapels 338. Die sich vertikal erstreckenden Säulen 333 können eine gewellte äußere Form haben, gesehen in einem vertikalen Schnitt, wie in 4G veranschaulicht. Da ein Drive-in der ersten Dotierungsmittel gegen eine im Wesentlichen homogene Hintergrunddotierung des epitaktischen Unterschichtstapels auftritt, expandieren die zuvor gebildeten blasenartigen ersten Dotierungsgebiete 333-1 bis 333-n und verschmelzen miteinander, so dass die äußere Grenze der erhaltenen Säulen 333, die pn-Übergänge mit dem umgebenden Halbleitermaterial des epitaktischen Unterschichtstapels 338 bildet, eine gewellte Form hat.
  • Während der thermischen Behandlung kann eine Oxidschicht auf der ersten Seite 311 des Halbleiter-Bodys 310 gebildet werden. Alternativ dazu kann eine Oxidschutzschicht vor der thermischen Behandlung gebildet werden. In jedem Fall können die Oxidschicht und die Oxidschutzschicht nach der thermischen Behandlung mindestens teilweise entfernt werden.
  • Die äußere Form in einem vertikalen Schnitt der jeweiligen Säulen 333 und 334, wie in 3I gebildet, kann auch eine gewellte oder wellige Form haben.
  • Die weiteren Verfahren können ähnlich den Verfahren sein, wie in Verbindung mit 3J und 3K erläutert.
  • Sowohl die Ausführungsformen von 3A bis 3K als auch von 4A bis 4G umfassen die Bildung eines epitaktischen Unterschichtstapels 338 mit einer Mehrzahl von epitaktischen Unterschichten mit darin gebildeten Dotierungsgebieten nach der Abscheidung der jeweiligen epitaktischen Unterschicht, gefolgt von einem Drive-in, oder einer thermischen Behandlung, um die Superjunction-Halbleitervorrichtungsstrukturen in dem epitaktischen Unterschichtstapel 338 zu bilden. Eine obere epitaktische Unterschicht 339 wird auf dem epitaktischen Unterschichtstapel 338 vor dem Drive-in abgeschieden, um die epitaktische Schicht 330 zu vollenden. Body- und Source-Gebiete werden in der oberen epitaktischen Unterschicht 339 nach der thermischen Behandlung gebildet.
  • 5A bis 5C veranschaulichen eine weitere Ausführungsform eines Verfahrens zur Herstellung von Halbleitervorrichtungen. Diese Ausführungsform ist ähnlich der Ausführungsform von 1A bis 1D, außer dass das Halbleitersubstrat 100 mit einer anfänglichen Sauerstoffkonzentration von weniger als 6 × 1017 cm-3, beispielsweise weniger als 5 × 1017 cm-3 oder sogar weniger als 4 × 1017 cm-3, mindestens in dem Flächengebiet des Halbleitersubstrats 100 versehen ist. Das Versehen des Halbleitersubstrats 100 mit einer reduzierten anfänglichen Sauerstoffkonzentration kann es ermöglichen, dass das Sauerstoff-Ausdiffusionsglühen entfällt. Dies reduziert die Herstellungskosten. Es ist daher möglich, die epitaktische Schicht auf dem Halbleitersubstrat 100 zu bilden, wie in 5B veranschaulicht, ohne das Halbleitersubstrat 100 einem thermischen Glühen zu unterwerfen, wie in Verbindung mit der Ausführungsform von 1A bis 1D veranschaulicht. Die folgenden Verfahren, wie in 5C veranschaulicht, können gleich sein wie in Verbindung mit 1D veranschaulicht und beschrieben. Ein optionales thermisches Oxidationsglühen kann durchgeführt werden, um die COPs zu entfernen. Die Oxidschicht 105, die aus dem thermischen Oxidationsglühen erhalten wird, wird anschließend entfernt.
  • Die Ausführungsform von 5A bis 5C kann eine thermische Behandlung, wie in Verbindung mit der Ausführungsform von 2A bis 2C oder 4A bis 4G beschrieben, nach der Implantation umfassen. Die thermische Behandlung ist jedoch optional. Ein Standard-Drive-in bei einer Temperatur unter der Temperatur der thermischen Behandlung kann ausreichend sein.
  • Die Ausführungsform von 3A bis 3I kann modifiziert werden, indem ein Halbleitersubstrat 300 mit einer anfänglichen Sauerstoffkonzentration von weniger als 6 × 1017 cm-3, beispielsweise weniger als 5 × 1017 cm-3 oder sogar weniger als 4 × 1017 cm-3, bereitgestellt wird und indem das Sauerstoff-Ausdiffusionsglühen, wie in Verbindung mit 3B beschrieben, entfällt.
  • Das Unterwerfen des Halbleitersubstrats einem thermischen Glühen mit mindestens einem von dem Sauerstoff-Ausdiffusionsglühen und dem thermischen Oxidationsglühen vor der epitaktischen Abscheidung ist für Superjunction-Halbleitervorrichtungsstrukturen von Transistorzellen mit einem kleinen Abstand, wie einem Abstand von 15 µm oder weniger, vorzugsweise 12 µm oder weniger, besonders vorteilhaft. Je kleiner der Abstand, desto genauer muss die Verhinderung von Niederschlägen und COPs gesteuert werden, um gutdefinierte Superjunction-Halbleitervorrichtungsstrukturen mit einem niedrigen Ein-Zustand-Widerstand RON und einer hohen thermischen Leitfähigkeit zu erhalten, um Wärme effizient abzuführen.
  • 6A bis 6C veranschaulichen verschiedene Modifikationen der Verfahren, wie hier beschrieben. Die Prozesse, die durch die gestrichelten Linien in 6A bis 6C angezeigt werden, sind optionale Prozesse.
  • 6A veranschaulicht eine Variation, ausgehend von einem Halbleitersubstrat mit einer hohen Sauerstoffkonzentration, wie höher als 6 × 1017 cm-3. Das thermische Glühen kann daher das Sauerstoff-Ausdiffusionsglühen umfassen, das in 6A bis 6C einfach als Sauerstoff-Ausdiffusion bezeichnet wird, gefolgt von dem thermischen Oxidationsglühen, das in 6A bis 6C als COP-Glühen bezeichnet wird. Nach der Entfernung der Oxidschicht, die während des COP-Glühens gebildet wird, wird die epitaktische Schicht gebildet, gefolgt von der Bildung der Superjunction-Halbleitervorrichtungsstrukturen. Die thermische Behandlung kann gegebenenfalls folgen.
  • Wenn von einem Halbleitersubstrat mit einer niedrigeren Sauerstoffkonzentration, wie niedriger als 6 × 1017 cm-3, beispielsweise niedriger als 5 × 1017 cm-3, mindestens in Flächengebieten des Halbleitersubstrats ausgegangen wird, ist ein Sauerstoff-Ausdiffusionsglühen nicht notwendig, kann jedoch gegebenenfalls durchgeführt werden, um die Sauerstoffkonzentration weiter zu reduzieren (6B). Die übrigen Prozesse können gleich sein wie in 6A.
  • Wenn alternativ dazu von einem Halbleitersubstrat mit einer hohen Sauerstoffkonzentration, wie höher als 6 × 1017 cm-3, ausgegangen wird, kann das thermische Glühen, welches das Sauerstoff-Ausdiffusionsglühen und/oder das thermische Oxidationsglühen (COP-Glühen) umfasst, entfallen, wenn eine thermische Behandlung bei ausreichend hohen Temperaturen nach der epitaktischen Abscheidung und Bildung der Superjunction-Halbleitervorrichtungsstrukturen durchgeführt wird. Das thermische Oxidationsglühen (COP-Glühen), gefolgt von der Entfernung der Oxidschicht, werden jedoch typischerweise vor der epitaktischen Abscheidung durchgeführt. Es ist auch möglich, zusätzlich das Sauerstoff-Ausdiffusionsglühen vor dem thermischen Oxidationsglühen (COP-Glühen) vorzunehmen.
  • Der Einfluss des thermischen Glühens wurde experimentell verifiziert. Die Ergebnisse sind in 8 und 9 veranschaulicht.
  • 8 veranschaulicht Evaluierungsergebnisse der BMD-Dichte in den Halbleiter-Wafern, die einem thermischen Glühen unterworfen wurden. Eine Referenz, dargestellt durch die Linie 401, wird gegeben, um die BMD-Dichte in einem Halbleiter-Wafer zu zeigen, der keinem thermischen Glühen unterworfen wurde. Der Einfluss des thermischen Glühens, welches das Sauerstoff-Ausdiffusionsglühen umfasst, ist besonders ausgeprägt in einem zentralen Gebiet des Wafers. Die Linie 402 zeigt ein thermisches Glühen in einer inerten Stickstoffatmosphäre bei ungefähr 1200°C während 300 min an, wobei der Halbleiter-Wafer mit einer Erhitzungsrate von ungefähr 15°C/min erhitzt wurde. Die Linie 403 repräsentiert die Evaluierung für ein thermisches Glühen in einer Oxidationsatmosphäre bei ungefähr 1200°C während 180 min, gesteigert mit einer Erhitzungsrate von ungefähr 10°C/min.
  • Ein zusätzlicher positiver Effekt einer Sauerstoff-Ausdiffusion vor der epitaktischen Abscheidung ist, dass dies auch die unerwünschte Diffusion von Silicium-Zwischengitteratomen in die anschließend abgeschiedene epitaktische Schicht reduziert. Das Risiko, dass thermische Donatoren in dem unteren Gebiet der epitaktischen Schicht gebildet werden, wo die Superjunction-Halbleitervorrichtungsstrukturen gebildet werden, kann signifikant reduziert werden. Thermische Donatoren, wie Sauerstoffniederschläge, können eine Grenzfläche mit den Ladungsträgern bilden und ihre Mobilität reduzieren.
  • 9 zeigt die Volumen-Mikrodefektdichte für thermische Behandlungen nach der epitaktischen Abscheidung für ein Drive-in von Dotierungsmitteln bei verschiedener Temperatur und Dauer. Beispielsweise können langdauernde Ofenprozesse als thermische Behandlungen verwendet werden. Wenn die Temperatur für die thermische Behandlung geeignet ausgewählt wird, können BMD, die in dem Halbleitersubstrat und der epitaktischen Schicht enthalten sind, gelöst werden. Wenn solche thermischen Behandlungen für ein Drive-in der Dotierungsmittel verwendet werden, ist ein zusätzliches thermisches Glühen des Halbleitersubstrats vor der epitaktischen Abscheidung der epitaktischen Schicht nicht notwendig, kann jedoch gegebenenfalls durchgeführt werden.
  • 9 veranschaulicht Evaluierungsergebnisse für die Silicium-Wafer, die keinem präepitaktischen thermischen Glühen unterworfen wurden. Die Dauer und Temperatur für jede der thermischen Behandlungen sind in 9 angegeben. Die BMD-Dichte wurde nach der jeweiligen thermischen Behandlung bestimmt.
  • Wie aus 9 klar hervorgeht, können praktische keine BMD für thermische Behandlungen bei 1200°C beobachtet werden. Bei einer solchen hohen Temperatur lösen sich zuvor gebildete BMD und der Sauerstoff kann von der Fläche des Halbleitermaterials abdampfen. Wenn die thermische Behandlung in einer Oxidations- oder mindestens teilweise oxidierenden Fläche durchgeführt wird, kann die auf der Fläche des Halbleitermaterials gebildete Oxidschicht wie eine Getterschicht für den aus den BMD freigesetzten Sauerstoff wirken.
  • Die BMD-Dichte ist für eine Behandlung bei 1100°C besonders ausgeprägt, wenn auch nicht lange genug. Bei dieser Temperatur sind Sauerstoffniederschläge vergleichsweise stabil, so dass eine lange thermische Behandlung zum Lösen der Niederschläge notwendig sein kann. Wenn die thermische Behandlung bei 1100°C mit der thermischen Behandlung bei 1050°C verglichen wird, kann festgestellt werden, dass eine längere Dauer zu einer weiteren Reduktion der BMD-Konzentration führen kann.
  • 10 zeigt ein Temperaturprofil für ein Sauerstoff-Ausdiffusionsglühen oder eine thermische Behandlung gemäß einer Ausführungsform. Das Sauerstoff-Ausdiffusionsglühen oder die thermische Behandlung kann bei t0 bei Umgebungstemperator T0 starten. Die Temperatur des Halbleitersubstrats kann bei einer konstanten Erhitzungsrate auf die maximale Temperatur T2 gesteigert werden, wo das Halbleitersubstrat für eine Zeit von t2 bis t3 gehalten wird. Danach wird das Halbleitersubstrat bei einer gegebenen Rate abgekühlt.
  • Wenn das Halbleitersubstrat erhitzt wird, kann die anfängliche Atmosphäre eingestellt werden, um während der ersten Erhitzungsphase von t0 bis zu t1 stickstoffarm zu sein, um eine Bildung einer Siliciumnitridschicht auf der ersten und zweiten Seite des Halbleitersubstrats zu vermeiden. Die Atmosphäre der ersten Erhitzungsphase enthält typischerweise Sauerstoff, um die Bildung einer Oxidschicht auf der ersten und zweiten Seite des Halbleitersubstrats zu initiieren. Während einer zweiten Erhitzungsphase nach der ersten Erhitzungsphase, beispielsweise nach t1 , kann Stickstoff der Atmosphäre zugesetzt werden, um die Atmosphäre inert zu machen. Alternativ dazu kann die Atmosphäre ein Gemisch aus Sauerstoff und Stickstoff enthalten. Da eine Oxidschutzschicht während der ersten Erhitzungsphase gebildet wurde, wird die Bildung einer Siliciumnitridschicht verhindert.
  • Anstelle der Bildung einer Oxidschutzschicht durch Oxidation kann auch eine Oxidschicht durch Abscheidung gemäß einer Ausführungsform gebildet werden. Die Abscheidung wird vor dem Sauerstoff-Ausdiffusionsglühen oder vor der thermischen Behandlung durchgeführt.
  • Gemäß einer Ausführungsform ist das Halbleitersubstrat ein Siliciummaterial mit einer anfänglichen Sauerstoffvolumenkonzentration von mindestens 6 × 1017 cm-3, wie durch SIMS bestimmt. Das Halbleitersubstrat kann einem höheren thermischen Glühen bei einer Temperatur von mindestens 1200°C in einer sauerstoff- und/oder stickstoffhaltigen Atmosphäre während mindestens 2 h, typischerweise während ungefähr 3 h, unterworfen werden, um Sauerstoffniederschläge und COPs zu lösen. Eine epitaktische Schicht wird anschließend auf dem Halbleitersubstrat abgeschieden, gefolgt von der Integration von Halbleitervorrichtungen mit Superjunction-Halbleitervorrichtungsstrukturen in der epitaktischen Schicht.
  • Gemäß einer weiteren Ausführungsform ist das Halbleitersubstrat ein Siliciummaterial mit einer anfänglichen Sauerstoffvolumenkonzentration von mindestens 6 × 1017 cm-3, wie durch SIMS bestimmt. Eine epitaktische Schicht wird mindestens teilweise auf dem Halbleitersubstrat gebildet, gefolgt von der Implantation von Dotierungsmitteln zur Bildung von Superjunction-Halbleitervorrichtungsstrukturen in der epitaktischen Schicht. Eine lange thermische Behandlung bei Temperaturen zwischen 1150°C und 1250°C oder sogar höher wird anschließend durchgeführt für ein Drive-in der implantierten Dotierungsmittel, und um die Superjunction-Halbleitervorrichtungsstrukturen in der epitaktischen Schicht zu bilden.
  • Mit Bezugnahme auf 1D, 2C und 3K umfasst eine Halbleitervorrichtung gemäß Ausführungsformen ein Halbleitersubstrat 100, 200, 300 mit einer Sauerstoffvolumenkonzentration von mindestens 6 × 1017 cm-3, und eine epitaktische Schicht 120, 220, 320 auf der ersten Seite 101, 201, 301 des Halbleitersubstrats 100, 200, 300. Die epitaktische Schicht 120, 220, 320 und das Halbleitersubstrat 100, 200, 300 haben eine gemeinsame Grenzfläche 101, 201, 301. Eine Superjunction-Halbleitervorrichtungsstruktur wird in der epitaktischen Schicht 120, 220, 320 gebildet. Ein Grenzflächengebiet 103, 203, 303 erstreckt sich von der gemeinsamen Grenzfläche 101, 201, 301 in das Halbleitersubstrat 100, 200, 300 in eine Tiefe von mindestens 10 µm, wobei die mittlere Sauerstoffkonzentration des Grenzflächengebiets 103, 203, 303 niedriger ist als die Sauerstoffvolumenkonzentration des Halbleitersubstrats 100, 200, 300. Das Grenzflächengebiet kann dem Flächengebiet entsprechen, das durch das thermische Glühen gebildet wird, wie das Sauerstoff-Ausdiffusionsglühen, wie oben beschrieben.
  • Die mittlere Sauerstoffkonzentration des Grenzflächengebiets 103, 203, 303 kann mindestens 30 % niedriger sein als die Sauerstoffvolumenkonzentration des Halbleitersubstrats 100, 200, 300. Die Reduktion der Sauerstoffkonzentration des Grenzflächengebiets ist ein Ergebnis eines thermischen Glühens vor der Abscheidung der epitaktischen Schicht und/oder einer thermischen Behandlung nach der Implantation von Dotierungsmitteln für die Superjunction-Halbleitervorrichtungsstruktur.
  • Gemäß Ausführungsformen, wie als Beispiele in 1D, 2C und 3K angegeben, erstreckt sich das Grenzflächengebiet 103, 303 von der gemeinsamen Grenzfläche 101, 301 in das Halbleitersubstrat 100, 300 in eine Tiefe von mindestens 20 µm.
  • Das Halbleitersubstrat 100, 300 kann eine Sauerstoffvolumenkonzentration von mindestens 7 × 1017 cm-3 aufweisen.
  • Gemäß weiteren Ausführungsformen hat das Halbleitersubstrat eine Volumen-Mikrodefektdichte von weniger als 104 cm-2, vorzugsweise weniger als 103 cm-2, wie beispielsweise in 9 veranschaulicht.
  • Gemäß Ausführungsformen ist das Halbleitersubstrat ein CZ-Material, das als CZ-Halbleitersubstrat bezeichnet werden kann. Das CZ-Halbleitersubstrat kann eine anfängliche Sauerstoffvolumenkonzentration von weniger als 6 × 1017 cm-3, vorzugsweise weniger als 5 × 1017 cm-3, wie weniger als 4 × 1017 cm-3, aufweisen. Wenn ein CZ-Halbleitersubstrat mit einer ausreichend niedrigen Sauerstoffkonzentration versehen wird, kann ein thermisches Glühen und/oder eine thermische Behandlung nicht notwendig sein, was die Herstellungskosten für die Halbleitervorrichtungen reduziert.
  • Wie weiter in 1D, 2C und 3K gezeigt, kann die Halbleitervorrichtung ein Source-Gebiet 131, 331 von einem zweiten Leitfähigkeitstyp und ein Body-Gebiet 132, 332 von einem ersten Leitfähigkeitstyp aufweisen. Die Superjunction-Halbleitervorrichtungsstruktur umfasst ein Kompensationsgebiet 133, 233, 333 von dem zweiten Dotierungstyp in ohmschem Kontakt mit dem Body-Gebiet 132, 232, 332. Das Kompensationsgebiet 133, 233, 333 erstreckt sich tiefer in die epitaktische Schicht 120, 220, 320 als in das Body-Gebiet 132, 232, 332.
  • Gemäß einer Ausführungsform hat das Halbleitersubstrat 100, 200, 300 eine Stickstoffkonzentration von weniger als 5 × 1014 cm-3. Das Versehen des Halbleitersubstrats mit einer solchen niedrigen Stickstoffkonzentration ermöglicht eine niedrigere Dichte von Defekten auf tiefer Ebene. Stickstoff hat eine tiefe Ebene innerhalb der Bandlücke von Silicium, was zu nachteiligen Effekten wie z.B. verstärkten Leckströmen führt. Das Versehen des Halbleitersubstrats mit einer niedrigen Stickstoffkonzentration reduziert die Kompensationseffekte von Stickstoff auf andere Dotierungsmittel.
  • Unter Berücksichtigung des obigen Bereichs von Variationen von Ausführungsformen ist es klar, dass die vorliegende Erfindung nicht durch die vorhergehende Beschreibung eingeschränkt wird und auch nicht durch die beigeschlossenen Zeichnungen eingeschränkt werden soll. Stattdessen wird die vorliegende Erfindung nur durch die folgenden Ansprüche und ihre rechtlichen Äquivalente eingeschränkt.
  • Bezugszeichenliste
    • 100, 200, 300
    Halbleitersubstrat
    101, 201, 301
    erste Seite des Halbleitersubstrats/ gemeinsame Grenzfläche
    102, 202, 302
    zweite Seite des Halbleitersubstrats
    103, 303
    erstes Flächengebiet/Grenzflächengebiet des Halbleitersubstrats
    104, 304
    zweites Flächengebiet des Halbleitersubstrats
    105, 205, 305
    Oxidschicht
    110, 210, 310
    Halbleiter-Body
    111, 211, 311
    erste Seite des Halbleiter-Bodys
    112, 212, 312
    zweite Seite des Halbleiter-Bodys
    120, 220, 320
    epitaktische Schicht
    321, ..., 32n
    erste bis n-te epitaktische Unterschicht
    131, 231, 331
    Source-Gebiet
    132, 232, 332
    Body-Gebiet
    133, 233, 333
    Kompensationsgebiet
    333-1, ..., 333-n
    erste Dotierungsgebiete vom ersten Leitfähigkeitstyp
    134, 234, 334
    Drift-Gebiet/n-Säule
    334-1, ..., 334-n
    zweite Dotierungsgebiete vom zweiten Leitfähigkeitstyp
    135, 235, 335
    Drain-Gebiet
    338
    epitaktischer Unterschichtstapel
    339
    obere epitaktische Unterschicht
    141, 241, 341
    Gate-Dielektrikum
    142, 242, 342
    Gate-Elektrode
    343
    Isolierschicht
    344
    Source-Kontakt
    345
    Source-Metallisierung
    346
    Drain-Metallisierung
    351-1, ..., 351-n
    erste bis n-te Maskenschicht für p-Säulen
    352-1, ..., 352-n
    erste bis n-te Maskenschicht für n-Säulen
    d
    Abstand

Claims (28)

  1. Verfahren zur Herstellung von Halbleitervorrichtungen, aufweisend: Bereitstellen eines Halbleitersubstrats (100, 300) mit einem Flächengebiet (103, 303) auf einer ersten Seite (101, 301) des Halbleitersubstrats (100, 300), wobei das Flächengebiet (103, 303) eine Sauerstoffkonzentration von weniger als 6 × 1017 cm-3, vorzugsweise weniger als 5 × 1017 cm-3 und bevorzugter weniger als 4 × 1017 cm-3, aufweist; Bilden einer epitaktischen Schicht (120, 320) auf der ersten Seite (101, 301) des Halbleitersubstrats (100, 300); und Bilden einer Mehrzahl von Superjunction-Halbleitervorrichtungsstrukturen in der epitaktischen Schicht (120, 320).
  2. Verfahren nach Anspruch 1, wobei das Bereitstellen eines Halbleitersubstrats (100, 300) aufweist: Unterwerfen des Halbleitersubstrats (100, 300) einem thermischen Oxidationsglühen.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Bereitstellen eines Halbleitersubstrats (100, 300) aufweist: Bereitstellen eines Halbleitersubstrats (100, 300) mit einer anfänglichen Sauerstoffvolumenkonzentration von mindestens 6 × 1017 cm-3, vorzugsweise von mindestens 7 × 1017 cm-3; und vor dem Bilden der epitaktischen Schicht, Unterwerfen des Halbleitersubstrats (100, 300) einem thermischen Sauerstoff-Ausdiffusionsglühen in einer Umgebung, die mindestens eines von Sauerstoff, Argon, Wasserstoff und Stickstoff enthält, bei einer Temperatur, die ausreichend ist, um die Sauerstoffkonzentration mindestens in dem Flächengebiet (103, 303) des Halbleitersubstrats (100, 300) zu reduzieren; wobei das thermische Sauerstoff-Ausdiffusionsglühen zu einer Reduktion der mittleren Sauerstoffkozentration unter 6 × 1017 cm-3 in dem Flächengebiet (103, 303) führt, wobei sich das Flächengebiet (103, 303) von der ersten Seite (101, 301) in eine Tiefe in dem Halbleitersubstrat (100, 300) von mindestens 10 µm erstreckt.
  4. Verfahren nach Anspruch 3, wobei das thermische Sauerstoff-Ausdiffusionsglühen zu einer Reduktion der mittleren Sauerstoffkozentration unter 5 × 1017 cm-3, vorzugsweise unter 4 × 1017 cm-3, in dem Flächengebiet (103, 303) führt, wobei sich das Flächengebiet (103, 303) von der ersten Seite (101, 301) in eine Tiefe in dem Halbleitersubstrat (100, 300) von mindestens 10 µm erstreckt.
  5. Verfahren nach Anspruch 3 oder 4, wobei sich das Flächengebiet von der ersten Seite in eine Tiefe in dem Halbleitersubstrat (100, 200, 300) von mindestens 20 µm erstreckt.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Mehrzahl von Superjunction-Halbleitervorrichtungsstrukturen in einem Abstand (d) von 15 µm oder weniger, vorzugsweise 12 µm oder weniger, bevorzugter 10 µm oder weniger, wie 7 µm oder weniger, angeordnet ist.
  7. Verfahren nach einem der vorhergehenden Ansprüche, ferner aufweisend: Bilden einer Mehrzahl von epitaktischen Unterschichten (321, ..., 32n) auf der ersten Seite (301) des Halbleitersubstrats (300); Bilden jeweiliger erster Dotierungsgebiete (333-1, ..., 333-n) von einem ersten Leitfähigkeitstyp in jeder der epitaktischen Unterschichten (321, ..., 32n); Bilden jeweiliger zweiter Dotierungsgebiete (334-1, ..., 334-n) von einem zweiten Leitfähigkeitstyp in jeder der epitaktischen Unterschichten (321, ..., 32n); Bilden einer oberen epitaktischen Unterschicht (339) auf der Mehrzahl von epitaktischen Unterschichten (321, ..., 32n), wobei die Mehrzahl der epitaktischen Unterschichten (321, ..., 32n) und die obere epitaktische Unterschicht (339) gemeinsam die epitaktische Schicht (320) bilden; Unterwerfen der ersten und zweiten Dotierungsgebiete (333-1, ..., 333-n, 334-1, ..., 334-n) einem Drive-in-Prozess, wie einer thermischen Behandlung, um Kompensationsgebiete (333) der Superjunction-Halbleitervorrichtungsstrukturen (333) zu bilden; und Bilden einer Mehrzahl von Source-Gebieten (331) von dem zweiten Leitfähigkeitstyp und einer Mehrzahl von Body-Gebieten (332) von dem ersten Leitfähigkeitstyp mindestens in der oberen epitaktischen Unterschicht (339), wobei ein jeweiliges der Kompensationsgebiete (333) in ohmschem Kontakt mit einem jeweiligen der Body-Gebiete (332) steht.
  8. Verfahren nach einem der Ansprüche 1 bis 6, ferner aufweisend: Bilden einer Mehrzahl von epitaktischen Unterschichten (321, ..., 32n) von einem zweiten Leitfähigkeitstyp auf der ersten Seite (301) des Halbleitersubstrats (300); Bilden jeweiliger erster Dotierungsgebiete (333-1, ..., 333-n) von einem ersten Leitfähigkeitstyp in jeder der epitaktischen Unterschichten (321, ..., 32n); Bilden einer oberen epitaktischen Unterschicht (339) auf der Mehrzahl von epitaktischen Unterschichten (321, ..., 32n), wobei die Mehrzahl der epitaktischen Unterschichten (321, ..., 32n) und die obere epitaktische Unterschicht (339) gemeinsam die epitaktische Schicht (320) bilden; Unterwerfen der Dotierungsgebiete (333-1, ..., 333-n) einem Drive-in-Prozess, wie einer thermischen Behandlung, um Kompensationsgebiete (333) der Superjunction-Halbleitervorrichtungsstrukturen (333) zu bilden; und Bilden einer Mehrzahl von Source-Gebieten (331) von dem zweiten Leitfähigkeitstyp und einer Mehrzahl von Body-Gebieten (332) von dem ersten Leitfähigkeitstyp mindestens in der oberen epitaktischen Unterschicht (339), wobei ein jeweiliges der Kompensationsgebiete (333) in ohmschem Kontakt mit einem jeweiligen der Body-Gebiete (332) steht.
  9. Verfahren nach Anspruch 7 oder 8, wobei die ersten Dotierungsgebiete (333-1) eine niedrigere Dotierungskonzentration aufweisen als die Body-Gebiete (332).
  10. Verfahren nach einem der Ansprüche 2 bis 9, wobei das thermische Oxidationsglühen in einer Umgebung, die Wasserdampf enthält, bei einer Temperatur zwischen ungefähr 1000°C und ungefähr 1300°C durchgeführt wird.
  11. Verfahren nach einem der Ansprüche 2 bis 10, wobei das thermische Oxidationsglühen bei einer Temperatur zwischen ungefähr 1050°C und ungefähr 1200°C, vorzugsweise zwischen ungefähr 1100°C und ungefähr 1180°C, durchgeführt wird.
  12. Verfahren nach einem der Ansprüche 2 bis 11, ferner aufweisend: Entfernen einer Oxidschicht (105, 305), die während des thermischen Oxidationsglühens gebildet wird, auf der ersten Seite (101, 301) des Halbleitersubstrats (100, 300) vor dem Bilden der epitaktischen Schicht (120, 320) auf der ersten Seite (101, 301) des Halbleitersubstrats (100, 300).
  13. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Halbleitersubstrat (100, 300) eine Stickstoffkonzentration von weniger als 5 × 1014 cm-3 aufweist.
  14. Verfahren zur Herstellung von Halbleitervorrichtungen, aufweisend: Bereitstellen eines Halbleitersubstrats (200) mit einer anfänglichen Sauerstoffkonzentration von mindestens 6 × 1017 cm-3, wobei das Halbleitersubstrat (200) eine erste Seite (201) aufweist; Bilden einer epitaktischen Schicht (220) auf der ersten Seite (201) des Halbleitersubstrats (200); Implantieren von Dotierungsmitteln zur Bildung einer Superjunction-Halbleitervorrichtungsstruktur in der epitaktischen Schicht (220); und anschließend an das Implantieren, Unterwerfen der epitaktischen Schicht (220) einer thermischen Behandlung bei einer Temperatur von mindestens 1050°C, vorzugsweise von mindestens 1100°C, während einer ausreichenden Zeit, um die Dotierungsmittel in der epitaktischen Schicht (220) zu diffundieren.
  15. Verfahren nach Anspruch 14, wobei das Bilden der epitaktischen Schicht (220) aufweist: Bilden einer Mehrzahl von epitaktischen Unterschichten (321, ..., 32n) von einem zweiten Leitfähigkeitstyp auf der ersten Seite (301) des Halbleitersubstrats (300); Bilden jeweiliger erster Dotierungsgebiete (333-1, ..., 333-n) von einem ersten Leitfähigkeitstyp in jeder der epitaktischen Unterschichten (321, ..., 32n); Bilden einer oberen epitaktischen Unterschicht (339) auf der Mehrzahl von epitaktischen Unterschichten (321, ..., 32n), wobei die Mehrzahl der epitaktischen Unterschichten (321, ..., 32n) und die obere epitaktische Unterschicht (339) ein Teil der epitaktischen Schicht (320) sind; Unterwerfen der ersten Dotierungsgebiete (333-1, ..., 333-n) der thermischen Behandlung, um Kompensationsgebiete (333) der Superjunction-Halbleitervorrichtungsstrukturen (333) zu bilden; und Bilden einer Mehrzahl von Source-Gebieten (331) von dem zweiten Leitfähigkeitstyp und einer Mehrzahl von Body-Gebieten (332) von dem ersten Leitfähigkeitstyp mindestens in der oberen epitaktischen Unterschicht (339), wobei ein jeweiliges der Kompensationsgebiete (333) in ohmschem Kontakt mit einem jeweiligen der Body-Gebiete (332) steht.
  16. Verfahren nach Anspruch 14 oder 15, wobei die thermische Behandlung bei einer Temperatur von mindestens 1150°C, vorzugsweise von mindestens 1200°C, durchgeführt wird.
  17. Verfahren nach einem der Ansprüche 14 bis 16, ferner aufweisend: Bilden einer Oxidschutzschicht (205, 305) mindestens auf der ersten Seite (211, 311) der epitaktischen Schicht (220, 320) vor der thermischen Behandlung.
  18. Verfahren nach einem der Ansprüche 14 bis 17, ferner aufweisend: vor dem Bilden der epitaktischen Schicht (220), Unterwerfen des Halbleitersubstrats (100, 300) mindestens einem von: einem thermischen Sauerstoff-Ausdiffusionsglühen in einer Umgebung, die mindestens eines von Sauerstoff, Argon, Wasserstoff und Stickstoff enthält, bei einer Temperatur, die ausreichend ist, um die Sauerstoffkonzentration in einem Flächengebiet (103, 303) des Halbleitersubstrats (100, 300) zu reduzieren, und einem thermischen Oxidationsglühen in einer Umgebung, die Wasserdampf enthält, bei einer Temperatur zwischen ungefähr 1000°C und ungefähr 1300°C.
  19. Verfahren nach einem der Ansprüche 14 bis 18, wobei das Halbleitersubstrat (100, 300) eine Stickstoffkonzentration von weniger als 5 × 1014 cm-3 aufweisend.
  20. Verfahren nach einem der Ansprüche 14 bis 19, wobei die Mehrzahl von Superjunction-Halbleitervorrichtungsstrukturen so gebildet wird, dass ein Abstand zwischen benachbarten Superjunction-Halbleitervorrichtungsstrukturen 15 µm oder weniger, vorzugsweise 12 µm oder weniger, bevorzugter 10 µm oder weniger, wie 7 µm oder weniger, beträgt.
  21. Halbleitervorrichtung, aufweisend: ein Halbleitersubstrat (100, 300) mit einer anfänglichen Sauerstoffvolumenkonzentration von mindestens 6 × 1017 cm-3; eine epitaktische Schicht (120, 320) auf der ersten Seite (101, 301) des Halbleitersubstrats (100, 300), wobei die epitaktische Schicht (120, 320) und das Halbleitersubstrat (100, 300) eine gemeinsame Grenzfläche (101, 301) aufweisen; eine Superjunction-Halbleitervorrichtungsstruktur in der epitaktischen Schicht (120, 320); und ein Grenzflächengebiet (103, 303), das sich von der gemeinsamen Grenzfläche (101, 301) in das Halbleitersubstrat (100, 300) in eine Tiefe von mindestens 10 µm erstreckt, wobei die mittlere Sauerstoffkonzentration des Grenzflächengebiets (103, 303) niedriger ist als die Sauerstoffvolumenkonzentration des Halbleitersubstrats (100, 300).
  22. Halbleitervorrichtung nach Anspruch 21, wobei die mittlere Sauerstoffkonzentration des Grenzflächengebiets (103, 303) mindestens 30 % niedriger ist als die Sauerstoffvolumenkonzentration des Halbleitersubstrats (100, 300).
  23. Halbleitervorrichtung nach Anspruch 21 oder 22, wobei sich das Grenzflächengebiet (103, 303) von der gemeinsamen Grenzfläche (101, 301) in das Halbleitersubstrat (100, 300) in eine Tiefe von mindestens 20 µm erstreckt.
  24. Halbleitervorrichtung nach einem der Ansprüche 21 bis 23, wobei das Halbleitersubstrat (100, 300) eine Sauerstoffvolumenkonzentration von mindestens 7 × 1017 cm-3 aufweist.
  25. Halbleitervorrichtung nach einem der Ansprüche 21 bis 24, wobei das Halbleitersubstrat (100, 300) eine Volumen-Mikrodefektdichte von weniger als 104 cm-2, vorzugsweise weniger als 103 cm-2, aufweist.
  26. Halbleitervorrichtung nach einem der Ansprüche 21 bis 25, ferner aufweisend: eine Source-Region (131, 331) von einem zweiten Leitfähigkeitstyp, und ein Body-Gebiet (132, 332) von einem ersten Leitfähigkeitstyp, wobei die Superjunction-Halbleitervorrichtungsstruktur ein Kompensationsgebiet (133, 333) von dem zweiten Dotierungstyp in ohmschem Kontakt mit dem Body-Gebiet (132, 332) umfasst, wobei sich das Kompensationsgebiet (133, 333) tiefer in die epitaktische Schicht (120, 320) erstreckt als das Body-Gebiet (132, 332).
  27. Halbleitervorrichtung, aufweisend: ein Halbleitersubstrat (100, 300) mit einer anfänglichen Sauerstoffvolumenkonzentration von weniger als 6 × 1017 cm-3, vorzugsweise weniger als 5 × 1017 cm-3, wie weniger als 4 × 1017 cm-3; eine epitaktische Schicht (120, 320) auf der ersten Seite (101, 301) des Halbleitersubstrats (100, 300), wobei die epitaktische Schicht (120, 320) und das Halbleitersubstrat (100, 300) eine gemeinsame Grenzfläche (101, 301) aufweisen; eine Mehrzahl von Superjunction-Halbleitervorrichtungsstrukturen in der epitaktischen Schicht (120, 320), wobei ein Abstand zwischen benachbarten Superjunction-Halbleitervorrichtungsstrukturen kleiner ist als 15 µm; eine Mehrzahl von Body-Gebieten (132, 332) von einem ersten Leitfähigkeitstyp in der epitaktischen Schicht (120, 320); eine Mehrzahl von Source-Gebieten (131, 331) von einem zweiten Leitfähigkeitstyp in der epitaktischen Schicht (120, 320); und wobei die Superjunction-Halbleitervorrichtungsstrukturen Kompensationsgebiete (133, 333) von dem zweiten Dotierungstyp umfassen, wobei ein jeweiliges der Kompensationsgebiete (133, 333) in ohmschem Kontakt mit einem jeweiligen der Body-Gebiete (132, 332) steht, wobei sich die Kompensationsgebiete (133, 333) tiefer in die epitaktische Schicht (120, 320) erstrecken als die Body-Gebiete (132, 332).
  28. Halbleitervorrichtung nach einem der Ansprüche 21 bis 27, wobei das Halbleitersubstrat (100, 300) eine Stickstoffkonzentration von weniger als 5 × 1014 cm-3 aufweist.
DE102017117753.1A 2017-08-04 2017-08-04 Verfahren zur herstellung von halbleitervorrichtungen mitsuperjunction-strukturen Ceased DE102017117753A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102017117753.1A DE102017117753A1 (de) 2017-08-04 2017-08-04 Verfahren zur herstellung von halbleitervorrichtungen mitsuperjunction-strukturen
US16/054,236 US10658497B2 (en) 2017-08-04 2018-08-03 Method for manufacturing semiconductor devices with superjunction structures
US16/854,247 US10957788B2 (en) 2017-08-04 2020-04-21 Semiconductor devices with superjunction structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017117753.1A DE102017117753A1 (de) 2017-08-04 2017-08-04 Verfahren zur herstellung von halbleitervorrichtungen mitsuperjunction-strukturen

Publications (1)

Publication Number Publication Date
DE102017117753A1 true DE102017117753A1 (de) 2019-02-07

Family

ID=65019775

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017117753.1A Ceased DE102017117753A1 (de) 2017-08-04 2017-08-04 Verfahren zur herstellung von halbleitervorrichtungen mitsuperjunction-strukturen

Country Status (2)

Country Link
US (2) US10658497B2 (de)
DE (1) DE102017117753A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112021000055T5 (de) * 2020-02-18 2022-06-30 Fuji Electric Co., Ltd. Halbleitervorrichtung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19637182A1 (de) * 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
US20050156235A1 (en) * 1998-07-24 2005-07-21 Tatsuhiko Fujihira Semiconductor device with alternating conductivity type layer and method of manufacturing the same
DE102008027521A1 (de) * 2008-06-10 2009-12-17 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterschicht
DE102015121890A1 (de) * 2015-12-15 2017-06-22 Infineon Technologies Ag Verfahren zum Prozessieren eines Halbleiterwafers

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3011178B2 (ja) 1998-01-06 2000-02-21 住友金属工業株式会社 半導体シリコンウェーハ並びにその製造方法と熱処理装置
JP2011204796A (ja) 2010-03-24 2011-10-13 Toshiba Corp 半導体装置およびその製造方法
KR101904991B1 (ko) * 2011-05-25 2018-10-08 페어차일드코리아반도체 주식회사 슈퍼정션 반도체 소자 및 그 제조방법
US8975136B2 (en) * 2013-02-18 2015-03-10 Infineon Technologies Austria Ag Manufacturing a super junction semiconductor device
US9876110B2 (en) * 2014-01-31 2018-01-23 Stmicroelectronics, Inc. High dose implantation for ultrathin semiconductor-on-insulator substrates
US9601368B2 (en) * 2015-07-16 2017-03-21 Infineon Technologies Ag Semiconductor device comprising an oxygen diffusion barrier and manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19637182A1 (de) * 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
US20050156235A1 (en) * 1998-07-24 2005-07-21 Tatsuhiko Fujihira Semiconductor device with alternating conductivity type layer and method of manufacturing the same
DE102008027521A1 (de) * 2008-06-10 2009-12-17 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterschicht
DE102015121890A1 (de) * 2015-12-15 2017-06-22 Infineon Technologies Ag Verfahren zum Prozessieren eines Halbleiterwafers

Also Published As

Publication number Publication date
US20200251580A1 (en) 2020-08-06
US20190043971A1 (en) 2019-02-07
US10658497B2 (en) 2020-05-19
US10957788B2 (en) 2021-03-23

Similar Documents

Publication Publication Date Title
DE102012102341B4 (de) Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet
DE102006019935B4 (de) SOI-Transistor mit reduziertem Körperpotential und ein Verfahren zur Herstellung
DE102016112139B3 (de) Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE69616043T2 (de) Verfahren mit einem maskierungsschritt zur herstellung eines halbleiterbauelements mit einer sic halbleiterschicht
DE102010061295B4 (de) Halbleitervorrichtung mit metallischem Träger
DE102014114683B4 (de) Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff
DE3882849T2 (de) Anordnungen mit cmos-isolator-substrat mit niedriger streuung und verfahren zu deren herstellung.
DE102017102127B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur
DE102013022673B3 (de) Halbleiterbauelement
DE102016102861B3 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102013225320A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2160427A1 (de) Halbleiteranordnung mit einem Halb leiterwiderstand und Verfahren zur Her stellung einer derartigen Anordnung
DE102016122217B4 (de) Verfahren zum dünnen von substraten
DE102017117306A1 (de) Verfahren zum Herstellen einer Leistungshalbleitervorrichtung mit einer reduzierten Sauerstoffkonzentration
DE102007033873A1 (de) Verfahren zur Dotierung eines Halbleiterwafers und Halbleiterbauelement
DE102015101966A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit Schottkykontakt
EP1139432A2 (de) Schottky-Diode
DE102017117753A1 (de) Verfahren zur herstellung von halbleitervorrichtungen mitsuperjunction-strukturen
DE102006053182B4 (de) Verfahren zur p-Dotierung von Silizium
DE112016001599B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE10058031B4 (de) Verfahren zur Bildung leicht dotierter Halogebiete und Erweiterungsgebiete in einem Halbleiterbauelement
DE112012001986B4 (de) Bipolares Punch-Through-Halbleiterbauelement und Verfahren zur Herstellung eines derartigen Halbleiterbauelements
DE2658304C2 (de) Halbleitervorrichtung
DE102014113215B4 (de) Halbleitervorrichtung und verfahren zur ausbildung einer halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final