DE102015104456A1 - Halbleiterbauelement und herstellung desselben - Google Patents

Halbleiterbauelement und herstellung desselben Download PDF

Info

Publication number
DE102015104456A1
DE102015104456A1 DE102015104456.0A DE102015104456A DE102015104456A1 DE 102015104456 A1 DE102015104456 A1 DE 102015104456A1 DE 102015104456 A DE102015104456 A DE 102015104456A DE 102015104456 A1 DE102015104456 A1 DE 102015104456A1
Authority
DE
Germany
Prior art keywords
layer
active region
channel
dopant concentration
region layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015104456.0A
Other languages
English (en)
Inventor
Tsung-Hsing Yu
Chia-Wen Liu
Yeh Hsu
Ken-Ichi Goto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102015104456A1 publication Critical patent/DE102015104456A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Es werden ein Halbleiterbauelement und ein Verfahren zum Ausbilden desselben beschrieben. Ein Halbleiterbauelement enthält einen aktiven Bereich neben einem Kanal in einem Halbleiterverbund. Der aktive Bereich enthält eine erste Aktivbereichsschicht mit einer ersten Dotandenkonzentration, eine zweite Aktivbereichsschicht mit einer zweiten Dotandenkonzentration über der ersten Aktivbereichsschicht, und eine dritte Aktivbereichsschicht mit einer dritten Dotandenkonzentration über dem zweiten aktiven Bereich. Die dritte Dotandenkonzentration ist größer als die zweite Dotandenkonzentration, und die zweite Dotandenkonzentration ist größer als die erste Dotandenkonzentration. Der Kanal enthält eine zweite Kanalschicht, die Kohlenstoff umfasst, über einer ersten Kanalschicht und eine dritte Kanalschicht über der zweiten Kanalschicht. Die Konfiguration der aktiven Bereiche verbessert den Ansteuerungsstrom und reduziert den Kontaktwiderstand, und die Kanalkonfiguration erhöht die kurze Kanalsteuerung im Vergleich zu einem Halbleiterbauelement ohne die Konfiguration der aktiven Bereiche und der Kanäle.

Description

  • HINTERGRUND
  • In einem Halbleiterbauelement fließt Strom durch eine Kanalregion zwischen einer Source-Region und einer Drain-Region beim Anlegen einer ausreichenden Spannung oder Vorspannung an ein Gate des Bauelements. Wenn Strom durch die Kanalregion fließt, so wird das Bauelement allgemein als in einem „Ein”-Zustand befindlich angesehen, und wenn kein Strom durch die Kanalregion fließt, so wird das Bauelement allgemein als in einem „Aus”-Zustand befindlich angesehen.
  • BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden anhand der folgenden detaillierten Beschreibung verstanden, wenn sie in Verbindung mit den beiliegenden Figuren gelesen wird. Es wird darauf hingewiesen, dass Elemente und/oder Strukturen nicht unbedingt maßstabsgetreu gezeichnet sind. Die Abmessungen veranschaulichter Strukturelemente können dementsprechend im Interesse der Übersichtlichkeit der Besprechung nach Bedarf vergrößert und/oder verkleinert werden.
  • 1 ist ein Flussdiagramm, das ein Verfahren zum Ausbilden eines Halbleiterbauelements veranschaulicht, gemäß einigen Ausführungsformen.
  • 2 ist eine Illustration eines Halbleiterbauelements gemäß einigen Ausführungsformen.
  • 3 ist eine Illustration eines Halbleiterbauelements gemäß einigen Ausführungsformen.
  • 4 ist eine Illustration eines Halbleiterbauelements gemäß einigen Ausführungsformen.
  • 5 ist eine Illustration eines Halbleiterbauelements gemäß einigen Ausführungsformen.
  • 6 ist eine Illustration eines Halbleiterbauelements gemäß einigen Ausführungsformen.
  • 7 ist eine Illustration eines Halbleiterbauelements gemäß einigen Ausführungsformen.
  • 8 ist eine Illustration eines Halbleiterbauelements gemäß einigen Ausführungsformen.
  • 9 ist eine Illustration eines Halbleiterbauelements gemäß einigen Ausführungsformen.
  • 10 ist eine Illustration eines Halbleiterbauelements gemäß einigen Ausführungsformen.
  • 11 ist eine Illustration eines Halbleiterbauelements gemäß einigen Ausführungsformen.
  • 12 ist eine Illustration eines Halbleiterbauelements gemäß einigen Ausführungsformen.
  • 13 ist eine Illustration eines Halbleiterbauelements gemäß einigen Ausführungsformen.
  • 14 ist eine Illustration eines Halbleiterbauelements gemäß einigen Ausführungsformen.
  • 15 ist eine Illustration eines Halbleiterbauelements gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des hier besprochenen Gegenstandes bereit. Im Folgenden werden konkrete Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und dienen nicht der Einschränkung. Zum Beispiel kann die Ausbildung eines ersten Strukturelements über oder auf einem zweiten Strukturelement in der folgenden Beschreibung Ausführungsformen enthalten, bei denen die ersten und zweiten Strukturelemente in direktem Kontakt ausgebildet sind, und können auch Ausführungsformen enthalten, bei denen zusätzliche Strukturelemente zwischen den ersten und zweiten Strukturelementen ausgebildet sein können, so dass die ersten und zweiten Strukturelemente nicht unbedingt in direktem Kontakt stehen. Darüber hinaus kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schafft nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
  • Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „unterhalb”, „unter”, „unterer”, „oberhalb”, „oberer” und dergleichen, im vorliegenden Text verwendet werden, um die Beschreibung zu vereinfachen, um die Beziehung eines Elements oder Strukturelements zu einem oder mehreren anderen Elementen oder Strukturelementen zu beschreiben, wie in den Figuren veranschaulicht. Die räumlich relativen Begriffe sollen neben der in den Figuren gezeigten Ausrichtung noch weitere Ausrichtungen der Vorrichtung während des Gebrauchs oder Betriebes umfassen. Die Vorrichtung kann auch anders ausgerichtet (90 Grad gedreht oder anders ausgerichtet) sein, und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können gleichermaßen entsprechend interpretiert werden.
  • Im vorliegenden Text werden eine oder mehrere Techniken zum Ausbilden eines Halbleiterbauelements und resultierende Strukturen, die dadurch gebildet werden, bereitgestellt.
  • Ein Verfahren 100 zum Ausbilden eines Halbleiterbauelements 200 und eines Halbleiterbauelements 300 gemäß einigen Ausführungsformen ist in 1 veranschaulicht, und eine oder mehrere Strukturen, die dadurch gebildet werden, sind auf verschiedenen Stufen der Fertigung in den 2–15 veranschaulicht. Gemäß einigen Ausführungsformen umfasst ein Halbleiterbauelement 200 einen Halbleiterverbund 205, wie in 11 veranschaulicht. In einigen Ausführungsformen umfasst ein Halbleiterverbund 205 eine erste Kanalschicht 202, eine zweite Kanalschicht 206 und eine dritte Kanalschicht 208. In einigen Ausführungsformen umfasst das Halbleiterbauelement 200 einen aktiven Bereich 207 in dem Halbleiterverbund 205 und neben einem Gate 210. In einigen Ausführungsformen umfasst der aktive Bereich 207 eine erste Aktivbereichsschicht 220 mit einer ersten Dotandenkonzentration, eine zweite Aktivbereichsschicht 222 mit einer zweiten Dotandenkonzentration, wobei sich die zweite Aktivbereichsschicht 222 über der ersten Aktivbereichsschicht 220 befindet, und eine dritte Aktivbereichsschicht 224 mit einer dritten Dotandenkonzentration, wobei sich die dritte Aktivbereichsschicht 224 über der zweiten Aktivbereichsschicht 222 und über einer Oberseite 205a des Halbleiterverbundes 205 befindet. In einigen Ausführungsformen umfasst die erste Dotandenkonzentration, die zweite Dotandenkonzentration und die dritte Dotandenkonzentration des Halbleiterbauelements 200 einen p-Typ-Dotanden. In einigen Ausführungsformen umfasst das Halbleiterbauelement 300 den Halbleiterverbund 205, wie in 15 veranschaulicht. In einigen Ausführungsformen umfasst das Halbleiterbauelement 300 einen aktiven Bereich 307 in dem Halbleiterverbund 205 und neben einem Gate 210. In einigen Ausführungsformen umfasst der aktive Bereich 307 eine erste Aktivbereichsschicht 320 mit einer ersten Dotandenkonzentration und eine zweite Aktivbereichsschicht 322 mit einer zweiten Dotandenkonzentration, wobei sich die zweite Aktivbereichsschicht 322 über der ersten Aktivbereichsschicht 320 befindet. In einigen Ausführungsformen umfasst der aktive Bereich 307 eine dritte Aktivbereichsschicht 324 mit einer dritten Dotandenkonzentration, wobei sich die dritte Aktivbereichsschicht 324 über der zweiten Aktivbereichsschicht 322 und über der Oberseite 205a des Halbleiterverbundes 205 befindet. In einigen Ausführungsformen umfassen die erste Dotandenkonzentration, die zweite Dotandenkonzentration und die dritte Dotandenkonzentration des Halbleiterbauelements 300 einen n-Typ-Dotanden.
  • Bei 102 wird eine erste Kanalschicht 202 in einem Substrat 203 gebildet, um das Halbleiterbauelement 200, wie in den 2–3 veranschaulicht, oder das Halbleiterbauelement 300 gemäß einigen Ausführungsformen zu bilden. Wenden wir uns 2 zu. Ein Substrat 203 befindet sich zwischen Shallow Trench Isolation(STI)-Bereichen 204. In einigen Ausführungsformen umfasst das Substrat 203 mindestens eines von Silizium oder Germanium. Gemäß einigen Ausführungsformen umfasst das Substrat 203 mindestens eines von einer epitaxialen Schicht, einer Silizium-auf-Isolator(SOI)-Struktur, eines Wafers oder eines aus einem Wafer gebildeten Chips. In einigen Ausführungsformen umfasst der STI-Bereich 204 ein dielektrisches Material, wie zum Beispiel Siliziumoxid (SiO2). In einigen Ausführungsformen wird ein erstes Kanalschichtimplantat in das Substrat 203 implantiert. In einigen Ausführungsformen umfasst das erste Kanalschichtimplantat Germanium. In einigen Ausführungsformen wird ein erstes Ausheilen auf dem Substrat 203 ausgeführt. In einigen Ausführungsformen umfasst das erste Ausheilen das Anlegen einer hohen Temperatur zwischen über 400°C bis etwa 1000°C an das Halbleiterbauelement. In einigen Ausführungsformen repariert das Ausheilen Schäden an der Gitterstruktur in dem Substrat 203, die durch das erste Kanalschichtimplantat verursacht wurden. In einigen Ausführungsformen wird das Substrat 203 ausgespart, wie zum Beispiel durch Ätzen, um die erste Kanalschicht 202 zu bilden.
  • Bei 104 wird die zweite Kanalschicht 206 über der ersten Kanalschicht 202 gebildet, um das Halbleiterbauelement 200, wie in 3 veranschaulicht, oder das Halbleiterbauelement 300 gemäß einigen Ausführungsformen zu bilden. In einigen Ausführungsformen wird die zweite Kanalschicht 206 gezüchtet, wie zum Beispiel durch epitaxiales Wachstum. In einigen Ausführungsformen umfasst die zweite Kanalschicht 206 mindestens eines von Silizium oder Kohlenstoff. In einigen Ausführungsformen umfasst die zweite Kanalschicht 206 weniger als etwa 1% Kohlenstoff. In einigen Ausführungsformen hat die zweite Kanalschicht 206 eine zweite Kanalschichthöhe zwischen etwa 2 nm und etwa 15 nm. In einigen Ausführungsformen wird der Kohlenstoff zu der Zusammensetzung der zweiten Kanalschicht 206 durch in-situ-Dotierung hinzugefügt.
  • Bei 106 wird die dritte Kanalschicht 208 über der zweiten Kanalschicht 206 gebildet, um das Halbleiterbauelement 200, wie in 3 veranschaulicht, oder das Halbleiterbauelement 300 gemäß einigen Ausführungsformen zu bilden. In einigen Ausführungsformen wird die dritte Kanalschicht 208 gezüchtet, wie zum Beispiel durch epitaxiales Wachstum. In einigen Ausführungsformen umfasst die dritte Kanalschicht 208 Silizium. In einigen Ausführungsformen hat die dritte Kanalschicht 208 eine dritte Kanalschichthöhe zwischen etwa 5 nm bis etwa 30 nm. In einigen Ausführungsformen bilden die erste Kanalschicht 202, die zweite Kanalschicht 206 und die dritte Kanalschicht 208 einen Halbleiterverbund 205. In einigen Ausführungsformen wird eine Oxidschicht 209 über der dritten Kanalschicht 208 und dem STI-Bereich 204 gebildet, wie in 3 veranschaulicht. Wenden wir uns den 4–15 zu, wo eine Querschnittsansicht des Halbleiterbauelements veranschaulicht ist, aus einer Perspektive betrachtet, die durch Pfeile auf der Linie 4-4 in 3 angedeutet ist. In einigen Ausführungsformen wird ein Gate 210 über der Oxidschicht 209 gebildet, wie in 5 veranschaulicht. In einigen Ausführungsformen wird ein Gate-Material über der Oxidschicht 209 gebildet, und das Gate-Material und die Oxidschicht 209 werden strukturiert, um eine Gate-Struktur 213 zu bilden. In einigen Ausführungsformen umfasst das Gate 210 mindestens eines von einem Metall oder einem Polysilizium. In einigen Ausführungsformen umfasst die Gate-Struktur 213 eine Hartmaske (nicht gezeigt) über dem Gate 210. In einigen Ausführungsformen werden erste Seitenwandabstandshalter 212 an Seitenwänden des Gate 210 gebildet. In einigen Ausführungsformen umfassen die ersten Seitenwandabstandshalter 212 Oxid. In einigen Ausführungsformen wird eine Halo-Implantation 214 an dem Halbleiterverbund 205 ausgeführt, um eine Halo-Region 211 zu bilden, wie in 6 veranschaulicht. In einigen Ausführungsformen umfasst die Halo-Implantation 214 das Implantieren mindestens eines von einem p-Typ-Dotanden oder einem n-Typ-Dotanden. In einigen Ausführungsformen wird ein zweites Ausheilen an dem Halbleiterverbund 205 ausgeführt. In einigen Ausführungsformen umfasst das zweite Ausheilen das Anlegen einer hohen Temperatur zwischen etwa 400°C und etwa 1000°C an den Halbleiterverbund 205. In einigen Ausführungsformen repariert das zweite Ausheilen Schäden an einer Gitterstruktur in dem Halbleiterverbund 205, die durch die Halo-Implantation 214 verursacht wurden, und erweitert die Halo-Region 211 dergestalt, dass die Halo-Region 211 weiter unter der Gate-Struktur 213 liegt, als die Halo-Region 211 vor dem zweiten Ausheilen lag, wie in 7 veranschaulicht. In einigen Ausführungsformen wird ein zweiter Seitenwandabstandshalter 216 neben dem ersten Seitenwandabstandshalter 212 gebildet, wie in 8 veranschaulicht. In einigen Ausführungsformen umfasst der zweite Seitenwandabstandshalter ein Nitrid. In einigen Ausführungsformen folgt eine LDD-Implantation (nicht gezeigt) auf die Halo-Implantation 214. In einigen Ausführungsformen wird die LDD-Implantation in einem Winkel von weniger als 20° relativ zu einer Linie senkrecht zur Oberseite 205a des ersten Halbleiterverbundes 205 ausgeführt.
  • Bei 108 wird eine erste Aktivbereichsschicht 220 mit einer ersten Dotandenkonzentration in dem Halbleiterverbund 205 gebildet, um das Halbleiterbauelement 200 zu bilden, wie in 9 veranschaulicht. Vor 9 wird eine erste Öffnung 218 in dem Halbleiterverbund 205 gebildet, dergestalt, dass die erste Öffnung 218 teilweise unter der Gate-Struktur 213 liegt und sich in die erste Kanalschicht 202 hinein erstreckt, wie in 8 veranschaulicht. In einigen Ausführungsformen wird die erste Öffnung 218 durch Ätzen gebildet. In einigen Ausführungsformen umfasst die erste Öffnung 218 mindestens eines von einer dreieckigen oder einer konvexen viereckigen Form. In einigen Ausführungsformen wird die erste Aktivbereichsschicht 220 in der ersten Öffnung 218 gebildet, wie in 9 veranschaulicht. In einigen Ausführungsformen umfasst die erste Aktivbereichsschicht 220 mindestens eines von Silizium oder Germanium. In einigen Ausführungsformen wird während des Wachstums der ersten Aktivbereichsschicht 220 ein erster Germaniumgradient erzeugt, dergestalt, dass ein Prozentsatz von Germanium von einer Unterseite 220b der ersten Aktivbereichsschicht 220 zu einer untersten Oberseite 220a der ersten Aktivbereichsschicht 220 zunimmt. In einigen Ausführungsformen hat die Unterseite 220b der ersten Aktivbereichsschicht 220 eine Konzentration zwischen etwa 10% Germanium und etwa 30% Germanium, und die unterste Oberseite 220a der ersten Aktivbereichsschicht 220 hat eine Konzentration zwischen etwa 15% Germanium und etwa 40% Germanium. In einigen Ausführungsformen hat die erste Aktivbereichsschicht 220 eine konstante Germanium-Molfraktion zwischen etwa 15% Germanium und etwa 40% Germanium. In einigen Ausführungsformen umfasst der erste Dotand einen ersten p-Typ-Dotanden, wie zum Beispiel Bor oder undotiertes intrinsisches Bor. In einigen Ausführungsformen liegt die erste Dotandenkonzentration unter 1·1019 cm–3 des ersten p-Typ-Dotanden. In einigen Ausführungsformen ist die erste Aktivbereichsschicht 220 undotiert. In einigen Ausführungsformen wird die erste Aktivbereichsschicht 220 in Gegenwart des ersten p-Typ-Dotanden in der ersten Öffnung 218 gezüchtet, wie zum Beispiel durch epitaxiales Wachstum. In einigen Ausführungsformen wird die erste Aktivbereichsschicht 220 konform zur ersten Öffnung 218 gezüchtet, dergestalt, dass die erste Aktivbereichsschicht 220 mindestens eines von einer dreieckigen oder konvexen viereckigen Form umfasst. In einigen Ausführungsformen hat die erste Aktivbereichsschicht 220 eine gleichmäßige Dicke. In einigen Ausführungsformen hat die erste Aktivbereichsschicht 220 keine gleichmäßige Dicke. In einigen Ausführungsformen hat die erste Aktivbereichsschicht 220 eine erste Aktivbereichsschicht-Dicke 229 zwischen etwa 5 nm und etwa 30 nm, wobei die Dicke von der Unterseite 220b der ersten Aktivbereichsschicht 220 bis zur untersten Oberseite 220a der ersten Aktivbereichsschicht 220 gemessen wird. In einigen Ausführungsformen umfasst die erste Aktivbereichsschicht 220 einen Spitzenabschnitt 231, der sich unter der Gate-Struktur 213 am weitesten erstreckt. In einigen Ausführungsformen ist der Spitzenabschnitt 231 um eine erste Distanz 230 von einer Unterseite der Gate-Struktur 213 getrennt, wobei die erste Distanz 230 weniger als etwa 10 nm beträgt. In einigen Ausführungsformen befindet sich der Spitzenabschnitt 231 eine zweite Distanz 234 unter der Gate-Struktur 213, wobei die zweite Distanz zwischen etwa 2 nm und etwa 10 nm beträgt. In einigen Ausführungsformen hat die erste Aktivbereichsschicht 220 eine erste Aktivbereichstiefe 227, von der Unterseite 220b der ersten Aktivbereichsschicht 220 bis zur Oberseite 205a des Halbleiterverbundes 205 gemessenen, wie in 9 veranschaulicht. In einigen Ausführungsformen ist die erste Aktivbereichstiefe 227 größer als eine Summe der zweiten Kanalschichthöhe und der dritten Kanalschichthöhe 228.
  • Bei 110 wird eine zweite Aktivbereichsschicht 222 mit einer zweiten Dotandenkonzentration über der ersten Aktivbereichsschicht 220 in dem Halbleiterverbund 205 gebildet, um das Halbleiterbauelement 200, wie in 10 veranschaulicht, gemäß einigen Ausführungsformen zu bilden. In einigen Ausführungsformen umfasst die zweite Aktivbereichsschicht 222 mindestens eines von Silizium oder Germanium. In einigen Ausführungsformen umfasst der zweite Dotand einen zweiten p-Typ-Dotanden, wie zum Beispiel Bor oder schweres intrinsisches Bor. In einigen Ausführungsformen ist die zweite Dotandenkonzentration größer als die erste Dotandenkonzentration. In einigen Ausführungsform wird ein zweiter Germaniumgradient während der Bildung der zweiten Aktivbereichsschicht 222 erzeugt, dergestalt, dass ein Prozentsatz von Germanium von einer Unterseite der zweiten Aktivbereichsschicht 222 bis zur Oberseite 222a der zweiten Aktivbereichsschicht 222 zunimmt. In einigen Ausführungsformen hat die Unterseite der zweiten Aktivbereichsschicht 222 eine Konzentration zwischen etwa 20% Germanium und etwa 50% Germanium, und die Oberseite 222a der zweiten Aktivbereichsschicht 222 hat eine Konzentration zwischen etwa 30% Germanium und etwa 60% Germanium. In einigen Ausführungsformen hat die zweite Aktivbereichsschicht 222 eine konstante Germanium-Molfraktion zwischen etwa 30% Germanium und etwa 60% Germanium. In einigen Ausführungsformen beträgt die zweite Dotandenkonzentration zwischen etwa 5e19 cm–3 und etwa 5e20 cm–3 des zweiten p-Typ-Dotanden. In einigen Ausführungsformen wird die zweite Aktivbereichsschicht 222 in Gegenwart des zweiten p-Typ-Dotanden in der ersten Öffnung 218 über der ersten Aktivbereichsschicht 220 gezüchtet, wie zum Beispiel durch epitaxiales Wachstum. In einigen Ausführungsformen wird die zweite Aktivbereichsschicht 222 dergestalt gezüchtet, dass die zweite Aktivbereichsschicht 222 die erste Öffnung 218 füllt. In einigen Ausführungsformen hat die zweite Aktivbereichsschicht 222 eine zweite Aktivbereichsschicht-Dicke zwischen etwa 10 nm und etwa 40 nm, wobei die zweite Aktivbereichsschicht-Dicke von der untersten Oberseite 220a der ersten Aktivbereichsschicht 220 bis zur Oberseite 222a der zweiten Aktivbereichsschicht 222 gemessen wird.
  • Bei 112 wird eine dritte Aktivbereichsschicht 224 mit einer dritten Dotandenkonzentration über der zweiten Aktivbereichsschicht 222 und über dem Halbleiterverbund 205 gebildet, um das Halbleiterbauelement 200, wie in 11 veranschaulicht, gemäß einigen Ausführungsformen zu bilden. In einigen Ausführungsformen umfassen die erste Aktivbereichsschicht 220, die zweite Aktivbereichsschicht 222 und die dritte Aktivbereichsschicht 224 einen aktiven Bereich 207. In einigen Ausführungsformen umfasst die dritte Aktivbereichsschicht 224 mindestens eines von Silizium oder Germanium. In einigen Ausführungsformen hat die dritte Aktivbereichsschicht 224 eine Konzentration von weniger als 50% Germanium. In einigen Ausführungsformen umfasst der dritte Dotand einen dritten p-Typ-Dotanden, wie zum Beispiel Bor oder schweres intrinsisches Bor. In einigen Ausführungsformen ist die dritte Dotandenkonzentration größer als die zweite Dotandenkonzentration. In einigen Ausführungsformen umfasst die dritte Dotandenkonzentration zwischen etwa 3·1020 cm–3 und etwa 5e21 cm–3 des dritten p-Typ-Dotanden. In einigen Ausführungsformen wird die dritte Aktivbereichsschicht 224 in Gegenwart des dritten p-Typ-Dotanden über der zweiten Aktivbereichsschicht 222 und über der Oberseite 205a des Halbleiterverbundes 205 gezüchtet, wie zum Beispiel durch epitaxiales Wachstum, dergestalt, dass die dritte Aktivbereichsschicht 224 neben der Gate-Struktur 213 liegt. In einigen Ausführungsformen wird die dritte Aktivbereichsschicht 224 dergestalt gezüchtet, dass die dritte Aktivbereichsschicht 224 auf der Oberseite 222a der zweiten Aktivbereichsschicht 222 und der ersten Aktivbereichsschicht 220 liegt. In einigen Ausführungsformen wird die dritte Aktivbereichsschicht 224 dergestalt strukturiert, dass die dritte Aktivbereichsschicht 224 auf der Oberseite 222a der zweiten Aktivbereichsschicht 222 und nicht der obersten Oberseite 220c der ersten Aktivbereichsschicht 220 liegt. In einigen Ausführungsformen hat die dritte Aktivbereichsschicht 224 eine dritte Aktivbereichsschicht-Dicke zwischen etwa 5 nm und etwa 20 nm, wobei die dritte Aktivbereichsschicht-Dicke von der Oberseite 222a der zweiten Aktivbereichsschicht 222 bis zu einer Oberseite 224a der dritten Aktivbereichsschicht 224 gemessen wird. In einigen Ausführungsformen wird der zweite Abstandshalter 216 entfernt. In einigen Ausführungsformen umfasst der aktive Bereich 207 mindestens eines von einer Source oder einem Drain. In einigen Ausführungsformen wird ein Kanal 219 unter der Gate-Struktur 213 und neben dem aktiven Bereich 207 gebildet. In einigen Ausführungsformen halten das Bor und der erste Germaniumgradient in der ersten Aktivbereichsschicht 220 eine kurze Kanalsteuerung im Vergleich zu einem aktiven Bereich aufrecht, der nicht mindestens eines von einem ersten Germaniumgradienten oder der ersten Dotandenkonzentration aufweist. In einigen Ausführungsformen reduziert die erhöhte zweite Dotandenkonzentration in der zweiten Aktivbereichsschicht 222 einen Source/Drain-Erweiterungswiderstand und einen Source/Drain-Ausbreitungswiderstand im Vergleich zu einem aktiven Bereich, der nicht die zweite Aktivbereichsschicht 222 umfasst. In einigen Ausführungsformen reduziert die dritte Aktivbereichsschicht einen Siliziumkontaktwiderstand im Vergleich zu einem aktiven Bereich, der keine dritte Aktivbereichsschicht 224 hat. In einigen Ausführungsformen hat das Halbleiterbauelement 200 weniger lokale Variation im Vergleich zu einem Bauelement, das nicht die Struktur des Halbleiterbauelements 200 umfasst. In einigen Ausführungsformen umfasst die lokale Variation eine Variation bei der Dotandensättigung in einem ersten Halbleiterbauelement auf einem Chip im Vergleich zu einer Dotandensättigung auf einem zweiten Halbleiterbauelement auf dem Chip. In einigen Ausführungsformen umfasst die lokale Variation Line Edge Roughness(LER)-Variation in einem ersten Halbleiterbauelement auf einem Chip im Vergleich zur LER eines zweiten Halbleiterbauelements auf dem Chip. In einigen Ausführungsformen hat das Halbleiterbauelement 200 weniger globale Variation im Vergleich zu einem Bauelement, das nicht die Struktur des Halbleiterbauelements 200 umfasst. In einigen Ausführungsformen umfasst die globale Variation eine Abmessungsvariation bei einer Kanalbreite eines ersten Halbleiterbauelements auf einem Chip im Vergleich zu einer Kanalbreite eines zweiten Halbleiterbauelements auf dem Chip.
  • Bei 108 wird eine erste Aktivbereichsschicht 320 mit einer ersten Dotandenkonzentration in dem Halbleiterverbund 205 gebildet, um das Halbleiterbauelement 300 zu bilden, wie in 13 veranschaulicht. Vor 13 wird eine erste Öffnung 318 in dem Halbleiterverbund 205 gebildet, dergestalt, dass die erste Öffnung 318 teilweise unter der Gate-Struktur 213 liegt und sich in die erste Kanalschicht 202 hinein erstreckt, wie in 12 veranschaulicht. In einigen Ausführungsformen wird die erste Öffnung 318 durch Ätzen gebildet. In einigen Ausführungsformen umfasst die erste Öffnung 318 mindestens eines von einer pentagonalen Form oder einer anderen Form, die ein Polygon umfasst. In einigen Ausführungsformen wird die erste Aktivbereichsschicht 320 in der ersten Öffnung gebildet, wie in 13 veranschaulicht. In einigen Ausführungsformen umfasst die erste Aktivbereichsschicht 320 Silizium. In einigen Ausführungsformen umfasst der erste Dotand einen ersten n-Typ-Dotanden, wie zum Beispiel Phosphor oder intrinsisches dotiertes Phosphor. In einigen Ausführungsformen umfasst die erste Aktivbereichsschicht 320 weniger als etwa 5% Kohlenstoff. In einigen Ausführungsformen umfasst die erste Dotandenkonzentration zwischen etwa 1·1020 cm–3 und etwa 3·1020 cm–3 des ersten n-Typ-Dotanden. In einigen Ausführungsformen wird die erste Aktivbereichsschicht 320 in Gegenwart des ersten n-Typ-Dotanden in der ersten Öffnung 318 gezüchtet; wie zum Beispiel durch epitaxiales Wachstum. In einigen Ausführungsformen wird die erste Aktivbereichsschicht 320 konform zu der ersten Öffnung 218 gezüchtet, dergestalt, dass die erste Aktivbereichsschicht 220 mindestens eines von einer pentagonalen Form oder einer anderen Form umfasst, die ein Polygon umfasst. In einigen Ausführungsformen hat die erste Aktivbereichsschicht 320 eine gleichmäßige Dicke. In einigen Ausführungsformen hat die erste Aktivbereichsschicht 320 keine gleichmäßige Dicke. In einigen Ausführungsformen hat die erste Aktivbereichsschicht 320 eine erste Aktivbereichsschicht-Dicke 329 zwischen etwa 10 nm und etwa 25 nm, dergestalt, dass die Dicke von einer Unterseite 320b der ersten Aktivbereichsschicht 320 bis zu einer untersten Oberseite 320a der ersten Aktivbereichsschicht 320 gemessen wird. In einigen Ausführungsformen umfasst die erste Aktivbereichsschicht 320 einen Spitzenabschnitt 331, der sich am weitesten unter der Gate-Struktur 213 erstreckt. In einigen Ausführungsformen ist der Spitzenabschnitt 331 um eine erste Distanz 330 von der Unterseite der Gate-Struktur 213 getrennt, wobei die erste Distanz 330 weniger als etwa 10 nm beträgt. In einigen Ausführungsformen befindet sich der Spitzenabschnitt 331 eine zweite Distanz 334 unter der Gate-Struktur 213, wobei die zweite Distanz zwischen etwa 2 nm und etwa 10 nm beträgt. In einigen Ausführungsformen hat die erste Aktivbereichsschicht 320 eine erste Aktivbereichstiefe 327, von der Unterseite 320b der ersten Aktivbereichsschicht 320 bis zur Oberseite 205a des Halbleiterverbundes 205 gemessenen, wie in 13 veranschaulicht. In einigen Ausführungsformen ist die erste Aktivbereichstiefe 327 größer als eine Summe der zweiten Kanalschichthöhe und der dritten Kanalschichthöhe 228.
  • Bei 110 wird eine zweite Aktivbereichsschicht 322 mit einer zweiten Dotandenkonzentration über der ersten Aktivbereichsschicht 320 in dem Halbleiterverbund 205 gebildet, um das Halbleiterbauelement 300, wie in 14 veranschaulicht, gemäß einigen Ausführungsformen zu bilden. In einigen Ausführungsformen umfasst die zweite Aktivbereichsschicht 322 Silizium. In einigen Ausführungsformen umfasst der zweite Dotand einen zweiten n-Typ-Dotanden, wie zum Beispiel Phosphor oder hoch-intrinsisches dotiertes Phosphor. In einigen Ausführungsformen ist die zweite Dotandenkonzentration größer als die erste Dotandenkonzentration. In einigen Ausführungsformen umfasst die zweite Dotandenkonzentration zwischen etwa 15% und etwa 35% des zweiten n-Typ-Dotanden. In einigen Ausführungsformen umfasst die zweite Dotandenkonzentration zwischen etwa 2·1020 cm–3 und etwa 7·1020 cm–3 des zweiten n-Typ-Dotanden. In einigen Ausführungsformen wird die zweite Aktivbereichsschicht 322 in Gegenwart des zweiten n-Typ-Dotanden in der ersten Öffnung 318 über der ersten Aktivbereichsschicht 320 gezüchtet, wie zum Beispiel durch epitaxiales Wachstum. In einigen Ausführungsformen wird die zweite Aktivbereichsschicht 322 dergestalt gezüchtet, dass die zweite Aktivbereichsschicht 322 die erste Öffnung 318 füllt. In einigen Ausführungsformen hat die zweite Aktivbereichsschicht 322 eine zweite Aktivbereichsschicht-Dicke zwischen etwa 3 nm und etwa 15 nm, wobei die zweite Aktivbereichsschicht-Dicke von der untersten Oberseite 320a der ersten Aktivbereichsschicht 320 bis zu einer Oberseite 322a der zweiten Aktivbereichsschicht 322 gemessen wird.
  • Bei 112 wird eine dritte Aktivbereichsschicht 324 mit einer dritten Dotandenkonzentration über der zweiten Aktivbereichsschicht 322 und über dem Halbleiterverbund 205 gebildet, um das Halbleiterbauelement 300, wie in 15 veranschaulicht, gemäß einigen Ausführungsformen zu bilden. In einigen Ausführungsformen umfassen die erste Aktivbereichsschicht 320, die zweite Aktivbereichsschicht 322 und die dritte Aktivbereichsschicht 324 einen aktiven Bereich 307. In einigen Ausführungsformen umfasst die dritte Aktivbereichsschicht 324 Silizium. In einigen Ausführungsformen umfasst der dritte Dotand einen dritten n-Typ-Dotanden wie zum Beispiel Phosphor oder hoch-intrinsisches dotiertes Phosphor. In einigen Ausführungsformen umfasst die dritte Dotandenkonzentration zwischen etwa 3·1020 cm–3 und etwa 5·1021 cm–3 des dritten n-Typ-Dotanden. In einigen Ausführungsformen ist die dritte Dotandenkonzentration größer als die zweite Dotandenkonzentration. In einigen Ausführungsformen wird die dritte Aktivbereichsschicht 324 in Gegenwart des dritten n-Typ-Dotanden über der zweiten Aktivbereichsschicht 322 und über der Oberseite 205a des Halbleiterverbundes 205 gezüchtet, wie zum Beispiel durch epitaxiales Wachstum, dergestalt, dass die dritte Aktivbereichsschicht 324 neben der Gate-Struktur 213 liegt. In einigen Ausführungsformen wird die dritte Aktivbereichsschicht 324 dergestalt gezüchtet, dass die dritte Aktivbereichsschicht 324 auf der Oberseite 322a der zweiten Aktivbereichsschicht 322 und einer obersten Oberseite 320c der ersten Aktivbereichsschicht 320 liegt. In einigen Ausführungsformen wird die dritte Aktivbereichsschicht 324 dergestalt strukturiert, dass die dritte Aktivbereichsschicht 324 auf der Oberseite 322a der zweiten Aktivbereichsschicht 322 und nicht auf einer obersten Oberseite 320c der ersten Aktivbereichsschicht 320 liegt. In einigen Ausführungsformen hat die dritte Aktivbereichsschicht 324 eine dritte Aktivbereichsschicht-Dicke zwischen etwa 5 nm und etwa 25 nm, wobei die dritte Aktivbereichsschicht-Dicke von der Oberseite 322a der zweiten Aktivbereichsschicht 322 bis zu einer Oberseite 324a der dritten Aktivbereichsschicht 324 gemessen wird. In einigen Ausführungsformen wird der zweite Abstandshalter 216 entfernt. In einigen Ausführungsformen umfasst der aktive Bereich 307 mindestens eines von einer Source oder einem Drain. In einigen Ausführungsformen wird ein Kanal 319 unter der Gate-Struktur 213 und neben dem aktiven Bereich 307 gebildet. In einigen Ausführungsformen hält die erste Dotandenkonzentration, die Phosphor in der ersten Aktivbereichsschicht 320 umfasst, eine kurze Kanalsteuerung im Vergleich zu einem aktiven Bereich aufrecht, der nicht die erste Dotandenkonzentration aufweist. In einigen Ausführungsformen reduziert die erhöhte zweite Dotandenkonzentration, die Phosphor in der zweiten Aktivbereichsschicht 322 umfasst, einen Source/Drain-Erweiterungswiderstand und einen Source/Drain-Ausbreitungswiderstand im Vergleich zu einem aktiven Bereich, der nicht die zweite Aktivbereichsschicht 322 umfasst. In einigen Ausführungsformen reduziert die dritte Aktivbereichsschicht 324 einen Siliziumkontaktwiderstand im Vergleich zu einem aktiven Bereich, der keine dritte Aktivbereichsschicht 324 hat. In einigen Ausführungsformen hat das Halbleiterbauelement 300 weniger lokale Variation im Vergleich zu einem Bauelement, das nicht die Struktur des Halbleiterbauelements 300 umfasst. In einigen Ausführungsformen hat das Halbleiterbauelement 300 weniger globale Variation im Vergleich zu einem Bauelement, das nicht die Struktur des Halbleiterbauelements 300 umfasst.
  • Gemäß einigen Ausführungsformen umfasst ein Halbleiterbauelement einen aktiven Bereich. In einigen Ausführungsformen umfasst ein aktiver Bereich eine erste Aktivbereichsschicht mit einer ersten Dotandenkonzentration, eine zweite Aktivbereichsschicht mit einer zweiten Dotandenkonzentration, wobei die zweite Aktivbereichsschicht über der ersten Aktivbereichsschicht liegt, und eine dritte Aktivbereichsschicht mit einer dritten Dotandenkonzentration. In einigen Ausführungsformen liegt die dritte Aktivbereichsschicht über der zweiten Aktivbereichsschicht und erstreckt sich über einer Oberseite eines Halbleiterverbundes, innerhalb dessen die erste Aktivbereichsschicht und die zweite Aktivbereichsschicht gebildet werden. In einigen Ausführungsformen ist die erste Dotandenkonzentration niedriger als die zweite Dotandenkonzentration, und die zweite Dotandenkonzentration ist niedriger als die dritte Dotandenkonzentration.
  • Gemäß einigen Ausführungsformen umfasst ein Verfahren zum Ausbilden eines Halbleiterbauelements das Ausbilden eines Kanals und das Ausbilden eines aktiven Bereichs neben dem Kanal. In einigen Ausführungsformen umfasst das Ausbilden eines Kanals das Ausbilden einer ersten Kanalschicht in einem Substrat, das Ausbilden einer zweiten Kanalschicht über der ersten Kanalschicht, und das Ausbilden einer dritten Kanalschicht über der zweiten Kanalschicht. In einigen Ausführungsformen umfasst ein Halbleiterverbund die erste Kanalschicht, die zweite Kanalschicht und die dritte Kanalschicht. In einigen Ausführungsformen umfasst das Ausbilden eines aktiven Bereichs neben dem Kanal das Ausbilden einer ersten Aktivbereichsschicht in dem Halbleiterverbund, wobei die erste Aktivbereichsschicht eine erste Dotandenkonzentration hat, das Ausbilden einer zweiten Aktivbereichsschicht in dem Halbleiterverbund, wobei die zweite Aktivbereichsschicht eine zweite Dotandenkonzentration hat und über der ersten Aktivbereichsschicht ausgebildet ist, und das Ausbilden einer dritten Aktivbereichsschicht über einer Oberseite des Halbleiterverbundes, wobei die dritte Aktivbereichsschicht eine dritte Dotandenkonzentration hat und über der zweiten Aktivbereichsschicht ausgebildet ist.
  • Gemäß einigen Ausführungsformen umfasst ein Halbleiterbauelement einen Kanal innerhalb eines Substrats, das eine erste Kanalschicht, eine zweite Kanalschicht über der ersten Kanalschicht und eine dritte Kanalschicht über der zweiten Kanalschicht umfasst. In einigen Ausführungsformen umfasst ein Halbleiterverbund die erste Kanalschicht, die zweite Kanalschicht und die dritte Kanalschicht. In einigen Ausführungsformen befindet sich ein aktiver Bereich neben dem Kanal. In einigen Ausführungsformen umfasst ein aktiver Bereich eine erste Aktivbereichsschicht mit einer ersten Dotandenkonzentration, eine zweite Aktivbereichsschicht mit einer zweiten Dotandenkonzentration, wobei die zweite Aktivbereichsschicht über der ersten Aktivbereichsschicht liegt, und eine dritte Aktivbereichsschicht mit einer dritten Dotandenkonzentration. In einigen Ausführungsformen befindet sich die dritte Aktivbereichsschicht über der zweiten Aktivbereichsschicht und erstreckt sich über einer Oberseite eines Halbleiterverbundes, innerhalb dessen die erste Aktivbereichsschicht und die zweite Aktivbereichsschicht gebildet werden. In einigen Ausführungsformen ist die erste Dotandenkonzentration niedriger als die zweite Dotandenkonzentration, und die zweite Dotandenkonzentration ist niedriger als die dritte Dotandenkonzentration.
  • Es versteht sich, dass im vorliegenden Text gezeigte Schichten, Merkmale, Elemente usw. mit bestimmten Abmessungen relativ zueinander veranschaulicht sind, wie zum Beispiel strukturellen Abmessungen oder Ausrichtungen, um die Beschreibung zu vereinfachen und das Verstehen zu erleichtern, und dass sich ihre tatsächlichen Abmessungen in einigen Ausführungsformen erheblich von denen unterscheiden, die im vorliegenden Text veranschaulicht sind. Des Weiteren gibt es eine Vielzahl von Techniken zum Ausbilden der im vorliegenden Text erwähnten Schichten, Merkmale, Elemente usw., wie zum Beispiel Ätztechniken, Implantiertechniken, Dotierungstechniken, Aufschleudertechniken, Sputtertechniken, wie zum Beispiel Mikrowellen- oder Ionenstrahlsputtern, Wachstumstechniken, wie zum Beispiel thermisches Wachstum, oder Abscheidungstechniken, wie zum Beispiel chemisches Aufdampfen (CVD), physikalisches Aufdampfen (PVD), Plasma-verstärktes chemisches Aufdampfen (PECVD) oder Atomschichtabscheidung (ALD).
  • Darüber hinaus meint „beispielhaft” im Sinne des vorliegenden Textes „als ein Beispiel, ein Fall, eine Veranschaulichung” usw. dienend, und nicht unbedingt „vorteilhaft”. Im Sinne dieser Anmeldung meint „oder” ein inklusives „oder” und kein exklusives „oder”. Des Weiteren meint „ein/einer/eine” im Sinne dieser Anmeldung und der beiliegenden Ansprüche allgemein „ein oder mehrere”, sofern nichts anderes angegeben ist oder aus dem Kontext nicht zwingend eine Einzahlform zu verstehen ist. Des Weiteren meint mindestens eines von A und B und/oder dergleichen allgemein A oder B oder sowohl A als auch B. Wenn des Weiteren „enthält”, „aufweist”, „hat”, „mit” oder Varianten davon verwendet werden, so sind diese Begriffe in einem ähnlichen Sinn inkludierend zu verstehen wie der Begriff „umfassen”. Sofern nichts anderes angegeben ist, sind des Weiteren „erster”, „zweiter” oder dergleichen nicht so zu verstehen, als implizierten sie einen zeitlichen Aspekt, einen räumlichen Aspekt, eine Reihenfolge usw. Vielmehr werden diese Begriffe lediglich als Identifikatoren, Namen usw. für Merkmale, Elemente, Punkte usw. verwendet. Zum Beispiel entsprechen ein erstes Element und ein zweites Element allgemein Element A und Element B oder zwei verschiedenen oder zwei identischen Elementen oder dem gleichen Element.
  • Des Weiteren ist die Offenbarung zwar mit Bezug auf eine oder mehrere Implementierungen gezeigt und beschrieben worden, doch dem Fachmann fallen beim Lesen und Verstehen dieser Spezifikation und der beiliegenden Zeichnungen äquivalente Änderungen und Modifizierungen ein. Die Offenbarung umfasst alle derartigen Modifizierungen und Änderungen und wird allein durch den Schutzumfang der folgenden Ansprüche beschränkt. Speziell in Bezug auf die verschiedenen Funktionen, die durch die oben beschriebenen Komponenten (zum Beispiel Elemente, Ressourcen usw.) ausgeführt werden, ist es beabsichtigt, dass – sofern nicht etwas anderes angegeben ist – die Begriffe, die dafür verwendet werden, solche Komponenten zu beschreiben, jeglichen Komponenten entsprechen, die die spezifizierte Funktion der beschriebenen Komponente (die beispielsweise funktional äquivalent ist) ausführen, selbst wenn sie der offenbarten Struktur nicht strukturell äquivalent ist. Des Weiteren kann, auch wenn ein bestimmtes Merkmal der Offenbarung mit Bezug auf nur eine von verschiedenen Implementierungen offenbart wurde, ein solches Merkmal mit einem oder mehreren anderen Merkmalen der anderen Implementierungen kombiniert werden, so wie es für eine gegebene oder bestimmte Anwendung gewünscht wird und vorteilhaft ist.

Claims (20)

  1. Halbleiterbauelement, das Folgendes umfasst: einen aktiven Bereich, der Folgendes umfasst: eine erste Aktivbereichsschicht mit einer ersten Dotandenkonzentration; eine zweite Aktivbereichsschicht mit einer zweiten Dotandenkonzentration, wobei die zweite Aktivbereichsschicht über der ersten Aktivbereichsschicht liegt; und eine dritte Aktivbereichsschicht mit einer dritten Dotandenkonzentration, wobei die dritte Aktivbereichsschicht über der zweiten Aktivbereichsschicht liegt und sich über einer Oberseite eines Halbleiterverbundes erstreckt, innerhalb dessen die erste Aktivbereichsschicht und die zweite Aktivbereichsschicht gebildet werden, wobei die erste Dotandenkonzentration niedriger ist als die zweite Dotandenkonzentration und die zweite Dotandenkonzentration niedriger ist als die dritte Dotandenkonzentration.
  2. Halbleiter nach Anspruch 1, der Folgendes umfasst: einen Kanal innerhalb des Halbleiterverbundes und neben dem aktiven Bereich, wobei der Kanal Folgendes umfasst: eine erste Kanalschicht; eine zweite Kanalschicht über der ersten Kanalschicht; und eine dritte Kanalschicht über der zweiten Kanalschicht.
  3. Halbleiter nach Anspruch 2, wobei die erste Aktivbereichsschicht eine erste Aktivbereichsschicht-Tiefe hat, die zweite Kanalschicht eine zweite Kanalschichthöhe hat und die dritte Kanalschicht eine dritte Kanalschichthöhe hat, wobei die erste Aktivbereichsschicht-Tiefe größer ist als eine Summe der zweiten Kanalschichthöhe und der dritten Kanalschichthöhe.
  4. Halbleiterbauelement nach Anspruch 3, wobei die Summe der zweiten Kanalschichthöhe und der dritten Kanalschichthöhe maximal etwa 40 nm beträgt.
  5. Halbleiterbauelement nach einem der Ansprüche 2 bis 4, wobei die zweite Kanalschicht mindestens eines von Silizium oder Kohlenstoff umfasst.
  6. Halbleiterbauelement nach Anspruch 5, wobei die zweite Kanalschicht weniger als etwa 5% Kohlenstoff umfasst.
  7. Halbleiterbauelement nach einem der vorangehenden Ansprüche, wobei: die erste Dotandenkonzentration unter 1·1019 cm–3 des ersten p-Typ-Dotanden liegt; und/oder die erste Dotandenkonzentration zwischen etwa 1·1020 cm–3 und etwa 3·1020 cm–3 des ersten n-Typ-Dotanden liegt.
  8. Halbleiterbauelement nach einem der vorangehenden Ansprüche, wobei: die zweite Dotandenkonzentration zwischen etwa 5·1019 cm–3 und etwa 5·1020 cm–3 des zweiten p-Typ-Dotanden liegt; und/oder die zweite Dotandenkonzentration zwischen etwa 2·1020 cm–3 und etwa 7·1020 cm–3 des zweiten n-Typ-Dotanden liegt.
  9. Halbleiterbauelement nach einem der vorangehenden Ansprüche, wobei: die dritte Dotandenkonzentration zwischen etwa 3·1020 cm–3 und etwa 5·1021 cm–3 des dritten p-Typ-Dotanden liegt; und/oder die dritte Dotandenkonzentration zwischen etwa 3·1020 cm–3 und etwa 5·1021 cm–3 des dritten n-Typ-Dotanden liegt.
  10. Halbleiterbauelement nach einem der vorangehenden Ansprüche, wobei die erste Aktivbereichsschicht einen ersten Germaniumgradienten aufweist und die zweite Aktivbereichsschicht einen zweiten Germaniumgradienten aufweist, dergestalt, dass ein Prozentsatz von Germanium von der ersten Aktivbereichsschicht zu der zweiten Aktivbereichsschicht zunimmt.
  11. Halbleiterbauelement nach Anspruch 10, wobei: der erste Germaniumgradient zwischen etwa 10% Germanium und etwa 40% Germanium umfasst; und/oder der zweite Germaniumgradient zwischen etwa 20% Germanium und etwa 60% Germanium umfasst.
  12. Halbleiterbauelement nach einem der vorangehenden Ansprüche, das eine Gate-Struktur über dem Kanal und neben der dritten Aktivbereichsschicht umfasst.
  13. Halbleiterbauelement nach Anspruch 12, wobei ein Spitzenabschnitt der ersten Aktivbereichsschicht, der sich am weitesten unter der Gate-Struktur erstreckt, um eine erste Distanz von einer Unterseite der Gate-Struktur getrennt ist, wobei die erste Distanz weniger als etwa 10 nm beträgt.
  14. Verfahren zum Ausbilden eines Halbleiterbauelements, das Folgendes umfasst: Ausbilden eines Kanals, was Folgendes umfasst: Ausbilden einer ersten Kanalschicht in einem Substrat; Ausbilden einer zweiten Kanalschicht über der ersten Kanalschicht; und Ausbilden einer dritten Kanalschicht über der zweiten Kanalschicht, wobei ein Halbleiterverbund die erste Kanalschicht, die zweite Kanalschicht und die dritte Kanalschicht umfasst; und Ausbilden eines aktiven Bereichs neben dem Kanal, was Folgendes umfasst: Ausbilden einer ersten Aktivbereichsschicht in dem Halbleiterverbund, wobei die erste Aktivbereichsschicht eine erste Dotandenkonzentration hat; Ausbilden einer zweiten Aktivbereichsschicht in dem Halbleiterverbund, wobei die zweite Aktivbereichsschicht eine zweite Dotandenkonzentration hat und über der ersten Aktivbereichsschicht ausgebildet ist; und Ausbilden einer dritten Aktivbereichsschicht über einer Oberseite des Halbleiterverbundes, wobei die dritte Aktivbereichsschicht eine dritte Dotandenkonzentration hat und über der zweiten Aktivbereichsschicht ausgebildet ist.
  15. Verfahren nach Anspruch 14, wobei das Ausbilden eines Kanals Folgendes umfasst: Implantieren eines erste Dotanden in das Substrat und Ausheilen, um die erste Kanalschicht zu bilden; Züchten von Siliziumcarbid über der ersten Kanalschicht, um die zweite Kanalschicht zu bilden; und Züchten von Silizium über der zweiten Kanalschicht, um die dritte Kanalschicht zu bilden.
  16. Verfahren nach Anspruch 14 oder Anspruch 15, das Folgendes umfasst: Ausführen einer Halo-Implantation in den Halbleiterverbund vor dem Ausbilden der ersten Aktivbereichsschicht.
  17. Verfahren nach einem der Ansprüche 14 bis 16, wobei das Ausbilden einer ersten Aktivbereichsschicht Folgendes umfasst: Ausbilden einer ersten Öffnung in dem Halbleiterverbund; und Züchten mindestens eines von Silizium oder Germanium in der ersten Öffnung in Gegenwart von mindestens einem eines ersten n-Typ-Dotanden oder eines ersten p-Typ-Dotanden, dergestalt, dass die erste Aktivbereichsschicht mindestens eines von Folgendem umfasst: eine erste Dotandenkonzentration unter 1·1019 cm–3 des ersten p-Typ-Dotanden; oder eine erste Dotandenkonzentration zwischen etwa 1·1020 cm–3 und etwa 3·1020 cm–3 des ersten n-Typ-Dotanden.
  18. Verfahren nach einem der Ansprüche 14 bis 17, wobei das Ausbilden einer zweiten Aktivbereichsschicht Folgendes umfasst: Züchten mindestens eines von Silizium oder Germanium über der ersten Aktivbereichsschicht in Gegenwart von mindestens einem eines zweiten n-Typ-Dotanden oder eines zweiten p-Typ-Dotanden dergestalt, dass die zweite Aktivbereichsschicht mindestens eines von Folgendem umfasst: eine zweite Dotandenkonzentration zwischen etwa 5·1019 cm–3 und etwa 5·1020 cm–3 des zweiten p-Typ-Dotanden; oder eine zweite Dotandenkonzentration zwischen etwa 2·1020 cm–3 und etwa 7·1020 cm–3 des zweiten n-Typ-Dotanden.
  19. Verfahren nach einem der Ansprüche 14 bis 18, wobei das Ausbilden einer dritten Aktivbereichsschicht Folgendes umfasst: Züchten mindestens eines von Silizium oder Germanium über der zweiten Aktivbereichsschicht in Gegenwart von mindestens einem eines dritten n-Typ-Dotanden oder eines dritten p-Typ-Dotanden dergestalt, dass die dritte Aktivbereichsschicht mindestens eines von Folgendem umfasst: eine dritte Dotandenkonzentration zwischen etwa 3·1020 cm–3 und etwa 5·1021 cm–3 des dritten p-Typ-Dotanden; oder eine dritte Dotandenkonzentration zwischen etwa 3·1020 cm–3 und etwa 5·1021 cm–3 des dritten n-Typ-Dotanden.
  20. Halbleiterbauelement, das Folgendes umfasst: einen Kanal innerhalb eines Substrats, das Folgendes umfasst: eine erste Kanalschicht; eine zweite Kanalschicht über der ersten Kanalschicht; und eine dritte Kanalschicht über der zweiten Kanalschicht, wobei ein Halbleiterverbund die erste Kanalschicht, die zweite Kanalschicht und die dritte Kanalschicht umfasst; und einen aktiven Bereich neben dem Kanal, der Folgendes umfasst: eine erste Aktivbereichsschicht in dem Halbleiterverbund, wobei die erste Aktivbereichsschicht eine erste Dotandenkonzentration hat; eine zweite Aktivbereichsschicht in dem Halbleiterverbund, wobei die zweite Aktivbereichsschicht eine zweite Dotandenkonzentration hat und über der ersten Aktivbereichsschicht ausgebildet ist; und eine dritte Aktivbereichsschicht über einer Oberseite des Halbleiterverbundes, wobei die dritte Aktivbereichsschicht eine dritte Dotandenkonzentration hat und über der zweiten Aktivbereichsschicht ausgebildet ist, wobei die erste Dotandenkonzentration niedriger als die zweite Dotandenkonzentration ist und die zweite Dotandenkonzentration niedriger als die dritte Dotandenkonzentration ist.
DE102015104456.0A 2014-04-21 2015-03-25 Halbleiterbauelement und herstellung desselben Pending DE102015104456A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/257,033 US9716172B2 (en) 2014-04-21 2014-04-21 Semiconductor device having multiple active area layers and its formation thereof
US14/257,033 2014-04-21

Publications (1)

Publication Number Publication Date
DE102015104456A1 true DE102015104456A1 (de) 2015-10-22

Family

ID=54250019

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015104456.0A Pending DE102015104456A1 (de) 2014-04-21 2015-03-25 Halbleiterbauelement und herstellung desselben

Country Status (5)

Country Link
US (1) US9716172B2 (de)
KR (2) KR20150121644A (de)
CN (1) CN105023945B (de)
DE (1) DE102015104456A1 (de)
TW (1) TWI545752B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108010846B (zh) * 2016-10-28 2020-08-07 中芯国际集成电路制造(上海)有限公司 用于改善短沟道效应的方法以及半导体结构
CN107968123B (zh) * 2017-11-29 2019-04-16 中国电子科技集团公司第十三研究所 一种增强型场效应晶体管
CN112652578B (zh) * 2019-10-11 2023-11-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法、晶体管
CN113451132B (zh) * 2020-03-26 2024-04-19 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI263709B (en) * 2004-02-17 2006-10-11 Ind Tech Res Inst Structure of strain relaxed thin Si/Ge epitaxial layer and fabricating method thereof
JP2007214481A (ja) 2006-02-13 2007-08-23 Toshiba Corp 半導体装置
JP4552926B2 (ja) * 2006-11-20 2010-09-29 エルピーダメモリ株式会社 半導体装置及び半導体装置の製造方法
US7544997B2 (en) 2007-02-16 2009-06-09 Freescale Semiconductor, Inc. Multi-layer source/drain stressor
US7875511B2 (en) * 2007-03-13 2011-01-25 International Business Machines Corporation CMOS structure including differential channel stressing layer compositions
US8003454B2 (en) 2008-05-22 2011-08-23 Freescale Semiconductor, Inc. CMOS process with optimized PMOS and NMOS transistor devices
US7902009B2 (en) 2008-12-11 2011-03-08 Intel Corporation Graded high germanium compound films for strained semiconductor devices
US8242559B2 (en) * 2009-04-13 2012-08-14 Globalfoundries Singapore Pte. Ltd. Integrated circuit system with a floating dielectric region and method of manufacture thereof
KR101051577B1 (ko) * 2009-06-30 2011-07-22 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
US20130069123A1 (en) * 2011-09-16 2013-03-21 Globalfoundries Inc. Cmos semiconductor devices having stressor regions and related fabrication methods
US9012277B2 (en) * 2012-01-09 2015-04-21 Globalfoundries Inc. In situ doping and diffusionless annealing of embedded stressor regions in PMOS and NMOS devices
KR20140039544A (ko) * 2012-09-24 2014-04-02 삼성전자주식회사 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
CN105023945B (zh) 2018-03-23
TWI545752B (zh) 2016-08-11
KR20170106628A (ko) 2017-09-21
TW201603271A (zh) 2016-01-16
US9716172B2 (en) 2017-07-25
KR101812497B1 (ko) 2017-12-27
CN105023945A (zh) 2015-11-04
US20150303302A1 (en) 2015-10-22
KR20150121644A (ko) 2015-10-29

Similar Documents

Publication Publication Date Title
DE112017000914B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Wrap-Around-Kontakt
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102016226235A1 (de) Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer stlsziumcarbid-halbleitervorrichtung
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102008023474A1 (de) Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zu deren Fertigung
DE102005020410A1 (de) Transistorstruktur und zugehöriges Herstellungsverfahren
DE102008018865A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102013007215A1 (de) Leistungsvorrichtung und Herstellungsverfahren hierfür
DE102015102807B4 (de) Halbleitervorrichtung, die eine halbleiter-platteneinheit umfasst, die eine source und einen drain verbindet
DE102017115412A1 (de) Verfahren zur Herstellung eines Supberjunctionbauelements
DE112012001587B4 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE102014118986B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016226237A1 (de) Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumcarbid-halbleitervorrichtung
DE102013107758B4 (de) Halbleitervorrichtung mit einer dielektrischen Struktur in einem Trench
DE112020005848T5 (de) Halbleiterbauelement, verfahren zum herstellen eines halbleiterbauelements und elektronische einrichtung mit diesem halbleiterbauelement
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102018124692A1 (de) Halbleitervorrichtung mit Diodenvorrichtungen mit unterschiedlichen Barrierenhöhen und Verfahren zu deren Herstellung
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE102015104456A1 (de) Halbleiterbauelement und herstellung desselben
DE112017002379T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102016100277A1 (de) Leistungs-mosfets und verfahren zu ihrer herstellung
DE102015206113A1 (de) Verfahren zum bilden einer elektronischen vorrichtung, die ein abschlussgebiet mit einem isolatiionsgebiet aufweist
DE102018105741B3 (de) Verfahren zum erzeugen komplementär dotierter halbleitergebiete in einem halbleiterkörper und halbleiteranordnung
DE102018130444A1 (de) Verfahren zum Herstellen eines Superjunction-Transistorbauelements
DE102017104918B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit epitaktischen Schichten und einer Ausrichtungsstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication