TWI545752B - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI545752B
TWI545752B TW104112532A TW104112532A TWI545752B TW I545752 B TWI545752 B TW I545752B TW 104112532 A TW104112532 A TW 104112532A TW 104112532 A TW104112532 A TW 104112532A TW I545752 B TWI545752 B TW I545752B
Authority
TW
Taiwan
Prior art keywords
layer
active region
channel
region layer
dopant concentration
Prior art date
Application number
TW104112532A
Other languages
English (en)
Other versions
TW201603271A (zh
Inventor
余宗興
徐燁
劉佳雯
後藤賢一
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201603271A publication Critical patent/TW201603271A/zh
Application granted granted Critical
Publication of TWI545752B publication Critical patent/TWI545752B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導體裝置及其形成方法
本揭露係關於半導體裝置，更特別關於其半導體複合層與其形成方法。
在半導體裝置中，施加足夠電壓或偏壓至裝置的閘極時，電流將穿過源極區與汲極區之間的通道區。當電流流經通道區時，裝置通常視作「開啟」狀態。當電流未流經通道區時，裝置通常視作「關閉」狀態。
本揭露一實施例提供之半導體裝置，包括：主動區，包括：第一主動區層，具有第一掺質濃度；第二主動區層，具有第二掺質濃度且位於第一主動區層上；以及第三主動區層，具有第三掺質濃度且位於第二主動區層上，第三主動區層延伸於半導體複合層之上表面上，且半導體複合層中形成有第一主動區層與第二主動區層，其中第一掺質濃度小於第二掺質濃度，且第二掺質濃度小於第三掺質濃度。
本揭露一實施例提供之半導體裝置的形成方法，包括：形成通道，包括：形成第一通道層於基板中；形成第二通道層於第一通道層上；以及形成第三通道層於第二通道層上，其中半導體複合層包括第一通道層、第二通道層、與第三 通道層；以及形成主動區與通道相鄰，包括：形成第一主動區層於半導體複合層中，第一主動區層具有第一掺質濃度；形成第二主動區層於半導體複合層中，第二主動區層具有第二掺質濃度且形成於第一主動區層上；以及形成第三主動區層於半導體複合層之上表面上，第三主動區層具有第三掺質濃度且形成於第二主動區層上。
本揭露一實施例提供之半導體裝置，包括：通道位於基板中，且通道包括：第一通道層；第二通道層位於第一通道層上；以及第三通道層位於第二通道層上，其中半導體複合層包括第一通道層、第二通道層、與第三通道層；以及主動區與通道相鄰，且主動區包括：第一主動區層位於半導體複合層中，且第一主動區層具有第一掺質濃度；第二主動區層位於半導體複合層中，第二主動區層具有第二掺質濃度且形成於第一主動區層上；以及第三主動區層位於半導體複合層之上表面上，第三主動區層具有第三掺質濃度且形成於第二主動區層上，其中第一掺質濃度小於第二掺質濃度，且第二掺質濃度小於第三掺質濃度。
4-4‧‧‧切線
100‧‧‧方法
102、104、106、108、110、112‧‧‧步驟
200、300‧‧‧半導體裝置
202‧‧‧第一通道層
203‧‧‧基板
204‧‧‧STI區
205‧‧‧半導體複合層
205a、222a、224a、322a、324a‧‧‧上表面
206‧‧‧第二通道層
207、307‧‧‧主動區
208‧‧‧第三通道層
209‧‧‧氧化物層
210‧‧‧閘極
211‧‧‧環狀區
212‧‧‧第一側壁間隔物
213‧‧‧閘極結構
214‧‧‧環狀佈植
216‧‧‧第二側壁間隔物
218、318‧‧‧第一開口
219、319‧‧‧通道
220、320‧‧‧第一主動區層
220a、320a‧‧‧底部的上表面
220b、320a‧‧‧下表面
220c、320c‧‧‧頂部的上表面
222、322‧‧‧第二主動區層
224、324‧‧‧第三主動區層
227、327‧‧‧第一主動區深度
228‧‧‧第二通道層高度與第三通道層高度之總合
229、329‧‧‧第一主動區層厚度
230、330‧‧‧第一距離
231、331‧‧‧尖端部份
234、334‧‧‧第二距離
第1圖係某些實施例中，半導體裝置的形成方法之流程圖。
第2圖係某些實施例中，半導體裝置的示意圖。
第3圖係某些實施例中，半導體裝置的示意圖。
第4圖係某些實施例中，半導體裝置的示意圖。
第5圖係某些實施例中，半導體裝置的示意圖。
第6圖係某些實施例中，半導體裝置的示意圖。
第7圖係某些實施例中，半導體裝置的示意圖。
第8圖係某些實施例中，半導體裝置的示意圖。
第9圖係某些實施例中，半導體裝置的示意圖。
第10圖係某些實施例中，半導體裝置的示意圖。
第11圖係某些實施例中，半導體裝置的示意圖。
第12圖係某些實施例中，半導體裝置的示意圖。
第13圖係某些實施例中，半導體裝置的示意圖。
第14圖係某些實施例中，半導體裝置的示意圖。
第15圖係某些實施例中，半導體裝置的示意圖。
下述揭露內容提供的不同實施例可實施本揭露的不同結構。下述特定構件與排列的實施例係用以簡化本揭露而非侷限本揭露。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本揭露的多個實例中將採用重複標號及/或符號使說明簡化及明確，但這些重複不代表多種實施例中相同標號的元件之間具有相同的對應關係。
另一方面，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
下述內容將提供用以形成半導體裝置的一或多種技術及其形成的結構。
在某些實施例中，形成半導體裝置200與半導體裝置300的方法100如第1圖所示，而製程的多種階段中形成的一或多種結構如第2至15圖所示。在某些實施例中，半導體裝置200包含半導體複合層205，如第11圖所示。在某些實施例中，半導體複合層205包含第一通道層202、第二通道層206、與第三通道層208。在某些實施例中，半導體裝置200包含主動區207於半導體複合層205中，並與閘極210相鄰。在某些實施例中，主動區207包含第一主動區層220、第一主動區層220上的第二主動區層222、與第二主動區層222與半導體複合層205之上表面205a上的第三主動區層224，第一主動區層220具有第一掺質濃度，第二主動區層222具有第二掺質濃度，且第三主動區層224具有第三掺質濃度。在某些實施例中，半導體裝置200中的第一掺質濃度、第二掺質濃度、與第三掺質濃度對應p型掺質。在某些實施例中，半導體裝置300包含半導體複合層205如第15圖所示。在某些實施例中，半導體裝置300包含主動區307於半導體複合層205中，並與閘極210相鄰。在某些實施例中，主動區307包含第一主動區層320與第一主動區層320上的第二主動區層322，第一主動區層320具有第一掺質濃度，且第二主動區層322具有第二掺質濃度。在某些實施例中，主動區307包含第二主動區層322與半導體複合層205之上表面205a上的第三主動區層324，且第三主動區層324具有第三掺質濃度。在某些實施例中，半導體裝置300中的第一掺質濃度、第二掺質濃度、 與第三掺質濃度對應n型掺質。
在某些實施例之步驟102中，形成第一通道層202於基板203中，以形成第2-3圖中的半導體裝置200(或半導體裝置300)。如第2圖所示，基板203位於STI(淺溝槽隔離)區204之間。在某些實施例中，基板203包括矽或鍺中至少一者。在某些實施例中，基板203包含磊晶層、絕緣層上矽(SOI)結構、晶圓、或自晶圓形成之晶粒中至少一者。在某些實施例中，STI區204包括介電材料如氧化矽(SiO2)。在某些實施例中，第一通道層佈植物係佈植至基板203中。在某些實施例中，第一通道層佈植物係包含鍺。在某些實施例中，在基板203上進行第一回火。在某些實施例中，第一回火包括施加介於約400℃至約1000℃之間的高溫至半導體裝置。在某些實施例中，第一回火可修補第一通道層佈植物所損傷的基板203中晶格結構。在某些實施例中，蝕刻基板203使其凹陷，以形成第一通道層202。
在某些實施例之步驟104中，形成第二通道層206於第一通道層202上，以形成第3圖中的半導體裝置200(或半導體裝置300)。在某些實施例中，第二通道層206的形成方法為成長如磊晶成長。在某些實施例中，第二通道層206包含矽或碳中至少一者。在某些實施例中，第二通道層206包含小於約1%的碳。在某些實施例中，第二通道層206之第二通道層高度介於約2nm至約15nm之間。在某些實施例中，以臨場掺雜添加碳至第二通道層206的組成。
在某些實施例之步驟106中，形成第三通道層208於第二通道層206上，以形成第3圖所示之半導體裝置200(或半 導體裝置300)。在某些實施例中，第三通道層208的形成方法為成長如磊晶成長。在某些實施例中，第三通道層208包含矽。在某些實施例中，第三通道層208的第三通道層高度介於約5nm至約30nm之間。在某些實施例中，第一通道層202、第二通道層206、與第三通道層208形成半導體複合層205。在某些實施例中，氧化物層209形成於第三通道層208與STI區204上，如第3圖所示。第4至15圖係第3圖中的切線4-4處的半導體裝置剖視圖。在某些實施例中，閘極210形成於氧化物層209上，如第5圖所示。在某些實施例中，閘極材料形成於氧化物層209上，且閘極材料與氧化物層209經圖案化後形成閘極結構213。在某些實施例中，閘極210包含金屬或多晶矽中至少一者。在某些實施例中，閘極結構213包含硬遮罩(未圖示)於閘極210上。在某些實施例中，第一側壁間隔物212形成於閘極210的側壁上。在某些實施例中，第一側壁間隔物212包含氧化物。在某些實施例中，在半導體複合層205上進行環狀佈植214，以形成環狀區211如第6圖所示。在某些實施例中，環狀佈植214包含佈植p型掺質或n型掺質中至少一者。在某些實施例中，在半導體複合層205上進行第二回火。在某些實施例中，第二回火包括施加介於約400℃至約1000℃之間的高溫至半導體複合層205。在某些實施例中，第二回火可修補環狀佈植214所損傷的半導體複合層205中晶格結構並延伸環狀區211，使環狀區211比第二回火前更延伸至閘極結構213下方，如第7圖所示。在某些實施例中，第二側壁間隔物216形成於與第一側壁間隔物212相鄰處，如第8圖所示。在某些實施例中，第二側壁間隔物216包含 氮化物。在某些實施例中，在環狀佈植214後進行LDD(輕掺雜汲極)佈植(未圖示)。在某些實施例中，LDD佈植與垂直於半導體複合層205之上表面205a的方向之間的夾角小於20度。
在步驟108中，具有第一掺質濃度之第一主動區層220形成於半導體複合層205中，以形成第9圖所示之半導體結構200。在形成第9圖所示之結構前，先形成第一開口218於半導體複合層205中，因此部份第一開口218位於閘極結構213下並延伸至第一通道層202中，如第8圖所示。在某些實施例中，第一開口218的形成方法為蝕刻。在某些實施例中，第一開口218包含三角形或凸四邊形中至少一者的形狀。在某些實施例中，第一主動區層220形成於第一開口218中，如第9圖所示。在某些實施例中，第一主動區層220包含矽或鍺中至少一者。在某些實施例中，在成長第一主動區層220時形成第一鍺漸變組成，即第一主動區層220之鍺含量由底部的下表面220b朝底部的上表面220a增加。在某些實施例中，第一主動區層220之下表面220b具有約10%至約30%的鍺濃度，而第一主動區層220之底部的上表面220a具有約15%至約40%的鍺濃度。在某些實施例中，第一主動區層220具有固定的鍺莫耳分率，即介於約15%至約40%的鍺濃度。在某些實施例中，第一掺質包括第一p型掺質如硼或未掺雜的本質硼。在某些實施例中，第一掺質濃度為小於1e19cm-3的第一p型掺質。在某些實施例中，第一主動區層220係未掺雜。在某些實施例中，第一主動區層220之形成方法為成長，比如在第一p型掺質存在下磊晶成長於第一開口218中。在某些實施例中，第一主動區層220係順應性地成長於 第一開口218中，因此第一主動區層220包含三角形或凸四邊形中至少一者的形狀。在某些實施例中，第一主動區層220具有一致的厚度。在某些實施例中，第一主動區層220不具有一致的厚度。在某些實施例中，第一主動區層220之第一主動區層厚度229介於約5nm至約30nm之間，其為第一主動區層220之下表面220b至底部的上表面220a之間的距離。在某些實施例中，第一主動區層220具有尖端部份231延伸至閘極結構213下方最遠處。在某些實施例中，尖端部份231與閘極結構213之下表面之間隔有第一距離230，其小於約10nm。在某些實施例中，尖端部份231延伸至閘極結構下方213之第二距離234介於約2nm至約10nm之間。在某些實施例中，第一主動區層220具有第一主動區深度227，其為第一主動區層220之下表面220b至半導體複合層205之上表面205a之間的距離，如第9圖所示。在某些實施例中，第一主動區深度227大於第二通道層高度與第三通道層高度之總合228。
在某些實施例之步驟110中，具有第二掺質濃度之第二主動區層222係形成於半導體複合層205中的第一主動區層220上，以形成第10圖所示之半導體裝置200。在某些實施例中，第二主動區層222包含矽或鍺中至少一者。在某些實施例中，第二掺質包括第二p型掺質如硼或重本質硼。在某些實施例中，第二掺質濃度大於第一掺質濃度。在某些實施例中，在形成第二主動區層222時形成第二鍺漸變組成，即第二主動區層222之鍺含量由第二主動區層222之下表面朝第二主動區層222之上表面222a增加。在某些實施例中，第二主動區層222之 下表面具有約20%至約50%的鍺濃度，而第二主動區層220之上表面222a具有約30%至約60%的鍺濃度。在某些實施例中，第二主動區層222具有固定的鍺莫耳分率，即介於約30%至約60%的鍺濃度。在某些實施例中，第二掺質濃度為介於5e19cm-3至5e20cm-3之間的第二p型掺質。在某些實施例中，第二主動區層222之形成方法為成長，比如在第二p型掺質存在下磊晶成長於第一開口218中的第一主動區層220上。在某些實施例中，成長第二主動區層222以填入第一開口218。在某些實施例中，第二主動區層222之第二主動區層厚度介於約10nm至約40nm之間，其為第一主動區層220之底部的上表面220a至第二主動區層222之上表面222a之間的距離。
在某些實施例之步驟112中，具有第三掺質濃度之第三主動區層224係形成於第二主動區層222與半導體複合層205上，以形成第11圖所示之半導體裝置200。在某些實施例中，第一主動區層220、第二主動區層222、與第三主動區層224組成主動區207。在某些實施例中，第三主動區層224包含矽或鍺中至少一者。在某些實施例中，第三主動區層224之鍺濃度小於50%。在某些實施例中，第三掺質包括第三p型掺質，比如硼或重本質硼。在某些實施例中，第三掺質濃度大於第二掺質濃度。在某些實施例中，第三掺質濃度為介於3e20cm-3至5e21cm-3之間的第三p型掺質。在某些實施例中，第三主動區層224之形成方法為成長，比如在第三p型掺質存在下磊晶成長於第二主動區層222與半導體複合層205之上表面205a上，使第三主動區層224與閘極結構213相鄰。在某些實施例中，成長第三 主動區層224使其位於第二主動區層222之上表面222a與第一主動區層220上。在某些實施例中，第三主動區層224經圖案化後，位於第二主動區層222的上表面222a上而不位於第一主動區層220之頂部的上表面220c上。在某些實施例中，第三主動區層224之第三主動區層厚度介於約5nm至約20nm之間，其為第二主動區層222之上表面222a至第三主動區層224之上表面224a之間的距離。在某些實施例中，移除第二側壁間隔物216。在某些實施例中，主動區207包含源極與汲極中至少一者。在某些實施例中，通道219形成於閘極結構213下並與主動區207相鄰。與不具有第一鍺漸變組成或第一掺質濃度中至少一者的主動區相較，某些實施例之第一主動區層220中的硼與第一鍺漸變組成更能維持短通道控制。與不具有第二主動區層222的主動區相較，某些實施例增加第二主動區層222中的第二掺質濃度更能降低源極/汲極的擴展電阻與散佈電阻。與不具有第三主動區層224之主動區相較，某些實施例之第三主動區層224更能降低矽接點電阻。與不具有半導體裝置200之結構的裝置相較，半導體裝置200具有較低的局部差異。在某些實施例中，局部差異包含晶片上的第一半導體裝置中的掺質飽和，與晶片上第二半導體裝置中的掺質飽和之間的比較。在某些實施例中，局部差異包含晶片上第一半導體裝置中的線路邊緣粗糙度(LER)，與晶片上第二半導體裝置之LER之間的比較。與不具有半導體裝置200之結構的裝置相較，某些實施例之半導體裝置200具有較低的整體差異。在某些實施例中，整體差異包含晶片上第一半導體裝置之通道寬度中的尺寸差異，與晶片上第 二半導體裝置之通道寬度中的尺寸差異之間的比較。
在步驟108中，具有第一掺質濃度之第一主動區層320形成於半導體複合層205中，以形成第13圖所示之半導體結構300。在形成第13圖所示之結構前，先形成第一開口318於半導體複合層205中，因此部份第一開口318位於閘極結構213下並延伸至第一通道層202中，如第12圖所示。在某些實施例中，第一開口318的形成方法為蝕刻。在某些實施例中，第一開口318包含五邊形或其他包含多邊形之形狀中至少一者。在某些實施例中，第一主動區層320形成於第一開口318中，如第13圖所示。在某些實施例中，第一主動區層320包含矽。在某些實施例中，第一掺質包含第一n型掺質如磷或本質掺雜磷。在某些實施例中，第一主動區層320包含小於約5%的碳。在某些實施例中，第一掺質濃度為介於約1e20cm-3至約3e20cm-3之間的第一n型掺質。在某些實施例中，第一主動區層220之形成方法為成長，比如在第一n型掺質存在下磊晶成長於第一開口318中。在某些實施例中，第一主動區層320係順應性地成長於第一開口318中，因此第一主動區層320包含五邊形或其他包含多邊形之形狀中至少一者。在某些實施例中，第一主動區層320具有一致的厚度。在某些實施例中，第一主動區層320不具有一致的厚度。在某些實施例中，第一主動區層320之第一主動區層厚度329介於約10nm至約25nm之間，其為第一主動區層320之下表面320b至底部的上表面320a之間的距離。在某些實施例中，第一主動區層320具有尖端部份331延伸至閘極結構213下方最遠處。在某些實施例中，尖端部份331與閘極結構213之下 表面之間隔有第一距離330，其小於約10nm。在某些實施例中，尖端部份331延伸至閘極結構下方213之第二距離334介於約2nm至約10nm之間。在某些實施例中，第一主動區層320具有第一主動區深度327，其為第一主動區層320之下表面320b至半導體複合層205之上表面205a之間的距離，如第13圖所示。在某些實施例中，第一主動區深度327大於第二通道層高度與第三通道層高度之總合228。
在某些實施例之步驟110中，具有第二掺質濃度之第二主動區層322係形成於半導體複合層205中的第一主動區層320上，以形成第14圖所示之半導體裝置300。在某些實施例中，第二主動區層322包含矽。在某些實施例中，第二掺質包括第二n型掺質如磷或高本質掺雜磷。在某些實施例中，第二掺質濃度大於第一掺質濃度。在某些實施例中，第二掺質濃度為介於約15%至約35%之第二n型掺質。在某些實施例中，第二掺質濃度為介於2e20cm-3至7e20cm-3之間的第二n型掺質。在某些實施例中，第二主動區層322之形成方法為成長，比如在第二n型掺質存在下磊晶成長於第一開口318中的第一主動區層320上。在某些實施例中，成長第二主動區層322以填入第一開口318。在某些實施例中，第二主動區層322之第二主動區層厚度介於約3nm至約15nm之間，其為第一主動區層320之底部的上表面320a至第二主動區層322之上表面322a之間的距離。
在某些實施例之步驟112中，具有第三掺質濃度之第三主動區層324係形成於第二主動區層322與半導體複合層205上，以形成第15圖所示之半導體裝置300。在某些實施例 中，第一主動區層320、第二主動區層322、與第三主動區層324組成主動區307。在某些實施例中，第三主動區層324包含矽。在某些實施例中，第三掺質包括第三n型掺質，比如磷或高本質掺雜磷。在某些實施例中，第三掺質濃度為介於約3e20cm-3至約5e21cm-3之間的第三n型掺質。在某些實施例中，第三掺質濃度大於第二掺質濃度。在某些實施例中，第三主動區層324之形成方法為成長，比如在第三n型掺質存在下磊晶成長於第二主動區層322與半導體複合層205之上表面205a上，使第三主動區層324與閘極結構213相鄰。在某些實施例中，成長第三主動區層324使其位於第二主動區層322之上表面322a與第一主動區層320之頂部的上表面320c上。在某些實施例中，第三主動區層324經圖案化後，位於第二主動區層322的上表面322a上而不位於第一主動區層320之頂部的上表面320c上。在某些實施例中，第三主動區層324之第三主動區層厚度介於約5nm至約25nm之間，其為第二主動區層322之上表面322a至第三主動區層324之上表面324a之間的距離。在某些實施例中，移除第二側壁間隔物216。在某些實施例中，主動區307包含源極與汲極中至少一者。在某些實施例中，通道319形成於閘極結構213下並與主動區307相鄰。與不具有第一掺質濃度的主動區相較，某些實施例之第一主動區層320中的第一掺質濃度(包含磷)更能維持短通道控制。與不具有第二主動區層322的主動區相較，某些實施例增加第二主動區層322中的第二掺質濃度更能降低源極/汲極的擴展電阻與散佈電阻。與不具有第三主動區層324之主動區相較，某些實施例之第三主動區層324更能降低 矽接點電阻。與不具有半導體裝置300之結構的裝置相較，半導體裝置300具有較低的局部差異。與不具有半導體裝置300之結構的裝置相較，某些實施例之半導體裝置300具有較低的整體差異。
在某些實施例中，半導體裝置包括主動區。在某些實施例中，主動區包括：第一主動區層，具有第一掺質濃度；第二主動區層，具有第二掺質濃度且位於第一主動區層上；以及第三主動區層，具有第三掺質濃度。在某些實施例中，第三主動區層位於第二主動區層上，且延伸於半導體複合層之上表面上，且半導體複合層中形成有第一主動區層與第二主動區層。在某些實施例中，第一掺質濃度小於第二掺質濃度，且第二掺質濃度小於第三掺質濃度。
在某些實施例中，半導體裝置的形成方法，包括：形成通道以及形成主動區與通道相鄰。在某些實施例中，形成通道之步驟包括：形成第一通道層於基板中；形成第二通道層於第一通道層上；以及形成第三通道層於第二通道層上。在某些實施例中，半導體複合層包括第一通道層、第二通道層、與第三通道層。在某些實施例中，形成主動區與通道相鄰之步驟包括：形成第一主動區層於半導體複合層中，第一主動區層具有第一掺質濃度；形成第二主動區層於該半導體複合層中，第二主動區層具有第二掺質濃度且形成於第一主動區層上；以及形成第三主動區層於半導體複合層之上表面上，第三主動區層具有第三掺質濃度且形成於第二主動區層上。
在某些實施例中，半導體裝置包括：通道位於基 板中，且通道包括：第一通道層；第二通道層位於第一通道層上；以及第三通道層位於第二通道層上。在某些實施例中，半導體複合層包括第一通道層、第二通道層、與第三通道層。在某些實施例中，主動區與通道相鄰。在某些實施例中，主動區包括：第一主動區層具有第一掺質濃度；第二主動區層具有第二掺質濃度且形成於第一主動區層上；以及第三主動區層具有第三掺質濃度。在某些實施例中，第三主動區層位於第二主動區層上，並延伸至半導體複合層之上表面上。半導體複合層具有第一主動區層與第二主動區層形成其中。在某些實施例中，第一掺質濃度小於第二掺質濃度，且第二掺質濃度小於第三掺質濃度。
可以理解的是上述內容中的層狀物、結構、單元、或類似物，在圖式中具有特定的相對尺寸(如結構尺寸或方向)以簡化說明及方便理解，然而某些實施例中的實際尺寸可能與圖式尺寸不同。此外，可採用多種現有技術形成這些層狀物、結構、單元、或類似物，比如蝕刻技術、佈植技術、掺雜技術、旋轉塗佈技術、濺鍍技術如磁控或離子束濺鍍、成長技術如熱成長、或沉積技術如化學氣相沉積(CVD)、物理氣相沉積(PVD)、電漿增強化學氣相沉積(PECVD)、或原子層沉積(ALD)。
此外，文中舉例並不必然具有優點。在說明書中，用語「或」指的不是排除其他選擇，而是包含其他選擇。此外，用語「一者」通常指的是「一或多者」，除非特別說明為單一者。此外，A與B中至少一者及/或類似說明指的是A、B、或A與B。另一方面，文中用語如「包含」、「具有」或類似用語 均等同於申請專利範圍中的用語「包括」。除非在文中特別說明，否則用語「第一」、「第二」或類似用語均無時間上、空間上、或順序上的限制，這些用語僅用以辨識命名結構、元件、物件、或類似物。舉例來說，第一單元與第二單元通常對應兩個不同或相同的單元。
此外，雖然說明書已描述與說明一或多種實施方式，但本技術領域中自可在閱讀與理解說明書及附圖後，進行等效置換與調整。本揭露包含上述置換與調整，其範疇只限於下述申請專利範圍。在特別考慮到上述組件如元件、來源、或類似物執行的多種功能時，用於描述這些組件的用語(除非另外說明)可對應任何執行特定功能的同位組件，即使此同位組件在結構上不等同於前述結構。此外，雖然本揭露的特定結構可能只揭露於某些實施方式中，此特定結構仍可與其他實施方式的一或多個其他結構組合，以達特定應用所需的優點。
200‧‧‧半導體裝置
202‧‧‧第一通道層
205‧‧‧半導體複合層
205a、222a、224a‧‧‧上表面
206‧‧‧第二通道層
207‧‧‧主動區
208‧‧‧第三通道層
209‧‧‧氧化物層
210‧‧‧閘極
211‧‧‧環狀區
212‧‧‧第一側壁間隔物
213‧‧‧閘極結構
219‧‧‧通道
220‧‧‧第一主動區層
220a‧‧‧底部的上表面
220b‧‧‧下表面
220c‧‧‧頂部的上表面
222‧‧‧第二主動區層
224‧‧‧第三主動區層
228‧‧‧第二主動區層高度與第三主動區層高度之總合
229‧‧‧第一主動區層厚度
230‧‧‧第一距離
231‧‧‧尖端部份
234‧‧‧第二距離

Claims (8)

  1. 一種半導體裝置，包括：一主動區，包括：一第一主動區層，具有一第一掺質濃度；一第二主動區層，具有一第二掺質濃度且位於該第一主動區層上；以及一第三主動區層，具有一第三掺質濃度且位於該第二主動區層上，該第三主動區層延伸於一半導體複合層之上表面上，且該半導體複合層中形成有該第一主動區層與該第二主動區層，其中該第一掺質濃度小於該第二掺質濃度，且該第二掺質濃度小於該第三掺質濃度；以及一通道，位於該半導體複合層中並與該主動區相鄰，且該通道包括：一第一通道層；一第二通道層，位於該第一通道層上；以及一第三通道層，位於該第二通道層上；其中該第一主動區層具有一第一主動區層深度，該第二通道層具有一第二通道層高度，該第三通道層具有一第三通道層高度，且該第一主動層深度大於該第二通道層高度與該第三通道層高度之總合，其中該第二通道層為碳化矽，且該第三通道層為矽。
  2. 如申請專利範圍第1項所述之半導體裝置，其中該第二通道層包括小於約5%的碳。
  3. 如申請專利範圍第1項所述之半導體裝置，其中該第一掺質 濃度包括小於1e19cm-3之第一p型掺質，或介於約1e20cm-3至約3e20cm-3之第一n型掺質中至少一者；其中該第二掺質濃度包括介於5e19cm-3至5e20cm-3之第二p型掺質，或介於約2e20cm-3至約7e20cm-3之第二n型掺質中至少一者；其中該第三掺質濃度包括介於3e20cm-3至5e21cm-3之第三p型掺質，或介於約3e20cm-3至約5e21cm-3之第三n型掺質中至少一者。
  4. 如申請專利範圍第1項所述之半導體裝置，其中該第一主動區層包括一第一鍺漸變組成，該第二主動區層包括一第二鍺漸變組成，使鍺濃度自該第一主動區層增加至該第二主動區層；其中該第一鍺漸變組成包括介於約10%至約40%的鍺濃度；或該第二鍺漸變組成包括介於約20%至約60%的鍺濃度。
  5. 如申請專利範圍第1項所述之半導體裝置，更包括一閘極結構位於該通道上並與該第三主動區層相鄰；其中該第一主動區層之一尖端部份延伸至該閘極結構下，該尖端部份與該閘極結構的下表面隔有一第一距離，且該第一距離小於約10nm。
  6. 一種半導體裝置的形成方法，包括：形成一通道，包括：形成一第一通道層於一基板中；成長碳化矽於該第一通道層上，以形成一第二通道層於該 第一通道層上；成長矽於該第二通道層上，以形成一第三通道層於該第二通道層上，其中一半導體複合層包括該第一通道層、該第二通道層、與該第三通道層；以及形成一主動區與該通道相鄰，包括：形成一第一主動區層於該半導體複合層中，該第一主動區層具有一第一掺質濃度；形成一第二主動區層於該半導體複合層中，該第二主動區層具有一第二掺質濃度且形成於該第一主動區層上；以及形成一第三主動區層於該半導體複合層之上表面上，該第三主動區層具有一第三掺質濃度且形成於該第二主動區層上。
  7. 如申請專利範圍第6項所述之半導體裝置的形成方法，其中形成該通道之步驟包括：佈植一第四掺質至該基板中並回火，以形成該第一通道層。
  8. 如申請專利範圍第6項所述之半導體裝置的形成方法，其中形成該第一主動區層之步驟包括：形成一第一開口於該半導體複合層中；以及在第一n型掺質或第一p型掺質中至少一者的存在下，成長矽或鍺中至少一者於該第一開口中，使該第一主動區層之該第一掺質濃度包括小於1e19cm-3之第一p型掺質，或介於約1e20cm-3至約3e20cm-3之第一n型掺質中至少一者；其中形成該第二主動區層之步驟包括：在第二n型掺質或第二p型掺質中至少一者的存在下，成長 矽或鍺中至少一者於該第一主動區層上，使該第二主動區層之該第二掺質濃度包括介於約5e19cm-3至約5e20cm-3之第二p型掺質，或介於約2e20cm-3至約7e20cm-3之第二n型掺質中至少一者；其中形成該第三主動區層之步驟包括：在第三n型掺質或第三p型掺質中至少一者的存在下，成長矽或鍺中至少一者於該第二主動區層上，使該第三主動區層之該第三掺質濃度包括介於約3e20cm-3至約5e21cm-3之第三p型掺質，或介於約3e20cm-3至約5e21cm-3之第三n型掺質中至少一者。
TW104112532A 2014-04-21 2015-04-20 半導體裝置及其形成方法 TWI545752B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/257,033 US9716172B2 (en) 2014-04-21 2014-04-21 Semiconductor device having multiple active area layers and its formation thereof

Publications (2)

Publication Number Publication Date
TW201603271A TW201603271A (zh) 2016-01-16
TWI545752B true TWI545752B (zh) 2016-08-11

Family

ID=54250019

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104112532A TWI545752B (zh) 2014-04-21 2015-04-20 半導體裝置及其形成方法

Country Status (5)

Country Link
US (1) US9716172B2 (zh)
KR (2) KR20150121644A (zh)
CN (1) CN105023945B (zh)
DE (1) DE102015104456A1 (zh)
TW (1) TWI545752B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108010846B (zh) * 2016-10-28 2020-08-07 中芯国际集成电路制造(上海)有限公司 用于改善短沟道效应的方法以及半导体结构
CN107968123B (zh) * 2017-11-29 2019-04-16 中国电子科技集团公司第十三研究所 一种增强型场效应晶体管
CN112652578B (zh) * 2019-10-11 2023-11-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法、晶体管
CN113451132B (zh) * 2020-03-26 2024-04-19 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI263709B (en) * 2004-02-17 2006-10-11 Ind Tech Res Inst Structure of strain relaxed thin Si/Ge epitaxial layer and fabricating method thereof
JP2007214481A (ja) 2006-02-13 2007-08-23 Toshiba Corp 半導体装置
JP4552926B2 (ja) * 2006-11-20 2010-09-29 エルピーダメモリ株式会社 半導体装置及び半導体装置の製造方法
US7544997B2 (en) 2007-02-16 2009-06-09 Freescale Semiconductor, Inc. Multi-layer source/drain stressor
US7875511B2 (en) * 2007-03-13 2011-01-25 International Business Machines Corporation CMOS structure including differential channel stressing layer compositions
US8003454B2 (en) 2008-05-22 2011-08-23 Freescale Semiconductor, Inc. CMOS process with optimized PMOS and NMOS transistor devices
US7902009B2 (en) 2008-12-11 2011-03-08 Intel Corporation Graded high germanium compound films for strained semiconductor devices
US8242559B2 (en) * 2009-04-13 2012-08-14 Globalfoundries Singapore Pte. Ltd. Integrated circuit system with a floating dielectric region and method of manufacture thereof
KR101051577B1 (ko) * 2009-06-30 2011-07-22 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
US20130069123A1 (en) * 2011-09-16 2013-03-21 Globalfoundries Inc. Cmos semiconductor devices having stressor regions and related fabrication methods
US9012277B2 (en) * 2012-01-09 2015-04-21 Globalfoundries Inc. In situ doping and diffusionless annealing of embedded stressor regions in PMOS and NMOS devices
KR20140039544A (ko) * 2012-09-24 2014-04-02 삼성전자주식회사 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US20150303302A1 (en) 2015-10-22
CN105023945A (zh) 2015-11-04
KR20170106628A (ko) 2017-09-21
KR20150121644A (ko) 2015-10-29
DE102015104456A1 (de) 2015-10-22
CN105023945B (zh) 2018-03-23
US9716172B2 (en) 2017-07-25
TW201603271A (zh) 2016-01-16
KR101812497B1 (ko) 2017-12-27

Similar Documents

Publication Publication Date Title
CN107039503B (zh) 水平栅极环绕纳米线晶体管的底部隔离
JP6341074B2 (ja) 半導体装置の製造方法
US9076887B2 (en) Method of fabricating a vertical diffusion metal-oxide-semiconductor transistor
US9870949B2 (en) Semiconductor device and formation thereof
TWI388059B (zh) The structure of gold-oxygen semiconductor and its manufacturing method
US9293564B2 (en) Semiconductor device manufacturing method
CN103915495B (zh) 小平面式鳍式场效应晶体管
TWI545752B (zh) 半導體裝置及其形成方法
TW201906177A (zh) 高電壓電阻器裝置及其形成方法
JP7182850B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5583846B2 (ja) 半導体装置
US8642427B1 (en) Semiconductor device and method for fabricating the same
JP2016039263A (ja) 半導体装置の製造方法
TWI503983B (zh) 半導體裝置及其製造方法
US9431286B1 (en) Deep trench with self-aligned sinker
US9337292B1 (en) Very high aspect ratio contact
US10818495B2 (en) Semiconductor devices and methods of making the same
US9666485B2 (en) Method for forming semiconductor device having super-junction structures
US9673273B2 (en) High breakdown n-type buried layer
US9543410B2 (en) Semiconductor device and formation thereof
JP5354692B2 (ja) 複数のタイプのショットキ接合部を有するトランジスタの製造方法
US9455328B1 (en) Low-temperature oxide method for manufacturing backside field stop layer of insulated gate bipolar transistor
CN106935498B (zh) 绝缘栅双极晶体管的背面场栏的低温氧化层制作方法