CN105023945B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN105023945B
CN105023945B CN201410341585.3A CN201410341585A CN105023945B CN 105023945 B CN105023945 B CN 105023945B CN 201410341585 A CN201410341585 A CN 201410341585A CN 105023945 B CN105023945 B CN 105023945B
Authority
CN
China
Prior art keywords
layer
active area
dopant
concentration
area layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410341585.3A
Other languages
English (en)
Other versions
CN105023945A (zh
Inventor
余宗兴
刘佳雯
徐烨
后藤贤
后藤贤一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN105023945A publication Critical patent/CN105023945A/zh
Application granted granted Critical
Publication of CN105023945B publication Critical patent/CN105023945B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明描述了一种半导体器件及其形成方法。半导体器件包括位于半导体复合层中并邻近沟道的有源区域。该有源区域包括具有第一掺杂剂浓度的第一有源区域层、位于第一有源区域层上方并具有第二掺杂剂浓度的第二有源区域层、以及位于第二有源区域层上方并具有第三掺杂剂浓度的第三有源区域层。第三掺杂剂浓度大于第二掺杂剂浓度，并且第二掺杂剂浓度大于第一掺杂剂浓度。该沟道包括位于第一沟道层上方并包含碳的第二沟道层以及位于第二沟道层上方的第三沟道层。相较于不具有有源区域和沟道结构的半导体器件，有源区域结构提高了驱动电流并减小了接触电阻，并且该沟道结构增加了短沟道控制。

Description

半导体器件及其形成方法
技术领域
本发明涉及一种半导体器件及其形成方法。
背景技术
在半导体器件中，当对该器件的栅极施加足够的电压或偏压时，电流会流过源极区与漏极区之间的沟道区。当电流流过沟道区时，通常认为该器件处于“导通”状态，而当电流未流过沟道区时，则通常认为该器件处于“截止”状态。
发明内容
针对现有技术中存在的问题，根据本发明的一个方面，提供了一种半导体器件，包括：有源区域，所述有源区域包括：具有第一掺杂剂浓度的第一有源区域层；具有第二掺杂剂浓度的第二有源区域层，所述第二有源区域层位于所述第一有源区域层上方；以及具有第三掺杂剂浓度的第三有源区域层，所述第三有源区域层位于所述第二有源区域层上方并且在半导体复合层的顶面之上延伸，所述第一有源区域层和所述第二有源区域层形成在所述半导体复合层内，其中，所述第一掺杂剂浓度小于所述第二掺杂剂浓度，并且所述第二掺杂剂浓度小于所述第三掺杂剂浓度。
在上述半导体器件中，包括：沟道，位于所述半导体复合层内并且邻近所述有源区域，所述沟道包括：第一沟道层；位于所述第一沟道层上方的第二沟道层；以及位于所述第二沟道层上方的第三沟道层。
在上述半导体器件中，所述第一有源区域层具有第一有源区域层深度，所述第二沟道层具有第二沟道层高度，并且所述第三沟道层具有第三沟道层高度，所述第一有源区域层深度大于所述第二沟道层高度与所述第三沟道层高度之和。
在上述半导体器件中，所述第二沟道层高度与所述第三沟道层高度之和小于或等于约40nm。
在上述半导体器件中，所述第二沟道层包括硅或碳中的至少其一。
在上述半导体器件中，所述第二沟道层包含的碳少于约5％。
在上述半导体器件中，满足至少以下其一：第一p型掺杂剂的所述第一掺杂剂浓度低于1e19cm-3；或第一n型掺杂剂的所述第一掺杂剂浓度介于约1e20cm-3至约3e20cm-3之间。
在上述半导体器件中，满足至少以下其一：第二p型掺杂剂的所述第二掺杂剂浓度介于约5e19cm-3至约5e20cm-3之间；或第二n型掺杂剂的所述第二掺杂剂浓度介于约2e20cm-3至约7e20cm-3之间。
在上述半导体器件中，满足至少以下其一：第三p型掺杂剂的所述第三掺杂剂浓度介于约3e20cm-3至约5e21cm-3之间；或第三n型掺杂剂的所述第三掺杂剂浓度介于约3e20cm-3至约5e21cm-3之间。
在上述半导体器件中，所述第一有源区域层包括第一锗梯度，并且所述第二有源区域层包括第二锗梯度，使得锗的百分比从所述第一有源区域层向所述第二有源区域层增加。
在上述半导体器件中，满足至少以下其一：所述第一锗梯度包含介于约10％至约40％之间的锗；或所述第二锗梯度包含介于约20％至约60％之间的锗。
在上述半导体器件中，包括位于所述沟道上方并邻近所述第三有源区域层的栅极结构。
在上述半导体器件中，所述第一有源区域层的尖端部在所述栅极结构下面延伸得最远，所述尖端部与所述栅极结构的底面分隔开第一距离，所述第一距离小于约10nm。
根据本发明的另一方面，还提供了一种形成半导体器件的方法，包括：形成沟道，包括：在衬底中形成第一沟道层；在所述第一沟道层上方形成第二沟道层；以及在所述第二沟道层上方形成第三沟道层，半导体复合层包括所述第一沟道层、所述第二沟道层和所述第三沟道层；以及邻近所述沟道形成有源区域，包括：在所述半导体复合层中形成第一有源区域层，所述第一有源区域层具有第一掺杂剂浓度；在所述半导体复合层中形成第二有源区域层，所述第二有源区域层具有第二掺杂剂浓度并形成在所述第一有源区域层上方；和在所述半导体复合层的顶面上方形成第三有源区域层，所述第三有源区域层具有第三掺杂剂浓度并形成在所述第二有源区域层上方。
在上述方法中，所述形成沟道包括：在所述衬底内注入第一掺杂剂并退火以形成所述第一沟道层；在所述第一沟道层上方生长碳化硅以形成所述第二沟道层；以及在所述第二沟道层上方生长硅以形成所述第三沟道层。
在上述方法中，包括：在形成所述第一有源区域层之前，对所述半导体复合层实施晕圈注入。
在上述方法中，所述形成第一有源区域层包括：在所述半导体复合层中形成第一开口；以及在第一n型掺杂剂或第一p型掺杂剂中的至少其一存在的情况下，在所述第一开口中生长硅或锗中的至少其一，使得所述第一有源区域层包含以下至少其一：所述第一p型掺杂剂的所述第一掺杂剂浓度低于1e19cm-3；或所述第一n型掺杂剂的所述第一掺杂剂浓度介于约1e20cm-3至约3e20cm-3之间。
在上述方法中，所述形成第二有源区域层包括：在第二n型掺杂剂或第二p型掺杂剂中的至少其一存在的情况下，在所述第一有源区域层上方生长硅或锗中的至少其一，使得所述第二有源区域层包含以下至少其一：所述第二p型掺杂剂的所述第二掺杂剂浓度介于约5e19cm-3至约5e20cm-3之间；或者所述第二n型掺杂剂的所述第二掺杂剂浓度介于约2e20cm-3至约7e20cm-3之间。
在上述方法中，所述形成第三有源区域层包括：在第三n型掺杂剂或第三p型掺杂剂中的至少其一存在的情况下，在所述第二有源区域层上方生长硅或锗中的至少其一，使得所述第三有源区域层包含以下至少其一：所述第三p型掺杂剂的所述第三掺杂剂浓度介于约3e20cm-3至约5e21cm-3之间；或者所述第三n型掺杂剂的所述第三掺杂剂浓度介于约3e20cm-3至约5e21cm-3之间。
根据本发明的又一方面，还提供了一种半导体器件，包括：位于衬底内的沟道，包括：第一沟道层；位于所述第一沟道层上方的第二沟道层；和位于所述第二沟道层上方的第三沟道层，半导体复合层包括所述第一沟道层、所述第二沟道层和所述第三沟道层；以及邻近所述沟道的有源区域，包括：位于所述半导体复合层中的第一有源区域层，所述第一有源区域层具有第一掺杂剂浓度；位于所述半导体复合层中的第二有源区域层，所述第二有源区域层具有第二掺杂剂浓度并形成在所述第一有源区域层上方；和位于所述半导体复合层的顶面上方的第三有源区域层，所述第三有源区域层具有第三掺杂剂浓度并形成在所述第二有源区域层上方，其中，所述第一掺杂剂浓度小于所述第二掺杂剂浓度，并且所述第二掺杂剂浓度小于所述第三剂掺杂剂浓度。
附图说明
当结合附图阅读下面的详细说明时，将理解本发明的各个方面。应当理解，附图的元件和/或结构不必按比例绘制。因此，为了清楚的论述，可以任意增大和/或缩小各个部件的尺寸。
图1是根据一些实施例示出形成半导体器件的方法的流程图。
图2是根据一些实施例的半导体器件的示意图。
图3是根据一些实施例的半导体器件的示意图。
图4是根据一些实施例的半导体器件的示意图。
图5是根据一些实施例的半导体器件的示意图。
图6是根据一些实施例的半导体器件的示意图。
图7是根据一些实施例的半导体器件的示意图。
图8是根据一些实施例的半导体器件的示意图。
图9是根据一些实施例的半导体器件的示意图。
图10是根据一些实施例的半导体器件的示意图。
图11是根据一些实施例的半导体器件的示意图。
图12是根据一些实施例的半导体器件的示意图。
图13是根据一些实施例的半导体器件的示意图。
图14是根据一些实施例的半导体器件的示意图。
图15是根据一些实施例的半导体器件的示意图。
具体实施方式
为了实现所提供主题的不同特征，以下公开内容提供了多个不同实施例或实例。以下描述了部件和布置的特定实例以简化本发明。当然，这些仅仅是实例而并不旨在进行限制。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触而形成的实施例，还可以包括第一部件和第二部件之间可以形成附加部件以使第一部件和第二部件可以不直接接触的实施例。另外，在各个实例中，本发明可以重复参考标号和/或字母。这种重复目的在于简化和清楚，并且其本身并不表示所论述的各个实施例和/或配置之间的关系。
此外，为了便于描述，在本文中可以使用诸如“在……之下”、“在……下面”、“下部”、“在……之上”、“上部”等的空间相对位置术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件之间的关系。除了图中所示的方位之外，空间相对位置术语旨在包含器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或者处于其他方位)，并且本文中所使用的空间关系描述符可以同样地进行相应的解释。
本文提供了一种或多种用于形成半导体器件的技术以及由此得到的所形成的结构。
图1示出了根据一些实施例形成半导体器件200和半导体器件300的方法100，并且图2至图15示出了由此形成的处于各个制造阶段的一个或多个结构。如图11所示，根据一些实施例，半导体器件200包括半导体复合层205。在一些实施例中，半导体复合层205包括第一沟道层202、第二沟道层206以及第三沟道层208。在一些实施例中，半导体器件200包括位于半导体复合层205中并邻近栅极210的有源区域207。在一些实施例中，有源区域207包括具有第一掺杂剂浓度的第一有源区域层220、具有第二掺杂剂浓度的第二有源区域层222以及具有第三掺杂剂浓度的第三有源区域层224，第二有源区域层222位于第一有源区域层220上方，第三有源区域层224位于第二有源区域层222上方并位于半导体复合层205的顶面205a上方。在一些实施例中，半导体器件200的第一掺杂剂浓度、第二掺杂剂浓度以及第三掺杂剂浓度包括p型掺杂剂。如图15所示，在一些实施例中，半导体器件300包括半导体复合层205。在一些实施例中，半导体器件300包括位于半导体复合层205中并邻近栅极210的有源区域307。在一些实施例中，有源区域307包括具有第一掺杂剂浓度的第一有源区域层320和具有第二掺杂剂浓度的第二有源区域层322，第二有源区域层322位于第一有源区域层320上方。在一些实施例中，有源区域307包括具有第三掺杂剂浓度的第三有源区域层324，第三有源区域层324位于第二有源区域层322上方并位于半导体复合层205的顶面205a上方。在一些实施例中，半导体器件300的第一掺杂剂浓度、第二掺杂剂浓度以及第三掺杂剂浓度包括n型掺杂剂。
在步骤102中，根据一些实施例，在衬底203中形成第一沟道层202，以形成半导体器件200(如图2至图3所示)或半导体器件300。转到图2，衬底203位于浅沟槽隔离(STI)区域204之间。在一些实施例中，衬底203包括硅或锗中的至少其一。根据一些实施例，衬底203包括外延层、绝缘体上硅(SOI)结构、晶圆或由晶圆形成的管芯中的至少其一。在一些实施例中，STI区域204包括介电材料，诸如氧化硅(SiO2)。在一些实施例中，将第一沟道层注入物注入到衬底203中。在一些实施例中，第一沟道层注入物包括锗。在一些实施例中，对衬底203实施第一退火。在一些实施例中，第一退火包括对半导体器件施加介于约400℃至约1000℃之间的高温。在一些实施例中，退火修复了由第一沟道层注入物引起的对衬底203中的晶格结构的破坏。在一些实施例中，诸如通过蚀刻使衬底203凹进来形成第一沟道层202。
在步骤104中，根据一些实施例，在第一沟道层202上方形成第二沟道层206，以形成半导体器件200(如图3所示)或半导体器件300。在一些实施例中，诸如通过外延生长来生长第二沟道层206。在一些实施例中，第二沟道层206包括硅或碳中的至少其一。在一些实施例中，第二沟道层206包括的碳少于约1％。在一些实施例中，第二沟道层206具有介于约2nm至约15nm之间的第二沟道层高度。在一些实施例中，通过原位掺杂将碳添加至第二沟道层206的组分中。
在步骤106中，根据一些实施例，在第二沟道层206上方形成第三沟道层208，以形成半导体器件200(如图3所示)或半导体器件300。在一些实施例中，诸如通过外延生长来生长第三沟道层208。在一些实施例中，第三沟道层208包括硅。在一些实施例中，第三沟道层208具有介于约5nm至约30nm之间的第三沟道层高度。在一些实施例中，第一沟道层202、第二沟道层206以及第三沟道层208形成半导体复合层205。如图3所示，在一些实施例中，在第三沟道层208和STI区域204上方形成氧化物层209。转到图4至图15，示出了从图3中的线4-4上的箭头所指示的角度看到的半导体器件的截面图。如图5所示，在一些实施例中，在氧化物层209上方形成栅极210。在一些实施例中，在氧化物层209上方形成栅极材料，并且图案化栅极材料和氧化物层209以形成栅极结构213。在一些实施例中，栅极210包括金属或多晶硅中的至少其一。在一些实施例中，栅极结构213包括位于栅极210上方的硬掩模(未示出)。在一些实施例中，在栅极210的侧壁上形成第一侧壁间隔件212。在一些实施例中，第一侧壁间隔件212包含氧化物。如图6所示，在一些实施例中，对半导体复合层205实施晕圈注入214以形成晕圈区域211。在一些实施例中，晕圈注入214包括注入p型掺杂剂或n型掺杂剂中的至少其一。在一些实施例中，对半导体复合层205实施第二退火。在一些实施例中，第二退火包括对半导体复合层205施加介于约400℃至约1000℃之间的高温。如图7所示，在一些实施例中，第二退火修复由晕圈注入214引起的对半导体复合层205中的晶格结构的破坏并扩展晕圈区域211，使得晕圈区域211相较于其进行第二退火之前在栅极结构213下面延伸的更远。如图8所示，在一些实施例中，邻近第一侧壁间隔件212形成第二侧壁间隔件216。在一些实施例中，第二侧壁间隔件包含氮化物。在一些实施例中，在晕圈注入214之后进行了LDD注入(未示出)。在一些实施例中，相对于第一半导体复合层205的顶面205a的垂线以小于20°的角度实施LDD注入。
在步骤108中，如图9所示，在半导体复合层205中形成具有第一掺杂剂浓度的第一有源区域层220，以形成半导体器件200。在图9之前，如图8所示，在半导体复合层205中形成第一开口218，使得第一开口218部分地位于栅极结构213下面并延伸到第一沟道层202内。在一些实施例中，通过蚀刻形成第一开口218。在一些实施例中，第一开口218包括三角形或凸四边形中的至少其一。如图9所示，在一些实施例中，第一有源区域层220形成在第一开口218中。在一些实施例中，第一有源区域层220包括硅或锗中的至少其一。在一些实施例中，在第一有源区域层220生长期间产生第一锗梯度，使得锗的百分比从第一有源区域层220的底面220b向第一有源区域层220的最底部的顶面220a增加。在一些实施例中，第一有源区域层220的底面220b的锗浓度介于约10％至约30％之间，而第一有源区域层220的最底部的顶面220a的锗浓度介于约15％至约40％之间。在一些实施例中，第一有源区域层220具有介于约15％至约40％之间的恒定的锗摩尔分数。在一些实施例中，第一掺杂剂包括第一p型掺杂剂，诸如硼或未掺杂的本征硼。在一些实施例中，第一p型掺杂剂的第一掺杂剂浓度低于1e19cm-3。在一些实施例中，第一有源区域层220未掺杂。在一些实施例中，第一有源区域层220在第一p型掺杂剂存在的情况下在第一开口218中生长，诸如通过外延生长。在一些实施例中，第一有源区域层220生长为共形于第一开口218，使得第一有源区域层220包括三角形和凸四边形中的至少其一。在一些实施例中，第一有源区域层220具有均匀的厚度。在一些实施例中，第一有源区域层220不具有均匀的厚度。在一些实施例中，第一有源区域层220具有介于约5nm至约30nm之间的第一有源区域层厚度229，其中该厚度从第一有源区域层220的底面220b到第一有源区域层220的最底部的顶面220a测得。在一些实施例中，第一有源区域层220包括在栅极结构213下面延伸得最远的尖端部231。在一些实施例中，尖端部231与栅极结构213的底面分隔开第一距离230，该第一距离230小于约10nm。在一些实施例中，尖端部231位于栅极结构213下面第二距离234处，其中，第二距离234介于约2nm至约10nm之间。如图9所示，在一些实施例中，第一有源区域层220具有第一有源区域深度227，该深度从第一有源区域层220的底面220b到半导体复合层205的顶面205a测得。在一些实施例中，第一有源区域深度227大于第二沟道层高度与第三沟道层高度之和228。
在步骤110中，如图10所示，根据一些实施例，在半导体复合层205中的第一有源区域层220上方形成具有第二掺杂剂浓度的第二有源区域层222，以形成半导体器件200。在一些实施例中，第二有源区域层222包括硅或锗中的至少其一。在一些实施例中，第二掺杂剂包括第二p型掺杂剂，诸如硼或重本征硼(heavy intrinsic boron)。在一些实施例中，第二掺杂剂浓度大于第一掺杂剂浓度。在一些实施例中，在第二有源区域层222形成期间产生第二锗梯度，使得锗的百分比从第二有源区域层222的底面到第二有源区域层222的顶面222a增加。在一些实施例中，第二有源区域层222的底面的锗浓度介于约20％至约50％之间，而第二有源区域层222的顶面222a的锗浓度介于约30％至约60％之间。在一些实施例中，第二有源区域层222具有介于约30％至约60％之间的恒定的锗摩尔分数。在一些实施例中，第二p型掺杂剂的第二掺杂剂浓度介于约5e19cm-3至约5e20cm-3之间。在一些实施例中，第二有源区域层222在第二p型掺杂剂存在的情况下在第一有源区域层220上方的第一开口218中生长，诸如通过外延生长。在一些实施例中，生长第二有源区域层222，从而使得第二有源区域层222填充第一开口218。在一些实施例中，第二有源区域层222具有介于约10nm至约40nm之间的第二有源区域层厚度，其中，第二有源区域层厚度从第一有源区域层220的最底部的顶面220a到第二有源区域层222的顶面222a测得。
在步骤112中，如图11所示，根据一些实施例，在第二有源区域层222上方以及半导体复合层205之上形成具有第三掺杂剂浓度的第三有源区域层224，以形成半导体器件200。在一些实施例中，第一有源区域层220、第二有源区域层222以及第三有源区域层224构成了有源区域207。在一些实施例中，第三有源区域层224包括硅或锗中的至少其一。在一些实施例中，第三有源区域层224的锗浓度低于50％。在一些实施例中，第三掺杂剂包括第三p型掺杂剂，诸如硼或重本征硼。在一些实施例中，第三掺杂剂浓度大于第二掺杂剂浓度。在一些实施例中，第三p型掺杂剂的第三掺杂剂浓度介于约3e20cm-3至约5e21cm-3之间。在一些实施例中，第三有源区域层224在第三p型掺杂剂存在的情况下在第二有源区域层222上方以及半导体复合层205的顶面205a之上生长，诸如通过外延生长，使得第三有源区域层224邻近栅极结构213。在一些实施例中，生长第三有源区域层224，从而使得第三有源区域层224位于第二有源区域层222的顶面222a和第一有源区域层220上方。在一些实施例中，图案化第三有源区域层224，使得第三有源区域层224位于第二有源区域层222的顶面222a上而不位于第一有源区域层220的最顶部的顶面220c上。在一些实施例中，第三有源区域层224具有介于约5nm至约20nm之间的第三有源区域层厚度，其中，第三有源区域层厚度从第二有源区域层222的顶面222a到第三有源区域层224的顶面224a测得。在一些实施例中，去除了第二间隔件216。在一些实施例中，有源区域207包括源极或漏极中的至少其一。在一些实施例中，在栅极结构213下面并邻近有源区域207形成沟道219。在一些实施例中，相较于不具有第一锗梯度或第一掺杂剂浓度中的至少其一的有源区域，第一有源区域层220中的硼梯度和第一锗梯度维持短沟道控制。在一些实施例中，相较于不包含第二有源区域层222的有源区域，第二有源区域层222中的增大的第二掺杂剂浓度减小了源极/漏极拉伸电阻和源极/漏极扩展电阻。在一些实施例中，相较于不具有第三有源区域层224的有源区域，第三有源区域层减小了硅接触电阻。在一些实施例中，相较于不包含半导体器件200的结构的器件，半导体器件200具有较小的局部变化。在一些实施例中，局部变化包括芯片上的第一半导体器件中的掺杂剂饱和度相较于芯片上的第二半导体器件上的掺杂剂饱和度的变化。在一些实施例中，局部变化包括芯片上的第一半导体器件的线边缘粗糙度(LER)相较于芯片上的第二半导体器件的LER的变化。在一些实施例中，相较于不包含半导体器件200的结构的器件，半导体器件200具有更小的全局变化。在一些实施例中，全局变化包括芯片上的第一半导体器件的沟道宽度相较于芯片上的第二半导体器件的沟道宽度的尺寸变化。
在步骤108中，如图13所示，在半导体复合层205中形成具有第一掺杂剂浓度的第一有源区域层320，以形成半导体器件300。在图13之前，如图12所示，在半导体复合层205中形成第一开口318，使得第一开口318部分地位于栅极结构213下面并延伸到第一沟道层202内。在一些实施例中，通过蚀刻形成第一开口318。在一些实施例中，第一开口318包括五边形或包含多边形的其他形状中的至少其一。如图13所示，在一些实施例中，在第一开口中形成第一有源区域层320。在一些实施例中，第一有源区域层320包含硅。在一些实施例中，第一掺杂剂包括第一n型掺杂剂，诸如磷或本征掺杂磷。在一些实施例中，第一有源区域层320包含的碳少于约5％。在一些实施例中，第一n型掺杂剂的第一掺杂剂浓度介于约1e20cm-3至约3e20cm-3之间。在一些实施例中，第一有源区域层320在第一n型掺杂剂存在的情况下在第一开口318中生长，诸如通过外延生长。在一些实施例中，第一有源区域层320生长为共形于第一开口318，使得第一有源区域层320包括五边形或包含多边形的其他形状中的至少其一。在一些实施例中，第一有源区域层320具有均匀的厚度。在一些实施例中，第一有源区域层320不具有均匀的厚度。在一些实施例中，第一有源区域层320具有介于约10nm至约25nm之间的第一有源区域层厚度329，使得该厚度从第一有源区域层320的底面320b到第一有源区域层320的最底部的顶面320a测得。在一些实施例中，第一有源区域层320包括在栅极结构213下面延伸得最远的尖端部331。在一些实施例中，尖端部331与栅极结构213的底面分隔开第一距离330，第一距离330小于约10nm。在一些实施例中，尖端部331位于栅极结构213下面第二距离334处，其中，第二距离介于约2nm至约10nm之间。如图13所示，在一些实施例中，第一有源区域层320具有第一有源区域深度327，该深度从第一有源区域层320的底面320b到半导体复合层205的顶面205a测得。在一些实施例中，第一有源区域深度327大于第二沟道层高度与第三沟道层高度之和228。
在步骤110中，如图14所示，根据一些实施例，在半导体复合层205中的第一有源区域层320上方形成具有第二掺杂剂浓度的第二有源区域层322，以形成半导体器件300。在一些实施例中，第二有源区域层322包含硅。在一些实施例中，第二掺杂剂包括第二n型掺杂剂，诸如磷或高本征掺杂磷。在一些实施例中，第二掺杂剂浓度大于第一掺杂剂浓度。在一些实施例中，第二n型掺杂剂的第二掺杂剂浓度介于约15％至约35％之间。在一些实施例中，第二n型掺杂剂的第二掺杂剂浓度介于约2e20cm-3至约7e20cm-3之间。在一些实施例中，第二有源区域层322在第二n型掺杂剂存在的情况下在第一有源区域层320上方的第一开口318中生长，诸如通过外延生长。在一些实施例中，生长第二有源区域层322，以使得第二有源区域层322填充第一开口318。在一些实施例中，第二有源区域层322具有介于约3nm至约15nm之间的第二有源区域层厚度，其中，第二有源区域层厚度从第一有源区域层320的最底部的顶面320a到第二有源区域层322的顶面322a测得。
在步骤112中，如图15所示，根据一些实施例，在第二有源区域层322上方以及半导体复合层205之上形成具有第三掺杂剂浓度的第三有源区域层324，以形成半导体器件300。在一些实施例中，第一有源区域层320、第二有源区域层322以及第三有源区域层324构成有源区域307。在一些实施例中，第三有源区域层324包含硅。在一些实施例中，第三掺杂剂包括第三n型掺杂剂，诸如磷或高本征掺杂磷。在一些实施例中，第三n型掺杂剂的第三掺杂剂浓度介于约3e20cm-3至约5e21cm-3之间。在一些实施例中，第三掺杂剂浓度大于第二掺杂剂浓度。在一些实施例中，第三有源区域层324在第三n型掺杂剂存在的情况下在第二有源区域层322上方以及半导体复合层205的顶面205a之上生长，诸如通过外延生长，使得第三有源区域层324邻近栅极结构213。在一些实施例中，生长第三有源区域层324，以使得第三有源区域层324位于第二有源区域层322的顶面322a和第一有源区域层320的最顶部的顶面320c上。在一些实施例中，图案化第三有源区域层324，使得第三有源区域层324位于第二有源区域层322的顶面322a上而不位于第一有源区域层320的最顶部的顶面320c上。在一些实施例中，第三有源区域层324具有介于约5nm至约25nm之间的第三有源区域层厚度，其中，第三有源区域层厚度从第二有源区域层322的顶面322a到第三有源区域层324的顶面324a测得。在一些实施例中，去除了第二间隔件216。在一些实施例中，有源区域307包括源极或漏极中的至少其一。在一些实施例中，沟道319形成在栅极结构213下面并邻近有源区域307。在一些实施例中，相较于不具有第一掺杂剂浓度的有源区域，第一有源区域层320中包含磷的第一掺杂剂浓度维持短沟道控制。在一些实施例中，相较于不包含第二有源区域层322的有源区域，第二有源区域层322中包含磷的增大的第二掺杂剂浓度减小了源极/漏极拉伸电阻和源极/漏极扩展电阻。在一些实施例中，相较于不具有第三有源区域层324的有源区域，第三有源区域层324减小了硅接触电阻。在一些实施例中，相较于不包含半导体器件300的结构的器件，半导体器件300具有较小的局部变化。在一些实施例中，相较于不包含半导体器件300的结构的器件，半导体器件300具有较小的全局变化。
根据一些实施例，半导体器件包括有源区域。在一些实施例中，有源区域包括具有第一掺杂剂浓度的第一有源区域层、具有第二掺杂剂浓度并位于第一有源区域层上方的第二有源区域层以及具有第三掺杂剂浓度的第三有源区域层。在一些实施例中，第三有源区域层位于第二有源区域层上方并在半导体复合层的顶面之上延伸，第一有源区域层和第二有源区域层形成在半导体复合层内。在一些实施例中，第一掺杂剂浓度小于第二掺杂剂浓度，并且第二掺杂剂浓度小于第三掺杂剂浓度。
根据一些实施例，形成半导体器件的方法包括形成沟道以及邻近该沟道形成有源区域。在一些实施例中，形成沟道包括：在衬底中形成第一沟道层、在第一沟道层上方形成第二沟道层、以及在第二沟道层上方形成第三沟道层。在一些实施例中，半导体复合层包括第一沟道层、第二沟道层以及第三沟道层。在一些实施例中，邻近沟道形成有源区域包括在半导体复合层中形成具有第一掺杂剂浓度的第一有源区域层、在半导体复合层中形成具有第二掺杂剂浓度并形成在第一有源区域层上方的第二有源区域层、以及在半导体复合层的顶面上方形成具有第三掺杂剂浓度并形成在第二有源区域层上方的第三有源区域层。
根据一些实施例，一种半导体器件包括衬底内的沟道，该沟道包括第一沟道层、位于第一沟道层上方的第二沟道层以及位于第二沟道层上方的第三沟道层。在一些实施例中，半导体复合层包括第一沟道层、第二沟道层以及第三沟道层。在一些实施例中，有源区域邻近沟道。在一些实施例中，有源区域包括具有第一掺杂剂浓度的第一有源区域层、位于第一有源区域层上方并具有第二掺杂剂浓度的第二有源区域层、以及具有第三掺杂剂浓度的第三有源区域层。在一些实施例中，第三有源区域层位于第二有源区域层上方并在半导体复合层的顶面之上延伸，第一有源区域层和第二有源区域层形成在该半导体复合层内。在一些实施例中，第一掺杂剂浓度小于第二掺杂剂浓度，并且第二掺杂剂浓度小于第三掺杂剂浓度。
应当理解，在一些实施例中，例如出于简化和便于理解的目的，本文描述的层、部件、元件等示出为相对彼此具有特定尺寸(诸如结构尺寸或定向)，但它们的实际尺寸与本文所示大不相同。此外，存在用于形成本文描述的层、部件、元件等的多种方法，例如，诸如蚀刻方法、注入方法、掺杂方法、旋涂方法、诸如磁控管或离子束溅射的溅射方法、诸如热生长的生长方法或诸如化学汽相沉积(CVD)、物理汽相沉积(PVD)、等离子增强化学汽相沉积(PECVD)或原子层沉积的沉积方法。
此外，本文使用的“示例性”意思是用作实例、例子或说明等，并且不一定是有利的。如本申请中使用的，“或”意指包含性的“或”而不是排除性的“或”。此外，本申请中以及所附权利要求中使用的“一个”“一种”通常被解释为指代“一个或多个”，除非明确作出相反说明或从文中能看出是单数形式。此外，A和B至少其一和/或类似表述通常指A或B或者指A和B二者。此外，在一定程度上使用“包括”、“具有”、“有”、“带有”或它们的变型，这些术语应当是包含性的，类似于术语“包含”。还有，除非特定说明，“第一”、“第二”等不暗示时间特性、空间特性或顺序等。相反，这些术语仅用作部件、元件、物品等的指示、名称等。例如，第一元件和第二元件通常对应于元件A和元件B或者两个不同的或两个相同的元件或同一元件。
此外，虽然已参照一个或多个实施例示出和描述了本发明，本领域技术人员在阅读和理解了说明书和附图后应理解，可以具有等效变型和修改。本发明包含所有这些修改和变型并且仅由下面的权利要求的范围限定。具体涉及由上述的组件(如，元件、资源等)所执行的各种功能时，除非有其他描述，用于描述这些组件的术语应当对应于执行所描述的组件的特定功能的任意组件(例如，功能等同)，即使与所公开的结构在结构上不等同。此外，虽然仅参照多个实施例中的一个描述了本发明的特定部件，然而这些部件可以根据需要和任意给定应用或特定应用的优势与其他实施例的一个或多个其他部件结合。

Claims (20)

1.一种半导体器件，包括：
有源区域，所述有源区域包括：
具有第一掺杂剂浓度的第一有源区域层，所述第一有源区域层包括硅或锗的至少其一，并且所述第一有源区域层内的锗的百分比从所述第一有源区域层的底面向所述第一有源区域层的最底部的顶面增加；
具有第二掺杂剂浓度的第二有源区域层，所述第二有源区域层位于所述第一有源区域层上方；以及
具有第三掺杂剂浓度的第三有源区域层，所述第三有源区域层位于所述第二有源区域层上方并且在半导体复合层的顶面之上延伸，所述第一有源区域层和所述第二有源区域层形成在所述半导体复合层内，其中，所述第一掺杂剂浓度小于所述第二掺杂剂浓度，并且所述第二掺杂剂浓度小于所述第三掺杂剂浓度。
2.根据权利要求1所述的半导体器件，包括：
沟道，位于所述半导体复合层内并且邻近所述有源区域，所述沟道包括：
第一沟道层；
位于所述第一沟道层上方的第二沟道层；以及
位于所述第二沟道层上方的第三沟道层。
3.根据权利要求2所述的半导体器件，所述第一有源区域层具有第一有源区域层深度，所述第二沟道层具有第二沟道层高度，并且所述第三沟道层具有第三沟道层高度，所述第一有源区域层深度大于所述第二沟道层高度与所述第三沟道层高度之和。
4.根据权利要求3所述的半导体器件，所述第二沟道层高度与所述第三沟道层高度之和小于或等于40nm。
5.根据权利要求2所述的半导体器件，所述第二沟道层包括硅或碳中的至少其一。
6.根据权利要求5所述的半导体器件，所述第二沟道层包含的碳少于5％。
7.根据权利要求1所述的半导体器件，满足至少以下其一：
第一p型掺杂剂的所述第一掺杂剂浓度低于1e19cm-3；或
第一n型掺杂剂的所述第一掺杂剂浓度介于1e20cm-3至3e20cm-3之间。
8.根据权利要求1所述的半导体器件，满足至少以下其一：
第二p型掺杂剂的所述第二掺杂剂浓度介于5e19cm-3至5e20cm-3之间；或
第二n型掺杂剂的所述第二掺杂剂浓度介于2e20cm-3至7e20cm-3之间。
9.根据权利要求1所述的半导体器件，满足至少以下其一：
第三p型掺杂剂的所述第三掺杂剂浓度介于3e20cm-3至5e21cm-3之间；或
第三n型掺杂剂的所述第三掺杂剂浓度介于3e20cm-3至5e21cm-3之间。
10.根据权利要求1所述的半导体器件，所述第一有源区域层包括第一锗梯度，并且所述第二有源区域层包括第二锗梯度，使得锗的百分比从所述第一有源区域层向所述第二有源区域层增加。
11.根据权利要求10所述的半导体器件，满足至少以下其一：
所述第一锗梯度包含介于10％至40％之间的锗；或
所述第二锗梯度包含介于20％至60％之间的锗。
12.根据权利要求2所述的半导体器件，包括位于所述沟道上方并邻近所述第三有源区域层的栅极结构。
13.根据权利要求12所述的半导体器件，所述第一有源区域层的尖端部在所述栅极结构下面延伸得最远，所述尖端部与所述栅极结构的底面分隔开第一距离，所述第一距离小于10nm。
14.一种形成半导体器件的方法，包括：
形成沟道，包括：
在衬底中形成第一沟道层；
在所述第一沟道层上方形成第二沟道层；以及
在所述第二沟道层上方形成第三沟道层，半导体复合层包括所述第一沟道层、所述第二沟道层和所述第三沟道层；以及
邻近所述沟道形成有源区域，包括：
在所述半导体复合层中形成第一有源区域层，所述第一有源区域层具有第一掺杂剂浓度，所述第一有源区域层包括硅或锗的至少其一，并且所述第一有源区域层内的锗的百分比从所述第一有源区域层的底面向所述第一有源区域层的最底部的顶面增加；
在所述半导体复合层中形成第二有源区域层，所述第二有源区域层具有第二掺杂剂浓度并形成在所述第一有源区域层上方；和
在所述半导体复合层的顶面上方形成第三有源区域层，所述第三有源区域层具有第三掺杂剂浓度并形成在所述第二有源区域层上方。
15.根据权利要求14所述的方法，所述形成沟道包括：
在所述衬底内注入第一掺杂剂并退火以形成所述第一沟道层；
在所述第一沟道层上方生长碳化硅以形成所述第二沟道层；以及
在所述第二沟道层上方生长硅以形成所述第三沟道层。
16.根据权利要求14所述的方法，包括：
在形成所述第一有源区域层之前，对所述半导体复合层实施晕圈注入。
17.根据权利要求14所述的方法，所述形成第一有源区域层包括：
在所述半导体复合层中形成第一开口；以及
在第一n型掺杂剂或第一p型掺杂剂中的至少其一存在的情况下，在所述第一开口中生长硅或锗中的至少其一，使得所述第一有源区域层包含以下至少其一：
所述第一p型掺杂剂的所述第一掺杂剂浓度低于1e19cm-3；或
所述第一n型掺杂剂的所述第一掺杂剂浓度介于1e20cm-3至3e20cm-3之间。
18.根据权利要求14所述的方法，所述形成第二有源区域层包括：
在第二n型掺杂剂或第二p型掺杂剂中的至少其一存在的情况下，在所述第一有源区域层上方生长硅或锗中的至少其一，使得所述第二有源区域层包含以下至少其一：
所述第二p型掺杂剂的所述第二掺杂剂浓度介于5e19cm-3至5e20cm-3之间；或者
所述第二n型掺杂剂的所述第二掺杂剂浓度介于2e20cm-3至7e20cm-3之间。
19.根据权利要求14所述的方法，其中，所述形成第三有源区域层包括：
在第三n型掺杂剂或第三p型掺杂剂中的至少其一存在的情况下，在所述第二有源区域层上方生长硅或锗中的至少其一，使得所述第三有源区域层包含以下至少其一：
所述第三p型掺杂剂的所述第三掺杂剂浓度介于3e20cm-3至5e21cm-3之间；或者
所述第三n型掺杂剂的所述第三掺杂剂浓度介于3e20cm-3至5e21cm-3之间。
20.一种半导体器件，包括：
位于衬底内的沟道，包括：
第一沟道层；
位于所述第一沟道层上方的第二沟道层；和
位于所述第二沟道层上方的第三沟道层，半导体复合层包括所述第一沟道层、所述第二沟道层和所述第三沟道层；以及
邻近所述沟道的有源区域，包括：
位于所述半导体复合层中的第一有源区域层，所述第一有源区域层具有第一掺杂剂浓度，所述第一有源区域层包括硅或锗的至少其一，并且所述第一有源区域层内的锗的百分比从所述第一有源区域层的底面向所述第一有源区域层的最底部的顶面增加；
位于所述半导体复合层中的第二有源区域层，所述第二有源区域层具有第二掺杂剂浓度并形成在所述第一有源区域层上方；和
位于所述半导体复合层的顶面上方的第三有源区域层，所述第三有源区域层具有第三掺杂剂浓度并形成在所述第二有源区域层上方，其中，所述第一掺杂剂浓度小于所述第二掺杂剂浓度，并且所述第二掺杂剂浓度小于所述第三剂掺杂剂浓度。
CN201410341585.3A 2014-04-21 2014-07-17 半导体器件及其形成方法 Active CN105023945B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/257,033 2014-04-21
US14/257,033 US9716172B2 (en) 2014-04-21 2014-04-21 Semiconductor device having multiple active area layers and its formation thereof

Publications (2)

Publication Number Publication Date
CN105023945A CN105023945A (zh) 2015-11-04
CN105023945B true CN105023945B (zh) 2018-03-23

Family

ID=54250019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410341585.3A Active CN105023945B (zh) 2014-04-21 2014-07-17 半导体器件及其形成方法

Country Status (5)

Country Link
US (1) US9716172B2 (zh)
KR (2) KR20150121644A (zh)
CN (1) CN105023945B (zh)
DE (1) DE102015104456A1 (zh)
TW (1) TWI545752B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108010846B (zh) * 2016-10-28 2020-08-07 中芯国际集成电路制造(上海)有限公司 用于改善短沟道效应的方法以及半导体结构
CN107968123B (zh) * 2017-11-29 2019-04-16 中国电子科技集团公司第十三研究所 一种增强型场效应晶体管
CN112652578B (zh) * 2019-10-11 2023-11-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法、晶体管
CN113451132B (zh) * 2020-03-26 2024-04-19 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266978A (zh) * 2007-03-13 2008-09-17 国际商业机器公司 Cmos结构及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI263709B (en) * 2004-02-17 2006-10-11 Ind Tech Res Inst Structure of strain relaxed thin Si/Ge epitaxial layer and fabricating method thereof
JP2007214481A (ja) 2006-02-13 2007-08-23 Toshiba Corp 半導体装置
JP4552926B2 (ja) * 2006-11-20 2010-09-29 エルピーダメモリ株式会社 半導体装置及び半導体装置の製造方法
US7544997B2 (en) 2007-02-16 2009-06-09 Freescale Semiconductor, Inc. Multi-layer source/drain stressor
US8003454B2 (en) 2008-05-22 2011-08-23 Freescale Semiconductor, Inc. CMOS process with optimized PMOS and NMOS transistor devices
US7902009B2 (en) 2008-12-11 2011-03-08 Intel Corporation Graded high germanium compound films for strained semiconductor devices
US8242559B2 (en) * 2009-04-13 2012-08-14 Globalfoundries Singapore Pte. Ltd. Integrated circuit system with a floating dielectric region and method of manufacture thereof
KR101051577B1 (ko) * 2009-06-30 2011-07-22 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
US20130069123A1 (en) * 2011-09-16 2013-03-21 Globalfoundries Inc. Cmos semiconductor devices having stressor regions and related fabrication methods
US9012277B2 (en) * 2012-01-09 2015-04-21 Globalfoundries Inc. In situ doping and diffusionless annealing of embedded stressor regions in PMOS and NMOS devices
KR20140039544A (ko) * 2012-09-24 2014-04-02 삼성전자주식회사 반도체 소자 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266978A (zh) * 2007-03-13 2008-09-17 国际商业机器公司 Cmos结构及其制造方法

Also Published As

Publication number Publication date
TWI545752B (zh) 2016-08-11
DE102015104456A1 (de) 2015-10-22
CN105023945A (zh) 2015-11-04
KR101812497B1 (ko) 2017-12-27
US9716172B2 (en) 2017-07-25
KR20170106628A (ko) 2017-09-21
KR20150121644A (ko) 2015-10-29
TW201603271A (zh) 2016-01-16
US20150303302A1 (en) 2015-10-22

Similar Documents

Publication Publication Date Title
CN107039503B (zh) 水平栅极环绕纳米线晶体管的底部隔离
US9911829B2 (en) FinFET with bottom SiGe layer in source/drain
US9035430B2 (en) Semiconductor fin on local oxide
CN104979399A (zh) 关于外延沟道器件的错位应力记忆技术
CN104952922B (zh) 鳍型场效应晶体管及其制造方法
CN103855032B (zh) 半导体器件的制造方法和用于半导体器件的装置
KR20120038195A (ko) 반도체 소자 및 이의 제조 방법
CN105023945B (zh) 半导体器件及其形成方法
JP2008535213A (ja) 埋込みドープ領域を有する半導体デバイスの製造方法
CN101467258B (zh) 用于制造功率半导体器件的工艺和相应功率半导体器件
JP5583846B2 (ja) 半導体装置
US20170288047A1 (en) Shallow-Trench Semi-Super-Junction VDMOS Device and Manufacturing Method Therefor
WO2016049992A1 (zh) 一种垂直双扩散金属氧化物半导体场效应管及其制作方法
CN103178112A (zh) 晶体管结构
JP2012028474A (ja) 半導体装置及びその製造方法
US9673273B2 (en) High breakdown n-type buried layer
US9431286B1 (en) Deep trench with self-aligned sinker
CN109979989A (zh) 垂直双极晶体管
CN105810583A (zh) 横向绝缘栅双极型晶体管的制造方法
JPWO2008123491A1 (ja) 電離衝突によるキャリア増倍を用いた半導体素子及びその作製方法
US20120217575A1 (en) Method for manufacturing semiconductor device and semiconductor device
US20230178372A1 (en) Fin field-effect transistor semiconductor device and method of forming the same
CN110224029A (zh) 一种半导体器件及其制作方法及包括该器件的电子设备
CN112531026B (zh) 横向扩散金属氧化物半导体器件及其制造方法
CN104037224A (zh) 设计的用于n型MOSFET的源极/漏极区

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant