JP4552926B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4552926B2
JP4552926B2 JP2006313179A JP2006313179A JP4552926B2 JP 4552926 B2 JP4552926 B2 JP 4552926B2 JP 2006313179 A JP2006313179 A JP 2006313179A JP 2006313179 A JP2006313179 A JP 2006313179A JP 4552926 B2 JP4552926 B2 JP 4552926B2
Authority
JP
Japan
Prior art keywords
silicon layer
contact plug
epitaxial silicon
contact
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006313179A
Other languages
English (en)
Other versions
JP2008130756A (ja
Inventor
和芳 幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=39416130&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP4552926(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006313179A priority Critical patent/JP4552926B2/ja
Priority to US11/940,831 priority patent/US7713828B2/en
Publication of JP2008130756A publication Critical patent/JP2008130756A/ja
Application granted granted Critical
Publication of JP4552926B2 publication Critical patent/JP4552926B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関するものである。
近年、コンピューターや電気機器の主要部分には、多数のＭＯＳトランジスタや抵抗等を一つのチップ上に集積化する大規模集積回路(以下、ＬＳＩという)が採用されている。ＬＳＩの中でも、例えば、ＤＲＡＭ（Dynamic Random Access Memory）などの素子においては、急速な微細化が進み、これに伴ってＭＯＳトランジスタの所謂短チャネル効果が顕著になってきている。
そこで、短チャネル効果を抑制する手段の一つとして、ＭＯＳトランジスタのソース・ドレイン領域の上に、エピタキシャルシリコン層を選択的エピタキシャル成長により形成し、このエピタキシャルシリコン層をソース・ドレイン領域として利用する技術が採用されている（特許文献１）。また、この技術においては、エピタキシャルシリコン層の厚みが大きいほど短チャネル効果が抑制されることも知られている。
特開２００５−２５１７７６号公報 段落００２６
ところで、微細構造のＤＲＡＭセル、特に６Ｆ２セルのような狭ピッチのフィールドパターンにおいては、メモリセル側のＭＯＳトランジスタのソース・ドレイン領域にエピタキシャルシリコン層を厚く形成すると、エピタキシャルシリコン層は横方向にも成長するために、隣接するエピタキシャルシリコン層間のショートが問題となる。
一方、周辺回路側のＭＯＳトランジスタにおいては、微細化が進むことに伴って、ソース・ドレイン拡散領域とコンタクトプラグとの接触面積が小さくなり、接触抵抗が増加する問題が起こる。この周辺回路側のＭＯＳトランジスタにおけるコンタクト抵抗を低減する手段の一つとして、コンタクト開口部に露出するソース・ドレイン領域上のエピタキシャルシリコン層に高濃度の不純物注入を行うことが一般的に知られている。
しかしながら、上記メモリセルでの問題を回避するためにはエピタキシャルシリコン層を厚く形成することができず、高濃度の不純物注入はＭＯＳトランジスタの短チャネル効果を助長するおそれがあった。すなわち、拡散領域上のエピタキシャルシリコン層を厚くできない状態で高濃度のイオン注入を行うと、注入されたイオンがエピタキシャルシリコン層直下のソース・ドレイン拡散領域にまで拡散し、これによりソース・ドレイン拡散領域における不純物濃度が増大し、結果的に短チャネル効果が増大してしまう問題があった。
本発明は上記事情に鑑みてなされたものであって、ＤＲＡＭ素子の微細化を進めた場合における、周辺回路側のトランジスタの短チャネル効果を抑制すると共に、コンタクト抵抗を低減することが可能な半導体装置及びその製造方法を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
本発明の半導体装置は、半導体基板上にメモリセル部と周辺回路部とを備えた半導体装置であって、前記メモリセル部において、前記半導体基板の表面に形成された第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタのソース及びドレイン用不純物拡散領域にそれぞれ接触する第１のエピタキシャルシリコン層と、前記第１のエピタキシャルシリコン層に接触する第１のコンタクトプラグとを備え、前記周辺回路部において、前記半導体基板の表面に形成された第２のＭＯＳトランジスタと、前記第２のＭＯＳトランジスタのソース及びドレイン用不純物拡散領域にそれぞれ接触し、前記第１のエピタキシャルシリコン層と同時に形成した第２のエピタキシャルシリコン層と、前記第２のエピタキシャルシリコン層に接触する第２のコンタクトプラグとを備え、前記第1のコンタクトプラグはリンドープドシリコン層で形成し、前記第２のコンタクトプラグは前記第２のエピタキシャルシリコン層の上面の一部に接触するように選択的に設けた第３のエピタキシャルシリコン層に不純物をドープして形成されていることを特徴とする。
また、本発明の半導体装置においては、前記第１のコンタクトプラグに接続するビット線コンタクトプラグと、前記第２のコンタクトプラグに接続するパッド金属層をさらに備えていることが好ましい。
また、本発明の半導体装置は、ＤＲＡＭ素子の周辺回路部に適用されることが望ましい。
上記の半導体装置によれば、不純物が拡散されたエピタキシャルシリコン層によってコンタクトプラグが構成されるので、コンタクトプラグの電気抵抗を低減することができる。
また、上記の半導体装置によれば、ソース及びドレインが、半導体基板内に拡散されてなる不純物拡散領域と、半導体基板上に形成された別のエピタキシャルシリコン層とから構成されるので、チャネル長を長くすることができ、半導体装置の微細化に伴う短チャネル効果を抑制することができる。
次に本発明の半導体装置の製造方法は、半導体基板上にメモリセル部と周辺回路部を備えた半導体装置の製造方法であって、前記メモリセル部に第１のＭＯＳトランジスタを形成し、前記周辺回路部に第２のＭＯＳトランジスタを形成する工程と、前記第１のＭＯＳトランジスタのソース及びドレイン用不純物拡散領域にそれぞれ接触する第１のエピタキシャルシリコン層と前記第２のＭＯＳトランジスタのソース及びドレイン用不純物拡散領域にそれぞれ接触する第２のエピタキシャルシリコン層を同時に形成する工程と、前記第１のエピタキシャルシリコン層および前記第２のエピタキシャルシリコン層を覆う層間絶縁膜を形成する工程と、前記第１のエピタキシャルシリコン層に接続する第１のコンタクトプラグをリンドープドシリコンを用いて形成する工程と、選択エピタキシャル成長を行って、前記第２のエピタキシャルシリコン層の上面に接触するように第３のエピタキシャルシリコン層を形成することで、前記第２のエピタキシャルシリコン層に接続する第２のコンタクトプラグを形成する工程と、前記第１のコンタクトプラグおよび前記第２のコンタクトプラグにイオン注入で不純物をドープする工程とを備えたことを特徴とする。
また、本発明の半導体装置の製造方法においては、前記第１のコンタクトプラグは、前記層間絶縁膜に形成した第１のコンタクトプラグ用ホール内部を充填するように前記リンドープドシリコン層を前記半導体基板全面に堆積した後に、ＣＭＰ法を用いて、前記第１のコンタクトプラグ用ホール内にのみ前記リンドープドシリコン層を残すことによって形成し、前記第２のコンタクトプラグは、前記層間絶縁膜に形成した第２のコンタクトプラグ用ホールによって前記第２のエピタキシャルシリコン層の一部を露出させた後に、前記選択エピタキシャル成長で前記第２のコンタクトプラグ用ホールの内部を充填するように前記第３のエピタキシャルシリコン層を形成することが好ましい。
また、本発明の半導体装置の製造方法においては、前記第１のコンタクトプラグに接続するビット線コンタクトプラグと、前記第２のコンタクトプラグに接続するパッド金属層を同時に形成する工程を、さらに備えていることが好ましい。
上記の半導体装置の製造方法によれば、ソース及びドレイン上にエピタキシャルシリコン層を形成してから、エピタキシャルシリコン層に不純物を拡散させるので、不純物がエピタキシャルシリコン層を突き抜けてソース及びドレインまで拡散するおそれがなく、これによりソース及びドレインが低抵抗化するおそれがなく、半導体装置の短チャネル効果の抑制を図ることができる。
また、上記の半導体装置の製造方法によれば、不純物拡散領域を形成し、この不純物拡散領域上に別のエピタキシャルシリコン層を形成するとともに不純物を拡散させて、ソース及びドレインを形成するので、ソース及びドレインの一部を半導体基板上に積み上げることが可能となり、これにより、半導体装置の短チャネル効果の抑制を図ることができる。
本発明によれば、ＤＲＡＭ素子の微細化を進めた場合における、周辺回路側のトランジスタの短チャネル効果を抑制すると共に、コンタクト抵抗を低減することが可能な半導体装置及びその製造方法を提供することができる。
以下、本発明の実施の形態を図面を参照して説明する。本実施形態では、半導体装置をＤＲＡＭ素子に適用した例について説明する。図１は、本実施形態の半導体装置であるＤＲＡＭ素子のメモリセル部の平面構造を示す概念図であり、図２は、図１のＡ−Ａ’線に対応する断面模式図であり、図３は、図１のＢ−Ｂ’線に対応する断面模式図である。また、図４は、本実施形態の半導体装置であるＤＲＡＭ素子の周辺回路部の要部の平面構造を示す概念図であり、図５は、図４のＣ−Ｃ’線に対応する断面模式図であり、図６は、図４のＤ−Ｄ’線に対応する断面模式図である。尚、これらの図は半導体装置の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なっている。
本実施形態の半導体装置に係るＤＲＡＭ素子は、メモリセル部と周辺回路部とから概略構成されている。最初に、メモリセル部について図１〜図３を用いて説明する。メモリセル部は、図３に示すように、メモリセル用のＭＯＳトランジスタＴｒ１ （第１のＭＯＳトランジスタ）と、ＭＯＳトランジスタＴｒ１にコンタクトプラグ９Ａおよび２５を介して接続された容量部２４とから概略構成されている。
図１〜３において、半導体基板１は所定濃度の不純物を含有する半導体、例えばシリコンにて形成されている。この半導体基板１には、素子分離絶縁膜３が形成されている。素子分離絶縁膜３は、半導体基板１の表面にＳＴＩ（Shallow Trench Isolation）法により、活性領域Ｋ以外の部分に形成され、隣接する活性領域Ｋを絶縁分離している。本実施形態では、１つの活性領域Ｋに２ビットのメモリセルが配置されるセル構造に本発明を適用した場合の一例構造を示している。
本実施形態では図１に示す平面構造の如く、細長い短冊状の活性領域Ｋが複数、個々に所定間隔をあけて右斜め下向きに整列形成され、各活性領域Ｋの両端部と中央部に個々に不純物拡散層が配置され、この形態では中央部にソース８Ａ、両端部にドレイン８Ｂ、８Ｂが形成され、それらの真上に配置される形で基板コンタクト部２０５ｃ、２０５ａ、２０５ｂが規定されている。
なお、この図のような平面形状の活性領域Ｋが規定されているのは、本実施形態に特有の形状であるが、活性領域Ｋの形状や方向は特に規定されるべきものではないので、図１に示す活性領域Ｋの形状はその他一般的なトランジスタに適用される活性領域の形状で良いのは勿論であり、本発明の形状に規定されるものではない。
次に、図１の横（Ｘ）方向に折れ線状にビット配線１０６が延設され、このビット配線１０６が図１の縦（Ｙ）方向に所定の間隔で複数配置されている。また、図１の縦（Ｙ）方向に直線状のワード配線１０７が延出配線され、これらのワード配線１０７が図１の横（Ｘ）方向に所定の間隔で複数配置され、ワード線１０７は各活性領域Ｋと交差する部分において、図３に示されるゲート電極５を含むように構成されている。
図２及び図３の断面構造に示す如く、半導体基板１において素子分離絶縁膜３に区画された活性領域Ｋにソース８Ａ及びドレイン８Ｂが離間して形成され、ソース８Ａとドレイン８Ｂとの間にゲート電極５が形成されている。ゲート電極５は、多結晶シリコン膜と金属膜との多層膜により形成されており、多結晶シリコン膜はＣＶＤ法（Chemical Vapor Deposition）での成膜時に不純物を含有させて形成するドープド多結晶シリコン膜を用いることができる。金属膜は、タングステン（Ｗ）やタングステンシリサイド（ＷＳｉ）等の高融点金属を用いることができる。
また、図３に示すように、ゲート電極５と半導体基板１との間にはゲート絶縁膜５ａが形成されている。また、ゲート電極５の側壁には窒化シリコンなどの絶縁膜によるサイドウオール５ｂが形成され、ゲート電極５上には窒化シリコンなどの絶縁膜５ｃが形成されている。
ソース８Ａ及びドレイン８Ｂは、半導体基板１に形成された不純物拡散領域８ａ、８ａと、不純物拡散領域８ａ、８ａ上に形成された第１のエピタキシャルシリコン層８ｂ、８ｂとから構成されている。不純物拡散領域８ａ、８ａには例えばＮ型不純物としてＡｓが拡散されている。また、第１のエピタキシャルシリコン層８ｂ、８ｂは、エピタキシャルシリコン層に例えばＡｓがイオン注入されたドープドシリコン層から構成されている。
また、図２及び図３に示すように、半導体基板１上には第１の層間絶縁膜４が形成され、第１の層間絶縁膜４にはコンタクトホール４ａが設けられ、このコンタクトホール４ａにはソース８Ａ及びドレイン８Ｂに接続されるコンタクトプラグ９Ａが形成されている。コンタクトプラグ９Ａは、たとえば、リンドープドシリコン層から構成される。
更に、第１の層間絶縁膜４の上には第２の層間絶縁膜１０が積層され、第２の層間絶縁膜１０にはコンタクトプラグ９Ａに接続されるビット線コンタクトプラグ９Ｂが形成されている。ビット線コンタクトプラグ９Ｂは、Ｔｉ／ＴｉＮ膜１２と、タングステンからなる金属膜１３とが積層されて構成されている。このＴｉ膜はビット線コンタクトプラグ９Ｂを構成するシリコンと反応し、チタンシリサイドを形成する。
ビット線コンタクトプラグ９Ｂに接続するようにビット線１０６が形成されている。ビット線１０６は窒化タングステンおよびタングステンからなる積層膜で構成されている。
ビット線１０６を覆うように、第３の層間絶縁膜２１が形成されている。第２の層間絶縁膜１０および第３の層間絶縁膜２１を貫通して、コンタクトプラグ９Ａに接続するように容量コンタクトプラグ２５が形成されている。第３の層間絶縁膜２１上には第４の層間絶縁膜２２が形成され、容量コンタクトプラグ２５に接続するように容量部２４が形成されている。
次に、図４〜図６を用いて周辺回路部について説明する。周辺回路部には、図６に示すように、周辺回路用のＭＯＳトランジスタＴｒ２ （第２のＭＯＳトランジスタ）が備えられている。
図５及び図６の断面構造に示す如く、半導体基板１において素子分離絶縁膜３に区画された領域にソース１０８Ａ及びドレイン１０８Ｂが離間して形成され、ソース１０８Ａとドレイン１０８Ｂとの間にゲート電極１０５が形成されている。ゲート電極１０５は、前述したメモリセル内のゲート電極５と同様に、多結晶シリコン膜と金属膜との多層膜により形成されている。
また、図６に示すように、ゲート電極１０５と半導体基板１との間にはゲート絶縁膜１０５ａが形成され、ゲート電極１０５の側壁には窒化シリコンなどの絶縁膜によるサイドウオール１０５ｂが形成され、ゲート電極１０５上には窒化シリコンなどの絶縁膜１０５ｃが形成されている。
ソース１０８Ａ及びドレイン１０８Ｂは、前述したメモリセル内のソース８Ａ及びドレイン８Ｂと同様に、半導体基板１に形成された不純物拡散領域１０８ａ、１０８ａと、各不純物拡散領域１０８ａ上に形成された第２のエピタキシャルシリコン層１０８ｂ、１０８ｂとから構成されている。不純物拡散領域１０８ａには例えばＮ型不純物としてＡｓが拡散されている。また、第２のエピタキシャルシリコン層１０８ｂは、エピタキシャルシリコン層に例えばＡｓがイオン注入されたドープドシリコン層から構成されている。
また、図５及び図６に示すように、半導体基板１上には第１の層間絶縁膜４および第２の層間絶縁膜１０が形成され、第１の層間絶縁膜４および第２の層間絶縁膜１０を貫通してコンタクトホール４ｂが設けられている。このコンタクトホール４ｂにはソース１０８Ａ及びドレイン１０８Ｂに接続されるコンタクトプラグ１１Ａ（第２のコンタクトプラグ）が形成されている。コンタクトプラグ１１Ａは、コンタクトホール４ｂの途中の深さまで形成された第３のエピタキシャルシリコン層１１Ａで構成され、第３のエピタキシャルシリコン１１Ａ上にはパッド金属層１１Ｂが形成されている。第３のエピタキシャルシリコン層１１Ａは、エピタキシャルシリコン層に例えばＡｓがイオン注入されたドープドシリコン層から構成されている。また、パッド金属層１１Ｂは、メモリセル内のビット線コンタクトプラグ９Ｂと同様に、Ｔｉ／ＴｉＮ膜１２と、タングステンからなる金属膜１３とが積層されて構成されている。このＴｉ膜はビット線コンタクトプラグ９Ｂを構成するシリコンと反応し、チタンシリサイドを形成する。なお、第３のエピタキシャルシリコン層１１Ａは、第２のエピタキシャルシリコン層１０８ｂの表面から１５０ｎｍ程度の厚みとなるように形成されている。
次に、本実施形態の半導体装置の製造方法について、図７〜図１７を参照して説明する。図７〜図１７は、本実施形態の半導体装置の製造方法を説明する図であって、図７（ａ）〜図１７（ａ）はそれぞれ、図１のＢ−Ｂ’線に対応する断面模式図であり、図７（ｂ）〜図１７（ｂ）はそれぞれ、図４のＤ−Ｄ’線に対応する断面模式図である。尚、以下の説明では、特に断らない限り、メモリセル用のＭＯＳトランジスタＴｒ１ （第１のＭＯＳトランジスタ）の製造工程及び周辺回路用のＭＯＳトランジスタＴｒ２ （第２のＭＯＳトランジスタ）の製造工程を同時に説明する。
図７（ａ）及び図７（ｂ）に示すように、Ｐ型の単結晶シリコンよりなる半導体基板１の主面に活性化領域Ｋを区画するため、ＳＴＩ法により、酸化シリコンからなる素子分離絶縁膜３を、活性化領域Ｋ以外の全ての部分に形成する。そして、熱酸化法により半導体基板１の表面を酸化してシリコン酸化膜とすることにより、トランジスタ形成領域に厚さ４ｎｍのゲート絶縁膜５ａ、１０５ａを形成する。
次に、ゲート絶縁膜５ａ、１０５ａ上にモノシラン（ＳiＨ４）及びフォスヒン(ＰＨ３)を原料ガスとして、ＣＶＤ法により、Ｎ型の不純物が含有された７０ｎｍの厚さの多結晶シリコン膜を形成する。次に、上記多結晶シリコン膜上に、スパッタリング法により金属膜として、例えばタングステン、窒化タングステン、タングステンシリサイド等の高融点金属を５０ｎｍの厚さに堆積させる。この多結晶シリコン膜及び金属膜が、後述する工程を経てゲート電極５、１０５に形成される。
次に、ゲート電極５、１０５を構成することになる金属膜上に、モノシランとアンモニア（ＮＨ３）を原料ガスとして、プラズマＣＶＤ法により、窒化シリコンからなる絶縁膜５ｃ、１０５ｃを厚さ７０ｎｍにて堆積する。次に、上記絶縁膜５ｃ、１０５ｃ上にレジストを塗布し、ゲート電極５、１０５形成用のマスクを用い、フォトリソグラフィ法によりゲート電極５、１０５形成用のフォトレジストパターンを形成する。
そして、上記フォトレジストパターンをマスクとして、異方性エッチングにより、絶縁膜５ｃ、１０５ｃをエッチングする。フォトレジストパターンを除去した後、絶縁膜５ｃ、１０５ｃをマスクとして金属膜及び多結晶シリコン膜をエッチングし、ゲート電極５、１０５を形成する。
そして、ＣＶＤ法により、全面に窒化シリコン膜を４０ｎｍの厚さにより堆積させ、エッチバックを行うことにより、ゲート電極５、１０５の側壁にサイドウォール５ｂ、１０５ｂを形成する。
次に、ゲート電極５、１０５及びサイドウォール５ｂ、１０５ｂをマスクとして、注入エネルギを１５〜３０ｋｅＶにて、５×１０１２〜１×１０１３ｃｍ−２のＮ型不純物（例えば、砒素：Ａs）のイオン注入を行い、窒素雰囲気中にて９００〜１０００℃にて１分間のアニーリングを行い、ソース８Ａ、１０８Ａ及びドレイン８Ｂ、１０８Ｂを構成する不純物拡散領域８ａ、１０８ａを形成する。なお、サイドウオール５ｂ、１０５ｂを形成する前に、予め上記条件で、ソース８Ａ、１０８Ａ及びドレイン８Ｂ、１０８Ｂの不純物拡散領域８ａ、１０８ａの形成を行うイオン注入を行なうこともできる。また、必要に応じて、不純物拡散領域８ａ、１０８ａは、イオン注入を用いず、後で形成する第１のエピタキシャル成長層８ｂ、１０８ｂに注入した不純物の熱拡散で形成することもできる。
そして、不純物拡散領域８ａ、１０８ａ上のシリコン表面のダメージ及びシリコン表面上に、意図せずに形成されている極薄の酸化シリコン膜を除去するために、希フッ酸をエッチング処理液とするウエットエッチング処理を、例えば６０秒間行う。
次に、図８に示すように、窒化シリコンからなる絶縁膜５ｃ、１０５ｃ及びサイドウオール５ｂ、１０５ｂを選択マスクとして、不純物拡散領域８ａ、１０８ａ上に、第１、第２のエピタキシャルシリコン層８ｂ、１０８ｂを選択エピタキシャル成長法により形成する。選択エピタキシャル成長法としては、例えば、塩化水素（ＨＣｌ）とジクロルシラン（ＳｉＨ2Ｃｌ2）を反応ガスとし、雰囲気を８００℃の高温雰囲気の水素（Ｈ２）とする選択ＣＶＤ法を例示できる。この第１、第２のエピタキシャルシリコン層８ｂ、１０８ｂは、例えば３０ｎｍ程度の厚みになるまで形成する。
次に、ゲート電極５、１０５及びサイドウォール５ｂ、１０５ｂをマスクとして、第１のエピタキシャル成長層８ｂ、１０８ｂに対して、例えば注入エネルギを３０ｋｅＶにて、３×１０１３ｃｍ−２のＮ型不純物（例えば、砒素：Ａs）のイオン注入を行う。このようにして、不純物拡散領域８ａ、１０８ａと第１、第２のエピタキシャルシリコン層８ｂ、１０８ｂとからなるソース８Ａ、１０８Ａ及びドレイン８Ｂ、１０８Ｂを形成する。
次に、図９に示すように、例えばＬＰＣＶＤ法（Low Pressure CVD）により、ゲート電極５、１０５及び第１、第２のエピタキシャルシリコン層８ｂ、１０８ｂを覆うように、酸化シリコンからなる第１の層間絶縁膜４を例えば６００ｎｍ程度の厚みで形成する。その後、ゲート電極５、１０５等に由来する凹凸を平坦化するため、ＣＭＰ法により、第１の層間絶縁膜４を例えば２００ｎｍ程度の厚みになるまで研磨する。
次に、図１０に示すように、メモリセル側の第１の層間絶縁膜４のソース８Ａ及びドレイン８Ｂ上に、コンタクトホール４ａをフォトリソグラフィおよびドライエッチング技術により形成する。図１０では周知のＳＡＣ（Self Aligned Contact）法を用いていないが、ＳＡＣ法を用いてコンタクトホール４ａを形成することもできる。
次に、図１１に示すように、開口したコンタクトホール４ａに、コンタクトプラグ９Ａ（第１のコンタクトプラグ）を形成する。コンタクトプラグ９Ａは、全面にリンドープドシリコン層を形成した後、ＣＭＰ法により第１の層間絶縁膜４上に形成されたリンドープドシリコン層を除去することにより形成する。リンドープドシリコン層は、厚み２０ｎｍでリン濃度１×１０２０ｃｍ−２の第１層、厚み１２０ｎｍでリン濃度４×１０２０ｃｍ−２の第２層及び厚み２３０ｎｍでリン濃度１×１０２０ｃｍ−２の第３層を順次積層することにより形成する。なお、リンドープドシリコン層はコンタクトホール４ａが埋まる程度に形成すれば良いので、上記の層数や厚み、リン濃度は適宜変更可能である。
次に、図１２に示すように、例えばＬＰＣＶＤ法により、コンタクトプラグ９Ａ及び第１の層間絶縁膜４を覆うように、酸化シリコンからなる第２の層間絶縁膜１０を例えば２００ｎｍ程度の厚みで形成する。
次に、図１３に示すように、周辺回路側の第１の層間絶縁膜４、第２の層間絶縁膜１０のソース１０８Ａ及びドレイン１０８Ｂ上に、コンタクトホール４ｂを周知のフォトリソグラフィおよびドライエッチング技術により形成する。
次に、図１４に示すように、開口したコンタクトホール４ｂに、コンタクトプラグ１１Ａ（第２のコンタクトプラグ）を形成する。コンタクトプラグ１１Ａの形成は、まず、酸化シリコンからなる第１の層間絶縁膜４および第２の層間絶縁膜１０を選択マスクとして、コンタクトホール４ｂ内に露出する第２のエピタキシャルシリコン層１０８ｂ上に、第３のエピタキシャルシリコン層１１ａを選択エピタキシャル成長法により形成することにより行う。選択エピタキシャル成長法としては、例えば、塩化水素（ＨＣｌ）とジクロルシラン（ＳｉＨ2Ｃｌ2）を反応ガスとし、雰囲気を８００℃の水素（Ｈ2）雰囲気とする選択ＣＶＤ法を例示できる。また、第３のエピタキシャルシリコン層１１ａは、第２のエピタキシャルシリコン層１０８ｂの表面から、例えば１５０ｎｍ程度の厚みになるまで形成する。
次に、図１５に示すように、フォトリソグラフィ技術により、メモリセル側の層間絶縁膜１０にビット線コンタクトホール１０ａを形成してコンタクトプラグ９Ａを露出させる。
次に、層間絶縁膜４、１０をマスクとして、コンタクトプラグ９Ａ及び第３のエピタキシャルシリコン層１１ａに対して、例えば注入エネルギを２５ｋｅＶにて、２．５×１０１５ｃｍ−２のＮ型不純物（例えば、砒素）のイオン注入を行う。このようにして、コンタクトプラグ９Ａ及び第３のエピタキシャルシリコン層１１ａに不純物をドーピングして低抵抗化する。このイオン注入によって、第３のエピタキシャルシリコン層１１ａがドーピングされてコンタクトプラグ１１Ａとなる。
次に、ＣＶＤ法により、例えば厚み２０ｎｍ程度のＴｉ／ＴｉＮ膜１２を形成する。Ｔｉ／ＴｉＮ膜１２は、少なくともコンタクトプラグ９Ａ、１１Ａを覆うように形成する。
次に、図１６に示すように、スパッタ法により、タングステン等からなる金属膜１３を例えば層間絶縁膜１０の表面から２００ｎｍ程度の厚みで形成する。金属膜１３は、少なくともＴｉ／ＴｉＮ膜１２を覆うように形成する。このＴｉ膜は、成膜と同時にコンタクトプラグを構成するシリコンと反応し、チタンシリサイドを形成する。
次に、図１７に示すように、ＣＭＰ法により、第２の層間絶縁膜１０が露出するまで金属膜１３およびＴｉ／ＴｉＮ膜１２を研磨する。この結果、メモリセル部にはビット線コンタクトプラグ９Ｂが形成され、周辺回路部にはパッド金属層１１Ｂが形成される。
その後、図３に示すように、メモリセル部側においてはビット線コンタクトプラグ９Ｂに接続するビット線１０６を形成すると同時に、周辺回路部側においてはパッド金属層１１Ｂに接続する配線層（図示していない）を形成する。次に、ビット線１０６および周辺回路部の配線層を覆うように第３の層間絶縁膜２１および第４の層間絶縁膜２２を形成する。層間絶縁膜２２には容量部２４が形成され、容量コンタクトプラグ２５を介してドレイン８Ｂ上のコンタクトプラグ９Ａと接続される。このようにして、図１〜６に示す半導体装置が製造される。
以上説明したように、本実施形態の半導体装置によれば、周辺回路側のＭＯＳトランジスタＴｒ２において、不純物が拡散された第３のエピタキシャルシリコン層１１ａによってコンタクトプラグ１１Ａが構成されるので、コンタクトプラグ１１Ａの電気抵抗を低減することができる。これにより、コンタクトプラグ１１Ａとパッド金属層１１Ｂとの接触抵抗が低減され、ＭＯＳトランジスタＴｒ２のオン電流の低下を防止することができる。
また、メモリセル側のＭＯＳトランジスタＴｒ１においては、コンタクトプラグ９ＡにＮ型不純物がイオン注入によって拡散されているので、コンタクトプラグ９Ａの電気抵抗を低減することができる。これにより、コンタクトプラグ９Ａとビット線コンタクトプラグ９Ｂとの接触抵抗が低減され、ＭＯＳトランジスタＴｒ１のオン電流の低下を防止ができる。
また、本実施形態の半導体装置によれば、メモリセル側及び周辺回路側のＭＯＳトランジスタＴｒ１、Ｔｒ２において、ソース８Ａ、１０８Ａ及びドレイン８Ｂ、１０８Ｂが、半導体基板１内に拡散されてなる不純物拡散領域８ａ、１０８ｂと、半導体基板１上に形成された第１、第２のエピタキシャルシリコン層８ｂ、１０８ｂとから構成されるので、チャネル長を長くすることができ、半導体装置の微細化に伴う短チャネル効果を抑制することができる。
次に、本実施形態の半導体装置の製造方法によれば、周辺回路側のＭＯＳトランジスタＴｒ２において、ソース１０８Ａ及びドレイン１０８Ｂ上に第３のエピタキシャルシリコン層１１ａを形成してから、第３のエピタキシャルシリコン層１１ａに高濃度の不純物注入を行って、第２のエピタキシャルシリコン層１０８ｂに不純物を拡散させているので、不純物が第２のエピタキシャルシリコン層１０８ｂを突き抜けてソース１０８Ａ及びドレイン１０８Ｂまで拡散するおそれがなく、半導体装置の短チャネル効果の抑制を図ることができる。
また、メモリセル側のＭＯＳトランジスタＴｒ１においては、ソース８Ａ及びドレイン８Ｂ上にリンドープシリコン膜からなるコンタクトプラグ９Ａを形成してから、コンタクトプラグ９Ａに更に不純物を拡散させるので、コンタクトプラグ９Ａの更なる低抵抗化を図ることができる。また、コンタクトプラグ９Ａを形成してから不純物を拡散させるので、不純物がコンタクトプラグ９Ａを突き抜けてソース８Ａ及びドレイン８Ｂまで拡散するおそれがなく、半導体装置の短チャネル効果の抑制を図ることができる。
また、上記の半導体装置の製造方法によれば、不純物拡散領域８ａ、１０８ａを形成し、この不純物拡散領域８ａ、１０８ａ上に第１、第２のエピタキシャルシリコン層８ｂ、１０８ｂを形成するとともに不純物を拡散させて、ソース８Ａ、１０８Ａ及びドレイン８Ｂ、１０８Ｂを形成することもできるので、ソース８Ａ、１０８Ａ及びドレイン８Ｂ、１０８Ｂの一部を半導体基板１上に積み上げることが可能となり、これにより、半導体装置の短チャネル効果の抑制を図ることができる。
図１は、本発明の実施形態である半導体装置のメモリセル部の平面構造を示す概念図である。 図２は、図１のＡ−Ａ’線に対応する断面模式図である。 図３は、図１のＢ−Ｂ’線に対応する断面模式図である。 図４は、本発明の実施形態である半導体装置の周辺回路部の平面構造を示す概念図である。 図５は、図４のＣ−Ｃ’線に対応する断面模式図である。 図６は、図４のＤ−Ｄ’線に対応する断面模式図である。 図７は、本発明の実施形態である半導体装置の製造方法を説明する図であって、（ａ）は図１のＢ−Ｂ’線に対応する断面模式図であり、（ｂ）は図４のＤ−Ｄ’線に対応する断面模式図である。 図８は、本発明の実施形態である半導体装置の製造方法を説明する図であって、（ａ）は図１のＢ−Ｂ’線に対応する断面模式図であり、（ｂ）は図４のＤ−Ｄ’線に対応する断面模式図である。 図９は、本発明の実施形態である半導体装置の製造方法を説明する図であって、（ａ）は図１のＢ−Ｂ’線に対応する断面模式図であり、（ｂ）は図４のＤ−Ｄ’線に対応する断面模式図である。 図１０は、本発明の実施形態である半導体装置の製造方法を説明する図であって、（ａ）は図１のＢ−Ｂ’線に対応する断面模式図であり、（ｂ）は図４のＤ−Ｄ’線に対応する断面模式図である。 図１１は、本発明の実施形態である半導体装置の製造方法を説明する図であって、（ａ）は図１のＢ−Ｂ’線に対応する断面模式図であり、（ｂ）は図４のＤ−Ｄ’線に対応する断面模式図である。 図１２は、本発明の実施形態である半導体装置の製造方法を説明する図であって、（ａ）は図１のＢ−Ｂ’線に対応する断面模式図であり、（ｂ）は図４のＤ−Ｄ’線に対応する断面模式図である。 図１３は、本発明の実施形態である半導体装置の製造方法を説明する図であって、（ａ）は図１のＢ−Ｂ’線に対応する断面模式図であり、（ｂ）は図４のＤ−Ｄ’線に対応する断面模式図である。 図１４は、本発明の実施形態である半導体装置の製造方法を説明する図であって、（ａ）は図１のＢ−Ｂ’線に対応する断面模式図であり、（ｂ）は図４のＤ−Ｄ’線に対応する断面模式図である。 図１５は、本発明の実施形態である半導体装置の製造方法を説明する図であって、（ａ）は図１のＢ−Ｂ’線に対応する断面模式図であり、（ｂ）は図４のＤ−Ｄ’線に対応する断面模式図である。 図１６は、本発明の実施形態である半導体装置の製造方法を説明する図であって、（ａ）は図１のＢ−Ｂ’線に対応する断面模式図であり、（ｂ）は図４のＤ−Ｄ’線に対応する断面模式図である。 図１７は、本発明の実施形態である半導体装置の製造方法を説明する図であって、（ａ）は図１のＢ−Ｂ’線に対応する断面模式図であり、（ｂ）は図４のＤ−Ｄ’線に対応する断面模式図である。
符号の説明
１…半導体基板、１１Ａ…コンタクトプラグ（第２のコンタクトプラグ）、１１ａ…第３のエピタキシャルシリコン層、１０５…ゲート電極（ゲート）、１０８…Ａソース、１０８Ｂ…ドレイン、１０８ａ…不純物拡散領域、１０８ｂ…第２のエピタキシャルシリコン層、Ｔｒ２…ＭＯＳトランジスタ（第２のＭＯＳトランジスタ）

Claims (5)

  1. 半導体基板上にメモリセル部と周辺回路部とを備えた半導体装置であって、
    前記メモリセル部において、
    前記半導体基板の表面に形成された第１のＭＯＳトランジスタと、
    前記第１のＭＯＳトランジスタのソース及びドレイン用不純物拡散領域にそれぞれ接触する第１のエピタキシャルシリコン層と、
    前記第１のエピタキシャルシリコン層に接触する第１のコンタクトプラグとを備え、
    前記周辺回路部において、
    前記半導体基板の表面に形成された第２のＭＯＳトランジスタと、
    前記第２のＭＯＳトランジスタのソース及びドレイン用不純物拡散領域にそれぞれ接触し、前記第１のエピタキシャルシリコン層と同時に形成した第２のエピタキシャルシリコン層と、
    前記第２のエピタキシャルシリコン層に接触する第２のコンタクトプラグとを備え、
    前記第1のコンタクトプラグはリンドープドシリコン層で形成し、
    前記第２のコンタクトプラグは前記第２のエピタキシャルシリコン層の上面の一部に接触するように選択的に設けた第３のエピタキシャルシリコン層に不純物をドープして形成されていることを特徴とする半導体装置。
  2. 前記第１のコンタクトプラグに接続するビット線コンタクトプラグと、
    前記第２のコンタクトプラグに接続するパッド金属層をさらに備えていることを特徴とする請求項１に記載の半導体装置。
  3. 半導体基板上にメモリセル部と周辺回路部を備えた半導体装置の製造方法であって、
    前記メモリセル部に第１のＭＯＳトランジスタを形成し、前記周辺回路部に第２のＭＯＳトランジスタを形成する工程と、
    前記第１のＭＯＳトランジスタのソース及びドレイン用不純物拡散領域にそれぞれ接触する第１のエピタキシャルシリコン層と前記第２のＭＯＳトランジスタのソース及びドレイン用不純物拡散領域にそれぞれ接触する第２のエピタキシャルシリコン層を同時に形成する工程と、
    前記第１のエピタキシャルシリコン層および前記第２のエピタキシャルシリコン層を覆う層間絶縁膜を形成する工程と、
    前記第１のエピタキシャルシリコン層に接続する第１のコンタクトプラグをリンドープドシリコンを用いて形成する工程と、
    選択エピタキシャル成長を行って、前記第２のエピタキシャルシリコン層の上面に接触するように第３のエピタキシャルシリコン層を形成することで、前記第２のエピタキシャルシリコン層に接続する第２のコンタクトプラグを形成する工程と、
    前記第１のコンタクトプラグおよび前記第２のコンタクトプラグにイオン注入で不純物をドープする工程とを備えたことを特徴とする半導体装置の製造方法。
  4. 前記第１のコンタクトプラグは、前記層間絶縁膜に形成した第１のコンタクトプラグ用ホール内部を充填するように前記リンドープドシリコン層を前記半導体基板全面に堆積した後に、ＣＭＰ法を用いて、前記第１のコンタクトプラグ用ホール内にのみ前記リンドープドシリコン層を残すことによって形成し、
    前記第２のコンタクトプラグは、前記層間絶縁膜に形成した第２のコンタクトプラグ用ホールによって前記第２のエピタキシャルシリコン層の一部を露出させた後に、前記選択エピタキシャル成長で前記第２のコンタクトプラグ用ホールの内部を充填するように前記第３のエピタキシャルシリコン層を形成することを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記第１のコンタクトプラグに接続するビット線コンタクトプラグと、前記第２のコンタクトプラグに接続するパッド金属層を同時に形成する工程を、さらに備えていることを特徴とする請求項３または４に記載の半導体装置の製造方法。
JP2006313179A 2006-11-20 2006-11-20 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP4552926B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006313179A JP4552926B2 (ja) 2006-11-20 2006-11-20 半導体装置及び半導体装置の製造方法
US11/940,831 US7713828B2 (en) 2006-11-20 2007-11-15 Semiconductor device and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006313179A JP4552926B2 (ja) 2006-11-20 2006-11-20 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008130756A JP2008130756A (ja) 2008-06-05
JP4552926B2 true JP4552926B2 (ja) 2010-09-29

Family

ID=39416130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006313179A Expired - Fee Related JP4552926B2 (ja) 2006-11-20 2006-11-20 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7713828B2 (ja)
JP (1) JP4552926B2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8138054B2 (en) * 2009-04-01 2012-03-20 International Business Machines Corporation Enhanced field effect transistor
US7868391B2 (en) * 2009-06-04 2011-01-11 International Business Machines Corporation 3-D single gate inverter
US8574982B2 (en) * 2010-02-25 2013-11-05 International Business Machines Corporation Implementing eDRAM stacked FET structure
US8314001B2 (en) 2010-04-09 2012-11-20 International Business Machines Corporation Vertical stacking of field effect transistor structures for logic gates
JP2011253857A (ja) 2010-05-31 2011-12-15 Elpida Memory Inc 半導体装置およびその製造方法
JP5841752B2 (ja) * 2010-07-02 2016-01-13 株式会社半導体エネルギー研究所 半導体装置
KR101195268B1 (ko) * 2011-02-14 2012-11-14 에스케이하이닉스 주식회사 커패시터 및 복층 금속 콘택을 포함하는 반도체 소자 및 형성 방법
US9698229B2 (en) * 2012-01-17 2017-07-04 United Microelectronics Corp. Semiconductor structure and process thereof
US9716172B2 (en) * 2014-04-21 2017-07-25 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device having multiple active area layers and its formation thereof
US10177133B2 (en) 2014-05-16 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including source/drain contact having height below gate stack
US9478636B2 (en) * 2014-05-16 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor device including source/drain contact having height below gate stack
US9443861B1 (en) 2015-05-28 2016-09-13 Sandisk Technologies Llc Fluorine-blocking insulating spacer for backside contact structure of three-dimensional memory structures
US9859422B2 (en) 2015-05-28 2018-01-02 Sandisk Technologies Llc Field effect transistor with elevated active regions and methods of manufacturing the same
US9754820B2 (en) 2016-02-01 2017-09-05 Sandisk Technologies Llc Three-dimensional memory device containing an aluminum oxide etch stop layer for backside contact structure and method of making thereof
US9728547B1 (en) 2016-05-19 2017-08-08 Sandisk Technologies Llc Three-dimensional memory device with aluminum-containing etch stop layer for backside contact structure and method of making thereof
US10679996B2 (en) * 2017-12-29 2020-06-09 Micron Technology, Inc. Construction of integrated circuitry and a DRAM construction
US10355017B1 (en) 2018-03-23 2019-07-16 Sandisk Technologies Llc CMOS devices containing asymmetric contact via structures and method of making the same
US10770459B2 (en) 2018-03-23 2020-09-08 Sandisk Technologies Llc CMOS devices containing asymmetric contact via structures
JP2020043162A (ja) * 2018-09-07 2020-03-19 キオクシア株式会社 半導体装置
JP2021192396A (ja) * 2018-09-14 2021-12-16 キオクシア株式会社 集積回路装置及び集積回路装置の製造方法
US11087808B1 (en) 2020-07-14 2021-08-10 Winbond Electronics Corp. Word-line structure, memory device and method of manufacturing the same
US11978774B2 (en) * 2020-10-05 2024-05-07 Sandisk Technologies Llc High voltage field effect transistor with vertical current paths and method of making the same
US20220109070A1 (en) * 2020-10-05 2022-04-07 Sandisk Technologies Llc High voltage field effect transistor with vertical current paths and method of making the same
TW202236453A (zh) * 2021-03-10 2022-09-16 新加坡商發明與合作實驗室有限公司 內連線結構及其製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0279462A (ja) * 1988-09-14 1990-03-20 Toshiba Corp 半導体記憶装置
JPH0349259A (ja) * 1989-07-17 1991-03-04 Toshiba Corp 半導体記憶装置およびその製造方法
JPH09252094A (ja) * 1996-03-18 1997-09-22 Toshiba Corp 薄膜キャパシタ及び半導体装置
JP2003124144A (ja) * 2001-10-08 2003-04-25 Hynix Semiconductor Inc 半導体素子の製造方法
JP2004040118A (ja) * 2002-07-12 2004-02-05 Samsung Electronics Co Ltd ダマシンビットライン工程を利用した半導体メモリー装置及びその製造方法
JP2008085244A (ja) * 2006-09-29 2008-04-10 Elpida Memory Inc 半導体装置及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100301246B1 (ko) * 1999-06-30 2001-11-01 박종섭 반도체 소자의 제조 방법
JP2005251776A (ja) 2004-03-01 2005-09-15 Renesas Technology Corp 半導体装置とその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0279462A (ja) * 1988-09-14 1990-03-20 Toshiba Corp 半導体記憶装置
JPH0349259A (ja) * 1989-07-17 1991-03-04 Toshiba Corp 半導体記憶装置およびその製造方法
JPH09252094A (ja) * 1996-03-18 1997-09-22 Toshiba Corp 薄膜キャパシタ及び半導体装置
JP2003124144A (ja) * 2001-10-08 2003-04-25 Hynix Semiconductor Inc 半導体素子の製造方法
JP2004040118A (ja) * 2002-07-12 2004-02-05 Samsung Electronics Co Ltd ダマシンビットライン工程を利用した半導体メモリー装置及びその製造方法
JP2008085244A (ja) * 2006-09-29 2008-04-10 Elpida Memory Inc 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2008130756A (ja) 2008-06-05
US20080116583A1 (en) 2008-05-22
US7713828B2 (en) 2010-05-11

Similar Documents

Publication Publication Date Title
JP4552926B2 (ja) 半導体装置及び半導体装置の製造方法
US8883593B2 (en) Method of manufacturing a pillar-type vertical transistor
JP4931267B2 (ja) 半導体装置
US20160233218A1 (en) Semiconductor device
JP2011205030A (ja) 半導体装置および半導体装置の製造方法
JP2011129565A (ja) 半導体装置およびその製造方法
KR20040027269A (ko) 반도체 장치 및 그 제조 방법
US20120161218A1 (en) Semiconductor device and method for manufacturing the same
JP2013168569A (ja) 半導体装置及びその製造方法
JP2012174790A (ja) 半導体装置及びその製造方法
US20160027785A1 (en) Semiconductor device and method for manufacturing same
KR20040012350A (ko) Ｄｒａｍ 반도체 소자 및 그 제조방법
US8198674B2 (en) Semiconductor device and manufacturing method thereof
JP2008306067A (ja) コンタクトプラグの形成方法および半導体装置の製造方法
US7592249B2 (en) Method for manufacturing a semiconductor device
JP2006013424A (ja) 半導体素子の製造方法
US20080251824A1 (en) Semiconductor memory device and manufacturing method thereof
JP4529024B2 (ja) 半導体装置およびその製造方法
JP2011049366A (ja) 半導体装置の製造方法
JP2012004230A (ja) 半導体装置の製造方法
JP2009141286A (ja) 半導体装置及び半導体装置の製造方法
JP4044525B2 (ja) 半導体記憶装置およびその製造方法
US20110189828A1 (en) Method for forming silicon layer and method for manufacturing semiconductor device
JP2012069864A (ja) 半導体装置の製造方法
JP2008235636A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees