JP5841752B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5841752B2
JP5841752B2 JP2011141995A JP2011141995A JP5841752B2 JP 5841752 B2 JP5841752 B2 JP 5841752B2 JP 2011141995 A JP2011141995 A JP 2011141995A JP 2011141995 A JP2011141995 A JP 2011141995A JP 5841752 B2 JP5841752 B2 JP 5841752B2
Authority
JP
Japan
Prior art keywords
layer
silicon
contact
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011141995A
Other languages
English (en)
Other versions
JP2012033905A5 (ja
JP2012033905A (ja
Inventor
智和 横井
智和 横井
健輔 吉住
健輔 吉住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011141995A priority Critical patent/JP5841752B2/ja
Publication of JP2012033905A publication Critical patent/JP2012033905A/ja
Publication of JP2012033905A5 publication Critical patent/JP2012033905A5/ja
Application granted granted Critical
Publication of JP5841752B2 publication Critical patent/JP5841752B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は半導体装置に関する。本発明は半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、半導体素子を用いた電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、デバイス素子の高密度集積化に伴い、個々の素子の微細化が必要となってきている。ここで問題となる事柄のひとつに、微細化に伴うコンタクト不良が挙げられる。
コンタクト不良とは、配線電極と半導体装置との電気的な接続箇所（以降、コンタクトとも呼ぶ）が、接続不良を起こしたときに生じる動作不良のことである。特に、微細化技術と多層配線技術とにより、層間絶縁層に設けられた細いコンタクトホールを介して電気的接続を取る必要性が高まっている。
半導体装置の微細化に伴う、細く、アスペクト比の高いコンタクトホールの場合、配線電極を形成する導電膜のカバレッジ不良によるコンタクトホール内での配線電極の断線や、コンタクトホール内部に導電膜が形成されるより前に、オーバーハングによりコンタクトホール上部が導電膜で塞がれて配線電極がコンタクトホール内に形成できないといった問題がある。
これらの問題を解決するため、例えば特許文献１に示されているように、柱状のシリコン単結晶を用いて電気的接続をとる方法が考案されている。これは単結晶シリコン基板上に金などの低融点金属材料を用いたＶＬＳ（Ｖａｐｏｒ−Ｌｉｑｕｉｄ−Ｓｏｌｉｄ）成長法によりシリコンの柱状単結晶を形成し、その後この柱状単結晶これに導電性を持たせるために不純物をドープし、接続電極として用いる方法である。
また別の技術として、特許文献２に示されているように、単結晶シリコン基板上に形成したトランジスタのソース領域、及びドレイン領域を露出させるコンタクトホールを形成した後、コンタクトホール内部に不純物を含むエピタキシャルシリコン層を形成し、これを接続電極として用いる方法が考案されている。
特開昭６１−２４８４７１号公報 特開２００８−１３０７５６号公報
しかしながら、上記に代表される微細コンタクトの形成技術では、以下のような問題がある。トランジスタなどの半導体装置と配線電極との接続電極を形成する場合、接続電極として用いる柱状のシリコン層は半導体層上に形成（成膜）され、またその際に半導体層が成膜雰囲気に曝される。しかし、このような環境で柱状のシリコン層を形成すると、半導体装置の電気的特性に悪影響を及ぼす場合がある。
例えば、同一基板上にシリコンを半導体層に用いるｎチャネル型トランジスタとｐチャネル型トランジスタを形成することは、従来のＣＭＯＳ技術によって半導体回路を形成する上で重要である。柱状のシリコン層はこれらトランジスタのソース領域及びドレイン領域上に形成される。具体的には、ｎチャネル型トランジスタではｎ型シリコン層上に、ｐチャネル型トランジスタではｐ型シリコン層上に柱状のシリコン層が形成される。特許文献２によれば接続電極に用いる柱状のシリコン層を形成する際に、同時にリンを含むガスを添加することにより柱状のシリコン層をｎ型シリコンとしているが、この場合ｐチャネル型トランジスタでは接続電極とソース領域、又はドレイン領域との界面で、いわゆるｐｎ接合が形成され、この電気的障壁によりコンタクト抵抗が高くなる問題がある。また、特許文献１によれば、この問題を回避するのにｎチャネル型トランジスタとｐチャネル型トランジスタとで柱状のシリコン層へのドープを２度に分けて行う必要が生じるが、その際、高いアスペクト比をもつ柱状のシリコン層を覆うドープマスクを形成することは困難であり、また作製工程が煩雑になる。
また、金属酸化物半導体を半導体層としたトランジスタなどの半導体装置においては、柱状のシリコン層を形成する成膜ガス、例えばシランガス中に含まれる水素はトランジスタ特性に影響を及ぼす。酸化物半導体中の水素はバンドギャップ中のドナー準位を形成しやすいため、成膜ガス中に含まれる水素が酸化物半導体中に拡散すると、トランジスタのスイッチング特性などの電気的特性に悪影響を及ぼす。
本発明は、この様な技術的背景を鑑みてなされたものである。したがって本発明は、半導体素子の特性を損なうことなく微細化に伴うコンタクト不良の発生が抑制された、電気的特性の良好な半導体装置と、その作製方法を提供することを課題とする。
上記目的を達成するために、本発明の一態様では、半導体層と電気的に接続する金属、又は金属化合物からなる下部電極を設け、下部電極上に導電性のシリコンウィスカーを形成し、これをコンタクトにおける接続電極として用いる。
すなわち、半導体層の上面にこれと電気的に接続する金属、又は金属化合物からなる下部電極を設け、この下部電極の一部が露出するように層間絶縁層に形成されたコンタクトホール内に、接続電極となる導電性シリコンウィスカーを形成する。その後、導電性シリコンウィスカーと電気的に接続する上部電極を形成すればよい。またこの様に作製したコンタクトを用いて半導体装置を作製すればよい。
接続電極となるシリコンウィスカーは下部電極から成長させることが可能である。従って微細化技術に伴う、細く、アスペクト比の高いコンタクトホールであっても、上下の電極が断線することなく確実に電気的に接続することができる。
また、半導体層のコンタクトホールと重なる部分は、金属、又は金属化合物からなる下部電極に覆われており半導体層は露出しない。この下部電極はシリコンウィスカー形成時の半導体層に対する保護膜としての機能を有するため、シリコンウィスカーの形成時において、成膜ガス、及び成膜ガスに含まれる不純物の半導体層中への浸入、及び拡散が抑制される。
さらに、接続電極となるシリコンウィスカーに導電性を持たせるために、不純物を拡散させてｎ型シリコン、又はｐ型シリコンとする。シリコンウィスカーは下部電極である金属、又は金属化合物と接するため、これらの接合はほぼオーミック接合となり、その電気的障壁は極めて小さくなる。さらに、単純にシリコンウィスカーを低抵抗化すればよいため拡散させる不純物の種類は限定されず、このため単一のドーピング工程で形成できる。
また、接続電極となるシリコンウィスカーと上部電極との間に、シリコンウィスカーに含まれるシリコンと上部電極に含まれる材料との反応によってシリサイド層が形成されていてもよい。シリサイド層が形成されることにより、接続電極と上部電極との接触抵抗を小さくすることができる。
すなわち、本発明の一態様は、半導体層と、半導体層の上面と電気的に接続する下部電極と、下部電極上にコンタクトホールを備え且つ半導体層を覆う絶縁層と、導電性シリコンウィスカーを含み、且つコンタクトホールにおいて下部電極と接する接続電極と、絶縁層上に、接続電極と電気的に接続する上部電極と、を有する半導体装置である。
このような半導体装置は、デバイスの微細化に伴う、細く、アスペクト比の高いコンタクトホールであっても、上下の電極を断線することなく確実に電気的に接続することができる。
また本発明の一態様は、上記下部電極が、金属、又は半導体層を構成する半導体と金属とを含む金属化合物を有する半導体装置である。
下部電極を金属、又は金属化合物とすることにより、接続電極である導電性シリコンウィスカーと下部電極との接触抵抗を小さくできるため、コンタクト抵抗の小さい半導体装置とすることができる。
また本発明の一態様は、上記導電性シリコンウィスカーと上記上部電極との間に、シリサイド層を有する半導体装置である。
シリコンウィスカーと上部電極との間にシリサイド層が形成されていることにより、シリコンウィスカーと上部電極との接触抵抗を小さくできるため、コンタクト抵抗の小さい半導体装置とすることができる。
また本発明の一態様は、上記半導体装置において、上記接続電極は、二以上の導電性シリコンウィスカーを含む。
複数のシリコンウィスカーからなるシリコンウィスカー群で接続電極を構成することにより、断線の危険性がより低くなり、コンタクト不良を低減できる。
また、本発明の一態様は、半導体層の上面と電気的に接続する下部電極を形成し、半導体層と下部電極とを覆う絶縁層を形成し、絶縁層に、下部電極と重なるコンタクトホールを形成する。またコンタクトホールにおいて、下部電極と接し且つ導電性シリコンウィスカーを含む接続電極を形成し、絶縁層上に、接続電極と電気的に接続する上部電極を形成する、半導体装置の作製方法である。
また、本発明の一態様は、半導体層の上面と接する金属膜を形成し、半導体層を構成する材料と金属膜を構成する材料とを含み且つ半導体層の上面に接する金属化合物層を形成した後、金属膜を除去し、続いて半導体層と金属化合物層とを覆う絶縁層を形成し、絶縁層に、金属化合物層と重なるコンタクトホールを形成し、さらにコンタクトホールにおいて、金属化合物層と接し且つ導電性シリコンウィスカーを含む接続電極を形成し、絶縁層上に、接続電極と電気的に接続する上部電極を形成する、半導体装置の作製方法である。
このような方法で半導体装置を作製することにより、シリコンウィスカー形成時における、成膜ガス、及び成膜ガスに含まれる不純物の半導体層への浸入、及び拡散が抑制され、電気的特性の良好な半導体装置が作製できる。
なお、本明細書等において、コンタクトとは配線電極と半導体装置との電気的な接続箇所のことを言う。またこれは、半導体装置の有する電極と、配線電極とをコンタクトホール内部に設けられた接続電極を介して電気的に接続する接続箇所をも含むこととする。
また、本明細書等において、シリコンウィスカーとは突起（髭）状の結晶性シリコンであり、複数のシリコンウィスカーにおいて、各々の突起の伸長方向（すなわち、軸の方向）は、不揃いであってもよい。本明細書等においてシリコンウィスカーとの表記には、シリコンウィスカー群（複数のシリコンウィスカー）を含むことがある。また、本明細書等において、結晶性を有するとは、アモルファスではないことを指し、単結晶、多結晶、微結晶又は準結晶であることを含む。
本発明によれば、半導体素子の特性を損なうことなく微細化に伴うコンタクト不良を低減した、電気的特性の良好な半導体装置と、その作製方法を提供できる。
本発明の一態様の、トランジスタを説明する図。 本発明の一態様の、トランジスタの作製方法を説明する図。 本発明の一態様の、コンタクトを説明する図。 本発明の一態様の、トランジスタを説明する図。 本発明の一態様の、トランジスタの作製方法を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
（実施の形態１）
本実施の形態では、本発明の一態様であるトランジスタの構成とその作製方法について図１乃至図３を用いて説明する。
《トランジスタの構成例》
図１に、本実施の形態で例示するトランジスタ１０１の断面概略図を示す。
トランジスタ１０１は半導体材料（例えばシリコンなど）を含む基板１００に設けられたチャネル形成領域と、チャネル形成領域を挟むように設けられたソース領域１０９ａ、及びドレイン領域１０９ｂと、チャネル形成領域上に接して設けられたゲート絶縁層１０３と、ゲート絶縁層１０３に接し、チャネル形成領域と重畳するゲート電極層１０５と、を有する。ゲート電極層１０５の側面にはサイドウォール１０７が設けられ、ソース領域１０９ａ、及びドレイン領域１０９ｂ上にはそれぞれ金属化合物層１１１が設けられている。また、金属化合物層１１１、ゲート絶縁層１０３、サイドウォール１０７、及びゲート電極層１０５を覆う層間絶縁層１１３が設けられており、層間絶縁層１１３は金属化合物層１１１に達するコンタクトホール１１７を有する。コンタクトホール１１７の内部には金属化合物層１１１に接するシリコンウィスカー１１５が設けられ、シリコンウィスカー１１５の上部はそれぞれ層間絶縁層１１３上に設けられたソース配線層１１９ａ、及びドレイン配線層１１９ｂと接している。
なお、トランジスタ１０１は、ｎチャネル型のトランジスタとしても良いし、ｐチャネル型のトランジスタとしても良い。
また、図１に示すように、基板１００には、図示されていない隣接する半導体素子とトランジスタ１０１とを分離する素子分離層１２１が埋め込まれている。
シリコンウィスカー１１５は接続電極としての機能を有し、導電性を持たせるため不純物が拡散されている。また、その下部は金属化合物層１１１を介してそれぞれソース領域１０９ａ及びドレイン領域１０９ｂと電気的に接続される。一方その上部はそれぞれソース配線層１１９ａ、及びドレイン配線層１１９ｂと接し、電気的に接続されている。したがって、トランジスタ１０１のソース領域１０９ａ、及びドレイン領域１０９ｂは、金属化合物層１１１及びシリコンウィスカー１１５を介してそれぞれソース配線層１１９ａ、又はドレイン配線層１１９ｂと電気的に接続される。
金属化合物層１１１は、不純物が拡散されたソース領域１０９ａ、及びドレイン領域１０９ｂの一部から成り、ソース領域１０９ａ及びドレイン領域１０９ｂを構成する半導体と金属とが反応して低抵抗化された金属化合物で構成される。従って、金属化合物層１１１と接するシリコンウィスカー１１５の有する導電性がｎ型、又はｐ型のどちらであるかによらず、これらの接合はほぼオーミック接合となり電気的障壁が極めて小さい。さらに、ソース領域１０９ａ、及びドレイン領域１０９ｂの有する導電性がｎ型、又はｐ型のどちらであっても、シリコンウィスカー１１５の導電型は問われず、同一の導電型を有するシリコンウィスカー１１５を接続電極として用いることができる。
なお、シリコンウィスカー１１５の上端と、ソース配線層１１９ａ、又はドレイン配線層１１９ｂとの界面において、金属とシリコンの反応により、シリサイドが形成されていてもよい。シリサイドが形成されると、シリコンウィスカー１１５と、ソース配線層１１９ａ、又はドレイン配線層１１９ｂとの接触抵抗が低減されるため、好ましい。
《作製工程例》
次に、本発明の一態様であるトランジスタの作製方法の一例について説明する。以下ではトランジスタ１０１の作製方法について図２、及び図３を用いて説明する。
まず、半導体材料を含む基板１００を用意する。半導体材料を含む基板１００としては、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することができる。ここでは、半導体材料を含む基板１００として、単結晶シリコン基板を用いる場合の一例について示すものとする。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体層が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層が設けられた構成の基板をも含むこととする。つまり、ＳＯＩ基板には、ガラス基板などの絶縁基板上に絶縁層を介して半導体層が設けられた構成も含まれるものとする。
次に、基板１００上に素子分離層１２１を形成する。
基板１００上に素子分離層１２１を形成するためのマスクとなる保護層を形成する。例えば、酸化シリコンや窒化シリコン、窒化酸化シリコンなどを材料とする絶縁膜を用いることができる。なお、この工程の前後において、トランジスタのしきい値電圧を制御するために、ｎ型の導電性を付与する不純物元素や、ｐ型の導電性を付与する不純物元素を基板１００に添加しても良い。基板１００に含まれる半導体材料がシリコンの場合、ｎ型の導電性を付与する不純物としては、例えばリンや砒素などを用いることができる。また、ｐ型の導電性を付与する不純物としては、例えば、ホウ素、アルミニウム、ガリウムなどを用いることができる。
次に上記の保護層をマスクとして、保護層に覆われていない領域（露出している領域）の基板１００の一部をエッチングにより除去する。これにより分離された半導体領域が形成される。当該エッチングには、ドライエッチングを用いるのが好適であるが、ウェットエッチングを用いても良い。エッチングガスやエッチング液については、被エッチング材料に応じて適宜選択することができる。
次に、基板１００全体を覆うように絶縁層を形成し、上記半導体領域に重畳する領域の当該絶縁層を選択的に除去することにより、素子分離層１２１を形成する。当該絶縁層は酸化シリコンや窒化シリコン、窒化酸化シリコンなどを用いて形成される。絶縁層の除去方法としては、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）などの研磨処理やエッチング処理などがあるが、そのいずれを用いても良い。なお、半導体領域の形成後、または、素子分離層１２１の形成後には、上記保護層を除去する。
次に、基板１００上に絶縁層を形成し、当該絶縁層上に導電材料を含む層を形成する。
上記絶縁層は、後のゲート絶縁層１０３となるものであり、ＣＶＤ法やスパッタリング法等を用いて得られる酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））等を含む膜の単層構造または積層構造とすると良い。他に、高密度プラズマ処理や熱処理（熱酸化処理や熱窒化処理など）によって、基板１００の表面を酸化、窒化することにより上記絶縁層を形成しても良い。高密度プラズマ処理は、例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素、アンモニア、窒素などとの混合ガスを用いて行うことができる。また、絶縁層の厚さは特に限定されないが、例えば１ｎｍ以上１００ｎｍ以下とすることができる。
導電材料を含む層は、アルミニウムや銅、チタン、タンタル、タングステン等の金属材料を用いて形成することができる。また、導電材料を含む多結晶シリコンなどの半導体材料を用いて、導電材料を含む層を形成しても良い。形成方法も特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法など、各種成膜方法を用いることができる。なお、本実施の形態では、導電材料を含む層を、金属材料を用いて形成する場合の一例について示すものとする。
その後、導電材料を含む層を選択的にエッチングして、ゲート電極層１０５を形成する。
次に、サイドウォール１０７を形成する。サイドウォール１０７は、ゲート電極層１０５を覆うように絶縁層を形成した後に、当該絶縁層に異方性の高いエッチング処理を適用することで、自己整合的に形成することができる。
なお、サイドウォール１０７を形成する際のエッチング処理により、ゲート絶縁層１０３となる絶縁層の、ゲート電極層１０５、及びサイドウォール１０７に覆われていない部分も同時にエッチングされ、ゲート絶縁層１０３も形成される。
サイドウォール１０７を設けることにより、後述の不純物を添加する工程において、不純物元素が異なる濃度で添加された不純物領域を形成することができる。こうすることで短チャネル効果などの影響を抑制することができ、好ましい。なお、高集積化が要求される場合には、サイドウォールを有しない構成とすることにより、トランジスタサイズを縮小することができる。
次に、ゲート電極層１０５、及びサイドウォール１０７をマスクとして用い、リンや砒素などの不純物を添加して、ソース領域１０９ａ、及びドレイン領域１０９ｂを形成する。なお、ここではｐチャネル型のトランジスタを形成するためにホウ素やアルミニウムなどの不純物元素を添加しているが、ｎチャネル型のトランジスタを形成する場合には、リンや砒素などの不純物元素を添加すればよい。添加する不純物の濃度は適宜設定することができるが、半導体素子が高度に微細化される場合には、その濃度を高くすることが望ましい。なお、不純物元素の添加後には加熱処理を行い、不純物元素の活性化や不純物元素の添加時に生じる欠陥の改善等を図るのが望ましい。この加熱処理は後述するシリコンウィスカー１１５の形成工程と兼ねることもできる。
この段階における断面概略図を図２（Ａ）に示す。
次に、金属化合物層１１１を形成する。
まず、ゲート電極層１０５、サイドウォール１０７、並びにソース領域１０９ａ、及びドレイン領域１０９ｂを覆う金属層１２３を形成する。金属層１２３は、真空蒸着法やＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いて形成することができる。金属層１２３には、基板１００を構成する半導体材料と反応して低抵抗な金属化合物を生成できる金属材料を用いる。さらに、当該金属化合物が後に形成するシリコンウィスカーを形成可能な材料を選択する。つまり、シリコンウィスカーの成長を促進する触媒として機能する金属元素を含む材料を選択することができる。例えば、シリサイドを形成する金属元素を好ましく用いることができる。例えば、チタン、ニッケル、コバルト、鉄等がある。
次に、熱処理を施して、金属層１２３と半導体材料を反応させる。これにより、ソース領域１０９ａ、及びドレイン領域１０９ｂに接する金属化合物層１１１が形成される。なお、ゲート電極層１０５として多結晶シリコンなどを用いた場合は、ゲート電極層１０５の金属層１２３と接触する部分にも、金属化合物領域が形成されることとなる。
上記熱処理としては、例えば、フラッシュランプの照射による熱処理を用いることができる。もちろん、その他の熱処理方法を用いても良いが、金属化合物の形成に係る化学反応の制御性を向上させるためには、ごく短時間の熱処理を実現できる方法を用いることが望ましい。なお、金属化合物層１１１は、金属材料と半導体材料との反応により形成されるものであり、十分に導電性が高められた領域である。金属化合物層１１１を形成することで、電気抵抗を十分に低減し、素子特性を向上させることができる。この段階の断面概略図を図２（Ｂ）に示す。
金属化合物層１１１を形成した後、金属層１２３を除去する。
次に、上述の工程により形成された各構成を覆うように、層間絶縁層１１３を形成する。層間絶縁層１１３は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル等の無機絶縁材料を含む膜の単層構造または積層構造とすることができる。また、後の工程の熱処理に耐えうるのであれば、ポリイミド、アクリル樹脂等の有機絶縁材料を用いて形成することもできる。層間絶縁層１１３となる絶縁膜を形成後、その表面をＣＭＰやエッチング処理などによって平坦化することが好ましい。平坦化することにより、後に形成するソース配線層１１９ａ及びドレイン配線層１１９ｂなどの配線層の段切れなどの不具合を防ぐことができるため好ましい。なお、当該平坦化処理は必要でなければ工程を簡略化できるため行わなくても良い。
続いて、層間絶縁層１１３に一対の金属化合物層１１１にまで達するコンタクトホール１１７を形成する。コンタクトホール１１７を形成する際の層間絶縁層１１３のエッチングには、金属化合物層１１１に対する層間絶縁層１１３のエッチングの選択比が高い方法を用いることができる。半導体素子が高度に微細化される場合には、エッチングによるコンタクトホールの広がりを抑制するため、異方性のドライエッチングを用いることが好ましい。
次に、コンタクトホール１１７内にシリコンウィスカー１１５を形成する。
シリコンウィスカー１１５は、金属化合物層１１１上に、熱ＣＶＤ法、好ましくはＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成できる。ＬＰＣＶＤ法を用いることで、シリコンウィスカー１１５を金属化合物層１１１から選択的に成長させることができる。なお、シリコンウィスカー１１５には、不純物として、ＬＰＣＶＤ装置のチャンバーに起因する酸素などが含まれている場合がある。
本実施の形態では、ＬＰＣＶＤ法によりシリコンウィスカー１１５を形成する。ＬＰＣＶＤ法は、５５０℃より高い温度で且つ装置、または上述の工程により形成された各構成が耐えうる温度以下、好ましくは５８０℃以上６５０℃未満の加熱をしつつ、原料としてシリコンを含む堆積性ガスを用いる。シリコンを含む堆積性ガスとしては、水素化シリコン、フッ化シリコン、または塩化シリコンなどがあり、代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＦ４、ＳｉＣｌ４、Ｓｉ２Ｃｌ６などがある。なお、原料ガスに、ヘリウム、ネオン、アルゴン、キセノン等の希ガス、及び窒素、水素などの一以上を混合させても良い。
さらに、シリコンウィスカー１１５に導電性を持たせるため、シリコンウィスカーの形成中に一導電型を付与する不純物元素を添加する。一導電型を付与する不純物元素のうち、ＬＰＣＶＤ法に用いるのに適しているものとして、例えばｎ型の導電性を付与するにはリンや砒素などが挙げられ、他方ｐ型の導電性を付与するにはホウ素などが挙げられる。
シリコンウィスカー１１５の導電型はｎ型でもｐ型でもどちらでもよく、十分に低抵抗化していればよい。上述のようにシリコンウィスカーと接する金属化合物層１１１は低抵抗化された金属化合物を含んでいる。従ってシリコンウィスカーの導電型によらず、これらの接合はほぼオーミック接合となるため電気的障壁が極めて小さくなる。従って、金属化合物層１１１とシリコンウィスカー１１５との接触抵抗は小さく、またシリコンウィスカー自体も低抵抗化されているため、低抵抗なコンタクトを実現できる。
本実施の形態では、一導電型を付与する不純物元素としてリンを用い、シリコンウィスカー１１５をｎ型の導電性シリコンとした。
また、シリコンウィスカー１１５をＬＰＣＶＤ法などの加熱工程を含む方法で形成するため、上述のソース領域１０９ａ及びドレイン領域１０９ｂに添加した不純物元素の活性化や不純物元素の添加時に生じる欠陥の改善のための加熱処理を同時に行うことができる。
また、シリコンウィスカー１１５は結晶性を有している。またその成長方向とシリコンウィスカー１１５を構成する結晶の結晶方位の少なくともひとつが略一致していてもよい。このようなシリコンウィスカー１１５とすることで、例えばアモルファスシリコンや、結晶方位に規則性のない一般的な多結晶シリコン又は微結晶シリコンなどと比べて電気伝導性に優れている。従って、このような結晶性を有するシリコンウィスカー１１５を用いてコンタクトを形成することにより、コンタクト抵抗の小さい良好なコンタクトを形成することができる。
また、シリコンウィスカー１１５は結晶性の突起であれば、その形状は特に限定されない。例えば、円柱状、角柱状などの柱状、円錐状、角錐状などの針状でもよい。また、シリコンウィスカーの頂部は、湾曲した形状を有していても良い。また、シリコンウィスカーの直径は５０ｎｍ以上コンタクトホールの径以下、好ましくは１００ｎｍ以上３μｍ以下とする。
また、シリコンウィスカー１１５とコンタクトホール１１７の壁面との間には隙間があってもよいし、シリコンウィスカー１１５によってコンタクトホール１１７が完全に埋まっていてもよい。隙間がある場合は、後に形成する上部電極との接触面積が大きくなるため、これらの接触抵抗を低くすることができる。また、隙間がなく完全に埋まっている場合は機械的強度が高くなるため、外力などが加わっても接触不良を起こしにくい。
また、ひとつのコンタクトホールに複数のシリコンウィスカーからなるシリコンウィスカー群が形成されてもよい。その際、シリコンウィスカー同士が接していてもよいし、間隔があってもよい。また二以上のシリコンウィスカーが束状になっていてもよい。シリコンウィスカー群を接続電極として用いることにより、例えばひとつのシリコンウィスカーが断線したとしても、他のシリコンウィスカーにより電気的接続が保たれるため、断線の危険性がより低くなり、コンタクト不良を低減できる。
ＬＰＣＶＤ法を用いてコンタクトホール１１７内にシリコンウィスカー１１５を形成する際、層間絶縁層１１３上にはシリコンウィスカーは形成されない。しかし、層間絶縁層１１３上にはアモルファスシリコン、ポリシリコン、微結晶シリコンなどの薄いシリコン薄膜が成膜される場合がある。
層間絶縁層１１３上に成膜された不要なシリコン薄膜をエッチングにより除去する。その際、シリコンウィスカー１１５と、層間絶縁層１１３上に形成されたシリコン薄膜との結晶性の違いに由来するエッチング速度の差を利用して、シリコンウィスカー１１５に対するシリコン薄膜のエッチングの選択比を大きくとれる条件でシリコン薄膜のみを除去すればよい。なお、層間絶縁層１１３上に該シリコン薄膜が形成されなかった場合は、この工程を省略することができる。
この段階での断面概略図を図２（Ｃ）に示す。
次に、ソース配線層１１９ａ、及びドレイン配線層１１９ｂを形成する。
まず、導電膜を形成する。導電膜はアルミニウムや銅、チタン、タンタル、タングステン等の金属材料からなる膜の単層、又は積層を用いることができる。形成方法も特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法など、各種成膜方法を用いることができる。その後、導電膜を選択的にエッチングし、ソース配線層１１９ａ、及びドレイン配線層１１９ｂを形成する。
なお、導電膜の形成以降、この導電膜に用いる金属とシリコンウィスカー１１５とで反応が起こり、シリコンウィスカー１１５と導電膜との界面にシリサイドが形成される場合がある。シリサイドが形成されると、シリコンウィスカー１１５と導電膜との接触抵抗が低減されるため好ましい。
以上の工程により、トランジスタ１０１が形成される。この段階での断面概略図を図２（Ｄ）に示す。
なお、シリコンウィスカー１１５の形成条件により、コンタクトホール１１７内部のシリコンウィスカー１１５は様々な形状を取り得る。図３にそのシリコンウィスカー１１５の形状について例示する。図３（Ａ１）、図３（Ｂ１）、図３（Ｃ１）、及び図３（Ｄ１）はコンタクトホール１１７の近傍を抜き出して描いた断面概略図であり、図３（Ａ２）、図３（Ｂ２）、図３（Ｃ２）、及び図３（Ｄ２）はそれぞれ、図３（Ａ１）、図３（Ｂ１）、図３（Ｃ１）、及び図３（Ｄ１）中の破線で示す箇所で切断した際の上面概略図である。図３（Ａ１）及び図３（Ａ２）に示すシリコンウィスカー１１５は一本の円柱状であり、コンタクトホール１１７の壁面との間に隙間が生じている。隙間が生じることにより、上部電極はシリコンウィスカー１１５の側面とも接触することができ、その結果接触面積が大きくなり、これらの接触抵抗を低くすることができる。図３（Ｂ１）及び図３（Ｂ２）ではシリコンウィスカー１１５によってコンタクトホール１１７内部が隙間なく埋まっている。従って、機械的強度が高まり、外力などが加わっても接触不良を起こしにくい。また、図３（Ｃ１）及び図３（Ｃ２）のように細い円柱状のシリコンウィスカー１１５がまばらに配置されていてもよい。このような構成では、より上部電極との接触面積を大きくすることができる。また、図３（Ｄ１）及び図３（Ｄ２）に示すシリコンウィスカー１１５は、角柱状であり、複数のシリコンウィスカー１１５同士が接し、シリコンウィスカー群をなしている。複数のシリコンウィスカーが接することにより、機械的強度を高めることができる。シリコンウィスカー１１５の形状はここに示す形状に限られるものではなく、上述のように結晶状の突起であれば様々な形状を取り得ることは言うまでもない。
このように作製したトランジスタは、高集積化に伴う細く、アスペクト比の高いコンタクトホールに対しても、接続電極の断線などの影響がなく、良好なコンタクトを得ることができる。さらに、コンタクトホール内のシリコンウィスカーの形成時における、成膜ガス起因の不具合を受けることなく、電気的特性の良好なトランジスタを形成することができる。
なお、高集積化に伴い多層配線を用いる場合、通常ではそれぞれの層の形成段階で接続配線を形成する必要があるが、上記のようなシリコンウィスカーを接続配線としたコンタクトの形成方法を用いることにより、二層目より上層の配線層と直接電気的に接続することが可能である。例えば二層目より上層の層間絶縁層を形成した後に、トランジスタのソース領域、又はドレイン領域上に形成された金属化合物層に到達するコンタクトホールを形成し、上述のような方法により導電性シリコンウィスカーと、配線層とを形成すればよい。
なお、本実施の形態ではトランジスタの構成、及び作製方法を一例に挙げて説明したが、コンタクトホール底部の金属化合物からなる下部電極と接する、導電性シリコンウィスカーを接続電極としたコンタクトの形成方法は、ダイオード素子、容量素子、抵抗素子など、層間絶縁層を介した、配線の接続部を有する半導体装置であれば適用することが可能である。これらの半導体装置に適用した場合でも同様に、デバイスの高集積化に伴う細く、アスペクト比の高いコンタクトホールにおける接続電極の断線などの影響がなく、信頼性の高いコンタクトを有する半導体装置とすることができる。
本実施の形態で例示した半導体装置の構成、および半導体装置の作製方法によれば、半導体素子の特性を損なうことなく微細化に伴うコンタクト不良を低減した、電気的特性の良好な半導体装置を実現できる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の、実施の形態１で示したものとは異なるトランジスタの構成とその作製方法について図４及び図５を用いて説明する。
《トランジスタの構成例》
図４（Ａ）に、本実施の形態で例示するトランジスタ２０１の断面概略図を示す。トランジスタ２０１は、酸化物半導体を半導体層とする、トップゲート構造のトランジスタのひとつである。
トランジスタ２０１は、基板２００上に下地層２２１と、チャネル形成領域を有する酸化物半導体層２０２と、酸化物半導体層２０２と接し、チャネル形成領域を挟むように設けられたソース電極層２１１ａ、及びドレイン電極層２１１ｂと、チャネル形成領域と接して設けられたゲート絶縁層２０３と、ゲート絶縁層２０３と接し、チャネル形成領域、並びにソース電極層２１１ａ及びドレイン電極層２１１ｂの向かい合う端部と重畳するゲート電極層２０５と、を有する。また上記構成の全てを覆う層間絶縁層２１３を有し、層間絶縁層２１３にはソース電極層２１１ａ、及びドレイン電極層２１１ｂに達するコンタクトホール２１７を有する。コンタクトホール２１７内部にはソース電極層２１１ａ又はドレイン電極層２１１ｂと接するシリコンウィスカー２１５が設けられ、シリコンウィスカー２１５の上部は、それぞれ層間絶縁層２１３上に設けられたソース配線層２１９ａ、又はドレイン配線層２１９ｂと接している。
シリコンウィスカー２１５は実施の形態１で示したものと同様、不純物が拡散され、導電性シリコンから成る。従って、ソース電極層２１１ａ又はドレイン電極層２１１ｂ（以下、まとめて下部電極とも呼ぶ）と、ソース配線層２１９ａ、又はドレイン配線層２１９ｂ（以下、まとめて上部電極とも呼ぶ）とを電気的に接続する。さらに、シリコンウィスカー２１５と下部電極、及び上部電極との接合はほぼオーミック接合となり、電気的障壁が極めて小さい。そのため、コンタクト抵抗の小さい良好なコンタクトが形成される。
酸化物半導体層２０２のコンタクトホール２１７の底部と重畳する領域は、ソース電極層２１１ａ、又はドレイン電極層２１１ｂで覆われている。従って、ソース電極層２１１ａ、及びドレイン電極層２１１ｂは、後述するシリコンウィスカー２１５の形成時における、成膜ガス等が酸化物半導体層２０２に直接触れることによる影響を防ぐことができる。
なお、シリコンウィスカー２１５と、上部電極、及び下部電極との界面において、金属とシリコンの反応により、シリサイドが形成されていてもよい。シリサイドが形成されると、シリコンウィスカー２１５と、上部電極、及び下部電極との接触抵抗が低減されるため、好ましい。
《作成工程例》
次に、本発明の一態様であるトランジスタの作製方法の一例について説明する。以下では、トランジスタ２０１の作製方法について図５を用いて説明する。
まず、基板２００上に、下地層２２１を形成する。
基板２００は材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを、基板２００として用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板２００として用いてもよい。
また、基板２００として、可撓性基板を用いてもよい。可撓性基板上にトランジスタを設ける場合、可撓性基板上に直接的にトランジスタを作りこんでもよいし、他の基板にトランジスタを形成した後、これを剥離し、可撓性基板に転置してもよい。なお、トランジスタを剥離し、可撓性基板に転置するためには、上記他の基板とトランジスタとの間に剥離層を形成するとよい。
下地層２２１は絶縁性を有する窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜などを用いることができる。また、下地層２２１は１３族元素及び酸素を含む材料を用いて形成することもできる。１３族元素及び酸素を含む材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、及び酸化ガリウムアルミニウムのいずれか一又は複数を含む材料などがある。下地層２２１は、上述の材料を用いて単層構造、又は積層構造で形成することができる。また、下地層２２１は後に形成する酸化物半導体膜とは異なる材料を含む絶縁膜と、酸化物半導体膜と同種の成分でなる絶縁材料でなる絶縁膜との積層構造とすることがより好ましい。例えば、酸化ガリウム膜と酸化シリコン膜の積層構造や、酸化ガリウム膜と窒化シリコン膜との積層構造などを適用することができる。
下地層２２１は後に形成される酸化物半導体層２０２と接するため、水素、水などの不純物を混入させない方法を用いて形成することが好ましい。下地層２２１に水素、水などの不純物が含まれると、後に成膜される酸化物半導体膜に水素、水などの不純物の浸入や、水素、水などの不純物により酸化物半導体膜中の酸素の引き抜き、などによって酸化物半導体層２０２のバックチャネルが低抵抗化し、寄生チャネルが形成されるおそれがある。例えば、水素、水などの不純物が除去された高純度ガスを用いた、スパッタリング法によって形成するのが好ましい。
次に、下地層２２１上に酸化物半導体層２０２、並びにソース電極層２１１ａ、及びドレイン電極層２１１ｂを形成する。
酸化物半導体層２０２に用いる材料としては、少なくともＩｎ、Ｇａ、Ｓｎ、Ｚｎ、Ａｌ、Ｍｇ、Ｈｆ及びランタノイドから選ばれた一種以上の元素を含有する。例えば、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｈｆ−Ｚｎ−Ｏ系、Ｉｎ−Ｌａ−Ｚｎ−Ｏ系、Ｉｎ−Ｃｅ−Ｚｎ−Ｏ系、Ｉｎ−Ｐｒ−Ｚｎ−Ｏ系、Ｉｎ−Ｎｄ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｍ−Ｚｎ−Ｏ系、Ｉｎ−Ｅｕ−Ｚｎ−Ｏ系、Ｉｎ−Ｇｄ−Ｚｎ−Ｏ系、Ｉｎ−Ｔｂ−Ｚｎ−Ｏ系、Ｉｎ−Ｄｙ−Ｚｎ−Ｏ系、Ｉｎ−Ｈｏ−Ｚｎ−Ｏ系、Ｉｎ−Ｅｒ−Ｚｎ−Ｏ系、Ｉｎ−Ｔｍ−Ｚｎ−Ｏ系、Ｉｎ−Ｙｂ−Ｚｎ−Ｏ系、Ｉｎ−Ｌｕ−Ｚｎ−Ｏ系や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｇａ−Ｏ系や、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物材料などを用いることができる。また、上記の材料にＳｉＯ２を含ませてもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物層、という意味であり、その組成比は特に問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。
また、酸化物半導体層２０２は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いた薄膜により形成することができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎまたはＧａ及びＣｏなどを用いることができる。
また、酸化物半導体層２０２に用いる酸化物半導体膜は、スパッタリング法で成膜することができる。また希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下において成膜することができる。その際のガスは、水素、水、水酸基を有する化合物、または水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
なお、酸化物半導体膜を成膜後、第１の加熱処理を行ってもよい。この第１の加熱処理によって酸化物半導体膜中の過剰な水（水酸基を含む）や水素などを除去することができる。第１の加熱処理の温度は３５０℃以上基板の歪み点未満、好ましくは４００℃以上基板の歪み点未満とすることができる。また、第１の加熱処理は窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とし、水、水素などの不純物が除去された高純度なガスの雰囲気下で行うことが望ましい。
続いてソース電極層２１１ａ及びドレイン電極層２１１ｂに用いる金属膜を成膜する。金属膜は、後に形成するシリコンウィスカーを形成可能な材料を選択する。このような材料としては、例えばチタン、ニッケル、コバルト、鉄等がある。また、金属膜はできるだけ水素、水などの不純物が除去された高純度ガスを用いたスパッタリング法で成膜することが好ましい。
酸化物半導体膜、及び金属膜を形成した後、これらを選択的にエッチングすることにより、島状の酸化物半導体層２０２、並びにソース電極層２１１ａ、及びドレイン電極層２１１ｂを形成する。
なお、金属膜のエッチングの際に酸化物半導体層２０２がエッチングされ、分断することのないようにエッチング条件を最適化することが望まれる。しかしながら、金属膜のみをエッチングし、酸化物半導体層２０２をまったくエッチングしないという条件を得ることは難しく、金属膜のエッチングの際に酸化物半導体層２０２は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体層２０２となることもある。
なお、酸化物半導体層２０２と、ソース電極層２１１ａ、及びドレイン電極層２１１ｂとの間に、導電性の層を有していてもよい。例えば酸化物半導体層との接触抵抗の低い材料を間に形成することにより、コンタクト抵抗を低減することができる。
この段階の断面概略図を図５（Ａ）に示す。
次に、ゲート絶縁層２０３を形成する。
ゲート絶縁層２０３は、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜等の単層、または積層構造とすることができる。酸化物半導体層２０２と接する層は酸化物絶縁層とすることが好ましい。ゲート絶縁層２０３の成膜方法としては、プラズマＣＶＤ法やスパッタリング法等を用いることができるが、層中に水素が多量に含まれないようにするためには、スパッタリング法で成膜することが好ましい。
続いて、ゲート電極層２０５を形成する。
ゲート電極層２０５を形成する導電膜の材料としては、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、またはこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。導電膜の成膜方法としては、スパッタリング法を用いることができる。
上記導電膜を成膜後、選択的にエッチングすることによりゲート電極層２０５を形成する。
次に、上述の工程により形成された各構成を覆う層間絶縁層２１３を形成する。層間絶縁層２１３は実施の形態１で示したような材料、方法で適宜形成することができる。層間絶縁層２１３となる絶縁膜を成膜後、その表面をＣＭＰやエッチング処理により平坦化することが好ましい。
続いて、層間絶縁層２１３にソース電極層２１１ａ、及びドレイン電極層２１１ｂにまで達するコンタクトホール２１７を形成する。コンタクトホール２１７を形成する際の層間絶縁層２１３、及びゲート絶縁層２０３のエッチングには、ソース電極層２１１ａ、及びドレイン電極層２１１ｂに用いた金属膜に対して、層間絶縁層２１３及びゲート絶縁層２０３のエッチングの選択比が高い方法を用いることができる。また、半導体素子が高度に微細化される場合には、エッチングによるコンタクトホールの広がりを抑制するため、異方性のドライエッチングを用いることが好ましい。また、ゲート絶縁層２０３に対する層間絶縁層２１３とのエッチングの選択比の高い方法を用いて、まず層間絶縁層２１３をゲート絶縁層２０３が露出するまでエッチングし、その後ゲート絶縁層２０３をエッチングしてもよい。こうすることで、金属膜に対する層間絶縁層２１３及びゲート絶縁層２０３のエッチングの選択比が高くない場合でもソース電極層２１１ａ、及びドレイン電極層２１１ｂがエッチングされて消失することを抑制することができる。このような方法を適宜用いて、層間絶縁層２１３とゲート絶縁層２０３を選択的にエッチングすることにより、コンタクトホール２１７が形成される。
この段階の断面概略図を図５（Ｂ）に示す。
次に、コンタクトホール２１７内にシリコンウィスカー２１５を形成する。
シリコンウィスカー２１５は、実施の形態１で示したように、熱ＣＶＤ法、好ましくはＬＰＣＶＤ法を用いて形成する。酸化物半導体層２０２のコンタクトホール２１７と重畳する領域は、ソース電極層２１１ａ、又はドレイン電極層２１１ｂで覆われており、成膜ガスが直接酸化物半導体層に触れることなく、シリコンウィスカー２１５を形成することができる。従って、ＬＰＣＶＤ法に用いる成膜ガスに水素を含む場合であっても、酸化物半導体層への水素などの不純物の浸入を防ぐことができる。また、酸化物半導体層への成膜ガス、又は成膜ガスに含まれる不純物の影響を考慮することなく、シリコンウィスカー２１５の成膜に最適な成膜ガスを選択することができる。
シリコンウィスカー２１５の形成中、一導電性を付与する不純物元素を添加することにより、シリコンウィスカー２１５は導電性に導電性を持たせることができる。シリコンウィスカーの導電型はｎ型でもｐ型でもどちらでもよい。シリコンウィスカーを十分に低抵抗化することにより、上部電極、及び下部電極との接触抵抗を低減することができ、低抵抗なコンタクトを実現できる。
このようにして形成されたシリコンウィスカー２１５は、実施の形態１で示したように、結晶性を有する。またその成長方向とシリコンウィスカーを構成する結晶の結晶方位の少なくともひとつが略一致していてもよい。このような結晶性を有することで、より電気伝導性に優れたシリコンウィスカーとすることができ、コンタクト抵抗の小さい良好なコンタクトを形成することができる。
また、シリコンウィスカー２１５は、成膜方法、条件の違いによって実施の形態１で示したような、様々な形状を取ることができる。
続いて、シリコンウィスカー２１５の形成中に層間絶縁層２１３上に形成された不要なシリコン薄膜を実施の形態１で示したような方法でエッチングにより除去する。なお、層間絶縁層２１３上に該シリコン薄膜が形成されなかった場合は、この工程を省略することができる。
以上の工程により、コンタクトホール２１７内部にシリコンウィスカー２１５が形成される。なお、この段階の断面概略図を図５（Ｃ）に示す。
続いて、ソース配線層２１９ａ、及びドレイン配線層２１９ｂを形成する。
ソース配線層２１９ａ、及びドレイン配線層２１９ｂに用いる導電膜は、実施の形態１で示したような材料、方法により適宜成膜することができる。その後、導電膜を選択的にエッチングすることにより、ソース配線層２１９ａ、及びドレイン配線層２１９ｂが形成される。
なお、シリコンウィスカー２１５と、上部電極、及び下部電極との界面において、金属とシリコンの反応により、シリサイドが形成されていてもよい。シリサイドが形成されると、シリコンウィスカー２１５と、上部電極、及び下部電極との接触抵抗が低減されるため、好ましい。
ソース配線層２１９ａ、及びドレイン配線層２１９ｂを形成後、第２の加熱処理を行っても良い。第２の加熱処理は大気中、不活性ガス雰囲気下、または酸素雰囲気下で好ましくは１００℃以上２００℃以下で行うことができる。また、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を繰り返し行っても良い。
以上の工程により、トランジスタ２０１が形成される。この段階の断面概略図を図５（Ｄ）に示す。
なお、本実施の形態では、トップゲート型のトランジスタ２０１の構成及び作製方法について説明したが、本発明はトランジスタの構成は特に限定されず、ボトムゲート型のトランジスタなどにも適用することができる。一例として、図４（Ｂ）にボトムゲート型のトランジスタに適用した例を示す。図４（Ｂ）に示すトランジスタ２４１は、逆スタガ構造と呼ばれる、ボトムゲート型のトランジスタのひとつである。トランジスタ２４１を作製するには、下地層２２１上にゲート電極層２０５、ゲート絶縁層２０３、酸化物半導体層２０２、ソース電極層２１１ａ及びドレイン電極層２１１ｂの順に形成し、層間絶縁層２１３の形成以降の工程はトランジスタ２０１の作製工程と同じとすればよい。
なお、本実施の形態では、半導体層に酸化物半導体を用いたトランジスタの構成、及び作製方法について説明したが、半導体層に用いる半導体はこれに限らず、シリコンや炭化シリコンなどの単結晶半導体、多結晶半導体、シリコンゲルマニウムなどの化合物半導体などの半導体を半導体層に用いた半導体装置にも本発明は適用することができる。
このように作製したトランジスタは、高集積化に伴う細く、アスペクト比の高いコンタクトホールに対しても、接続電極の断線などの影響がなく、信頼性の高いコンタクトを得ることができる。さらに、コンタクトホール内のシリコンウィスカーの形成時における、成膜ガス起因の不具合を受けることなく、電気的特性の良好なトランジスタを形成することができる。
また、本実施の形態ではトランジスタの構成、及び作製方法を一例に挙げて説明したが、コンタクトホール底部の金属からなる下部電極と接する、導電性シリコンウィスカーを接続電極としたコンタクトの形成方法は、ダイオード素子、容量素子、抵抗素子など、層間絶縁層を介した、配線の接続部を有する半導体装置であれば適用することが可能である。これらの半導体装置に適用した場合でも同様に、デバイスの高集積化に伴う細く、アスペクト比の高いコンタクトホールに対して、接続電極の断線などの影響がなく、良好なコンタクトを有する半導体装置とすることができる。
本実施の形態で例示した半導体装置の構成、および半導体装置の作製方法によれば、半導体素子の特性を損なうことなく微細化に伴うコンタクト不良を低減した、電気的特性の良好な半導体装置を実現できる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
１００ 基板
１０１ トランジスタ
１０３ ゲート絶縁層
１０５ ゲート電極層
１０７ サイドウォール
１０９ａ ソース領域
１０９ｂ ドレイン領域
１１１ 金属化合物層
１１３ 層間絶縁層
１１５ シリコンウィスカー
１１７ コンタクトホール
１１９ａ ソース配線層
１１９ｂ ドレイン配線層
１２１ 素子分離層
１２３ 金属層
２００ 基板
２０１ トランジスタ
２０２ 半導体層
２０３ ゲート絶縁層
２０５ ゲート電極層
２１１ａ ソース電極層
２１１ｂ ドレイン電極層
２１３ 層間絶縁層
２１５ シリコンウィスカー
２１７ コンタクトホール
２１９ａ ソース配線層
２１９ｂ ドレイン配線層
２２１ 下地層
２４１ トランジスタ

Claims (4)

  1. 半導体を含む領域と、
    前記半導体を含む領域の上面と電気的に接続された下部電極と、
    前記下部電極上にコンタクトホールを備え、且つ前記半導体を含む領域を覆う絶縁層と、
    前記コンタクトホールにおいて前記下部電極と接する領域を有する接続電極と、
    前記接続電極と電気的に接続された上部電極と、を有し、
    前記接続電極は、導電性を有するシリコンウィスカーを含み、
    前記コンタクトホールは、前記接続電極と前記コンタクトホールの壁面との間に隙間を有する領域を含み、
    前記接続電極の側面は、前記コンタクトホールにおいて、前記絶縁層の表面と接する第１の領域と、前記絶縁層の表面と接しない第２の領域とを有することを特徴とする半導体装置。
  2. 半導体を含む領域と、
    前記半導体を含む領域の上面と電気的に接続された下部電極と、
    前記下部電極上にコンタクトホールを備え、且つ前記半導体を含む領域を覆う絶縁層と、
    前記コンタクトホールにおいて前記下部電極と接する領域を有する接続電極と、
    前記接続電極と電気的に接続された上部電極と、を有し、
    前記接続電極は、導電性を有する二以上のシリコンウィスカーを含み、
    前記コンタクトホールは、前記接続電極と前記コンタクトホールの壁面との間に隙間を有する領域を含み、
    前記接続電極の側面は、前記コンタクトホールにおいて、前記絶縁層の表面と接する第１の領域と、前記絶縁層の表面と接しない第２の領域とを有することを特徴とする半導体装置。
  3. 請求項１または請求項２において、
    前記下部電極は、前記半導体と、金属と、を含む金属化合物を有することを特徴とする半導体装置。
  4. 請求項１乃至３のいずれか一において、
    前記シリコンウィスカーと前記上部電極との間にシリサイドを有することを特徴とする半導体装置。
JP2011141995A 2010-07-02 2011-06-27 半導体装置 Expired - Fee Related JP5841752B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011141995A JP5841752B2 (ja) 2010-07-02 2011-06-27 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010151668 2010-07-02
JP2010151668 2010-07-02
JP2011141995A JP5841752B2 (ja) 2010-07-02 2011-06-27 半導体装置

Publications (3)

Publication Number Publication Date
JP2012033905A JP2012033905A (ja) 2012-02-16
JP2012033905A5 JP2012033905A5 (ja) 2014-07-03
JP5841752B2 true JP5841752B2 (ja) 2016-01-13

Family

ID=45399023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011141995A Expired - Fee Related JP5841752B2 (ja) 2010-07-02 2011-06-27 半導体装置

Country Status (2)

Country Link
US (1) US8969866B2 (ja)
JP (1) JP5841752B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217456B2 (en) * 2018-03-26 2022-01-04 Intel Corporation Selective etching and controlled atomic layer etching of transition metal oxide films for device fabrication

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744162B2 (ja) * 1985-04-26 1995-05-15 株式会社日立製作所 半導体装置の製造方法
US5114874A (en) * 1987-07-15 1992-05-19 Rockwell International Corporation Method of making a sub-micron NMOS, PMOS and CMOS devices with methods for forming sub-micron contacts
JP2881133B2 (ja) * 1996-06-11 1999-04-12 株式会社日立製作所 半導体集積回路の製造方法
US20020168574A1 (en) 1997-06-27 2002-11-14 Soon-Ho Ahn Lithium ion secondary battery and manufacturing method of the same
US6562668B2 (en) * 2000-08-12 2003-05-13 Jin Jang Method of fabricating thin film transistor using buffer layer and the thin film transistor
US7335908B2 (en) * 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
JP4140765B2 (ja) 2002-09-19 2008-08-27 コバレントマテリアル株式会社 針状シリコン結晶およびその製造方法
US7015496B2 (en) 2002-12-27 2006-03-21 Semiconductor Energy Laboratory Co., Ltd. Field emission device and manufacturing method thereof
JP2005072084A (ja) * 2003-08-28 2005-03-17 Toshiba Corp 半導体装置及びその製造方法
DE10344814B3 (de) * 2003-09-26 2005-07-14 Infineon Technologies Ag Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zu deren Herstellung
DE102004003374A1 (de) * 2004-01-22 2005-08-25 Infineon Technologies Ag Halbleiter-Leistungsschalter sowie dafür geeignetes Herstellungsverfahren
KR20070028604A (ko) 2004-06-30 2007-03-12 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 나노선(ｎａｎｏｗｉｒｅ)에 의해 접촉되는 전도성 있는재료로 된 층이 있는 전기 장치 및 그 제조 방법
US7535016B2 (en) * 2005-01-31 2009-05-19 International Business Machines Corporation Vertical carbon nanotube transistor integration
US7230286B2 (en) 2005-05-23 2007-06-12 International Business Machines Corporation Vertical FET with nanowire channels and a silicided bottom contact
US7771512B2 (en) * 2005-06-24 2010-08-10 Washington State University Research Foundation Apparatus with high surface area nanostructures for hydrogen storage, and methods of storing hydrogen
JP4552926B2 (ja) 2006-11-20 2010-09-29 エルピーダメモリ株式会社 半導体装置及び半導体装置の製造方法
KR100874912B1 (ko) * 2006-12-06 2008-12-19 삼성전자주식회사 반도체 소자 및 그 제조방법
US8049203B2 (en) * 2006-12-22 2011-11-01 Qunano Ab Nanoelectronic structure and method of producing such
US20080315430A1 (en) * 2007-06-22 2008-12-25 Qimonda Ag Nanowire vias
JP2009134917A (ja) 2007-11-29 2009-06-18 Panasonic Corp 非水系二次電池用電極板およびこれを用いた非水系二次電池
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
US20110057163A1 (en) * 2008-06-09 2011-03-10 National Institute Of Advanced Industrial Science And Technology Nano-wire field effect transistor, method for manufacturing the transistor, and integrated circuit including the transistor
US8927156B2 (en) 2009-02-19 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Power storage device
WO2011136028A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Power storage device and method for manufacturing the same
US8852294B2 (en) 2010-05-28 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Power storage device and method for manufacturing the same
KR101838627B1 (ko) 2010-05-28 2018-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치 및 그 제작 방법
DE112011101878T5 (de) 2010-06-01 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Energiespeichervorrichtung und Herstellungsverfahren hierfür
WO2011152190A1 (en) 2010-06-02 2011-12-08 Semiconductor Energy Laboratory Co., Ltd. Power storage device and method for manufacturing the same
WO2011155397A1 (en) 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Power storage device

Also Published As

Publication number Publication date
JP2012033905A (ja) 2012-02-16
US8969866B2 (en) 2015-03-03
US20120001180A1 (en) 2012-01-05

Similar Documents

Publication Publication Date Title
US11121044B2 (en) Vertically stacked nanosheet CMOS transistor
US8975168B2 (en) Method for the formation of fin structures for FinFET devices
US10002756B2 (en) Fin-FET device and fabrication method thereof
US9608117B2 (en) Semiconductor devices including a finFET
US11756956B2 (en) Semiconductor device, manufacturing method thereof, and electronic apparatus including the same
CN101828260A (zh) 在体半导体晶片中制造局域化绝缘体上半导体(soi)结构的方法
CN112447771B (zh) GeSiOI衬底及其制备方法、GeSiOI器件及其制备方法
US7897443B2 (en) Production method of semiconductor device and semiconductor device
JP2020202391A (ja) 異なる歪み状態を有するフィン構造を含む半導体構造を作製するための方法及び関連する半導体構造
US10741677B2 (en) Stacked silicon nanotubes
JP5081394B2 (ja) 半導体装置の製造方法
US11049945B2 (en) Semiconductor device structure and method for forming the same
KR20180050199A (ko) 상부 금속 라우팅 층에 리피터 / 버퍼를 포함하는 반도체 장치 및 그 제조 방법
US8288184B2 (en) Production method of semiconductor device and semiconductor device
JP5841752B2 (ja) 半導体装置
JP2019106453A (ja) 半導体装置及びその製造方法
TW202230533A (zh) 環繞式閘極元件之形成
US20200251557A1 (en) Semiconductor device, manufacturing method thereof, and electronic device including the same
JP6022816B2 (ja) 半導体装置の製造方法
JP2017117820A (ja) 半導体装置及びその製造方法
CN114695249A (zh) 一种接触部、位线、存储节点和dram的制造方法
CN107452626B (zh) 一种半导体器件及其制造方法、电子装置
JP4950810B2 (ja) 半導体装置
TW202238837A (zh) 半導體裝置的製造方法
JP2019106452A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140519

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151116

R150 Certificate of patent or registration of utility model

Ref document number: 5841752

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees