CN107452626B - 一种半导体器件及其制造方法、电子装置 - Google Patents
一种半导体器件及其制造方法、电子装置 Download PDFInfo
- Publication number
- CN107452626B CN107452626B CN201610369921.4A CN201610369921A CN107452626B CN 107452626 B CN107452626 B CN 107452626B CN 201610369921 A CN201610369921 A CN 201610369921A CN 107452626 B CN107452626 B CN 107452626B
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- embedded
- sih
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 52
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 40
- 239000010703 silicon Substances 0.000 claims abstract description 40
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 32
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 229910003818 SiH2Cl2 Inorganic materials 0.000 claims description 15
- 229910052986 germanium hydride Inorganic materials 0.000 claims description 14
- 229910021332 silicide Inorganic materials 0.000 claims description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 10
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 10
- 229910052796 boron Inorganic materials 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 4
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 claims description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910007264 Si2H6 Inorganic materials 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 239000012159 carrier gas Substances 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910021340 platinum monosilicide Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 136
- 239000000463 material Substances 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 238000002955 isolation Methods 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 238000004151 rapid thermal annealing Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 125000001967 indiganyl group Chemical group [H][In]([H])[*] 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- -1 NiPtSiGeC Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 229910000457 iridium oxide Inorganic materials 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000003826 tablet Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供具有PMOS区的半导体衬底，在半导体衬底上形成有栅极结构以及位于栅极结构两侧的侧壁结构；在位于PMOS区的侧壁结构之间的半导体衬底中形成嵌入式锗硅层；对嵌入式锗硅层进行升温处理，以使硅帽层在嵌入式锗硅层的表面的生长速率均一；在嵌入式锗硅层的顶部形成硅帽层。根据本发明，可以使形成的硅帽层的厚度均一，改善器件的性能。
Description
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子装置。
背景技术
当半导体制造工艺的节点达到90nm及以下时，应力技术(Stress Engineering)被广泛使用以提高半导体器件沟道区中的载流子迁移率。对于CMOS而言，通常在其衬底上形成双应力层来提高其沟道区中的载流子迁移率，其中，拉应力层用于提高NMOS沟道区中的电子迁移率，压应力层用于提高PMOS沟道区中的空穴迁移率。此外，为了提高PMOS沟道区中载流子的迁移率，在PMOS器件将要形成源/漏区的部分制作凹槽以外延嵌入式锗硅的技术已经成为广为关注的热点。
由于器件尺寸的按比例缩小，器件沟道的长度也相应缩短，因此，有相关研究指出在PMOS将要形成源/漏区的部分制作侧壁向器件沟道方向内凹的凹槽(即∑状凹槽)可以有效缩短器件沟道的长度，满足器件尺寸按比例缩小的要求；同时，这种凹槽具有在栅极结构两侧的侧壁结构下方较大下切的特点，由此，在这种凹槽中形成的嵌入式锗硅层可以对PMOS的沟道区产生更大的应力。
在PMOS的源/漏区中形成嵌入式锗硅的工艺次序为：提供半导体衬底，在半导体衬底上形成栅极结构以及位于栅极结构两侧的侧壁结构→在侧壁结构两侧的半导体衬底中形成∑状凹槽→采用选择性外延生长工艺在∑状凹槽中形成嵌入式锗硅层→在嵌入式锗硅层上形成硅帽层(cap layer)，所述硅帽层用于在后续的金属互连之前形成自对准硅化物，同时还可以避免后续工艺造成的嵌入式锗硅层的固有应力的释放。
为了使形成的嵌入式锗硅对PMOS的沟道区施加更大的压应力，通常形成的嵌入式锗硅的厚度大于∑状凹槽的深度。在此情况下，在嵌入式锗硅层上形成硅帽层时，由于嵌入式锗硅层的表面具有不同的晶向，因此，硅帽层在具有不同晶向的嵌入式锗硅层的表面上的生长速率不同，例如在晶向<100>的嵌入式锗硅层表面上的生长速率大于在晶向<1111>的嵌入式锗硅层表面上的生长速率，在硅帽层上形成金属硅化物后，会造成器件接触电阻的增大，影响器件的性能。
因此，需要提出一种方法，以解决上述问题。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供具有PMOS区的半导体衬底，在所述半导体衬底上形成有栅极结构以及位于所述栅极结构两侧的侧壁结构；在位于所述PMOS区的侧壁结构之间的半导体衬底中形成嵌入式锗硅层；对所述嵌入式锗硅层进行升温处理，以使硅帽层在所述嵌入式锗硅层的表面的生长速率均一；在所述嵌入式锗硅层的顶部形成硅帽层。
在一个示例中，所述硅帽层掺杂有硼或碳。
在一个示例中，采用选择性外延生长工艺形成所述嵌入式锗硅层，所述嵌入式锗硅层掺杂有硼。
在一个示例中，采用减压化学气相沉积实施所述选择性外延生长，温度为550℃-750℃，压力为0Torr-50Torr，形成锗硅的硅源为SiH4、SiH2Cl2或Si2H6，锗源为GeH4，硼源为B2H6。
在一个示例中，所述升温处理与形成所述嵌入式锗硅层所采用的外延生长工艺在同一个反应腔室中进行，所述升温处理的升温过程是线性的或者非线性的，温度从600℃-700℃上升至650℃-800℃。
在一个示例中，所述升温处理是在SiH4、SiH2Cl2、GeH4、HCl和H2的混合气体构成的氛围下进行的，SiH4、SiH2Cl2、GeH4和HCl的流量为0sccm-500sccm，H2的流量为0slm-50slm，所述SiH4、SiH2Cl2、GeH4和HCl作为后续外延生长所述硅帽层的生长气体，所述H2作为载气。
在一个示例中，所述SiH4和SiH2Cl2二选其一。
在一个示例中，在形成所述嵌入式锗硅层之前，还包括在用于外延生长所述嵌入式锗硅层的凹槽的侧壁和底部形成籽晶层的步骤。
在一个示例中，形成所述硅帽层后，还包括在所述硅帽层上形成金属硅化物的步骤，所述金属硅化物的构成包括Ni PtSi。
在一个实施例中，本发明还提供一种采用上述方法制造的半导体器件。
在一个实施例中，本发明还提供一种电子装置，所述电子装置包括所述半导体器件。
根据本发明，可以使所述硅帽层的厚度均一，改善器件的性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1C为根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图；
图2为根据本发明示例性实施例一的方法依次实施的步骤的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。[示例性实施例一]
参照图1A-图1C，其中示出了根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。
首先，如图1A所示，提供半导体衬底100，半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底100的构成材料选用单晶硅。在半导体衬底100中形成有隔离结构，作为示例，隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。隔离结构将半导体衬底100分为NMOS区和PMOS区，为了简化，图示中仅示出PMOS区。半导体衬底100中还形成有各种阱(well)结构，为了简化，图示中予以省略。
在半导体衬底100上形成有栅极结构，作为示例，栅极结构包括依次层叠的栅极介电层102a、栅极材料层102b和栅极硬掩蔽层102c。栅极介电层102a包括氧化物层，例如二氧化硅(SiO2)层。栅极材料层102b包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨(W)、镍(Ni)或钛(Ti)；导电性金属氮化物层包括氮化钛(TiN)层；导电性金属氧化物层包括氧化铱(IrO2)层；金属硅化物层包括硅化钛(TiSi)层。栅极硬掩蔽层102c包括氧化物层、氮化物层、氮氧化物层和无定形碳中的一种或多种，其中，氧化物层的构成材料包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TEOS)、未掺杂硅玻璃(USG)、旋涂玻璃(SOG)、高密度等离子体(HDP)或旋涂电介质(SOD)；氮化物层包括氮化硅(Si3N4)层；氮氧化物层包括氮氧化硅(SiON)层。栅极介电层102a、栅极材料层102b以及栅极硬掩蔽层102c的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。
此外，作为示例，在半导体衬底100上还形成有位于栅极结构两侧且紧靠栅极结构的侧壁结构101。其中，侧壁结构101由氧化物、氮化物或者二者的组合构成。在形成侧壁结构101之前，还包括LDD注入以在源/漏区形成轻掺杂漏(LDD)结构及Halo注入以调节阈值电压Vt和防止源/漏耗尽层的穿通。在形成侧壁结构101之后，还包括源/漏注入。
接下来，在位于PMOS区的侧壁结构101之间的半导体衬底100中形成凹槽103。为了有效缩短器件沟道的长度，满足器件尺寸按比例缩小的要求，凹槽103的截面形状通常为∑状。作为示例，形成所述∑状凹槽的工艺步骤包括：先采用各向异性的干法蚀刻形成U形凹槽，蚀刻气体包括HBr、Cl2、He和O2，不含有氟基气体，实施所述干法蚀刻之前，需要先形成仅遮蔽NMOS区的掩膜层，作为示例，掩膜层可以为自下而上层叠的缓冲层和应力材料层，其中，缓冲层可以为氧化物层或氮氧化硅层，应力材料层为可以为具有拉应力的氮化硅层；再蚀刻所述U形凹槽，以形成所述∑状凹槽，采用湿法蚀刻工艺实施所述蚀刻，利用湿法蚀刻的蚀刻剂在半导体衬底100的构成材料的不同晶向上的蚀刻速率不同的特性(100晶向和110晶向的蚀刻速率高于111晶向的蚀刻速率)，扩展蚀刻所述U形凹槽以形成所述∑状凹槽104，作为示例，所述湿法蚀刻的腐蚀液为四甲基氢氧化铵(TMAH)溶液，温度为30℃-60℃，持续时间依据所述∑状凹槽的期望尺寸而定，一般为100s-300s。
接着，如图1B所示，采用选择性外延生长工艺形成嵌入式锗硅层105，以完全填充凹槽103。为了使嵌入式锗硅层105对PMOS的沟道区施加更大的压应力，嵌入式锗硅层105的厚度大于凹槽103的深度。在实施所述选择性外延生长工艺之前，可以在凹槽103的侧壁和底部形成籽晶层104。作为示例，嵌入式锗硅层105的锗含量(锗原子百分比)为5-30％，需要说明的是，形成的嵌入式锗硅层105可以掺杂硼。作为示例，采用减压化学气相沉积(RPCVD)实施所述选择性外延生长，温度为550℃-750℃，压力为0Torr-50Torr，Torr代表毫米汞柱，形成锗硅的硅源可以为SiH4、SiH2Cl2、Si2H6等，锗源可以为GeH4，硼源可以为B2H6。
接着，如图1C所示，对嵌入式锗硅层105进行升温处理，以使硅帽层在嵌入式锗硅层105的表面的生长速率均一。作为示例，所述升温处理与形成嵌入式锗硅层105所采用的外延生长工艺在同一个反应腔室中进行，升温过程是线性的或者非线性的，温度从600℃-700℃上升至650℃-800℃，持续时间根据需要形成的硅帽层的厚度来确定。所述升温处理是在SiH4、SiH2Cl2、GeH4、HCl和H2的混合气体构成的氛围下进行的(SiH4和SiH2Cl2可以二选其一)，SiH4、SiH2Cl2、GeH4和HCl的流量为0sccm-500sccm，H2的流量为0slm-50slm，其中，sccm代表立方厘米/分钟，slm代表升/分钟，SiH4、SiH2Cl2、GeH4和HCl可以作为后续外延生长硅帽层的生长气体，H2可以作为载气。
接下来，在嵌入式锗硅层105的顶部形成硅帽层106。作为示例，采用原位外延生长工艺形成硅帽层106，即形成硅帽层106所采用的外延生长工艺与形成嵌入式锗硅层105所采用的外延生长工艺在同一个反应腔室中进行。作为示例，硅帽层106可以掺杂硼和碳，其中，所述硼原子的掺杂剂量为5.0×e14-5.0×e20atom/cm2，所述碳原子的掺杂剂量为5.0×e14-5.0×e20atom/cm2。
至此，完成了根据本发明示例性实施例一的方法实施的工艺步骤。根据本发明，可以使硅帽层106的厚度均一，改善器件的性能。
参照图2，其中示出了根据本发明示例性实施例一的方法依次实施的步骤的流程图，用于简要示出制造工艺的流程。
在步骤201中，提供具有PMOS区的半导体衬底，在半导体衬底上形成有栅极结构以及位于栅极结构两侧的侧壁结构；
在步骤202中，在位于PMOS区的侧壁结构之间的半导体衬底中形成嵌入式锗硅层；
在步骤203中，对嵌入式锗硅层进行升温处理，以使硅帽层在嵌入式锗硅层的表面的生长速率均一；
在步骤204中，在嵌入式锗硅层的顶部形成硅帽层。
[示例性实施例二]
首先，提供根据本发明示例性实施例一的方法实施的工艺步骤获得的半导体器件，包括：半导体衬底100，在半导体衬底100中形成有隔离结构以及各种阱(well)结构，作为示例，隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构；形成在半导体衬底100的栅极结构，作为示例，栅极结构包括自下而上层叠的栅极介电层102a、栅极材料层102b和栅极硬掩蔽层102c；形成于栅极结构两侧且紧靠栅极结构的侧壁结构101，侧壁结构101由氧化物、氮化物或者二者的组合构成；嵌入式锗硅层105以及形成于嵌入式锗硅层105顶部的硅帽层106。
然后，通过后续工艺完成整个半导体器件的制作，包括：在嵌入式锗硅层105的顶部形成金属硅化物，作为示例，形成金属硅化物的工艺步骤包括：先形成金属层，以覆盖硅帽层106、侧壁结构101以及栅极结构的顶部，形成所述金属层的工艺可以采用本领域内常用的方法，例如，物理气相沉积法或蒸镀法等，所述金属层的材料可以为含有一定比例铂(Pt)的镍(Ni)，所述比例可以为0-15％，所述金属层的厚度可以为50-300埃，同时，可在所述金属层上形成保护层，所述保护层的材料可以是耐火金属的氮化物，例如TiN，所述保护层的作用是避免所述金属层暴露于非惰性的环境而发生氧化，所述保护层的厚度可以为50-200埃，再采用低温快速热退火(RTA)工艺对所述金属层进行退火，所述低温快速热退火的温度可以为200-350℃，经过退火处理，所述金属层中的材料向硅帽层106中的硅材料中扩散，并与所述硅材料形成金属硅化物，作为示例，金属硅化物的构成为Ni PtSi、NiPtSiGeC、Ni PtSiC等；最后，采用高温快速热退火(RTA)工艺对形成的金属硅化物进行退火，所述高温快速热退火的温度可以为300-600℃；实施应力近临工艺以增强作用于PMOS区的沟道区的应力；依次形成接触孔蚀刻停止层和层间介电层，并形成贯通层间介电层和接触孔蚀刻停止层的分别连通栅极材料层102b和金属硅化物的接触孔；在接触孔中形成接触塞；形成多个互连金属层，通常采用双大马士革工艺来完成；形成金属焊盘，用于后续实施器件封装时的引线键合。
[示例性实施例三]
本发明还提供一种电子装置，其包括根据本发明示例性实施例二的方法制造的半导体器件。所述电子装置可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是任何包括所述半导体器件的中间产品。所述电子装置，由于使用了所述半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种半导体器件的制造方法，包括：
提供具有PMOS区的半导体衬底(100)，在所述半导体衬底上形成有栅极结构以及位于所述栅极结构两侧的侧壁结构(101)；
在位于所述PMOS区的侧壁结构之间的半导体衬底中形成凹槽(103)；
形成嵌入式锗硅层(105)以完全填充所述凹槽(103)，其中所述嵌入式锗硅层(105)的厚度大于所述凹槽(103)的深度；
对所述嵌入式锗硅层进行升温处理，所述升温处理是在SiH4、SiH2Cl2、GeH4、HCl和H2的混合气体构成的氛围下进行的，或者所述升温处理是在SiH4、GeH4、HCl和H2的混合气体构成的氛围下进行的，或者所述升温处理是在SiH2Cl2、GeH4、HCl和H2的混合气体构成的氛围下进行的，以使硅帽层在所述嵌入式锗硅层(100)和(111)表面的生长速率均一；
在所述嵌入式锗硅层的顶部形成硅帽层(106)。
2.根据权利要求1所述的方法，其特征在于，所述硅帽层掺杂有硼或碳。
3.根据权利要求1所述的方法，其特征在于，采用选择性外延生长工艺形成所述嵌入式锗硅层，所述嵌入式锗硅层掺杂有硼。
4.根据权利要求3所述的方法，其特征在于，采用减压化学气相沉积实施所述选择性外延生长，温度为550℃-750℃，压力为0Torr-50Torr，形成锗硅的硅源为SiH4、SiH2Cl2或Si2H6，锗源为GeH4，硼源为B2H6。
5.根据权利要求1所述的方法，其特征在于，所述升温处理与形成所述嵌入式锗硅层所采用的外延生长工艺在同一个反应腔室中进行，所述升温处理的升温过程是线性的或者非线性的。
6.根据权利要求1或5所述的方法，其特征在于，SiH4、SiH2Cl2、GeH4和HCl的流量为0sccm-500sccm，H2的流量为0slm-50slm，所述SiH4、SiH2Cl2、GeH4和HCl作为后续外延生长所述硅帽层的生长气体，所述H2作为载气。
7.根据权利要求1所述的方法，其特征在于，在形成所述嵌入式锗硅层之前，还包括在用于外延生长所述嵌入式锗硅层的凹槽的侧壁和底部形成籽晶层(104)的步骤。
8.根据权利要求1所述的方法，其特征在于，形成所述硅帽层后，还包括在所述硅帽层上形成金属硅化物的步骤，所述金属硅化物的构成包括Ni PtSi。
9.一种采用权利要求1-8之一所述的方法制造的半导体器件。
10.一种电子装置，所述电子装置包括权利要求9所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610369921.4A CN107452626B (zh) | 2016-05-30 | 2016-05-30 | 一种半导体器件及其制造方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610369921.4A CN107452626B (zh) | 2016-05-30 | 2016-05-30 | 一种半导体器件及其制造方法、电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107452626A CN107452626A (zh) | 2017-12-08 |
| CN107452626B true CN107452626B (zh) | 2020-08-28 |
Family
ID=60485638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610369921.4A Active CN107452626B (zh) | 2016-05-30 | 2016-05-30 | 一种半导体器件及其制造方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107452626B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102122616A (zh) * | 2010-01-08 | 2011-07-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
| CN103779216A (zh) * | 2012-10-18 | 2014-05-07 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7247535B2 (en) * | 2004-09-30 | 2007-07-24 | Texas Instruments Incorporated | Source/drain extensions having highly activated and extremely abrupt junctions |
-
2016
- 2016-05-30 CN CN201610369921.4A patent/CN107452626B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102122616A (zh) * | 2010-01-08 | 2011-07-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
| CN103779216A (zh) * | 2012-10-18 | 2014-05-07 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107452626A (zh) | 2017-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10263088B2 (en) | Method for silicide formation | |
| US8652891B1 (en) | Semiconductor device and method of manufacturing the same | |
| US9779995B2 (en) | Highly scaled tunnel FET with tight pitch and method to fabricate same | |
| US10186597B2 (en) | Semiconductor device and method for fabricating the same | |
| US20110287600A1 (en) | Selective Etching in the Formation of Epitaxy Regions in MOS Devices | |
| US7582535B2 (en) | Method of forming MOS transistor having fully silicided metal gate electrode | |
| US7294543B2 (en) | DRAM (Dynamic Random Access Memory) cells | |
| TW201711157A (zh) | 互連結構與其製造方法和應用其之半導體元件 | |
| US10763328B2 (en) | Epitaxial semiconductor material grown with enhanced local isotropy | |
| CN108615731B (zh) | 一种半导体器件及其制造方法 | |
| CN107799470B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN106298779B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN105575900B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN107452626B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN107665807B (zh) | 一种半导体器件及其制作方法 | |
| CN106981424A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN107919393B (zh) | 一种半导体器件及其制造方法 | |
| CN109962108B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN107369685B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN104051245A (zh) | 一种半导体器件的制备方法 | |
| CN105990141A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN110047753B (zh) | 一种半导体器件的形成方法和半导体器件 | |
| CN108231766B (zh) | 一种半导体器件及其制造方法 | |
| CN106257631A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN107845681B (zh) | 一种半导体器件及其制作方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |