CN106298779B - 一种半导体器件及其制造方法、电子装置 - Google Patents

Abstract

本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，在半导体衬底的源漏区中形成用于外延生长锗硅层的凹槽；对所述凹槽实施原位表面清洗处理，以去除残留于所述凹槽的侧壁及底部的蚀刻残留物和杂质；对所述凹槽实施低温除水汽处理；对所述凹槽实施高温烘焙处理，以去除半导体衬底表面发生氧化所形成的自然氧化层；在所述凹槽中外延生长锗硅层。根据本发明，可以进一步提高所述锗硅层的质量，提升PMOS的性能。

Description

一种半导体器件及其制造方法、电子装置

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子装置。

背景技术

在先进的CMOS器件制造工艺中，嵌入式锗硅工艺经常被采用以提升CMOS器件的PMOS部分的性能，形成的锗硅层对PMOS的沟道区施加压应力以提升空穴载流子的迁移率。

在PMOS的源/漏区中形成嵌入式锗硅层的工艺次序为：提供半导体衬底，在半导体上形成栅极结构以及位于栅极结构两侧的侧壁结构→通过先干法蚀刻再湿法蚀刻在侧壁结构外侧的半导体衬底中形成凹槽→采用选择性外延生长工艺在形成的凹槽中外延生长嵌入式锗硅层。在外延生长嵌入式锗硅层之前，需要对形成的凹槽进行预处理，以确保凹槽的侧壁及底部具有清洁的表面。实施所述预处理之前的凹槽的表面附着有氧、金属、聚合物等污染源，如果这些污染源比加以清除，后续外延生长嵌入式锗硅层时，将会产生诸如缺陷、界面位错等问题，导致PMOS性能和良率的下降。

采用现有工艺实施所述预处理包括下述步骤：首先，执行原位表面清洗，以去除残留于凹槽的侧壁及底部的蚀刻残留物和杂质，主要是金属和聚合物污染源；然后，在氢气的氛围下实施高温烘焙处理，以去除暴露于空气中的半导体衬底表面发生氧化所形成的自然氧化层。实施原位表面清洗之后，凹槽表面含有大量H-Si键，由于原位表面清洗不能去除邻接凹槽的隔离结构以及操作室吸附的水汽，后续实施高温烘焙处理时，H-Si键被破坏，凹槽表面将会大量吸附所述水汽，进而影响后续外延生长嵌入式锗硅层的质量。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底的源漏区中形成用于外延生长锗硅层的凹槽；对所述凹槽实施原位表面清洗处理，以去除残留于所述凹槽的侧壁及底部的蚀刻残留物和杂质；对所述凹槽实施低温除水汽处理；对所述凹槽实施高温烘焙处理，以去除所述半导体衬底表面发生氧化所形成的自然氧化层；在所述凹槽中外延生长锗硅层。

在一个示例中，所述低温除水汽处理的温度为25℃-450℃，持续时间为1s-120min。

在一个示例中，所述低温除水汽处理在H₂、HCl、GeH₄、Ge₂H₆、SiH₄或者Si₂H₆的氛围下实施。

在一个示例中，所述原位表面清洗处理在实施蚀刻形成所述凹槽的操作室内实施。

在一个示例中，所述高温烘焙处理在氢气的氛围下实施，温度高于700℃。

在一个实施例中，本发明还提供一种采用上述方法制造的半导体器件。

在一个实施例中，本发明还提供一种电子装置，所述电子装置包括所述半导体器件。

根据本发明，可以进一步提高所述嵌入式锗硅层的质量，提升PMOS的性能。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1C为根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图；

图2为根据本发明示例性实施例一的方法依次实施的步骤的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的半导体器件及其制造方法、电子装置。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

[示例性实施例一]

参照图1A-图1C，其中示出了根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。

首先，如图1A所示，提供半导体衬底100，半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底100的构成材料选用单晶硅。在半导体衬底100中形成有隔离结构105，作为示例，隔离结构105为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。隔离结构105将半导体衬底100分为NMOS区和PMOS区，为了简化，图示中仅示出PMOS区。在半导体衬底100中还形成有各种阱(well)结构，为了简化，图示中予以省略。对于PMOS区而言，所述阱结构为N阱，并且在形成栅极结构之前，可以对整个N阱进行一次小剂量硼注入，用于调整PMOS的阈值电压V_th。

在半导体衬底100上形成有栅极结构101，作为示例，栅极结构101包括自下而上依次层叠的栅极介电层101a、栅极材料层101b和栅极硬掩蔽层101c。栅极介电层101a包括氧化物层，例如二氧化硅(SiO₂)层。栅极材料层101b包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨(W)、镍(Ni)或钛(Ti)；导电性金属氮化物层包括氮化钛(TiN)层；导电性金属氧化物层包括氧化铱(IrO₂)层；金属硅化物层包括硅化钛(TiSi)层。栅极硬掩蔽层101c包括氧化物层、氮化物层、氮氧化物层和无定形碳中的一种或多种，其中，氧化物层的构成材料包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TEOS)、未掺杂硅玻璃(USG)、旋涂玻璃(SOG)、高密度等离子体(HDP)或旋涂电介质(SOD)；氮化物层包括氮化硅(Si₃N₄)层；氮氧化物层包括氮氧化硅(SiON)层。栅极介电层101a、栅极材料层101b以及栅极硬掩蔽层101c的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。

此外，作为示例，在半导体衬底100上还形成有位于栅极结构101两侧且紧靠栅极结构101的偏移间隙壁结构102。其中，偏移间隙壁结构102可以包括至少一氧化物层和/或氮化物层。在形成偏移间隙壁结构102之前，还包括LDD注入以在源/漏区形成轻掺杂漏(LDD)结构及Halo注入以调节阈值电压V_t和防止源/漏耗尽层的穿通。

接着，如图1B所示，在位于PMOS区的偏移间隙壁结构102之间以及偏移间隙壁结构102与隔离结构105之间的半导体衬底100中形成凹槽103。为了有效缩短器件沟道的长度，满足器件尺寸按比例缩小的要求，凹槽103的截面形状通常为∑状。作为示例，形成所述∑状凹槽的工艺步骤包括：先采用各向异性的干法蚀刻形成U形凹槽，蚀刻气体包括HBr、Cl₂、He和O₂，不含有氟基气体，实施所述干法蚀刻之前，需要先形成仅遮蔽NMOS区的掩膜层，作为示例，掩膜层可以为自下而上层叠的缓冲层和应力材料层，其中，缓冲层可以为氧化物层或氮氧化硅层，应力材料层为可以为具有拉应力的氮化硅层；再蚀刻所述U形凹槽，以形成所述∑状凹槽，采用湿法蚀刻工艺实施所述蚀刻，利用湿法蚀刻的蚀刻剂在半导体衬底200的构成材料的不同晶向上的蚀刻速率不同的特性(100晶向和110晶向的蚀刻速率高于111晶向的蚀刻速率)，扩展蚀刻所述U形凹槽以形成所述∑状凹槽，作为示例，所述湿法蚀刻的腐蚀液为四甲基氢氧化铵溶液，温度为30℃-60℃，持续时间依据所述∑状凹槽的期望尺寸而定，一般为100s-300s。

接下来，对凹槽103实施原位表面清洗处理，以去除残留于凹槽的侧壁及底部的蚀刻残留物和杂质。作为示例，所述表面清洗处理可以在形成凹槽103的蚀刻操作室中进行，可以采用SiCoNi蚀刻工艺，其蚀刻气源主要为NH₃和NF₃。

接下来，对凹槽103实施低温除水汽处理。作为示例，所述低温除水汽处理在氢气的氛围下实施，温度为25℃-450℃，持续时间为1s-120min。所述低温除水汽处理也可以在HCl、GeH₄、Ge₂H₆、SiH₄、Si₂H₆或者其它能够保护半导体衬底100的表面不受氧污染的气态物质的氛围下实施。

接下来，对凹槽103实施高温烘焙处理，以去除暴露于空气中的半导体衬底100表面发生氧化所形成的自然氧化层。作为示例，所述高温烘焙处理在氢气的氛围下实施，温度高于700℃。

接着，如图1C所示，采用选择性外延生长工艺形成嵌入式锗硅层104，以完全填充凹槽103。作为示例，嵌入式锗硅层205的锗含量(锗原子百分比)为5-30％，需要说明的是，形成的嵌入式锗硅层104可以掺杂硼。所述选择性外延生长工艺可以采用低压化学气相沉积、等离子体增强化学气相沉积、超高真空化学气相沉积、快速热化学气相沉积和分子束外延中的一种。作为示例，所述选择性外延生长工艺的硅源包括硅烷、乙硅烷、二氯硅烷等，锗源包括锗烷等，硼源包括乙硼烷等，硅源气体的流量为5sccm-500sccm，锗源气体的流量为5sccm-500sccm，硼源气体的流量为5sccm-500sccm，温度为400℃-900℃。

在实施所述选择性外延生长工艺之前，可以在凹槽103的侧壁和底部形成籽晶层。所述籽晶层可以为具有低锗含量的锗硅层。另外，由于需要为随后将要形成的嵌入式锗硅层留出足够的空间，所以形成的籽晶层不能太厚，以防填满整个凹槽103。实施所述选择性外延生长工艺之后，可以在嵌入式锗硅层104的顶部形成帽层。作为示例，采用原位外延生长工艺形成所述帽层，即形成所述帽层所采用的外延生长工艺与形成嵌入式锗硅层所采用的外延生长工艺在同一个反应腔室中进行。作为示例，所述帽层的构成材料可以是硅或者锗硅。

至此，完成了根据本发明示例性实施例一的方法实施的工艺步骤。根据本发明，可以进一步提高嵌入式锗硅层104的质量，提升PMOS的性能。需要说明的是，所述低温除水汽处理也适用于在半导体制造工艺中形成的用于外延生长嵌入式碳硅层、纯锗层等外延层的凹槽。

参照图2，其中示出了根据本发明示例性实施例一的方法依次实施的步骤的流程图，用于简要示出制造工艺的流程。

在步骤201中，提供半导体衬底，在半导体衬底的源漏区中形成用于外延生长锗硅层的凹槽；

在步骤202中，对所述凹槽实施原位表面清洗处理，以去除残留于凹槽的侧壁及底部的蚀刻残留物和杂质；

在步骤203中，对所述凹槽实施低温除水汽处理；

在步骤204中，对所述凹槽实施高温烘焙处理，以去除半导体衬底表面发生氧化所形成的自然氧化层；

在步骤205中，在所述凹槽中外延生长锗硅层。

[示例性实施例二]

接下来，可以通过后续工艺完成整个半导体器件的制作，包括：在嵌入式锗硅层104的顶部形成金属硅化物；实施应力近临工艺以增强作用于PMOS区的沟道区的应力；依次形成接触孔蚀刻停止层和层间介电层，并形成贯通层间介电层和接触孔蚀刻停止层的分别连通栅极材料层101b和金属硅化物的接触孔；在接触孔中形成接触塞；形成多个互连金属层，通常采用双大马士革工艺来完成；形成金属焊盘，用于后续实施器件封装时的引线键合。

[示例性实施例三]

本发明还提供一种电子装置，其包括根据本发明示例性实施例二的方法制造的半导体器件。所述电子装置可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是任何包括所述半导体器件的中间产品。所述电子装置，由于使用了所述半导体器件，因而具有更好的性能。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (7)

1.一种半导体器件的制造方法，包括：

提供半导体衬底，在所述半导体衬底的源漏区中形成用于外延生长锗硅层的凹槽；

对所述凹槽实施原位表面清洗处理，以去除残留于所述凹槽的侧壁及底部的蚀刻残留物和杂质；

对所述凹槽实施低温除水汽处理；以及

对所述凹槽实施高温烘焙处理，以去除所述半导体衬底表面发生氧化所形成的自然氧化层；

在所述凹槽中外延生长锗硅层。

2.根据权利要求1所述的方法，其特征在于，所述低温除水汽处理的温度为25℃-450℃，持续时间为1s-120min。

3.根据权利要求1所述的方法，其特征在于，所述低温除水汽处理在H₂、HCl、GeH₄、Ge₂H₆、SiH₄或者Si₂H₆的氛围下实施。

4.根据权利要求1所述的方法，其特征在于，所述原位表面清洗处理在实施蚀刻形成所述凹槽的操作室内实施。

5.根据权利要求1所述的方法，其特征在于，所述高温烘焙处理在氢气的氛围下实施，温度高于700℃。

6.一种采用权利要求1-5之一所述的方法制造的半导体器件。

7.一种电子装置，所述电子装置包括权利要求6所述的半导体器件。