CN109786380B - 半导体存储装置的外延接触结构的制作方法 - Google Patents

半导体存储装置的外延接触结构的制作方法 Download PDF

Info

Publication number
CN109786380B
CN109786380B CN201711103867.XA CN201711103867A CN109786380B CN 109786380 B CN109786380 B CN 109786380B CN 201711103867 A CN201711103867 A CN 201711103867A CN 109786380 B CN109786380 B CN 109786380B
Authority
CN
China
Prior art keywords
contact structure
epitaxial
cleaning process
etching
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711103867.XA
Other languages
English (en)
Other versions
CN109786380A (zh
Inventor
吴婉绮
庄慧伶
郑志琦
叶秋显
蔡建成
颜宏戎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd, United Microelectronics Corp filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201711103867.XA priority Critical patent/CN109786380B/zh
Priority to US15/825,127 priority patent/US10151048B1/en
Publication of CN109786380A publication Critical patent/CN109786380A/zh
Application granted granted Critical
Publication of CN109786380B publication Critical patent/CN109786380B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种半导体存储装置的外延接触结构的制作方法包括下列步骤。以蚀刻制作工艺于半导体基底中形成凹陷，且蚀刻制作工艺于凹陷中形成蚀刻缺陷。在蚀刻制作工艺之后，进行氧化制作工艺。氧化制作工艺于凹陷中形成氧化物层，且蚀刻缺陷被氧化物层包围。在氧化制作工艺之后，进行清洗制作工艺。氧化物层以及被氧化物层包围的蚀刻缺陷被清洗制作工艺移除。在清洗制作工艺之后，进行外延成长制作工艺，用以于凹陷中形成外延接触结构。

Description

半导体存储装置的外延接触结构的制作方法
技术领域
本发明涉及半导体存储装置的外延接触结构的制作方法，尤其是涉及一种可改善外延接触结构的成长品质的制作方法。
背景技术
动态随机存取存储器(dynamic random access memory，以下简称为 DRAM)为一种挥发性(volatile)存储器，是许多电子产品中不可或缺的关键元件。DRAM由数目庞大的存储单元(memory cell)聚集形成一阵列区，用来存储数据，而每一存储单元可由一金属氧化半导体(metal oxide semiconductor，以下简称为MOS)晶体管与一电容(capacitor)串联组成。存储单元中的晶体管与电容在结构上有许多不同的设计，其中与半导体材料进行接触与电连接部分为了降低接触电阻，可利用外延成长的方式于半导体材料上形成外延接触材料。在一些制作工艺中，半导体基底可被蚀刻而形成凹陷，并接着于凹陷中以外延成长方式形成外延接触结构。然而，外延成长进行容易受到凹陷的表面状况以及表面上的杂质与缺陷影响，使得所形成的外延结构的品质无法达到所需的要求而直接影响到产品的生产良率。
发明内容
本发明提供了一种半导体存储装置的外延接触结构的制作方法，利用氧化制作工艺形成氧化物层包围蚀刻制作工艺所产生的蚀刻缺陷，并以清洗制作工艺将被氧化物包围的蚀刻缺陷移除，由此避免蚀刻缺陷影响外延接触结构的外延成长品质，进而达到提升生产良率以及改善半导体存储装置电性表现的效果。
本发明的一实施例提供一种半导体装置的制作方法，包括下列步骤。首先，以一蚀刻制作工艺于一半导体基底中形成一凹陷，且蚀刻制作工艺于凹陷中形成一蚀刻缺陷。在蚀刻制作工艺之后，进行一氧化制作工艺。氧化制作工艺于凹陷中形成一氧化物层，且蚀刻缺陷被氧化物层包围。在氧化制作工艺之后，进行一清洗制作工艺。氧化物层以及被氧化物层包围的蚀刻缺陷被清洗制作工艺移除。在清洗制作工艺之后，进行一外延成长制作工艺，用以于凹陷中形成一外延接触结构。
附图说明
图1为本发明第一实施例的半导体存储装置的外延接触结构的制作方法的流程示意图；
图2至图8为本发明第一实施例的半导体存储装置的外延接触结构的制作方法示意图，其中
图3为图2之后的状况示意图；
图4为图3之后的状况示意图；
图5为图4之后的状况示意图；
图6为半导体存储装置的部分上视图；
图7为沿图6中 A-A’剖线绘示的剖视图；
图8为图7之后的状况示意图；
图9为本发明第二实施例的半导体存储装置的外延接触结构的制作方法的流程示意图。
主要元件符号说明
10 半导体基底
11 浅沟槽隔离
12 主动区
91 蚀刻制作工艺
92 氧化制作工艺
93 清洗制作工艺
94 外延成长制作工艺
100 半导体存储装置
BL 位线结构
CS 外延接触结构
CS1 位线接触结构
CS2 存储节点接触结构
D1 第一方向
D2 第二方向
D3 第三方向
ED 蚀刻缺陷
ED1 硅损伤层
ED2 非硅杂质
OL 氧化物层
RS 凹陷
RS1 第一凹陷
RS2 第二凹陷
S11-S14、S21 步骤
SP 间隙壁
WL 字符线
具体实施方式
请参阅图1至图8。图1为本发明第一实施例的半导体存储装置的外延接触结构的制作方法的流程示意图，而图2至图8所绘示为本实施例的半导体存储装置的外延接触结构的制作方法示意图。本实施例的半导体存储装置的外延接触结构的制作方法可包括下列步骤。首先，如图1与图2所示，进行步骤S11，以一蚀刻制作工艺91于一半导体基底10中形成一凹陷RS，且蚀刻制作工艺91于凹陷RS中形成一蚀刻缺陷ED。在一些实施例中，半导体基底10可包括硅基底、外延硅基底、硅锗基底、碳化硅基底或硅覆绝缘 (silicon-on-insulator，SOI)基底，但不以此为限。蚀刻制作工艺91可包括一干式蚀刻制作工艺或/及一湿式蚀刻制作工艺。在一些实施例中，蚀刻缺陷 ED可包括因蚀刻制作工艺91所产生的杂质或/及损伤层。举例来说，当半导体基底10为含硅的半导体基底时，蚀刻缺陷ED可包括一非硅杂质ED2或一硅损伤层ED1，但并不以此为限。非硅杂质ED2可包括聚合物(polymer) 杂质或其他类型的非硅杂质，硅损伤层ED1的表面可被蚀刻制作工艺91破坏而有明显的粗糙状态。
然后，如图1至图3所示，在步骤S11之后进行步骤S12，也就是于蚀刻制作工艺91之后进行一氧化制作工艺92。氧化制作工艺92于凹陷RS中形成一氧化物层OL，且蚀刻缺陷ED被氧化物层OL包围。在一些实施例中，氧化制作工艺92可包括湿式氧化制作工艺，而氧化制作工艺92中的氧化剂可包括过氧化氢(H2O2)、臭氧水(ozone water)或其他适合的氧化媒介，但并不以此为限。在另一些实施例中，也可视需要使用其他类型的氧化制作工艺92 例如干式氧化制作工艺来形成氧化物层OL包围蚀刻缺陷ED。值得说明的是，至少部分的蚀刻缺陷ED例如非硅杂质ED2可被氧化物层OL包覆，而部分的氧化物层OL可嵌入硅损伤层ED1的表面不平整处，由此确保于后续进行的清洗制作工艺中可藉由氧化物层OL与蚀刻缺陷ED的连接状况而一并将氧化物层OL以及被氧化物层OL包围的蚀刻缺陷ED移除。换句话说，氧化物层OL需具有相当的厚度用以达到包围蚀刻缺陷ED的效果，例如在一些实施例中，氧化物层OL的厚度可大于硅损伤层ED1的厚度，但并不以此为限。
如图1、图3以及图4所示，在步骤S12之后进行步骤S13，也就是于氧化制作工艺92之后进行一清洗制作工艺93。氧化物层OL以及被氧化物层OL包围的蚀刻缺陷ED被清洗制作工艺93移除。在一些实施例中，清洗制作工艺93可包括一干式清洗制作工艺或/及一湿式清洗制作工艺。上述的干式清洗制作工艺的制作工艺气体可包括三氟化氮(nitrogentrifluoride，NF3) 或其他适合的气体。在一些实施例中，上述的干式清洗制作工艺可包括利用三氟化氮与氨气(NH3)的混合气体的干式清洗制作工艺(例如SiCoNi清洗制作工艺)，但并不以此为限。此外，上述的湿式清洗制作工艺可包括标准清洗1(SC1)制作工艺、稀释氢氟酸(dilute hydrofluoric acid，DHF)清洗制作工艺或其他适合的湿式清洗方式。上述的标准清洗1可使用氢氧化氨(NH4OH)、过氧化氢以及去离子水的混合物进行清洗。
如图1、图4以及图5所示，在步骤S13之后可进行步骤S14，也就是于清洗制作工艺93之后可进行一外延成长制作工艺94，用以于凹陷RS中形成一外延接触结构CS。在一些实施例中，外延成长制作工艺94可包括一选择性外延成长(selective epitaxial growth，SEG)制作工艺，而外延接触结构 CS可包括硅锗(silicon germanium，SiGe)外延结构、碳化硅(silicon carbide， SiC)外延结构或其他适合的外延结构。此外，在上述的外延成长制作工艺94 之前、外延成长制作工艺94之后或外延成长制作工艺94进行时，可进行一同步离子掺杂制作工艺，用以将所需的掺杂质掺入外延接触结构CS中。此外，如图1至图5所示，在步骤S11的蚀刻制作工艺91之后以及步骤S14 的外延成长制作工艺94之前，可重复进行步骤S12的氧化制作工艺92以及步骤S13的清洗制作工艺93，由此加强移除蚀刻缺陷ED以及氧化物层OL 的效果。换句话说，氧化制作工艺92以及清洗制作工艺93可于外延成长制作工艺94之前被重复进行，加强移除蚀刻缺陷ED以及氧化物层OL的效果，用以提升外延接触结构CS的外延品质，但并不以此为限。
如图5至图7所示，在一些实施例中，半导体基底10中可形成有一浅沟槽隔离11，用以于半导体基底10中定义出多个主动区12。浅沟槽隔离11 可利用蚀刻方式于半导体基底10中形成多个沟槽，再于沟槽中填入绝缘材料例如氧化硅而形成，但并不以此为限。在一些实施例中，也可视需要使用其他适合的方式形成浅沟槽隔离11。此外，在一些实施例中，可形成多条字符线(word line)WL，字符线WL可包括埋入式字符线(buried word line)，以埋入方式形成于半导体基底10与浅沟槽隔离11中，但并不以此为限。此外，可于半导体基底10上形成多个位线结构BL，而位线结构BL的侧壁上可形成有间隙壁SP，但并不以此为限。在一些实施例中，间隙壁SP可由多层的绝缘材料所形成，而各位线结构BL可包括多层材料层例如非金属导电层、阻障层、金属层等(未绘示)沿半导体基底10的厚度方向(例如图7中所示的第三方向D3)上互相堆叠所形成。各位线结构BL可沿一第一方向D1延伸，且多个位线结构BL可沿一第二方向D2排列，但并不以此为限。此外，各字符线WL可沿第二方向D2延伸，多个字符线WL可沿第一方向D1排列，且第一方向D1可大体上与第二方向D2正交，但并不以此为限。
在一些实施例中，上述的外延接触结构CS可于第三方向D3上位于半导体基底10与多个位线结构BL的其中一个之间，且上述的凹陷RS可包括一第一凹陷RS1位于所对应的位线结构BL下方的半导体基底10中。换句话说，上述的凹陷RS以及外延接触结构CS可于形成位线结构BL的步骤之前形成，且多个位线结构BL中的一个可与外延接触结构CS电连接。在此状况下的外延接触结构CS可被视为一位线接触结构CS1，而上述的外延接触结构CS的制作方法可用于形成位线接触结构CS1，由此改善位线接触结构CS1的外延品质并进而改善位线结构BL通过位线接触结构CS1与对应的主动区12之间的电连接状况。
如图7与图8所示，上述的凹陷RS可包括一第二凹陷RS2，而上述的外延接触结构CS可包括一存储节点接触结构CS2形成于第二凹陷RS2中。当外延接触结构CS为存储节点接触结构CS2时，外延接触结构CS可于形成位线结构BL的步骤之后形成，而外延接触结构CS可于第二方向D2上位于相邻两个位线结构BL之间，且外延接触结构CS可与位线结构BL电性隔离。换句话说，在一些实施例中，上述的外延接触结构CS的制作方法也可用于形成存储节点接触结构CS2，由此改善存储节点接触结构CS2的外延品质并进而改善存储节点接触结构CS2所对应的电容结构(未绘示)通过存储节点接触结构CS2与对应的主动区12之间的电连接状况。
由上述的制作方法可形成如图8所示的半导体存储装置100。在一些实施例中，上述的外延接触结构CS的制作方法可用于形成半导体存储装置100 中的位线接触结构CS1或/及存储节点接触结构CS2，由此改善半导体存储装置100中的外延接触结构CS的外延品质，进而可提升半导体存储装置100 的制作工艺良率与电性表现。
下文将针对本发明的不同实施例进行说明，且为简化说明，以下说明主要针对各实施例不同之处进行详述，而不再对相同之处作重复赘述。此外，本发明的各实施例中相同的元件以相同的标号进行标示，以利于各实施例间互相对照。
请参阅图9以及图2至图5。图9为本发明第二实施例的半导体存储装置的外延接触结构的制作方法的流程示意图。如图9所示，与上述第一实施例不同的地方在于，本实施例的制作方法可还包括于步骤S11之后以及步骤 S12之前，进行步骤S21，也就是于氧化制作工艺92之前进行一预先清洗制作工艺，且预先清洗制作工艺不同于上述的氧化制作工艺92。在一些实施例中，预先清洗制作工艺可包括SPM清洗制作工艺、SC1制作工艺、稀释氢氟酸清洗制作工艺或其他适合的清洗制作工艺。上述的SPM清洗制作工艺 (也可称为piranha清洗制作工艺)可使用硫酸(H2SO4)、过氧化氢以及去离子水的混合物进行清洗。上述的预先清洗制作工艺可用以于氧化制作工艺92 进行之前先移除至少部分的杂质例如聚合物、微粒(particle)等，故可有助于后续以氧化制作工艺92以及清洗制作工艺93去除蚀刻缺陷ED的效果，进而可因此减少需重复进行氧化制作工艺92与及清洗制作工艺93的次数。
综上所述，在本发明的半导体存储装置的外延接触结构的制作方法中，可利用氧化制作工艺形成氧化物层包围蚀刻制作工艺所产生的蚀刻缺陷，并以清洗制作工艺将被氧化物层以及氧化物包围的蚀刻缺陷一并移除，由此避免蚀刻缺陷影响外延接触结构的外延成长品质，进而达到提升半导体存储装置的生产良率与改善半导体存储装置电性表现的效果。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (13)

1.一种半导体存储装置的外延接触结构的制作方法，包括：
以一蚀刻制作工艺于一半导体基底中形成一凹陷，其中该蚀刻制作工艺于该凹陷中形成一蚀刻缺陷；
在该蚀刻制作工艺之后，进行一氧化制作工艺，其中该氧化制作工艺于该凹陷中形成一氧化物层，且该蚀刻缺陷被该氧化物层包围；
在该氧化制作工艺之后，进行一清洗制作工艺，其中该氧化物层以及被该氧化物层包围的该蚀刻缺陷被该清洗制作工艺移除；以及
在该清洗制作工艺之后，进行一外延成长制作工艺，用以于该凹陷中形成一外延接触结构；
其中该氧化制作工艺以及该清洗制作工艺于该外延成长制作工艺之前被重复进行。
2.如权利要求1所述的半导体存储装置的外延接触结构的制作方法，其中该氧化制作工艺中的氧化剂包括过氧化氢或臭氧水。
3.如权利要求1所述的半导体存储装置的外延接触结构的制作方法，其中该清洗制作工艺包括一干式清洗制作工艺。
4.如权利要求3所述的半导体存储装置的外延接触结构的制作方法，其中该干式清洗制作工艺的制作工艺气体包括三氟化氮。
5.如权利要求1所述的半导体存储装置的外延接触结构的制作方法，其中该清洗制作工艺包括标准清洗1(SC1)制作工艺或稀释氢氟酸清洗制作工艺。
6.如权利要求1所述的半导体存储装置的外延接触结构的制作方法，还包括：
在该氧化制作工艺之前，进行一预先清洗制作工艺，其中该预先清洗制作工艺不同于该氧化制作工艺。
7.如权利要求6所述的半导体存储装置的外延接触结构的制作方法，其中该预先清洗制作工艺包括SPM清洗制作工艺、SC1制作工艺或稀释氢氟酸清洗制作工艺。
8.如权利要求1所述的半导体存储装置的外延接触结构的制作方法，其中该蚀刻缺陷包括一非硅杂质或一硅损伤层。
9.如权利要求1所述的半导体存储装置的外延接触结构的制作方法，还包括：
在该半导体基底上形成多个位线结构。
10.如权利要求9所述的半导体存储装置的外延接触结构的制作方法，其中该凹陷以及该外延接触结构是于形成该多个位线结构的步骤之前形成，且该多个位线结构中的一个与该外延接触结构电连接。
11.如权利要求9所述的半导体存储装置的外延接触结构的制作方法，其中该凹陷以及该外延接触结构是于形成该多个位线结构的步骤之后形成。
12.如权利要求11所述的半导体存储装置的外延接触结构的制作方法，其中该外延接触结构与该多个位线结构电性隔离。
13.如权利要求11所述的半导体存储装置的外延接触结构的制作方法，其中该外延接触结构包括一存储节点接触结构。
CN201711103867.XA 2017-11-10 2017-11-10 半导体存储装置的外延接触结构的制作方法 Active CN109786380B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711103867.XA CN109786380B (zh) 2017-11-10 2017-11-10 半导体存储装置的外延接触结构的制作方法
US15/825,127 US10151048B1 (en) 2017-11-10 2017-11-29 Manufacturing method of epitaxial contact structure in semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711103867.XA CN109786380B (zh) 2017-11-10 2017-11-10 半导体存储装置的外延接触结构的制作方法

Publications (2)

Publication Number Publication Date
CN109786380A CN109786380A (zh) 2019-05-21
CN109786380B true CN109786380B (zh) 2020-11-10

Family

ID=64535788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711103867.XA Active CN109786380B (zh) 2017-11-10 2017-11-10 半导体存储装置的外延接触结构的制作方法

Country Status (2)

Country Link
US (1) US10151048B1 (zh)
CN (1) CN109786380B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11205597B2 (en) * 2018-09-28 2021-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN111640744A (zh) * 2019-07-22 2020-09-08 福建省晋华集成电路有限公司 存储器
CN113284797B (zh) * 2020-02-20 2022-10-18 长鑫存储技术有限公司 半导体存储器的制作方法
CN114078781B (zh) * 2020-08-21 2023-04-28 长鑫存储技术有限公司 半导体存储器的制备方法及半导体存储器
CN114023703B (zh) * 2022-01-07 2022-04-26 长鑫存储技术有限公司 半导体器件的形成方法及半导体器件
CN117438284A (zh) * 2022-07-12 2024-01-23 江苏第三代半导体研究院有限公司 半导体外延结构的刻蚀方法、二次外延方法及应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853813A (zh) * 2009-03-31 2010-10-06 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN103794496A (zh) * 2012-10-29 2014-05-14 中芯国际集成电路制造(上海)有限公司 在半导体硅衬底上附生作为源漏极基底材料的锗硅的方法
CN106298779A (zh) * 2015-05-21 2017-01-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5315922B2 (ja) 2008-10-27 2013-10-16 富士通セミコンダクター株式会社 半導体装置の製造方法
US9953885B2 (en) 2009-10-27 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. STI shape near fin bottom of Si fin in bulk FinFET
KR101893848B1 (ko) * 2011-06-16 2018-10-04 삼성전자주식회사 수직 소자 및 비-수직 소자를 갖는 반도체 소자 및 그 형성 방법
US8647439B2 (en) * 2012-04-26 2014-02-11 Applied Materials, Inc. Method of epitaxial germanium tin alloy surface preparation
US8470714B1 (en) 2012-05-22 2013-06-25 United Microelectronics Corp. Method of forming fin structures in integrated circuits
US8674413B1 (en) 2012-11-07 2014-03-18 Globalfoundries Inc. Methods of forming fins and isolation regions on a FinFET semiconductor device
US9620506B2 (en) * 2013-05-31 2017-04-11 Stmicroelectronics, Inc. Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon region
US9111907B2 (en) * 2014-01-02 2015-08-18 Globalfoundries Inc. Silicide protection during contact metallization and resulting semiconductor structures
KR102570269B1 (ko) * 2016-07-22 2023-08-25 삼성전자주식회사 전세정 장치 및 기판 처리 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853813A (zh) * 2009-03-31 2010-10-06 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN103794496A (zh) * 2012-10-29 2014-05-14 中芯国际集成电路制造(上海)有限公司 在半导体硅衬底上附生作为源漏极基底材料的锗硅的方法
CN106298779A (zh) * 2015-05-21 2017-01-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Also Published As

Publication number Publication date
CN109786380A (zh) 2019-05-21
US10151048B1 (en) 2018-12-11

Similar Documents

Publication Publication Date Title
CN109786380B (zh) 半导体存储装置的外延接触结构的制作方法
US11139304B2 (en) Manufacturing method of semiconductor memory device
US8120101B2 (en) Semiconductor constructions and transistors, and methods of forming semiconductor constructions and transistors
KR101742817B1 (ko) 반도체 소자 및 그 제조 방법
TWI786612B (zh) 具有氣隙結構的半導體元件結構及其製備方法
US10770464B2 (en) Semiconductor device including bit line structure of dynamic random access memory (DRAM) and method for fabricating the same
JP2005051246A (ja) 自己整合上部トレンチ整形を有する縦型ｄｒａｍデバイスの構造およびその形成方法
US6458647B1 (en) Process flow for sacrificial collar with poly mask
US9953982B1 (en) Semiconductor device and method for fabricating the same
US10217749B2 (en) Manufacturing method of semiconductor memory device
CN108269762B (zh) 半导体存储装置的制作方法
CN115605020A (zh) 在Si支柱上具有SiGe层的半导体装置
US11205651B2 (en) Memory structure and method for manufacturing the same
US10204914B2 (en) Method for fabricating semiconductor device
WO2022062644A1 (zh) 半导体结构及其制备方法、存储装置
TWI809821B (zh) 記憶體結構及其製造方法
US11411009B2 (en) Semiconductor device and method for fabricating the same
KR20220070713A (ko) 반도체 장치의 제조 방법
CN116669421A (zh) 半导体器件结构及其制备方法
KR100755058B1 (ko) 스텝게이트를 갖는 반도체소자 및 그 제조방법
CN115332181A (zh) 半导体结构及其制备方法
CN115083996A (zh) 一种浅沟槽及其形成方法、半导体结构的制备方法
KR20090105568A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant