CN107845681B - 一种半导体器件及其制作方法、电子装置 - Google Patents

一种半导体器件及其制作方法、电子装置 Download PDF

Info

Publication number
CN107845681B
CN107845681B CN201610840197.9A CN201610840197A CN107845681B CN 107845681 B CN107845681 B CN 107845681B CN 201610840197 A CN201610840197 A CN 201610840197A CN 107845681 B CN107845681 B CN 107845681B
Authority
CN
China
Prior art keywords
silicon
layer
forming
semiconductor device
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610840197.9A
Other languages
English (en)
Other versions
CN107845681A (zh
Inventor
姚陆军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610840197.9A priority Critical patent/CN107845681B/zh
Publication of CN107845681A publication Critical patent/CN107845681A/zh
Application granted granted Critical
Publication of CN107845681B publication Critical patent/CN107845681B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括下述步骤：提供半导体衬底，在所述半导体衬底上形成栅极，在所述栅极两侧的半导体衬底中形成源极和漏极，并在所述源极和漏极上形成硅覆盖层，所述源极和漏极采用硅锗材料；在所述硅覆盖层上形成含镍金属层，并执行第一次热处理工艺以形成初始镍硅化物，并消耗部分所述硅覆盖层；在所述初始镍硅化物上形成硅反应层，并执行第二次热处理工艺，以形成凸升的镍硅化物。该制作方法可以改善若硅覆盖层过厚引起的生长颗粒缺陷问题或若硅覆盖层过薄引起的镍硅化物与硅锗的接触问题，而且这种凸升的镍硅化物结构可以改善PN结的漏电问题。该半导体器件和电子装置具有类似的优点。

Description

一种半导体器件及其制作方法、电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。
背景技术
随着半导体制程技术的发展，半导体器件的关键尺寸已缩小至60nm以下。与此同时，镍硅化物(NiSi)由于具有较低的热预算、线宽独立、低表面电阻、低硅消耗并且与硅锗技术(该技术可以向PMOS器件的沟道施加压应力，从而提高PMOS器件的性能)兼容等优点，成为60nm及以及下技术节点的半导体器件的候选材料。然而，直接与硅锗接触的镍硅化物会遇到热稳定性差、镍硅/硅锗(NiSi/SiGe)界面粗糙以及在形成镍硅化物的快速热退火中锗扩散的问题。最近一些报告表示在硅锗区域上形成一层纯硅的覆盖层可以减少这些问题，然而硅覆盖层的厚度必须恰当，这是因为如果硅覆盖层太薄，则不能满足镍硅化物的形成并且镍硅化物很容易与硅锗区域接触，但是随着硅覆盖层厚度的增加，又会硅锗外延生长颗粒缺陷问题明显增加，并且硅覆盖层均匀性不好控制的问题。
因此，需要提出一种新的半导体器件的制作方法，以解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明一方面提供一种半导体器件的制作方法，其包括下述步骤：提供半导体衬底，在所述半导体衬底上形成栅极，在所述栅极两侧的半导体衬底中形成源极和漏极，并在所述源极和漏极上形成硅覆盖层，所述源极和漏极采用硅锗材料；在所述硅覆盖层上形成含镍金属层，并执行第一次热处理工艺以形成初始镍硅化物，并消耗部分所述硅覆盖层；在所述初始镍硅化物上形成硅反应层，并执行第二次热处理工艺，以形成凸升的镍硅化物。
优选地，在所述栅极两侧的半导体衬底中形成源极和漏极的步骤包括：在所述栅极两侧的半导体衬底中形成六角形凹槽；在用硅锗材料填充所述六角形凹槽。
优选地，还包括：对所述镍硅化物进行硅锗预非晶化注入的步骤。
优选地，所述硅覆盖层通过外延法形成。
优选地，所述硅锗材料和所述硅覆盖层在同一外延工艺中生长形成
优选地，所述硅覆盖层的厚度为15～20nm。
优选地，所述第一次热处理工艺的温度为220～300℃。
优选地，所述第一次热处理工艺的温度变化速度为1～3℃/s。
优选地，所述含镍金属层为镍铂合金。
优选地，所述含镍金属层的厚度为10～15nm。
优选地，所述镍铂合金中铂含量为5％～15％。
优选地，所述初始镍硅化物为富镍硅化物。
优选地，在所述初始镍硅化物上形成硅反应层的步骤包括：
形成覆盖所述栅极和源极、漏极的层间介电层，并在所述层间介电层中形成露出所述栅极、源极和漏极的接触孔；在所述接触孔底部形成所述硅反应层。
优选地，所述硅反应层通过气体束注入技术沉积形成。
优选地，所述第二次热处理工艺的温度为550～850℃。
本发明提出的半导体器件的制作方法，可以改善若硅覆盖层过厚引起的生长颗粒缺陷问题或若硅覆盖层过薄引起的镍硅化物与硅锗的接触问题，而且这种凸升的镍硅化物结构可以避免镍原子扩散到栅极沟道里，改善了PN结的漏电问题。
本发明另一方面提供一种采用上述方法制作的半导体器件，该半导体器件包括：半导体衬底，在所述半导体衬底上形成有栅极，在所述栅极两侧的半导体衬底中形成有源极和漏极，所述源极和漏极采用硅锗材料，在所述源极和漏极上形成有硅覆盖层和位于所述硅覆盖层之上的镍硅化物。
本发明提出的半导体器件，可以避免硅锗颗粒缺陷问题和镍硅化物与硅锗的接触问题，并且减少侵入到栅极或间隙壁下方的镍，从而改善了结泄露问题。
本发明再一方面提供一种电子装置，其包括如上所述的半导体器件以及与所述半导体器件相连接的电子组件。
本发明提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了根据本发明一实施方式的半导体器件的制作方法的步骤流程图；
图2A～图2K示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的剖面示意图；
图3示出了根据本发明一实施方式的半导体器件的剖视图；
图4示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
如前所述，在硅锗区域形成镍硅化物会遇到各种问题，本发明为克服这些问题提出了一种半导体器件的制作方法，如图1所示，该制作方法包括：步骤101：提供半导体衬底，在所述半导体衬底上形成栅极，在所述栅极两侧的半导体衬底中形成源极和漏极，并在所述源极和漏极上形成硅覆盖层，所述源极和漏极采用硅锗材料；步骤102：在所述硅覆盖层上形成含镍金属层，并执行第一次热处理工艺以形成初始镍硅化物，并消耗部分所述硅覆盖层；步骤S103：在所述初始镍硅化物上形成硅反应层，并执行第二次热处理工艺，以形成凸升的镍硅化物。
本发明提出的半导体器件的制作方法，首先通过在硅锗区域上形成硅覆盖层，然后在该硅覆盖层上形成含镍金属层，比如镍金属层或镍合金层，然后通过第一次热处理工艺形成初始的镍硅化物，并消耗部分硅覆盖层，然后在该初始镍硅化物上形成硅反应层，并通过第二次热处理来形成凸升的镍硅化物，在第二次热处理中，初始镍硅化物的镍被上拉与上方的硅反应层反应形成镍硅化物，而不是向下与硅覆盖层反应，因此不会使得镍硅化物与硅锗区域直接接触，避免了由于直接接触导致的热稳定性差和界面粗糙的问题，同时，由于在第一次热处理中仅消耗部分硅覆盖层，在第二次热处理中镍是被上拉与上方的硅反应层反应，因而硅覆盖层的厚度可以减小，减轻了硅锗外延生长颗粒问题和硅覆盖层厚度不均匀的问题。此外，采用这种制作方法形成的半导体器件还减少镍向栅极和/或间隙壁下方侵入的问题，进而减少了结泄露。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面将参照图2A～图2K对本发明一实施方式的半导体器件的制作方法做详细描述。
首先，如图2A所示，提供半导体衬底200，在所述半导体衬底中形成有隔离结构201，在所述半导体衬底200上形成有栅极202和位于所述栅极202两侧的偏移侧墙204。
其中，半导体衬底200可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底200上可以形成有器件，例如NMOS和/或PMOS等。同样，半导体衬底200中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。作为示例，在本实施例中，半导体衬底200的构成材料选用单晶硅。
半导体衬底200中的隔离结构201，可以为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，其可以通过本领域常用的方法形成，以定义并分隔有源区。作为示例，在隔离结构采用浅沟槽隔离(STI)结构。
栅极202可以采用常用的多晶硅材料，其通过本领域常用方法形成，例如先通过诸如热氧化法、PVD(物理气相沉积)、CVD(化学气相沉积)、ALD(原子层沉积)等方法形成栅极氧化层，然后在栅极氧化层通过选择分子束外延(MBE)、金属有机化学气相沉积(MOCVD)、低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种形成多晶硅材料层，然后通过PVD、CVD、ALD等方法形成栅极硬掩膜层203，并通过光刻刻蚀方法图形化栅极氧化层和多晶硅材料层以形成栅极202。
可以理解的是，栅极202包括栅极氧化层和栅极电极层，图2A～图2K中出于简洁目的，未详细示出栅极的结构。
偏移侧墙204可以采用诸如氧化物、氮化物等材料，并通过本领域常用方法形成，在此不再赘述，当形成偏移侧墙204之后可以LDD(轻掺杂)注入操作。
此外，可以理解的是在该步骤还可以包括阱区形成等步骤，在此将不做说明。
接着，如图2B所示，形成图形化的PSR(PMOS silicon Recess)硬掩膜层205，该PSR硬掩膜层205暴露PMOS器件的源极和漏极区域，而遮蔽其他区域。
PSR(PMOS silicon Recess)硬掩膜层205可以采用诸如氧化物、氮化物等材料，并通过常用的光刻刻蚀工艺进行图形化，以暴露PMOS器件的源极和漏极区域，而遮蔽其他区域。
接着，如图2C所示，以PSR(PMOS silicon Recess)硬掩膜层205为掩膜刻蚀所述PMOS器件的源漏极区域，以形成用于填充源漏极材料的凹槽206。
具体地，首先通过以PSR(PMOS silicon Recess)硬掩膜层205为掩膜通过干法刻蚀工艺形成矩形凹槽，然后通过各向异性的湿法刻蚀工艺继续刻蚀所述矩形凹槽以形成六角形凹槽206。
在本实施例中，所述湿法刻蚀工艺包括诸如氢氟酸、磷酸等湿法刻蚀工艺，所述干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。示例性地，在本实施中，采用干法刻蚀工艺执行所述蚀刻，且作为示例，在本实施例中，所述蚀刻为干法蚀刻，所述干法蚀刻的工艺参数包括：蚀刻气体包含CF4、CHF3等气体，其流量分别为50sccm～500sccm、10sccm～100sccm，压力为2mTorr～50mTorr，其中，sccm代表立方厘米/分钟，mTorr代表毫毫米汞柱。
接着，如图2D所示，填充所述凹槽206以形成源极和漏极207，并在所述源极和漏极207上形成硅覆盖层208。
在本实施例中，源极和漏极207采用硅锗材料，其可以通过外延工艺形成。具体地，首先形成硅锗缓冲层(buffer layer)，然后在缓冲层上形成主体层(bulk layer)，从而形成源极和漏极207。示例性地，在本实施例中，源极和漏极207采用的硅锗材料中，锗含量范围为0～50％。
优选地，在本实施例中，在形成源极和漏极207时还执行硅锗(SiGe)预非晶化注入步骤，以进一步减少界面粗糙度，并降低结泄露。
当形成源极和漏极207之后，继续通过外延工艺在源极和漏极207之上硅覆盖层208，通过硅覆盖层208将硅锗与后续形成的镍硅化物分隔，并提供形成镍硅化物所需的部分硅材料，从而克服镍化物与硅锗直接接触所存在的热稳定性、NiSi/SiGe界面粗糙、以及在形成镍硅化物的过程中锗扩散的问题。示例性地，在本实施例中，硅覆盖层208的厚度为15～20nm。
可以理解的是，在本实施例中，源极和漏极以及硅覆盖层在同一外延工艺一次生长形成，即所述栅极两侧的半导体衬底中形成基于硅锗材料的源极和漏极的步骤包括硅锗缓冲层、硅锗主体层和纯硅覆盖层的外延法生长。
接着，如图2E所示，去除栅极硬掩膜层203和PSR硬掩膜层205。
具体地，通过合适的干法蚀刻工艺或湿法蚀刻工艺除栅极硬掩膜层203和PSR硬掩膜层205。所述湿法刻蚀工艺包括诸如氢氟酸、磷酸等湿法刻蚀工艺，所述干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。示例性地，在本实施中，采用干法刻蚀工艺执行所述蚀刻，且作为示例，在本实施例中，所述蚀刻为干法蚀刻，所述干法蚀刻的工艺参数包括：蚀刻气体包含CF4、CHF3等气体，其流量分别为50sccm～500sccm、10sccm～100sccm，压力为2mTorr～50mTorr，其中，sccm代表立方厘米/分钟，mTorr代表毫毫米汞柱。
接着，如图2F所示，在栅极202两侧形成间隙壁209，并形成覆盖所述栅极、源极和漏极的含镍金属层210。
间隙壁209采用氧化物、氮化物或氮氧化物等常用材料，并通过本领域常用方法形成。含镍金属层210可以为镍金属或镍合金。示例性地，在本实施例中，含镍金属层210采用镍铂合金，其中铂含量为5～15％，厚度为10～15nm，优选地约12nm。
接着，如图2G所示，执行第一次热处理工艺，以形成初始镍硅化物211，并消耗部分硅覆盖层208。
示例性地，在本实施例中，该第一次热处理工艺为低温快速热退火工艺，其工艺温度示例性为220～300℃，温度变化速度为1～3℃/s。通过执行低温快速热退火工艺，使得含镍金属层210仅与部分硅覆盖层208反应形成初始硅化物211。由于在该步骤中仅消耗部分硅覆盖层208，因而可以硅覆盖层消耗太多而使镍硅化物与硅锗直接接触。
进一步地，初始硅化物211为富镍硅化物(例如，Ni2Si)，一方面富镍硅化物(例如，Ni2Si)表面电阻或电阻率较高，因而还需要进行后续处理，另一方面由于初始硅化物211为富镍硅化物，因而可以提供后续反应所需要的镍离子。
接着，如图2H所示，形成覆盖所述栅极、源极和漏极的层间介电层212，并在所述层间介电层212中形成接触孔。
具体地，层间介电层212可以采用各种合适的介电材料，例如低K材料，示例性地，在本实施例中，层间介电层212采用BPSG(硼磷硅玻璃)，其可以通过CVD或旋涂法等常用工艺形成，在此不再赘述。
在所述层间介电层212中形成接触孔可以通过常用的光刻刻蚀工艺完成，在此不再赘述。该接触孔的位置与源极、漏极和/或栅极的位置对应。示例性地，在本实施例中，在所述层间介电层212中形成源极、漏极、栅极的接触孔。当然，在其他实施例中，也可以仅先形成源极、漏极的接触孔。
接着，如图2I所示，在层间介电层212表层和接触孔底部形成硅反应层213。
示例性地，在本实施例中，通过气体束注入技术(gas cluster implanttechnique)形成硅反应层213，这种技术通过合适的能量加速硅原子穿击表面氧化层并且进行各向异性注入，以到达富镍硅化物上形成硅反应层，而不在层间介电层侧壁上形成。传统的沉积方法如物理气相沉积、化学气相沉积、原子沉积法、已经分子束外延沉积都不适用，因为它们不具备合适的能量能穿击表面氧化层。示例性地，在本实施例中，硅反应层的厚度为10～15nm。
接着，如图2J所示，执行第二次热处理工艺，以形成凸升的镍硅化物214。
示例性地，在本实施中，第二次热处理工艺为高温快速热退火，其工艺温度为550～850℃。通过该高温快速热退火，使得初始镍硅化物211进一步与上方的硅反应层213反应，以使富镍硅化物转变为低电阻的镍硅化物，例如NiSi。即，通过该高温快速热退火，初始镍硅化物211中的镍被“上拉”与其上方的硅反应层213反应以形成低电阻的镍硅化物，这样不仅降低了硅化物的表面电阻，而且可以不会消耗硅覆盖层208，因而既可以克服镍硅化物与硅锗直接接触存在的问题，又不会使硅覆盖层厚度太厚而导致硅锗颗粒缺陷问题增加和硅覆盖层厚度不均匀问题。此外，通过这种方法形成的硅化物更均匀，并且在此过程中减少镍侵入到栅极或间隙壁下方的镍，从而减少了结泄露的风险。
可以理解的是，前述硅锗(SiGe)预非晶化注入步骤不仅局限于在形成源漏极之后进行，也可以在本步骤中形成硅化物之后进行。即，可选地，在本实施例中，在形成凸升的镍硅化物214之后还可以对镍硅化物进行硅锗(SiGe)预非晶化注入，以进一步减少界面粗糙度，并降低结泄露。
最后，如图2K所示，以导电材料填充所述接触孔以形成接触。
示例性地，在本实施例中，以金属钨填充层间介电层212中的接触孔以形成源极、漏极接触和栅极接触。
至此，完成了根据本发明实施例的方法实施的工艺步骤，可以理解的是，本实施例半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤。
本实施例提出的半导体器件的制作方法，可以避免硅锗颗粒缺陷问题和镍硅化物与硅锗的接触问题，并且减少侵入到栅极或间隙壁下方的镍，从而改善了结泄露问题。
实施例二
本发明还提供一种采用上述方法制作的半导体器件，如图3所示，该半导体器件包括：半导体衬底300，所述半导体衬底300中形成有隔离结构301，通过隔离结构301分隔和定义有源区。在半导体衬底300上形成有栅极结构302，在栅极结构302两侧形成偏移侧墙303和间隙壁304，在栅极结构302两侧的半导体衬底中形成有源极、漏极305，以及位于所述源极、漏极305之上的硅覆盖层306。该半导体器件还包括覆盖所述栅极结构302和源极、漏极305的层间介电层307，在层间介电层307中形成有源极接触孔、漏极接触孔和栅极接触孔，在所述接触孔底部形成有镍硅化物309，在所述镍硅化物之上填充有导电材料309，例如金属钨。
其中半导体衬底300可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件，例如NMOS和/或PMOS等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。在本实施例中，半导体衬底300的构成材料选用单晶硅。
隔离结构301可以为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，其可以通过本领域常用的方法形成，以定义并分隔有源区。作为示例，在隔离结构采用浅沟槽隔离(STI)结构。
栅极结构302形成在有源区以及隔离结构301之上，其包括栅极氧化层和栅极电极层，栅极氧化物例如为氧化硅，栅极电极层例如为多晶硅。
偏移侧墙303和间隙壁304采用常用的间隙壁材料，例如氧化物、氮化物、氮氧化物等。示例性地，在本实施例中，偏移侧墙303采用氧化物，间隙壁304采用氮化物，例如氮化硅。源极、漏极305采用硅锗材料，其中锗的含量为0～50％。镍硅化物为低电阻的NiSi。
本实施例的半导体器件，可以避免硅锗颗粒缺陷问题和镍硅化物与硅锗的接触问题，并且只有较少的镍侵入到栅极或间隙壁下方，改善了结泄露问题。
实施例三
本发明的再一个实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件包括：半导体衬底，在所述半导体衬底上形成有栅极，在所述栅极两侧的半导体衬底中形成有源极和漏极，并在所述源极和漏极上形成硅覆盖层，所述源极和漏极采用硅锗材料，在所述源极和漏极上形成有硅覆盖层和位于所述硅覆盖层之上的镍硅化物。
其中，该电子组件，可以为分立器件、集成电路等任何电子组件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。
其中，图4示出手机的示例。手机400的外部设置有包括在外壳401中的显示部分402、操作按钮403、外部连接端口404、扬声器405、话筒406等。
本发明实施例的电子装置，由于所包含的半导体器件可以避免硅锗颗粒缺陷问题和镍硅化物与硅锗的接触问题，并且只有较少的镍侵入到栅极或间隙壁下方，改善了结泄露问题。因此该电子装置同样具有类似的优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (14)

1.一种半导体器件的制作方法，其特征在于，包括下述步骤：
提供半导体衬底，在所述半导体衬底上形成栅极，在所述栅极两侧的半导体衬底中形成源极和漏极，并在所述源极和漏极上形成硅覆盖层，所述源极和漏极采用硅锗材料；
在所述硅覆盖层上形成含镍金属层，并执行第一次热处理工艺以形成初始镍硅化物，并消耗部分所述硅覆盖层，所述初始镍硅化物为富镍硅化物，所述富镍硅化物能够继续与硅反应生成镍硅化物；
在所述初始镍硅化物上形成与所述初始镍硅化物直接接触的硅反应层，并执行第二次热处理工艺，以形成凸升的低阻镍硅化物。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于，在所述栅极两侧的半导体衬底中形成源极和漏极的步骤包括：
在所述栅极两侧的半导体衬底中形成六角形凹槽；
再用硅锗材料填充所述六角形凹槽。
3.根据权利要求1所述的半导体器件的制作方法，其特征在于，还包括：对所述凸升的镍硅化物进行硅锗预非晶化注入的步骤。
4.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述硅覆盖层通过外延法形成。
5.根据权利要求4所述的半导体器件的制作方法，其特征在于，所述硅锗材料和所述硅覆盖层在同一外延工艺中生长形成。
6.根据权利要求4所述的半导体器件的制作方法，其特征在于，所述硅覆盖层的厚度为15～20nm。
7.根据权利要求1所述的半导体器件的制作方法，所述第一次热处理工艺的温度为220～300℃。
8.根据权利要求7所述的半导体器件的制作方法，其特征在于，所述第一次热处理工艺的温度变化速度为1～3℃/s。
9.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述含镍金属层为镍铂合金。
10.根据权利要求9所述的半导体器件的制作方法，其特征在于，所述含镍金属层的厚度为10～15nm。
11.根据权利要求9所述的半导体器件的制作方法，其特征在于，所述镍铂合金中铂含量为5％～15％。
12.根据权利要求1-11任意一项所述的半导体器件的制作方法，其特征在于，在所述初始镍硅化物上形成硅反应层的步骤包括：
形成覆盖所述栅极和源极、漏极的层间介电层，并在所述层间介电层中形成露出所述栅极、源极和漏极的接触孔；
在所述接触孔底部形成所述硅反应层。
13.根据权利要求12所述的半导体器件的制作方法，其特征在于，所述硅反应层通过气体束注入技术沉积形成。
14.根据权利要求12所述的半导体器件的制作方法，其特征在于，所述第二次热处理工艺的温度为550～850℃。
CN201610840197.9A 2016-09-21 2016-09-21 一种半导体器件及其制作方法、电子装置 Active CN107845681B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610840197.9A CN107845681B (zh) 2016-09-21 2016-09-21 一种半导体器件及其制作方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610840197.9A CN107845681B (zh) 2016-09-21 2016-09-21 一种半导体器件及其制作方法、电子装置

Publications (2)

Publication Number Publication Date
CN107845681A CN107845681A (zh) 2018-03-27
CN107845681B true CN107845681B (zh) 2020-06-09

Family

ID=61657493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610840197.9A Active CN107845681B (zh) 2016-09-21 2016-09-21 一种半导体器件及其制作方法、电子装置

Country Status (1)

Country Link
CN (1) CN107845681B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024761A (zh) * 2009-09-18 2011-04-20 中芯国际集成电路制造(上海)有限公司 用于形成半导体集成电路器件的方法
US9431536B1 (en) * 2015-03-16 2016-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with raised source/drain having cap element

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8217423B2 (en) * 2007-01-04 2012-07-10 International Business Machines Corporation Structure and method for mobility enhanced MOSFETs with unalloyed silicide
JP5725454B2 (ja) * 2011-03-25 2015-05-27 株式会社アルバック ＮｉＳｉ膜の形成方法、シリサイド膜の形成方法、シリサイドアニール用金属膜の形成方法、真空処理装置、及び成膜装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024761A (zh) * 2009-09-18 2011-04-20 中芯国际集成电路制造(上海)有限公司 用于形成半导体集成电路器件的方法
US9431536B1 (en) * 2015-03-16 2016-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with raised source/drain having cap element

Also Published As

Publication number Publication date
CN107845681A (zh) 2018-03-27

Similar Documents

Publication Publication Date Title
US10541334B2 (en) Techniques for integration of Ge-rich p-MOS source/drain
KR101489611B1 (ko) 게르마늄 상부층 사전 콘택트 금속화를 이용한 콘택트 저항 감소
US7682916B2 (en) Field effect transistor structure with abrupt source/drain junctions
US7316960B2 (en) Strain enhanced ultra shallow junction formation
CN103311185B (zh) 制造混合高k/金属栅堆叠件的方法
US20100258869A1 (en) Semiconductor device and manufacturing method thereof
US9997416B2 (en) Low resistance dual liner contacts for fin field-effect transistors (FinFETs)
US10204985B2 (en) Structure and formation method of semiconductor device structure
US9659939B1 (en) Integrated circuit having MIM capacitor with refractory metal silicided strap and method to fabricate same
US10373880B2 (en) Semiconductor device and related manufacturing method
US10170376B1 (en) Device and forming method thereof
CN104241250A (zh) 用于形成接触件的掺杂保护层
TW201711157A (zh) 互連結構與其製造方法和應用其之半導體元件
CN107785248B (zh) 一种半导体器件及其制造方法、电子装置
CN105789203B (zh) 一种半导体器件及其制备方法、电子装置
WO2016124110A1 (zh) 半导体器件及其制造方法、电子装置
CN107845681B (zh) 一种半导体器件及其制作方法、电子装置
WO2012119336A1 (zh) 一种半导体结构及其制造方法
US20010045606A1 (en) Semiconductor device and method for fabricating the same
CN105575900B (zh) 一种半导体器件及其制造方法、电子装置
US10269648B1 (en) Method of fabricating a semiconductor device structure
CN107403754B (zh) 一种半导体器件及其制作方法、电子装置
US11605735B2 (en) Semiconductor structure and fabrication method thereof
CN107452626B (zh) 一种半导体器件及其制造方法、电子装置
CN107369685B (zh) 一种半导体器件及其制造方法和电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant