JP2881133B2 - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JP2881133B2 JP2881133B2 JP14885296A JP14885296A JP2881133B2 JP 2881133 B2 JP2881133 B2 JP 2881133B2 JP 14885296 A JP14885296 A JP 14885296A JP 14885296 A JP14885296 A JP 14885296A JP 2881133 B2 JP2881133 B2 JP 2881133B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- gaas
- integrated circuit
- whisker
- whisker crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路に
適用される多層配線構造体の製造方法に係り、特に、基
板表面で平坦性の良い多層配線構造を形成するに好適な
配線構造体を有する半導体集積回路の製造方法に関す
る。
適用される多層配線構造体の製造方法に係り、特に、基
板表面で平坦性の良い多層配線構造を形成するに好適な
配線構造体を有する半導体集積回路の製造方法に関す
る。
【０００２】
【従来の技術】半導体集積回路に用いられている従来の
配線構造は、例えば文献１〔”強誘電体メモリセルの高
密度化”応用物理学会 応用電子物性分科会誌、第１巻
第４号 ３５頁から４０頁、１９９５年〕に記載され
ているように、段差のある基板上に配線を形成すると配
線表面に凹凸が発生する。
配線構造は、例えば文献１〔”強誘電体メモリセルの高
密度化”応用物理学会 応用電子物性分科会誌、第１巻
第４号 ３５頁から４０頁、１９９５年〕に記載され
ているように、段差のある基板上に配線を形成すると配
線表面に凹凸が発生する。
【０００３】集積回路におけるこのような配線構造の一
般的な断面模式図を図７（ａ）および（ｂ）に示す。図
７（ａ）で、基板１上に第１層Ａｌ配線２、層間絶縁膜
３、第２層Ａｌ配線５が形成されている。ここで、第１
層Ａｌ配線２と第２層Ａｌ配線５とは、配線接続孔６を
通して第２層Ａｌ配線５の形成と共に電気的に接続され
ている。
般的な断面模式図を図７（ａ）および（ｂ）に示す。図
７（ａ）で、基板１上に第１層Ａｌ配線２、層間絶縁膜
３、第２層Ａｌ配線５が形成されている。ここで、第１
層Ａｌ配線２と第２層Ａｌ配線５とは、配線接続孔６を
通して第２層Ａｌ配線５の形成と共に電気的に接続され
ている。
【０００４】図７（ｂ）においては、層間絶縁膜３ａを
介してさらに１層積み上げた３層構造のＡｌ配線を示し
てある。この場合にも各配線層のＡｌ配線は配線接続用
の孔６、６ａを通してそれぞれ電気的に接続されてい
る。これらの図に示すように各配線表面の接続部には段
差１０、１１が生じている。
介してさらに１層積み上げた３層構造のＡｌ配線を示し
てある。この場合にも各配線層のＡｌ配線は配線接続用
の孔６、６ａを通してそれぞれ電気的に接続されてい
る。これらの図に示すように各配線表面の接続部には段
差１０、１１が生じている。
【０００５】上記のような集積回路における配線接続用
の孔６、６ａにＡｌ配線を選択的に形成し、多層配線に
おける電気的接続を実現する方法が、例えば文献２〔固
体物理 ２９巻、Ｎｏ．７ ５９９頁から６０５頁（１
９９４年）〕に記載されている。
の孔６、６ａにＡｌ配線を選択的に形成し、多層配線に
おける電気的接続を実現する方法が、例えば文献２〔固
体物理 ２９巻、Ｎｏ．７ ５９９頁から６０５頁（１
９９４年）〕に記載されている。
【０００６】また、配線により電気信号を伝送する代わ
りに集積回路を含む基板間や、チップ間を光により連結
する方法が、例えば文献３〔電子情報通信学会誌 ７５
巻、Ｎｏ．９ ９５１頁から９６１頁（１９９２年）〕
に記載されている。この方法は、電気信号を発光部で光
信号に変換し、それを受光部で受光して光信号を再び電
気信号に戻すものであり、発光部と受光部とを含んだメ
モリチップ間での光のやり取りにより、情報の受け渡し
を計る手法である。
りに集積回路を含む基板間や、チップ間を光により連結
する方法が、例えば文献３〔電子情報通信学会誌 ７５
巻、Ｎｏ．９ ９５１頁から９６１頁（１９９２年）〕
に記載されている。この方法は、電気信号を発光部で光
信号に変換し、それを受光部で受光して光信号を再び電
気信号に戻すものであり、発光部と受光部とを含んだメ
モリチップ間での光のやり取りにより、情報の受け渡し
を計る手法である。
【０００７】
【発明が解決しようとする課題】従来の集積回路におけ
る２層、３層、あるいは更にそれ以上の多層の配線で
は、図７に示したように配線接続部においてその表面に
段差１０、１１が生じる。このような段差は配線が多層
構造になるほど増大する。多層配線の表面の段差部斜面
では、平坦部に比べて金属膜厚が薄いために電気抵抗が
増大する。電気抵抗が増大すると集積回路の高速動作を
妨げる。
る２層、３層、あるいは更にそれ以上の多層の配線で
は、図７に示したように配線接続部においてその表面に
段差１０、１１が生じる。このような段差は配線が多層
構造になるほど増大する。多層配線の表面の段差部斜面
では、平坦部に比べて金属膜厚が薄いために電気抵抗が
増大する。電気抵抗が増大すると集積回路の高速動作を
妨げる。
【０００８】あるいは、段差部斜面では、部分的に配線
の接続が途切れている場所が発生したりする。これによ
り、集積回路素子の製造歩留まりが著しく低下すると共
に、接続の信頼性が低下する。
の接続が途切れている場所が発生したりする。これによ
り、集積回路素子の製造歩留まりが著しく低下すると共
に、接続の信頼性が低下する。
【０００９】集積回路素子のサイズが微細化し、より高
集積化するほど配線の幅、および厚さも小さいサイズが
必要となる。これに伴い配線接続用の孔６、６ａのサイ
ズも小さくなる。配線接続用の孔のサイズが小さくなる
に従って、上述の課題、すなわち、配線接続部における
段差の増大、接続不良が深刻になり、高集積微細化素子
の作成を困難とする。
集積化するほど配線の幅、および厚さも小さいサイズが
必要となる。これに伴い配線接続用の孔６、６ａのサイ
ズも小さくなる。配線接続用の孔のサイズが小さくなる
に従って、上述の課題、すなわち、配線接続部における
段差の増大、接続不良が深刻になり、高集積微細化素子
の作成を困難とする。
【００１０】また、文献３に記載された集積回路を含む
基板間やチップ間を、配線による電気信号を直接伝送す
る代わりに光により連結する方法では、メモリチップ内
に発光部と受光部とを含んだ集積回路素子の構成をとる
が、これら発光部及び受光部それぞれのサイズを、使用
する光の波長程度まで小さくすることが原理的に可能で
ある。しかし、この種の光素子では、従来の半導体加工
技術で特性の良好な微細素子を再現性良く作製すること
は極めて困難である。この点がメモリチップ高集積化へ
の大きな課題である。したがって本発明の目的は、上記
従来の高集積化微細化の問題点を解消することにある。
基板間やチップ間を、配線による電気信号を直接伝送す
る代わりに光により連結する方法では、メモリチップ内
に発光部と受光部とを含んだ集積回路素子の構成をとる
が、これら発光部及び受光部それぞれのサイズを、使用
する光の波長程度まで小さくすることが原理的に可能で
ある。しかし、この種の光素子では、従来の半導体加工
技術で特性の良好な微細素子を再現性良く作製すること
は極めて困難である。この点がメモリチップ高集積化へ
の大きな課題である。したがって本発明の目的は、上記
従来の高集積化微細化の問題点を解消することにある。
【００１１】
【課題を解決するための手段】上記問題点を解消するた
めに、本発明者等は種々実験検討を重ねたところ、集積
回路素子の微細化加工技術に対して、多層配線構造体の
配線接続部となる配線層間の接続導体にホイスカー結晶
を用いれば、配線接続部における段差や配線の接続不良
をなくすことができると云う有効な知見を得た。
めに、本発明者等は種々実験検討を重ねたところ、集積
回路素子の微細化加工技術に対して、多層配線構造体の
配線接続部となる配線層間の接続導体にホイスカー結晶
を用いれば、配線接続部における段差や配線の接続不良
をなくすことができると云う有効な知見を得た。
【００１２】層間絶縁膜を介して配線層を多層化するに
際しては、配線接続部となる層間絶縁膜にドライエッチ
ング等の周知のパターン形成技術で配線接続孔を形成
し、この配線接続孔内を接続導体となるホイスカー結晶
で埋め込んでから、その上に新たな配線層を積層する。
際しては、配線接続部となる層間絶縁膜にドライエッチ
ング等の周知のパターン形成技術で配線接続孔を形成
し、この配線接続孔内を接続導体となるホイスカー結晶
で埋め込んでから、その上に新たな配線層を積層する。
【００１３】この配線層間の接続導体を構成するホイス
カー結晶としては、例えばタングステン、アルミニウ
ム、シリコン、銅、チタン、白金、パラジウム、鉄、ニ
ッケル、クロム、カーボン、ランタン、ボロン、モリブ
デン、タンタル、ないしはこれらの合金材料でもよいこ
とがわかった。
カー結晶としては、例えばタングステン、アルミニウ
ム、シリコン、銅、チタン、白金、パラジウム、鉄、ニ
ッケル、クロム、カーボン、ランタン、ボロン、モリブ
デン、タンタル、ないしはこれらの合金材料でもよいこ
とがわかった。
【００１４】そしてホイスカー結晶を成長させるために
は、配線接続孔内に露出させた配線層上に予め金をスパ
ッタもしくは蒸着により付着させておき、これを熱処理
して配線層と反応させて合金化しておくことが重要とな
る。この金合金の役割は、ホイスカー結晶成長の成長核
材となり結晶成長を容易に促すと共に、下地の配線層と
ホイスカー結晶との電気的な接続を良好にする。
は、配線接続孔内に露出させた配線層上に予め金をスパ
ッタもしくは蒸着により付着させておき、これを熱処理
して配線層と反応させて合金化しておくことが重要とな
る。この金合金の役割は、ホイスカー結晶成長の成長核
材となり結晶成長を容易に促すと共に、下地の配線層と
ホイスカー結晶との電気的な接続を良好にする。
【００１５】また、ホイスカー結晶の成長に際しては、
上記のように下地として金合金（結晶成長核材となる）
を形成しておくこと共に、基板の加熱温度条件も配慮す
る必要がある。基板には予めＬＳＩ等の素子が形成され
ているので、素子の特性を劣化させないようになるべく
低温で成長させることが望ましい。例えば、タングステ
ンであれば５００℃、アルミであれば４５０℃、シリコ
ンであれば４５０℃と接続導体を構成する金属を適宜選
択することによって、およそ４００〜５００℃の範囲内
で成長することができる。
上記のように下地として金合金（結晶成長核材となる）
を形成しておくこと共に、基板の加熱温度条件も配慮す
る必要がある。基板には予めＬＳＩ等の素子が形成され
ているので、素子の特性を劣化させないようになるべく
低温で成長させることが望ましい。例えば、タングステ
ンであれば５００℃、アルミであれば４５０℃、シリコ
ンであれば４５０℃と接続導体を構成する金属を適宜選
択することによって、およそ４００〜５００℃の範囲内
で成長することができる。
【００１６】この接続導体となるホイスカー結晶は、所
望の接続導体金属を含む化合物をＣＶＤ法で分解析出さ
せることにより容易に形成することができる。接続導体
金属をタングステンホイスカー結晶とする場合を例にと
れば、タングステン化合物としては、例えばＷＦ6があ
げられ、水素ガス（Ｈ2）をキャリアガスとして例えば
５００℃に加熱した基板上に送給することにより容易に
Ｗのホイスカー結晶を成長することができる。
望の接続導体金属を含む化合物をＣＶＤ法で分解析出さ
せることにより容易に形成することができる。接続導体
金属をタングステンホイスカー結晶とする場合を例にと
れば、タングステン化合物としては、例えばＷＦ6があ
げられ、水素ガス（Ｈ2）をキャリアガスとして例えば
５００℃に加熱した基板上に送給することにより容易に
Ｗのホイスカー結晶を成長することができる。
【００１７】また、配線接続孔内へのこのホイスカー結
晶の形成に際しては、この後に積層する配線層との接続
を配慮して、層間絶縁膜の開口部の表面から少し突出さ
せることが望ましい。
晶の形成に際しては、この後に積層する配線層との接続
を配慮して、層間絶縁膜の開口部の表面から少し突出さ
せることが望ましい。
【００１８】一方、メモリチップ内に光電変換部として
発光部と受光部とを含んだ光集積回路素子で、メモリチ
ップを高集積化する場合には、発光部および受光部それ
ぞれを半導体ホイスカー結晶で構成することによって解
決できる。
発光部と受光部とを含んだ光集積回路素子で、メモリチ
ップを高集積化する場合には、発光部および受光部それ
ぞれを半導体ホイスカー結晶で構成することによって解
決できる。
【００１９】上記半導体ホイスカー結晶は、シリコン、
ゲルマニウム、ガリウム、ヒ素、アルミニウム、インジ
ウム、リン、窒素、およびカーボンの少なくとも二つの
元素の組合せによる化合物半導体で構成することができ
る。
ゲルマニウム、ガリウム、ヒ素、アルミニウム、インジ
ウム、リン、窒素、およびカーボンの少なくとも二つの
元素の組合せによる化合物半導体で構成することができ
る。
【００２０】例えば基板をＧａＡｓで構成し、この基板
上に所定間隔を置いて対向して設けたＧａＡｓ導波路間
を、発光部を構成するホイスカー結晶からなるｎ型Ｇａ
Ａｓとｐ型ＧａＡｓとのｐ−ｎ接合で連結する。また、
例えばＧａＡｓ導波路間の受光部を、ホイスカー結晶か
らなるｎ型ＧａＡｓと高抵抗ＧａＡｓとｐ型ＧａＡｓと
で連結する。
上に所定間隔を置いて対向して設けたＧａＡｓ導波路間
を、発光部を構成するホイスカー結晶からなるｎ型Ｇａ
Ａｓとｐ型ＧａＡｓとのｐ−ｎ接合で連結する。また、
例えばＧａＡｓ導波路間の受光部を、ホイスカー結晶か
らなるｎ型ＧａＡｓと高抵抗ＧａＡｓとｐ型ＧａＡｓと
で連結する。
【００２１】これらホイスカー結晶は、例えば有機金属
の気相成長法（ＭＯＣＶＤ）により容易に形成でき、例
えばＧａＡｓの原料ガスに周知のドーピングガスを混入
させ、その種類を成長の途中で変えればホイスカー結晶
成長方向に例えばｎ−ｐ接合を意図的に形成できる。
の気相成長法（ＭＯＣＶＤ）により容易に形成でき、例
えばＧａＡｓの原料ガスに周知のドーピングガスを混入
させ、その種類を成長の途中で変えればホイスカー結晶
成長方向に例えばｎ−ｐ接合を意図的に形成できる。
【００２２】ドーピングガスとしては、ｎ型であれば例
えば、ＳｉＨ4、ＳｅＨ6等が挙げられ、これによりＳｉ
もしくはＳｅをドーピングすることができる。ｐ型であ
れば例えば、メタンガス（ＣＨ4）、もしくはジメチル
亜鉛（ＺｎＭｅ2）が挙げられ、これによりカーボン
（Ｃ）、もしくはＺｎをドーピングすることができる。
また、高抵抗ＧａＡｓの場合には、これらのドーピング
ガスの導入を中止すればよい。
えば、ＳｉＨ4、ＳｅＨ6等が挙げられ、これによりＳｉ
もしくはＳｅをドーピングすることができる。ｐ型であ
れば例えば、メタンガス（ＣＨ4）、もしくはジメチル
亜鉛（ＺｎＭｅ2）が挙げられ、これによりカーボン
（Ｃ）、もしくはＺｎをドーピングすることができる。
また、高抵抗ＧａＡｓの場合には、これらのドーピング
ガスの導入を中止すればよい。
【００２３】このＭＯＣＶＤ法によるホイスカー結晶の
成長に際しては、Ｇａ原料に例えばトリメチルガリウム
（ＧａＭｅ3）、Ａｓ原料に例えばアルシン（ＡｓＨ3）
を用い、水素ガス（Ｈ2）をキャリアガスとして例えば
４２０℃に加熱した基板上に送給すれば容易にＧａＡｓ
ホイスカー結晶を成長することができる。そして、この
場合もホイスカー結晶を成長させるに際しては、ＧａＡ
ｓ領域に予め金をスパッタもしくは蒸着により付着させ
ておき、これを熱処理してＧａＡｓと反応させて合金化
し、結晶成長核を形成しておくことが重要となる。
成長に際しては、Ｇａ原料に例えばトリメチルガリウム
（ＧａＭｅ3）、Ａｓ原料に例えばアルシン（ＡｓＨ3）
を用い、水素ガス（Ｈ2）をキャリアガスとして例えば
４２０℃に加熱した基板上に送給すれば容易にＧａＡｓ
ホイスカー結晶を成長することができる。そして、この
場合もホイスカー結晶を成長させるに際しては、ＧａＡ
ｓ領域に予め金をスパッタもしくは蒸着により付着させ
ておき、これを熱処理してＧａＡｓと反応させて合金化
し、結晶成長核を形成しておくことが重要となる。
【００２４】
【発明の実施の形態】図１を用いて本発明の代表的な実
施の形態を詳細に説明する。図１は、２層配線構造体を
有する本発明の集積回路の断面構造を模式的に示したも
のである。
施の形態を詳細に説明する。図１は、２層配線構造体を
有する本発明の集積回路の断面構造を模式的に示したも
のである。
【００２５】図１に示したように、２層配線構造体とし
ては、半導体集積回路の基板１上に第１層配線２、層間
絶縁膜３、配線層間の接続導体を構成するホイスカー結
晶４、第２層配線５の順に形成されている。ここで、ホ
イスカー結晶４は例えばタングステンからなり、配線接
続部において配線接続用孔６内に形成され、第１層配線
２と第２層配線５とを電気的に接続している。
ては、半導体集積回路の基板１上に第１層配線２、層間
絶縁膜３、配線層間の接続導体を構成するホイスカー結
晶４、第２層配線５の順に形成されている。ここで、ホ
イスカー結晶４は例えばタングステンからなり、配線接
続部において配線接続用孔６内に形成され、第１層配線
２と第２層配線５とを電気的に接続している。
【００２６】第１および第２の配線層２、５としては、
通常の集積回路に使用されている配線材と同様の例えば
アルミ（Ａｌ）等の薄膜導体が、層間絶縁膜３としては
酸化珪素（ＳｉＯ2）、窒化珪素（ＳｉＮ）、アルミナ
（Ａｌ2Ｏ3）、もしくは流動性シリカ（ＰＳＧ）のごと
き無機系の耐熱性絶縁膜が用いられる。
通常の集積回路に使用されている配線材と同様の例えば
アルミ（Ａｌ）等の薄膜導体が、層間絶縁膜３としては
酸化珪素（ＳｉＯ2）、窒化珪素（ＳｉＮ）、アルミナ
（Ａｌ2Ｏ3）、もしくは流動性シリカ（ＰＳＧ）のごと
き無機系の耐熱性絶縁膜が用いられる。
【００２７】また、配線層間の接続導体を構成するホイ
スカー結晶４としては、上記のように例えばタングステ
ンのごとき導体金属が使用されるが、ホイスカー結晶４
を成長し易くするため、配線接続用孔６内の第１層配線
２の露出面に下地としてＡｕを蒸着、もしくはスパッタ
リングで被着し、熱処理して第１層配線２を構成する金
属と合金化しておく。
スカー結晶４としては、上記のように例えばタングステ
ンのごとき導体金属が使用されるが、ホイスカー結晶４
を成長し易くするため、配線接続用孔６内の第１層配線
２の露出面に下地としてＡｕを蒸着、もしくはスパッタ
リングで被着し、熱処理して第１層配線２を構成する金
属と合金化しておく。
【００２８】また、接続導体を構成するホイスカー結晶
４の成長に際しては、ＣＶＤの原料ガスとしてＷＦ6を
水素ガス（Ｈ2）と共に供給し、約５００℃に加熱した
基板上に送給することにより容易にＷのホイスカー結晶
を成長することができる。
４の成長に際しては、ＣＶＤの原料ガスとしてＷＦ6を
水素ガス（Ｈ2）と共に供給し、約５００℃に加熱した
基板上に送給することにより容易にＷのホイスカー結晶
を成長することができる。
【００２９】
【実施例】以下、図１〜図７を用いて本発明の一実施例
を説明する。 〈実施例１〉図１の断面構造において、半導体集積回路
の基板１をＳｉ基板とし、その上に形成された第１層配
線２および第２層配線５をそれぞれＡｌ配線とし、層間
絶縁膜３をＳｉＯ2、ホイスカー結晶４をタングステン
結晶とした２層配線構造体を有する半導体集積回路を構
成した。
を説明する。 〈実施例１〉図１の断面構造において、半導体集積回路
の基板１をＳｉ基板とし、その上に形成された第１層配
線２および第２層配線５をそれぞれＡｌ配線とし、層間
絶縁膜３をＳｉＯ2、ホイスカー結晶４をタングステン
結晶とした２層配線構造体を有する半導体集積回路を構
成した。
【００３０】以下、図２に示した製造工程図を用いて、
上記半導体集積回路の製造方法を具体的に説明する。図
２（ａ）、（ｂ）、（ｃ）、（ｄ）は、製造工程の主要
部を断面図で模式的に示したものである。以下、工程に
したがって順次説明する。
上記半導体集積回路の製造方法を具体的に説明する。図
２（ａ）、（ｂ）、（ｃ）、（ｄ）は、製造工程の主要
部を断面図で模式的に示したものである。以下、工程に
したがって順次説明する。
【００３１】図２（ａ）；集積回路基板１上に、Ａｌを
蒸着し、周知のリソグラフィ技術により配線パターンを
形成し、第１層Ａｌ配線２を形成する。次いで、層間絶
縁膜３としてＳｉＯ2を形成し、さらにその上にホトレ
ジストパターン７を形成する。この後、ホトレジストパ
ターン７の開口部６ａを通して絶縁膜３に配線接続孔と
なる開口部６を形成する。次に、蒸着により金８を被着
し、熱処理により配線接続孔内の金を下地の第１層Ａｌ
配線２と反応させて合金化し、金合金８ａを形成する。
蒸着し、周知のリソグラフィ技術により配線パターンを
形成し、第１層Ａｌ配線２を形成する。次いで、層間絶
縁膜３としてＳｉＯ2を形成し、さらにその上にホトレ
ジストパターン７を形成する。この後、ホトレジストパ
ターン７の開口部６ａを通して絶縁膜３に配線接続孔と
なる開口部６を形成する。次に、蒸着により金８を被着
し、熱処理により配線接続孔内の金を下地の第１層Ａｌ
配線２と反応させて合金化し、金合金８ａを形成する。
【００３２】図２（ｂ）；ホトレジストパターン７を除
去することにより、合金膜８をリフトオフする。絶縁膜
３の開口部６内には金合金８ａが残る。 図２（ｃ）；この金合金８ａを種にしてホイスカー結晶
４をＣＶＤ法により結晶成長させる。ここで、ホイスカ
ー結晶４は絶縁膜３の開口部６の上端よりも少し突出し
た形状にする。
去することにより、合金膜８をリフトオフする。絶縁膜
３の開口部６内には金合金８ａが残る。 図２（ｃ）；この金合金８ａを種にしてホイスカー結晶
４をＣＶＤ法により結晶成長させる。ここで、ホイスカ
ー結晶４は絶縁膜３の開口部６の上端よりも少し突出し
た形状にする。
【００３３】図２（ｄ）；第１層Ａｌ配線２の形成と同
様の工程で第２層Ａｌ配線５を形成する。この時、ホイ
スカー結晶４によって第２層Ａｌ配線５と第１層Ａｌ配
線２とは電気的に接続される。このようにして形成され
た２層配線構造では、図７（ａ）、（ｂ）に従来例とし
て示したような接続部の段差１０、１１は発生しない。
様の工程で第２層Ａｌ配線５を形成する。この時、ホイ
スカー結晶４によって第２層Ａｌ配線５と第１層Ａｌ配
線２とは電気的に接続される。このようにして形成され
た２層配線構造では、図７（ａ）、（ｂ）に従来例とし
て示したような接続部の段差１０、１１は発生しない。
【００３４】〈実施例２〉図３は、Ａｌの３層配線構造
を用いた集積回路の一部分を模式的に示した断面図であ
る。この図に示した構造においても、Ａｌ配線の層間接
続にそれぞれホイスカー結晶４、４ａを用いている。す
なわち、第１層配線２と第２層配線５との接続は実施例
１と同様にホイスカー結晶４であり、第２層配線５と第
３層配線５ａとの接続はホイスカー結晶４ａによってい
る。この第３層配線５ａの形成は、実施例１に示した図
２の第２の配線層５の形成工程を繰り返したものであ
る。
を用いた集積回路の一部分を模式的に示した断面図であ
る。この図に示した構造においても、Ａｌ配線の層間接
続にそれぞれホイスカー結晶４、４ａを用いている。す
なわち、第１層配線２と第２層配線５との接続は実施例
１と同様にホイスカー結晶４であり、第２層配線５と第
３層配線５ａとの接続はホイスカー結晶４ａによってい
る。この第３層配線５ａの形成は、実施例１に示した図
２の第２の配線層５の形成工程を繰り返したものであ
る。
【００３５】配線層数を更に４層以上の多層構造にする
場合にも、層間接続の方法はこれらの実施例と同様に積
層する配線層の層数分だけ、図２の第２の配線層５の形
成工程を繰り返すことにより容易に行うことができる。
場合にも、層間接続の方法はこれらの実施例と同様に積
層する配線層の層数分だけ、図２の第２の配線層５の形
成工程を繰り返すことにより容易に行うことができる。
【００３６】〈実施例３〉本実施例では、光集積回路基
板内にホイスカー結晶を用いた発光素子、受光素子を配
置した構造について説明する。図４はホイスカー結晶を
用いた光素子の断面模式図である。図４（ａ）はホイス
カー結晶を発光素子とした場合の構造であり、図４
（ｂ）はホイスカー結晶を受光素子とした場合の構造を
示す。
板内にホイスカー結晶を用いた発光素子、受光素子を配
置した構造について説明する。図４はホイスカー結晶を
用いた光素子の断面模式図である。図４（ａ）はホイス
カー結晶を発光素子とした場合の構造であり、図４
（ｂ）はホイスカー結晶を受光素子とした場合の構造を
示す。
【００３７】図５は、電気回路素子と光回路素子を含む
光集積回路の構造を模式的に示した平面図である。ま
た、図６は、ホイスカー結晶を用いた素子の製造工程を
模式的に示した断面斜視図である。
光集積回路の構造を模式的に示した平面図である。ま
た、図６は、ホイスカー結晶を用いた素子の製造工程を
模式的に示した断面斜視図である。
【００３８】図４（ａ）でＧａＡｓ基板２０上にＧａＡ
ｓ導波路２１ａ、２１ｂがあり、これら２つの導波路間
をホイスカー結晶からなり発光素子を構成するｐ型Ｇａ
Ａｓ２４ａとｎ型ＧａＡｓ２４ｂとで連結している。
ｓ導波路２１ａ、２１ｂがあり、これら２つの導波路間
をホイスカー結晶からなり発光素子を構成するｐ型Ｇａ
Ａｓ２４ａとｎ型ＧａＡｓ２４ｂとで連結している。
【００３９】図４（ｂ）では、ＧａＡｓ基板２０上にＧ
ａＡｓ導波路２１ａ、２１ｂがあり、これら２つの導波
路間をホイスカー結晶からなり受光素子を構成するｐ型
ＧａＡｓ２４ａ、高抵抗ＧａＡｓ２４ｃ、ｎ型ＧａＡｓ
２４ｂとで連結している。
ａＡｓ導波路２１ａ、２１ｂがあり、これら２つの導波
路間をホイスカー結晶からなり受光素子を構成するｐ型
ＧａＡｓ２４ａ、高抵抗ＧａＡｓ２４ｃ、ｎ型ＧａＡｓ
２４ｂとで連結している。
【００４０】図５は、演算器１１０、信号の入出力を行
う複数のゲート回路および演算器とゲート回路との信号
伝達線路に導波路１０１、１０２、１１２を用いた光集
積回路の構造である。
う複数のゲート回路および演算器とゲート回路との信号
伝達線路に導波路１０１、１０２、１１２を用いた光集
積回路の構造である。
【００４１】ここで、入力ゲート回路は入力端ゲート１
０５、増幅器１０４、入力端発光部１０３、導波路１１
２から構成される。入力端発光部１０３では、増幅器１
０４から出た電気信号を光の信号に変換し、導波路１１
２へ伝送する。導波路１１２を伝搬する光の一部は導波
路１０１に乗り移り、光電変換部１０７に到達する。光
電変換部１０７に到達した光は、電気に変わり増幅器１
０８を通って演算器１１０に到達する。演算器１１０か
らの電気信号は、増幅器１０９を通り、光電変換部１０
７で電気から光に変換され導波路１０１に入る。
０５、増幅器１０４、入力端発光部１０３、導波路１１
２から構成される。入力端発光部１０３では、増幅器１
０４から出た電気信号を光の信号に変換し、導波路１１
２へ伝送する。導波路１１２を伝搬する光の一部は導波
路１０１に乗り移り、光電変換部１０７に到達する。光
電変換部１０７に到達した光は、電気に変わり増幅器１
０８を通って演算器１１０に到達する。演算器１１０か
らの電気信号は、増幅器１０９を通り、光電変換部１０
７で電気から光に変換され導波路１０１に入る。
【００４２】導波路１０１を伝搬する光信号はその後、
例えば、導波路１０２から出力端受光部１１１に至り、
光から電気に信号変換されて出力端ゲート１０６から出
る。ここで、入力端発光部１０３には例えば、図４
（ａ）に示すホイスカー結晶素子が、また、出力端受光
部１１１には例えば、図４（ｂ）に示すホイスカー結晶
素子が用いられる。
例えば、導波路１０２から出力端受光部１１１に至り、
光から電気に信号変換されて出力端ゲート１０６から出
る。ここで、入力端発光部１０３には例えば、図４
（ａ）に示すホイスカー結晶素子が、また、出力端受光
部１１１には例えば、図４（ｂ）に示すホイスカー結晶
素子が用いられる。
【００４３】図６は、ホイスカー結晶を用いた光素子の
製造工程の主要部を示している。以下、この図にしたが
い工程順に製造方法を説明する。 図６（ａ）；予めＧａＡｓ基板２０上に導波路となるＧ
ａＡｓリッジ２１ａ、２１ｂを形成しておき、次いで基
板表面を絶縁膜（例えばＳｉＯ2）２２、レジスト膜２
３で被覆する。
製造工程の主要部を示している。以下、この図にしたが
い工程順に製造方法を説明する。 図６（ａ）；予めＧａＡｓ基板２０上に導波路となるＧ
ａＡｓリッジ２１ａ、２１ｂを形成しておき、次いで基
板表面を絶縁膜（例えばＳｉＯ2）２２、レジスト膜２
３で被覆する。
【００４４】図６（ｂ）；ＧａＡｓリッジ部２１ｂの側
面が含まれるようリソグラフィ技術によりレジスト開口
部２６ａを設ける。レジスト開口部２６ａを通して更に
エッチングにより絶縁膜２２にも開口部６（図面には表
示されていない）を設けて、ＧａＡｓリッジ２１ｂ側面
が開口部２６から露出するようにする。
面が含まれるようリソグラフィ技術によりレジスト開口
部２６ａを設ける。レジスト開口部２６ａを通して更に
エッチングにより絶縁膜２２にも開口部６（図面には表
示されていない）を設けて、ＧａＡｓリッジ２１ｂ側面
が開口部２６から露出するようにする。
【００４５】図６（ｃ）；基板斜め上からＡｌを真空蒸
着した状態を示している。このＡｌ蒸着は一般に斜め蒸
着法と呼ばれるもので、ＧａＡｓリッジ部２１ｂの斜面
にはＡｌ膜２７が付着しないようにＡｌ蒸着の入射角度
を基板表面に垂直な方向に対して２０°から５０°程度
傾いた角度に選ぶ。
着した状態を示している。このＡｌ蒸着は一般に斜め蒸
着法と呼ばれるもので、ＧａＡｓリッジ部２１ｂの斜面
にはＡｌ膜２７が付着しないようにＡｌ蒸着の入射角度
を基板表面に垂直な方向に対して２０°から５０°程度
傾いた角度に選ぶ。
【００４６】次に、Ａｕを蒸着する。Ａｕの蒸着では、
ＧａＡｓリッジ２１ｂの斜面にＡｕが付着するようにＡ
ｕ蒸着の入射角度を基板表面に垂直な方向に対して２０
°から５０°程度の角度に選ぶ（Ａｌの蒸着とは逆方向
から蒸着する）。このＡｕ蒸着で、絶縁膜２２の開口部
６内に入射したＡｕ２８（図面には表示されていない）
はＧａＡｓリッジ２１ｂの側面に付着する。
ＧａＡｓリッジ２１ｂの斜面にＡｕが付着するようにＡ
ｕ蒸着の入射角度を基板表面に垂直な方向に対して２０
°から５０°程度の角度に選ぶ（Ａｌの蒸着とは逆方向
から蒸着する）。このＡｕ蒸着で、絶縁膜２２の開口部
６内に入射したＡｕ２８（図面には表示されていない）
はＧａＡｓリッジ２１ｂの側面に付着する。
【００４７】図６（ｄ）；不要部分に蒸着されたＡｕ２
８をリフトオフするためＡｌ膜２７、レジスト膜２３を
それぞれ除去した後、基板を加熱して絶縁膜２２の開口
部６内に付着したＡｕ２８と下地のＧａＡｓ２１ｂとを
合金化する。その後、絶縁膜２２を除去するとＧａＡｓ
２１ｂの側面に金合金８ａが形成される。この金合金８
ａは、この後のホイスカー結晶形成工程で重要な結晶成
長核となる。
８をリフトオフするためＡｌ膜２７、レジスト膜２３を
それぞれ除去した後、基板を加熱して絶縁膜２２の開口
部６内に付着したＡｕ２８と下地のＧａＡｓ２１ｂとを
合金化する。その後、絶縁膜２２を除去するとＧａＡｓ
２１ｂの側面に金合金８ａが形成される。この金合金８
ａは、この後のホイスカー結晶形成工程で重要な結晶成
長核となる。
【００４８】図６（ｅ）；有機金属の気相成長法（ＭＯ
ＣＶＤ）によりＧａＡｓのホイスカー結晶２４を形成す
る。ＧａＡｓホイスカー結晶２４の成長方法は、ＧａＡ
ｓの原料ガスはトリメチルガリウム（ＧａＭｅ3）とア
ルシン（ＡｓＨ3）とであり、これらのガスを水素をキ
ャリアガスとして４２０℃に加熱した基板表面に供給す
ると、Ａｕ付着部（金合金８ａ）からＧａＡｓのホイス
カー結晶２４が選択的に成長する。
ＣＶＤ）によりＧａＡｓのホイスカー結晶２４を形成す
る。ＧａＡｓホイスカー結晶２４の成長方法は、ＧａＡ
ｓの原料ガスはトリメチルガリウム（ＧａＭｅ3）とア
ルシン（ＡｓＨ3）とであり、これらのガスを水素をキ
ャリアガスとして４２０℃に加熱した基板表面に供給す
ると、Ａｕ付着部（金合金８ａ）からＧａＡｓのホイス
カー結晶２４が選択的に成長する。
【００４９】ホイスカーの成長方向は（１１１）Ｂ方向
であるから、ＧａＡｓ基板表面に平行な方向に（１１
１）Ｂ方向が含まれ、かつ、ＧａＡｓリッジ２１ｂのＡ
ｕが付着（正確には金合金８ａ）する側面に（１１１）
Ｂ結晶面が含まれるようにすると、ホイスカー結晶２４
は基板表面に平行に成長する。ホイスカー結晶２４を成
長させる際に、供給する原料ガスにドーピングガスを混
入させ、その種類を成長の途中で適宜変えるとホイスカ
ー成長方向に例えばｐ−ｎ接合を意図的に形成できる。
であるから、ＧａＡｓ基板表面に平行な方向に（１１
１）Ｂ方向が含まれ、かつ、ＧａＡｓリッジ２１ｂのＡ
ｕが付着（正確には金合金８ａ）する側面に（１１１）
Ｂ結晶面が含まれるようにすると、ホイスカー結晶２４
は基板表面に平行に成長する。ホイスカー結晶２４を成
長させる際に、供給する原料ガスにドーピングガスを混
入させ、その種類を成長の途中で適宜変えるとホイスカ
ー成長方向に例えばｐ−ｎ接合を意図的に形成できる。
【００５０】図４（ａ）に示した構造のホイスカー結晶
２４で発光素子を形成する場合には、ＭＯＣＶＤにおい
てＧａＡｓ原料ガス中にｎ形ドーピングガスとしてモノ
シランガス（ＣＨ4）を混入しシリコンをドープしたｎ
−ＧａＡｓホイスカー結晶２４ｂを形成し、次いでモノ
シランガスの代わりにｐ形ドーピングガスとしてメタン
ガスを混入しカーボンをドープしたｐ−ＧａＡｓホイス
カー結晶２４ａを成長した。こうしてＧａＡｓリッジ２
１ａと２１ｂとの間を、ｐ−ｎ接合を有するＧａＡｓホ
イスカー結晶２４で連結した。
２４で発光素子を形成する場合には、ＭＯＣＶＤにおい
てＧａＡｓ原料ガス中にｎ形ドーピングガスとしてモノ
シランガス（ＣＨ4）を混入しシリコンをドープしたｎ
−ＧａＡｓホイスカー結晶２４ｂを形成し、次いでモノ
シランガスの代わりにｐ形ドーピングガスとしてメタン
ガスを混入しカーボンをドープしたｐ−ＧａＡｓホイス
カー結晶２４ａを成長した。こうしてＧａＡｓリッジ２
１ａと２１ｂとの間を、ｐ−ｎ接合を有するＧａＡｓホ
イスカー結晶２４で連結した。
【００５１】また、図４（ｂ）に示した構造のホイスカ
ー結晶２４で受光素子を形成する場合には、上記ＭＯＣ
ＶＤにおいてＧａＡｓホイスカー結晶によりｐ−ｎ接合
を形成する中間工程に、高抵抗ＧａＡｓホイスカー結晶
の成長工程を付加する。
ー結晶２４で受光素子を形成する場合には、上記ＭＯＣ
ＶＤにおいてＧａＡｓホイスカー結晶によりｐ−ｎ接合
を形成する中間工程に、高抵抗ＧａＡｓホイスカー結晶
の成長工程を付加する。
【００５２】すなわち、ＧａＡｓ原料ガス中にｎ形ドー
ピングガスを混入してｎ−ＧａＡｓホイスカー結晶２４
ｂを成長させた後、このｎ形ドーピングガスの混入を停
止し、ＧａＡｓ原料ガスだけで高抵抗のＧａＡｓホイス
カー結晶２４ｃを成長させる。次いで、ｐ形ドーピング
ガスを混入してｐ−ＧａＡｓホイスカー結晶２４ａを成
長させる。
ピングガスを混入してｎ−ＧａＡｓホイスカー結晶２４
ｂを成長させた後、このｎ形ドーピングガスの混入を停
止し、ＧａＡｓ原料ガスだけで高抵抗のＧａＡｓホイス
カー結晶２４ｃを成長させる。次いで、ｐ形ドーピング
ガスを混入してｐ−ＧａＡｓホイスカー結晶２４ａを成
長させる。
【００５３】このようにしてＧａＡｓリッジ２１ａと２
１ｂとの間を、ｐ形ＧａＡｓホイスカー結晶２４ａ・高
抵抗ＧａＡｓホイスカー結晶２４ｃ・ｎ形ＧａＡｓホイ
スカー結晶２４ｂから構成されるＧａＡｓホイスカー結
晶２４で連結した。
１ｂとの間を、ｐ形ＧａＡｓホイスカー結晶２４ａ・高
抵抗ＧａＡｓホイスカー結晶２４ｃ・ｎ形ＧａＡｓホイ
スカー結晶２４ｂから構成されるＧａＡｓホイスカー結
晶２４で連結した。
【００５４】上記実施例では半導体ホイスカーとしてＧ
ａＡｓの例を挙げたが、その他例えば二種元素の組み合
わせであればＩｎＰ，ＩｎＡｓ，ＧａＮ，ＳｉＣ，Ｓｉ
Ｇｅ，ＡｌＮなど、三種元素の組み合わせであればＡｌ
ＧａＡｓ，ＡｌＩｎＰ，ＧａＡｌＮ，ＩｎＡｌＡｓな
ど、四種元素の組み合わせであればＡｌＧａＩｎＰ，Ｉ
ｎＡｌＧａＰ，ＩｎＧａＡｌＡｓなどの化合物半導体で
も同様の結果が得られる。
ａＡｓの例を挙げたが、その他例えば二種元素の組み合
わせであればＩｎＰ，ＩｎＡｓ，ＧａＮ，ＳｉＣ，Ｓｉ
Ｇｅ，ＡｌＮなど、三種元素の組み合わせであればＡｌ
ＧａＡｓ，ＡｌＩｎＰ，ＧａＡｌＮ，ＩｎＡｌＡｓな
ど、四種元素の組み合わせであればＡｌＧａＩｎＰ，Ｉ
ｎＡｌＧａＰ，ＩｎＧａＡｌＡｓなどの化合物半導体で
も同様の結果が得られる。
【００５５】
【発明の効果】以上詳述したように、本発明により所期
の目的を達成することができた。すなわち、半導体集積
回路の多層配線構造体における配線層間の接続を、導体
ホイスカー結晶で構成することにより、接続部の段差が
解消できるので、配線接続部における電気抵抗の増大、
接続部の断線等の不具合を解消でき、信頼性の高い多層
配線構造体を有する集積回路が実現できると共に、製造
歩留まりが著しく向上する。
の目的を達成することができた。すなわち、半導体集積
回路の多層配線構造体における配線層間の接続を、導体
ホイスカー結晶で構成することにより、接続部の段差が
解消できるので、配線接続部における電気抵抗の増大、
接続部の断線等の不具合を解消でき、信頼性の高い多層
配線構造体を有する集積回路が実現できると共に、製造
歩留まりが著しく向上する。
【００５６】また、本発明の光導波路配線素子を用いる
ことにより、集積回路内信号伝達速度の高速化、大容量
化が計れ従来の電気配線回路で限界となっていた信号速
度の遅延を解決することが可能となった。
ことにより、集積回路内信号伝達速度の高速化、大容量
化が計れ従来の電気配線回路で限界となっていた信号速
度の遅延を解決することが可能となった。
【図１】本発明の２層配線構造体の要部構造を模式的に
示した断面図。
示した断面図。
【図２】同じく２層配線構造体の主要な製造工程を模式
的に示した断面図。
的に示した断面図。
【図３】同じく３層配線構造体の要部構造を模式的に示
した断面図。
した断面図。
【図４】ホイスカー光素子を光導波路配線素子として用
いた光集積回路の要部構造を模式的に示した断面図。
いた光集積回路の要部構造を模式的に示した断面図。
【図５】光導波路配線素子を含む光集積回路の要部構成
を模式的に示した平面図。
を模式的に示した平面図。
【図６】ホイスカー結晶を光導波路配線素子として用い
た素子の製造工程を模式的に示した断面斜視図。
た素子の製造工程を模式的に示した断面斜視図。
【図７】従来の配線構造体の要部構造を模式的に示した
断面図。
断面図。
１…基板、 ２…第１層配線（Ａｌ）、 ３、３ａ…層間絶縁膜（ＳｉＯ2）、 ４…ホイスカー結晶、 ５、５ａ…第２層配線（Ａｌ）、 ６、６ａ…配線接続用孔、 ７…ホトレジストパターン、 ８…金蒸着膜、 ８ａ…金合金、 １０、１１…接続部の段差、 ２０…基板、 ２１…ＧａＡｓ導波路（ＧａＡｓリッジ）、 ２２…絶縁膜、 ２３…レジスト膜、 ２４…ホイスカー結晶、 ２４ａ…ｐ型ＧａＡｓホイスカー結晶、 ２４ｂ…ｎ型ＧａＡｓホイスカー結晶、 ２４ｃ…高抵抗ＧａＡｓホイスカー結晶、 ２６ａ…レジスト開口部、 ２８…Ａｕ付着部（金合金）、 ３０電極、 １０１、１０２…導波路、 １０３…入力端発光部、 １０４…増幅器、 １０５…入力端ゲート、 １０６…出力端ゲート、 １０７…光電変換部、 １０８、１０９…増幅器、 １１０…演算器、 １１１…出力端受光部、 １１２…導波路、 １１３、１１４…電極。
フロントページの続き (72)発明者 細見 和彦 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 白井 正敬 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭61−248471（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 H01L 21/3213 H01L 21/768
Claims (1)
- 【請求項１】第１層配線が形成された半導体集積回路基
板上に層間絶縁膜を形成する工程と、 前記層間絶縁膜
に配線接続用開孔を形成し前記第１層配線の接続部を露
出させる工程と、 前記配線接続用開孔内に接続導体を埋込み、かつ、前記
接続導体を前記配線接続用開孔部の表面から突出させて
接続導体を形成する工程と、 前記接続導体の突出部を含む前記基板上に第２層配線を
形成する工程とを有する半導体集積回路の製造方法であ
って、 前記接続導体を形成する工程は、配線接続用開孔を形成
した後にＣＶＤ法によりタングステン、アルミニウム、
シリコン、銅、チタン、白金、パラジウム、鉄、ニッケ
ル、クロム、カーボン、ランタン、ボロン、モリブデン
およびタンタルの金属元素群から選ばれる少なくとも２
種の金属元素を含むホイスカー結晶を形成する工程で構
成して成る半導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14885296A JP2881133B2 (ja) | 1996-06-11 | 1996-06-11 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14885296A JP2881133B2 (ja) | 1996-06-11 | 1996-06-11 | 半導体集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09330977A JPH09330977A (ja) | 1997-12-22 |
| JP2881133B2 true JP2881133B2 (ja) | 1999-04-12 |
Family
ID=15462187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14885296A Expired - Fee Related JP2881133B2 (ja) | 1996-06-11 | 1996-06-11 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2881133B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5841752B2 (ja) * | 2010-07-02 | 2016-01-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1996
- 1996-06-11 JP JP14885296A patent/JP2881133B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09330977A (ja) | 1997-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870475A (en) | Semiconductor device and method of manufacturing the same | |
| US5081062A (en) | Monolithic integration of silicon on insulator and gallium arsenide semiconductor technologies | |
| CN101373807B (zh) | 半导体器件上导电金属层的制作 | |
| US5422302A (en) | Method for producing a three-dimensional semiconductor device | |
| US5846320A (en) | Method for forming crystal and crystal article obtained by said method | |
| US7948010B2 (en) | Dual seed semiconductor photodetectors | |
| US7915700B2 (en) | Monolithic integrated composite device having silicon integrated circuit and silicon optical device integrated thereon, and fabrication method thereof | |
| JPS63108709A (ja) | 半導体装置およびその製造方法 | |
| JP2878031B2 (ja) | 薄形ソーラセルおよび製造法 | |
| JP2881133B2 (ja) | 半導体集積回路の製造方法 | |
| US20030020107A1 (en) | Structure and method for fabricating semiconductor capacitor structures utilizing the formation of a compliant structure | |
| US5352921A (en) | Photoelectric conversion device and image sensor | |
| JPH0574669A (ja) | 半導体装置の製造方法 | |
| US20030035607A1 (en) | Apparatus for effecting conversion between communication signals in a first signal-form and communication signals in a second signal-form and method of manufacture therefor | |
| CA1339827C (en) | Crystal articles and method for forming the same | |
| US5324536A (en) | Method of forming a multilayered structure | |
| JP3189055B2 (ja) | 化合物半導体装置用ウエハ及びその製造方法 | |
| WO2003009377A2 (en) | Semiconductor structures with coplaner surfaces | |
| US20240072184A1 (en) | Photodetectors on fin structure | |
| US10355161B2 (en) | Germanium-based photoreceiver having tungsten contacts | |
| JP3356858B2 (ja) | 電極及びパッドの形成方法 | |
| JP3540947B2 (ja) | 発光ダイオードアレイ | |
| JPS63239928A (ja) | 集積回路 | |
| TW546690B (en) | Semiconductor structure with temperature control device | |
| JP3114827B2 (ja) | 電界効果トランジスターおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110129 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110129 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120129 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |