JPH09330977A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH09330977A JPH09330977A JP14885296A JP14885296A JPH09330977A JP H09330977 A JPH09330977 A JP H09330977A JP 14885296 A JP14885296 A JP 14885296A JP 14885296 A JP14885296 A JP 14885296A JP H09330977 A JPH09330977 A JP H09330977A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- wiring
- semiconductor
- whisker
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Led Devices (AREA)
- Light Receiving Elements (AREA)
- Optical Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
接続部で基板表面に凹凸段差が大きく生じるのを防止
し、配線の接続不良を解消させ、集積回路の製造歩留ま
りを向上させる。 【解決手段】多層配線構造体の層間接続部において、層
間絶縁膜3を介して上層配線(第2層配線)5と下層配
線(第1層配線)2とを接続する際に、接続導体として
ホイスカー結晶4を用いて接続を行う。ホイスカー結晶
4は、予め配線接続用孔6内の露出した第1層配線2の
表面に金を蒸着しておき、これを加熱して金を配線金属
2と反応させて合金化し結晶成長核を形成しておく。こ
れを下地とし、CVDにより所定の原料ガス(例えばW
F6)をキャリアガス(H2)として500℃に加熱つさ
れた基板1上に供給すればWホイスカー結晶4が容易に
形成できる。
Description
適用される多層配線構造体と光導波路を有する半導体光
集積回路とに係り、特に、基板表面で平坦性の良い多層
配線構造を形成するに好適な配線構造体を有する半導体
集積回路と信号伝送速度の大きな光導波路を有する半導
体光集積回路とに関する。
配線構造は、例えば文献1〔”強誘電体メモリセルの高
密度化”応用物理学会 応用電子物性分科会誌、第1巻
第4号 35頁から40頁、1995年〕に記載され
ているように、段差のある基板上に配線を形成すると配
線表面に凹凸が発生する。
般的な断面模式図を図7(a)および(b)に示す。図
7(a)で、基板1上に第1層Al配線2、層間絶縁膜
3、第2層Al配線5が形成されている。ここで、第1
層Al配線2と第2層Al配線5とは、配線接続孔6を
通して第2層Al配線5の形成と共に電気的に接続され
ている。
介してさらに1層積み上げた3層構造のAl配線を示し
てある。この場合にも各配線層のAl配線は配線接続用
の孔6、6aを通してそれぞれ電気的に接続されてい
る。これらの図に示すように各配線表面の接続部には段
差10、11が生じている。
の孔6、6aにAl配線を選択的に形成し、多層配線に
おける電気的接続を実現する方法が、例えば文献2〔固
体物理 29巻、No.7 599頁から605頁(1
994年)〕に記載されている。
りに集積回路を含む基板間や、チップ間を光により連結
する方法が、例えば文献3〔電子情報通信学会誌 75
巻、No.9 951頁から961頁(1992年)〕
に記載されている。この方法は、電気信号を発光部で光
信号に変換し、それを受光部で受光して光信号を再び電
気信号に戻すものであり、発光部と受光部とを含んだメ
モリチップ間での光のやり取りにより、情報の受け渡し
を計る手法である。
る2層、3層、あるいは更にそれ以上の多層の配線で
は、図2に示したように配線接続部においてその表面に
段差10、11が生じる。このような段差は配線が多層
構造になるほど増大する。多層配線の表面の段差部斜面
では、平坦部に比べて金属膜厚が薄いために電気抵抗が
増大する。電気抵抗が増大すると集積回路の高速動作を
妨げる。
の接続が途切れている場所が発生したりする。これによ
り、集積回路素子の製造歩留まりが著しく低下すると共
に、接続の信頼性が低下する。
集積化するほど配線の幅、および厚さも小さいサイズが
必要となる。これに伴い配線接続用の孔6、6aのサイ
ズも小さくなる。配線接続用の孔のサイズが小さくなる
に従って、上述の課題、すなわち、配線接続部における
段差の増大、接続不良が深刻になり、高集積微細化素子
の作成を困難とする。
基板間やチップ間を、配線による電気信号を直接伝送す
る代わりに光により連結する方法では、メモリチップ内
に発光部と受光部とを含んだ集積回路素子の構成をとる
が、これら発光部及び受光部それぞれのサイズを、使用
する光の波長程度まで小さくすることが原理的に可能で
ある。しかし、この種の光素子では、従来の半導体加工
技術で特性の良好な微細素子を再現性良く作製すること
は極めて困難である。この点がメモリチップ高集積化へ
の大きな課題である。したがって本発明の目的は、上記
従来の高集積化微細化の問題点を解消することにある。
めに、本発明者等は種々実験検討を重ねたところ、集積
回路素子の微細化加工技術に対して、多層配線構造体の
配線接続部となる配線層間の接続導体にホイスカー結晶
を用いれば、配線接続部における段差や配線の接続不良
をなくすことができると云う有効な知見を得た。
際しては、配線接続部となる層間絶縁膜にドライエッチ
ング等の周知のパターン形成技術で配線接続孔を形成
し、この配線接続孔内を接続導体となるホイスカー結晶
で埋め込んでから、その上に新たな配線層を積層する。
カー結晶としては、例えばタングステン、アルミニウ
ム、シリコン、銅、チタン、白金、パラジウム、鉄、ニ
ッケル、クロム、カーボン、ランタン、ボロン、モリブ
デン、タンタル、ないしはこれらの合金材料でもよいこ
とがわかった。
は、配線接続孔内に露出させた配線層上に予め金をスパ
ッタもしくは蒸着により付着させておき、これを熱処理
して配線層と反応させて合金化しておくことが重要とな
る。この金合金の役割は、ホイスカー結晶成長の成長核
材となり結晶成長を容易に促すと共に、下地の配線層と
ホイスカー結晶との電気的な接続を良好にする。
上記のように下地として金合金(結晶成長核材となる)
を形成しておくこと共に、基板の加熱温度条件も配慮す
る必要がある。基板には予めLSI等の素子が形成され
ているので、素子の特性を劣化させないようになるべく
低温で成長させることが望ましい。例えば、タングステ
ンであれば500℃、アルミであれば450℃、シリコ
ンであれば450℃と接続導体を構成する金属を適宜選
択することによって、およそ400〜500℃の範囲内
で成長することができる。
望の接続導体金属を含む化合物をCVD法で分解析出さ
せることにより容易に形成することができる。接続導体
金属をタングステンホイスカー結晶とする場合を例にと
れば、タングステン化合物としては、例えばWF6があ
げられ、水素ガス(H2)をキャリアガスとして例えば
500℃に加熱した基板上に送給することにより容易に
Wのホイスカー結晶を成長することができる。
晶の形成に際しては、この後に積層する配線層との接続
を配慮して、層間絶縁膜の開口部の表面から少し突出さ
せることが望ましい。
発光部と受光部とを含んだ光集積回路素子で、メモリチ
ップを高集積化する場合には、発光部および受光部それ
ぞれを半導体ホイスカー結晶で構成することによって解
決できる。
ゲルマニウム、ガリウム、ヒ素、アルミニウム、インジ
ウム、リン、窒素、およびカーボンの少なくとも二つの
元素の組合せによる化合物半導体で構成することができ
る。
上に所定間隔を置いて対向して設けたGaAs導波路間
を、発光部を構成するホイスカー結晶からなるn型Ga
Asとp型GaAsとのp−n接合で連結する。また、
例えばGaAs導波路間の受光部を、ホイスカー結晶か
らなるn型GaAsと高抵抗GaAsとp型GaAsと
で連結する。
の気相成長法(MOCVD)により容易に形成でき、例
えばGaAsの原料ガスに周知のドーピングガスを混入
させ、その種類を成長の途中で変えればホイスカー結晶
成長方向に例えばn−p接合を意図的に形成できる。
えば、SiH4、SeH6等が挙げられ、これによりSi
もしくはSeをドーピングすることができる。p型であ
れば例えば、メタンガス(CH4)、もしくはジメチル
亜鉛(ZnMe2)が挙げられ、これによりカーボン
(C)、もしくはZnをドーピングすることができる。
また、高抵抗GaAsの場合には、これらのドーピング
ガスの導入を中止すればよい。
成長に際しては、Ga原料に例えばトリメチルガリウム
(GaMe3)、As原料に例えばアルシン(AsH3)
を用い、水素ガス(H2)をキャリアガスとして例えば
420℃に加熱した基板上に送給すれば容易にGaAs
ホイスカー結晶を成長することができる。そして、この
場合もホイスカー結晶を成長させるに際しては、GaA
s領域に予め金をスパッタもしくは蒸着により付着させ
ておき、これを熱処理してGaAsと反応させて合金化
し、結晶成長核を形成しておくことが重要となる。
施の形態を詳細に説明する。図1は、2層配線構造体を
有する本発明の集積回路の断面構造を模式的に示したも
のである。
ては、半導体集積回路の基板1上に第1層配線2、層間
絶縁膜3、配線層間の接続導体を構成するホイスカー結
晶4、第2層配線5の順に形成されている。ここで、ホ
イスカー結晶4は例えばタングステンからなり、配線接
続部において配線接続用孔6内に形成され、第1層配線
2と第2層配線5とを電気的に接続している。
通常の集積回路に使用されている配線材と同様の例えば
アルミ(Al)等の薄膜導体が、層間絶縁膜3としては
酸化珪素(SiO2)、窒化珪素(SiN)、アルミナ
(Al2O3)、もしくは流動性シリカ(PSG)のごと
き無機系の耐熱性絶縁膜が用いられる。
スカー結晶4としては、上記のように例えばタングステ
ンのごとき導体金属が使用されるが、ホイスカー結晶4
を成長し易くするため、配線接続用孔6内の第1層配線
2の露出面に下地としてAuを蒸着、もしくはスパッタ
リングで被着し、熱処理して第1層配線2を構成する金
属と合金化しておく。
4の成長に際しては、CVDの原料ガスとしてWF6を
水素ガス(H2)と共に供給し、約500℃に加熱した
基板上に送給することにより容易にWのホイスカー結晶
を成長することができる。
を説明する。 〈実施例1〉図1の断面構造において、半導体集積回路
の基板1をSi基板とし、その上に形成された第1層配
線2および第2層配線5をそれぞれAl配線とし、層間
絶縁膜3をSiO2、ホイスカー結晶4をタングステン
結晶とした2層配線構造体を有する半導体集積回路を構
成した。
上記半導体集積回路の製造方法を具体的に説明する。図
2(a)、(b)、(c)、(d)は、製造工程の主要
部を断面図で模式的に示したものである。以下、工程に
したがって順次説明する。
蒸着し、周知のリソグラフィ技術により配線パターンを
形成し、第1層Al配線2を形成する。次いで、層間絶
縁膜3としてSiO2を形成し、さらにその上にホトレ
ジストパターン7を形成する。この後、ホトレジストパ
ターン7の開口部6aを通して絶縁膜3に配線接続孔と
なる開口部6を形成する。次に、蒸着により金8を被着
し、熱処理により配線接続孔内の金を下地の第1層Al
配線2と反応させて合金化し、金合金8aを形成する。
去することにより、合金膜8をリフトオフする。絶縁膜
3の開口部6内には金合金8aが残る。 図2(c);この金合金8aを種にしてホイスカー結晶
4をCVD法により結晶成長させる。ここで、ホイスカ
ー結晶4は絶縁膜3の開口部6の上端よりも少し突出し
た形状にする。
様の工程で第2層Al配線5を形成する。この時、ホイ
スカー結晶4によって第2層Al配線5と第1層Al配
線2とは電気的に接続される。このようにして形成され
た2層配線構造では、図7(a)、(b)に従来例とし
て示したような接続部の段差10、11は発生しない。
を用いた集積回路の一部分を模式的に示した断面図であ
る。この図に示した構造においても、Al配線の層間接
続にそれぞれホイスカー結晶4、4aを用いている。す
なわち、第1層配線2と第2層配線5との接続は実施例
1と同様にホイスカー結晶4であり、第2層配線5と第
3層配線5aとの接続はホイスカー結晶4aによってい
る。この第3層配線5aの形成は、実施例1に示した図
2の第2の配線層5の形成工程を繰り返したものであ
る。
場合にも、層間接続の方法はこれらの実施例と同様に積
層する配線層の層数分だけ、図2の第2の配線層5の形
成工程を繰り返すことにより容易に行うことができる。
板内にホイスカー結晶を用いた発光素子、受光素子を配
置した構造について説明する。図4はホイスカー結晶を
用いた光素子の断面模式図である。図4(a)はホイス
カー結晶を発光素子とした場合の構造であり、図4
(b)はホイスカー結晶を受光素子とした場合の構造を
示す。
光集積回路の構造を模式的に示した平面図である。ま
た、図6は、ホイスカー結晶を用いた素子の製造工程を
模式的に示した断面斜視図である。
s導波路21a、21bがあり、これら2つの導波路間
をホイスカー結晶からなり発光素子を構成するp型Ga
As24aとn型GaAs24bとで連結している。
aAs導波路21a、21bがあり、これら2つの導波
路間をホイスカー結晶からなり受光素子を構成するp型
GaAs24a、高抵抗GaAs24c、n型GaAs
24bとで連結している。
う複数のゲート回路および演算器とゲート回路との信号
伝達線路に導波路101、102、112を用いた光集
積回路の構造である。
05、増幅器104、入力端発光部103、導波路11
2から構成される。入力端発光部103では、増幅器1
04から出た電気信号を光の信号に変換し、導波路11
2へ伝送する。導波路112を伝搬する光の一部は導波
路101に乗り移り、光電変換部107に到達する。光
電変換部107に到達した光は、電気に変わり増幅器1
08を通って演算器110に到達する。演算器110か
らの電気信号は、増幅器109を通り、光電変換部10
7で電気から光に変換され導波路101に入る。
例えば、導波路102から出力端受光部111に至り、
光から電気に信号変換されて出力端ゲート106から出
る。ここで、入力端発光部103には例えば、図4
(a)に示すホイスカー結晶素子が、また、出力端受光
部111には例えば、図4(b)に示すホイスカー結晶
素子が用いられる。
製造工程の主要部を示している。以下、この図にしたが
い工程順に製造方法を説明する。 図6(a);予めGaAs基板20上に導波路となるG
aAsリッジ21a、21bを形成しておき、次いで基
板表面を絶縁膜(例えばSiO2)22、レジスト膜2
3で被覆する。
面が含まれるようリソグラフィ技術によりレジスト開口
部26aを設ける。レジスト開口部26aを通して更に
エッチングにより絶縁膜22にも開口部6(図面には表
示されていない)を設けて、GaAsリッジ21b側面
が開口部26から露出するようにする。
着した状態を示している。このAl蒸着は一般に斜め蒸
着法と呼ばれるもので、GaAsリッジ部21bの斜面
にはAl膜27が付着しないようにAl蒸着の入射角度
を基板表面に垂直な方向に対して20°から50°程度
傾いた角度に選ぶ。
GaAsリッジ21bの斜面にAuが付着するようにA
u蒸着の入射角度を基板表面に垂直な方向に対して20
°から50°程度の角度に選ぶ(Alの蒸着とは逆方向
から蒸着する)。このAu蒸着で、絶縁膜22の開口部
6内に入射したAu28(図面には表示されていない)
はGaAsリッジ21bの側面に付着する。
8をリフトオフするためAl膜27、レジスト膜23を
それぞれ除去した後、基板を加熱して絶縁膜22の開口
部6内に付着したAu28と下地のGaAs21bとを
合金化する。その後、絶縁膜22を除去するとGaAs
21bの側面に金合金8aが形成される。この金合金8
aは、この後のホイスカー結晶形成工程で重要な結晶成
長核となる。
CVD)によりGaAsのホイスカー結晶24を形成す
る。GaAsホイスカー結晶24の成長方法は、GaA
sの原料ガスはトリメチルガリウム(GaMe3)とア
ルシン(AsH3)とであり、これらのガスを水素をキ
ャリアガスとして420℃に加熱した基板表面に供給す
ると、Au付着部(金合金8a)からGaAsのホイス
カー結晶24が選択的に成長する。
であるから、GaAs基板表面に平行な方向に(11
1)B方向が含まれ、かつ、GaAsリッジ21bのA
uが付着(正確には金合金8a)する側面に(111)
B結晶面が含まれるようにすると、ホイスカー結晶24
は基板表面に平行に成長する。ホイスカー結晶24を成
長させる際に、供給する原料ガスにドーピングガスを混
入させ、その種類を成長の途中で適宜変えるとホイスカ
ー成長方向に例えばp−n接合を意図的に形成できる。
24で発光素子を形成する場合には、MOCVDにおい
てGaAs原料ガス中にn形ドーピングガスとしてモノ
シランガス(CH4)を混入しシリコンをドープしたn
−GaAsホイスカー結晶24bを形成し、次いでモノ
シランガスの代わりにp形ドーピングガスとしてメタン
ガスを混入しカーボンをドープしたp−GaAsホイス
カー結晶24aを成長した。こうしてGaAsリッジ2
1aと21bとの間を、p−n接合を有するGaAsホ
イスカー結晶24で連結した。
ー結晶24で受光素子を形成する場合には、上記MOC
VDにおいてGaAsホイスカー結晶によりp−n接合
を形成する中間工程に、高抵抗GaAsホイスカー結晶
の成長工程を付加する。
ピングガスを混入してn−GaAsホイスカー結晶24
bを成長させた後、このn形ドーピングガスの混入を停
止し、GaAs原料ガスだけで高抵抗のGaAsホイス
カー結晶24cを成長させる。次いで、p形ドーピング
ガスを混入してp−GaAsホイスカー結晶24aを成
長させる。
1bとの間を、p形GaAsホイスカー結晶24a・高
抵抗GaAsホイスカー結晶24c・n形GaAsホイ
スカー結晶24bから構成されるGaAsホイスカー結
晶24で連結した。
aAsの例を挙げたが、その他例えば二種元素の組み合
わせであればInP,InAs,GaN,SiC,Si
Ge,AlNなど、三種元素の組み合わせであればAl
GaAs,AlInP,GaAlN,InAlAsな
ど、四種元素の組み合わせであればAlGaInP,I
nAlGaP,InGaAlAsなどの化合物半導体で
も同様の結果が得られる。
の目的を達成することができた。すなわち、半導体集積
回路の多層配線構造体における配線層間の接続を、導体
ホイスカー結晶で構成することにより、接続部の段差が
解消できるので、配線接続部における電気抵抗の増大、
接続部の断線等の不具合を解消でき、信頼性の高い多層
配線構造体を有する集積回路が実現できると共に、製造
歩留まりが著しく向上する。
ことにより、集積回路内信号伝達速度の高速化、大容量
化が計れ従来の電気配線回路で限界となっていた信号速
度の遅延を解決することが可能となった。
示した断面図。
的に示した断面図。
した断面図。
いた光集積回路の要部構造を模式的に示した断面図。
を模式的に示した平面図。
た素子の製造工程を模式的に示した断面斜視図。
断面図。
Claims (11)
- 【請求項1】少なくとも2層の配線層が積層された多層
配線構造体を有する半導体集積回路であって、層間絶縁
膜を介して第1の配線層と第2の配線層とを電気的に接
続する導体をホイスカー結晶で構成して成る半導体集積
回路。 - 【請求項2】上記ホイスカー結晶と第1の配線層との接
続は、金と第1の配線層を構成する金属との合金層を介
して接続するように構成して成る請求項1記載の半導体
集積回路。 - 【請求項3】上記ホイスカー結晶を、タングステン、ア
ルミニウム、シリコン、銅、チタン、白金、パラジウ
ム、鉄、ニッケル、クロム、カーボン、ランタン、ボロ
ン、モリブデン、タンタル、およびこれらの合金材料の
少なくとも1種の金属で構成して成る請求項1記載の半
導体集積回路。 - 【請求項4】電気信号の処理をおこなう演算回路と、こ
の演算回路との間で光信号の授受を行う回路から構成さ
れる半導体光集積回路において、光信号の授受を行う回
路は、集積回路外部からの信号を取り込む入力端部分と
集積回路外部への信号を出す出力端部分と光信号の伝送
を行う導波路とから構成されると共に、前記光信号の授
受を行う回路に配設された発光素子および受光素子の少
なくとも一方を、化合物半導体のホイスカー結晶で構成
して成る半導体光集積回路。 - 【請求項5】上記集積回路外部からの信号を取り込む入
力端部分は、電気信号を光信号に変換する発光素子を構
成要素として含む請求項4記載の半導体光集積回路。 - 【請求項6】上記集積回路外部への信号を出す出力端部
分は、光信号を電気信号に変換する受光素子を構成要素
として含む請求項4記載の半導体光集積回路。 - 【請求項7】上記電気信号を光信号に変換する発光素子
は半導体ホイスカーを用いたp−n接合により構成して
成る請求項4もしくは5記載の半導体光集積回路。 - 【請求項8】上記光信号を電気信号に変換する受光素子
は半導体ホイスカーを用いたp−n接合により構成して
成る請求項4もしくは6記載の半導体光集積回路。 - 【請求項9】上記半導体ホイスカーは、シリコン、ゲル
マニウム、ガリウム、ヒ素、アルミニウム、インジウ
ム、リン、窒素、およびカーボンの少なくとも二つの元
素の組合せによる化合物半導体で構成して成る請求項7
もしくは8記載の半導体光集積回路。 - 【請求項10】化合物半導体基板上に所定間隔で対向離
間して設けられた化合物半導体からなる導波路間を、上
記半導体ホイスカーで連結して成る請求項7もしくは8
記載の半導体光集積回路。 - 【請求項11】上記半導体ホイスカーは、化合物半導体
から構成される一方の導波路側から金と前記導波路を構
成する化合物半導体の合金層を介して結晶成長し、対向
する化合物半導体から構成される他方の導波路に達して
両導波路間を連結構成して成る請求項7もしくは8記載
の半導体光集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14885296A JP2881133B2 (ja) | 1996-06-11 | 1996-06-11 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14885296A JP2881133B2 (ja) | 1996-06-11 | 1996-06-11 | 半導体集積回路の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09330977A true JPH09330977A (ja) | 1997-12-22 |
JP2881133B2 JP2881133B2 (ja) | 1999-04-12 |
Family
ID=15462187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14885296A Expired - Fee Related JP2881133B2 (ja) | 1996-06-11 | 1996-06-11 | 半導体集積回路の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2881133B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012033905A (ja) * | 2010-07-02 | 2012-02-16 | Semiconductor Energy Lab Co Ltd | 半導体装置、及び半導体装置の作製方法 |
-
1996
- 1996-06-11 JP JP14885296A patent/JP2881133B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012033905A (ja) * | 2010-07-02 | 2012-02-16 | Semiconductor Energy Lab Co Ltd | 半導体装置、及び半導体装置の作製方法 |
US8969866B2 (en) | 2010-07-02 | 2015-03-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2881133B2 (ja) | 1999-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10340309B2 (en) | Light emitting device | |
US9726819B2 (en) | Complementary metal oxide semiconductor device with III-V optical interconnect having III-V epitaxial semiconductor material formed using lateral overgrowth | |
US6730990B2 (en) | Mountable microstructure and optical transmission apparatus | |
US5081062A (en) | Monolithic integration of silicon on insulator and gallium arsenide semiconductor technologies | |
US7198671B2 (en) | Layered substrates for epitaxial processing, and device | |
US6458614B1 (en) | Opto-electronic integrated circuit | |
US6028348A (en) | Low thermal impedance integrated circuit | |
US8859400B2 (en) | Gallium nitride devices with conductive regions | |
CN101373807B (zh) | 半导体器件上导电金属层的制作 | |
JPH10321911A (ja) | 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード | |
TW478180B (en) | Semiconductor laminated substrate, semiconductor crystal substrate and semiconductor device and method of manufacturing the same | |
GB2513531A (en) | Semiconductor structure and method for manufacturing a semiconductor structure | |
US7915700B2 (en) | Monolithic integrated composite device having silicon integrated circuit and silicon optical device integrated thereon, and fabrication method thereof | |
JP2881133B2 (ja) | 半導体集積回路の製造方法 | |
US20030020107A1 (en) | Structure and method for fabricating semiconductor capacitor structures utilizing the formation of a compliant structure | |
CN115579437A (zh) | 一种外延芯片结构 | |
US20030020104A1 (en) | Increased efficiency semiconductor devices including intermetallic layer | |
TW540101B (en) | Semiconductor structure and device including a monocrystalline conducting layer and method for fabricating the same | |
US20030035607A1 (en) | Apparatus for effecting conversion between communication signals in a first signal-form and communication signals in a second signal-form and method of manufacture therefor | |
US5364815A (en) | Crystal articles and method for forming the same | |
JP3189055B2 (ja) | 化合物半導体装置用ウエハ及びその製造方法 | |
WO2003009377A2 (en) | Semiconductor structures with coplaner surfaces | |
US10355161B2 (en) | Germanium-based photoreceiver having tungsten contacts | |
JP3540947B2 (ja) | 発光ダイオードアレイ | |
JPH07321343A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110129 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110129 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120129 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |