CN114695249A - 一种接触部、位线、存储节点和dram的制造方法 - Google Patents

一种接触部、位线、存储节点和dram的制造方法 Download PDF

Info

Publication number
CN114695249A
CN114695249A CN202011580002.4A CN202011580002A CN114695249A CN 114695249 A CN114695249 A CN 114695249A CN 202011580002 A CN202011580002 A CN 202011580002A CN 114695249 A CN114695249 A CN 114695249A
Authority
CN
China
Prior art keywords
layer
manufacturing
contact
bit line
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011580002.4A
Other languages
English (en)
Inventor
李相遇
安重镒
金成基
熊文娟
蒋浩杰
李亭亭
崔恒玮
罗英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202011580002.4A priority Critical patent/CN114695249A/zh
Publication of CN114695249A publication Critical patent/CN114695249A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种接触部、位线、存储节点和DRAM的制造方法。一种接触部的制造方法，包括：提供半导体衬底，所述半导体衬底上形成有介质层；在所述介质层中形成穿过所述介质层并暴露出所述衬底的一部分的接触孔；在所述接触孔中沉积由Si或SiGe构成的籽晶层，然后沉积掺杂型多晶硅层，并在惰性气氛中进行退火处理以形成接触部。将该方法用于位线、存储节点和DRAM的制造中。本发明通过将硅单晶化有效降低了掺杂硅的电阻，从而广泛应用各类器件的制备中，尤其用于导线的制作中。

Description

一种接触部、位线、存储节点和DRAM的制造方法
技术领域
本发明涉及半导体生产工艺领域，特别涉及一种接触部、位线、存储节点 和DRAM的制造方法。
背景技术
在半导体制造过程中，采用刻蚀工艺在介质层中形成接触孔，随后在接触 孔中沉积导电材料用于半导体器件的电连接，这是一种广泛使用的工艺。以 DRAM为例，接触孔可直接与器件的栅极、源漏极等电连接，还可以用于层与 层之间的电连接。因此，在半导体生中应尽力减小接触孔中导电介质的电阻， 例如通过N型掺杂多晶硅形成电子移动的通道，实现电阻更小化；或者在沉积 多晶硅之前预处理(包括清洁等)、在沉积前后减少界面上氧化膜来大幅减小电 阻，或者在沉积设备中安装氮气净化功能的部件，以减少自然形成的氧化膜量。 这些方法减小电阻的幅度有限，仅仅从表面改善，并没有从根本上解决电阻高 的问题。
为此，特提出本发明。
发明内容
本发明的主要目的在于提供一种接触部的制造方法，该方法通过将硅单晶 化有效降低了接触部的电阻，从而广泛应用各类器件的制备中，尤其用于导线 的制作中。
为了实现以上目的，本发明提供了以下技术方案。
一种接触部的制造方法，包括：
提供半导体衬底，所述半导体衬底上形成有介质层；
在所述介质层中形成穿过所述介质层并暴露出所述衬底的一部分的接触孔；
在所述接触孔中沉积由Si或SiGe构成的籽晶层，然后沉积掺杂型多晶硅 层，并在惰性气氛中进行退火处理以形成接触部。
上述方法先在基底上沉积籽晶层作为基层，然后沉积掺杂型多晶硅层，最 后在退火作用下，使硅晶粒细化，并在籽晶层的单晶向结构引导下，使多晶硅 转变为单晶结构，电阻随之减小。可见，本发明的上述方法通过硅的结晶化从 根本上大幅减小了电阻。
该方法还可用于位线接触孔和存储节点接触孔中导电介质的填充，具体如 下。
一种位线的制造方法，包括上文所述接触部的制造方法；以及
在所述接触部上形成阻挡层、导体层和盖层；
刻蚀所述盖层、导体层、阻挡层和接触部以形成位线堆叠；
在所述位线堆叠两侧形成位线侧墙。
一种存储节点的制造方法，包括上文所述接触部的制造方法；以及
在所述接触部上形成阻挡层和导体层；
对所述导体层进行图案化处理以形成接触焊盘。
一种DRAM的制造方法，包括上文所述的位线的制造方法和存储节点的制 造方法。
与现有技术相比，本发明达到了以下技术效果：
(1)利用硅的结晶化大幅降低了位线接触、存储节点接触等半导体器件接 触部的电阻；
(2)掺杂硅的沉积方法流程简单，增加的退火工序可以原位进行。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领 域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并 不认为是对本发明的限制。
图1为现有技术沉积掺杂硅的流程示意图；
图2为现有技术接触孔中填充多晶硅的形貌示意图；
图3为本发明沉积掺杂硅的流程示意图；
图4为低压退火前后硅晶体结构变化示意图；
图5为低压退火前硅形貌图；
图6为低压退火后硅形貌图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是 示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知 结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比 例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些 细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系 仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域 技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/ 层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层 /元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另 外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时， 该层/元件可以位于该另一层/元件“下”。
现有技术降低接触孔电阻的方法仅仅是去除一些会额外增加电阻的杂质， 例如制备过程中产生的氧化膜等杂质，并没有降低接触孔中导电介质自身的电 阻，因此，电阻的减小幅度有限，不能满足半导体领域日益严苛的要求。
以DRAM的位线或存储节点接触孔为例，首先在通过硅的局部氧化工艺或 浅沟槽隔离(STI)工艺将半导体衬底分为场区和有源区之后，在衬底的有源区上 形成MOS晶体管。晶体管的一些源/漏区相应连接到电容(存储节点)接触区 域，而其它源/漏区被归入连接到位线的位线接触区域，这些连接通过接触部实 现，接触部是由接触孔中填充的多晶硅构成。接触孔通常这样形成：在衬底的 表面上形成介质膜层(诸如氧化硅或金属氧化物等高k介质材料)，在介质层中 形成接触孔，该接触孔应穿过所述介质层并暴露出所述衬底的一部分的接触孔。
如图1所示，在接触孔中沉积多晶硅前通入氮气N2净化环境，然后通入硅 源SiH4(还可以是DIPAS、SiH2Cl2、SiHCl3、SiCl4、Si2H6等)和掺杂气体源 PH3(还可以是B2H6、AsH3等)，进行硅沉积(沉积手段不限，例如CVD、ALD、 PEALD、LPCVD等)，得到的结构形貌如图2所示。在有源区单元，接触孔的 衬底为硅衬底，接触孔内沉积有多晶硅201，多晶硅201表面依据需要选择性 地沉积有介电膜202(例如TiSiN，即TSN)、电极203(例如金属W等)和绝 缘膜204(氮化硅)等。在上述沉积工艺中，现有技术在沉积前后会对界面进 行清洗(湿式清洗或干式清洗)，以去除自然氧化膜。
本发明提供了另外一种降低导电介质自身电阻的方法，本发明的导电介质 指“硅Si”，并且因半导体器件需要，硅通常为掺杂硅，掺杂的类型是任意的， N型掺杂或者P型掺杂。
本发明提供的掺杂硅的沉积方法如下：
在基底上沉积籽晶层，所述籽晶层为Si或SiGe；
然后沉积掺杂型多晶硅层；
在惰性气氛中进行退火处理。
本发明先在基底上沉积籽晶层作为基层，然后沉积掺杂型多晶硅层，最后 在退火作用下，使硅晶粒细化，并在籽晶层的单晶向结构引导下，使多晶硅转 变为单晶结构，电阻随之减小。可见，本发明通过硅的结晶化从根本上大幅减 小了电阻。
除此外，本发明还可以叠加现有技术的清洗和氮气净化步骤，以去除氧化 膜，进一步降低电阻。
其中一个优选的实施方式中，在沉积设备中气流的变化如图3所示，沉积 过程为：
第一步、通入氮气N2流，净化环境；
第二步、生长籽晶层：通入SiH4(或者，SiH4+GeH4)，控制反应条件，生 长籽晶层；在这一步骤中，反应气体的流速成梯度增加的变化。
第三步、沉积多晶硅：通入硅源(包括但不限于DIPAS、SiH4、SiH2Cl2、 SiHCl3、SiCl4、Si2H6等)和掺杂气体源(包括但不限于B2H6、PH3、AsH3)， 进行硅沉积(沉积手段不限，例如CVD、ALD、PEALD、LPCVD等)，沉积 温度为500～550℃，压力为25Pa以下的低压甚至真空；
第四步、低压退火：通入氮气，温度调节至450～600℃，压力保持在25Pa 以下的低压甚至真空，进行退火处理。
其中，第三步沉积的掺杂多晶硅的晶向结构如图4中a和图5所示，成多 晶无定形状态，经过低压退火后转变为如图4中b和图6的规律单晶结构。最 终形成掺杂硅膜，在硅衬底上依次叠加籽晶层、经结晶化的硅层。
上述沉积过程可以在同一设备原位完成。
利用上述方法在接触孔中形成接触部后，再经过后续处理会形成位线、存 储节点，构成DRAM存储单元。例如形成位线：在接触部上形成阻挡层和导体 层；在所述金属层上形成盖帽层；刻蚀所述盖层、导体层、阻挡层和接触部形 成位线叠层；在所述位线叠层两侧形成位线侧墙。
将本发明接触部的形成过程用于DRAM中的存储节点接触的制造中，其形 成过程：在所述接触部上形成阻挡层和导体层；对导体层进行图案化处理(结 合光刻胶掩膜、刻蚀等手段实现)以形成接触焊盘。
本发明的上述沉积方法还可用于其他器件中接触部的形成，例如Flash或 逻辑器件中用于多层结构间电连接的接触部，或者其他器件中需要电连接的接 触部。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的 目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价 物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这 些替代和修改都应落在本公开的范围之内。

Claims (11)

1.一种接触部的制造方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有介质层；
在所述介质层中形成穿过所述介质层并暴露出所述衬底的一部分的接触孔；
在所述接触孔中沉积由Si或SiGe构成的籽晶层，然后沉积掺杂型多晶硅层，并在惰性气氛中进行退火处理以形成接触部。
2.根据权利要求1所述的制造方法，其特征在于，所述掺杂型多晶硅层的沉积在25Pa以下的低压环境或者真空环境中进行。
3.根据权利要求2所述的制造方法，其特征在于，所述沉积掺杂型多晶硅层的温度为500～550℃。
4.根据权利要求1或3所述的制造方法，其特征在于，所述退火温度为450～600℃。
5.根据权利要求1所述的制造方法，其特征在于，所述惰性气氛为氮气。
6.根据权利要求1所述的制造方法，其特征在于，所述掺杂为磷掺杂。
7.根据权利要求1所述的制造方法，其特征在于，所述籽晶层的沉积方法为：
以流量梯度增加的方式供应前驱体。
8.根据权利要求7所述的制造方法，其特征在于，所述前驱体至少包含甲硅烷，以及选择性地包含GeH4。
9.一种位线的制造方法，其特征在于，包括如权1-8之一所述接触部的制造方法；以及
在所述接触部上形成阻挡层、导体层和盖层；
刻蚀所述盖层、导体层、阻挡层和接触部以形成位线堆叠；
在所述位线堆叠两侧形成位线侧墙。
10.一种存储节点的制造方法，其特征在于，包括如权1-8之一所述接触部的制造方法；以及
在所述接触部上形成阻挡层和导体层；
对所述导体层进行图案化处理以形成接触焊盘。
11.一种DRAM的制造方法，包括如权利要求9的位线的制造方法和权利要求10的存储节点的制造方法。
CN202011580002.4A 2020-12-25 2020-12-25 一种接触部、位线、存储节点和dram的制造方法 Pending CN114695249A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011580002.4A CN114695249A (zh) 2020-12-25 2020-12-25 一种接触部、位线、存储节点和dram的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011580002.4A CN114695249A (zh) 2020-12-25 2020-12-25 一种接触部、位线、存储节点和dram的制造方法

Publications (1)

Publication Number Publication Date
CN114695249A true CN114695249A (zh) 2022-07-01

Family

ID=82129860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011580002.4A Pending CN114695249A (zh) 2020-12-25 2020-12-25 一种接触部、位线、存储节点和dram的制造方法

Country Status (1)

Country Link
CN (1) CN114695249A (zh)

Similar Documents

Publication Publication Date Title
US7176109B2 (en) Method for forming raised structures by controlled selective epitaxial growth of facet using spacer
US6326658B1 (en) Semiconductor device including an interface layer containing chlorine
US9190410B2 (en) Semiconductor devices
US7816257B2 (en) Methods of fabricating semiconductor devices including contact plugs having laterally extending portions
US20030087512A1 (en) Method of manufacturing a semiconductor device
US10680102B2 (en) Reduction of top source/drain external resistance and parasitic capacitance in vertical transistors
KR100603588B1 (ko) 낮은 콘택 저항을 갖는 반도체 소자 및 그 제조 방법
KR20020083770A (ko) 반도체 소자의 콘택 플러그 형성방법
KR100441585B1 (ko) 반도체 장치
CN103515195A (zh) 衬底电阻器及其制造方法
JPH1022467A (ja) 半導体装置及びその製造方法
KR20040025967A (ko) 선택적 에피택셜 성장법을 이용한 콘택플러그를 갖는반도체소자 및 그의 제조 방법
CN114695249A (zh) 一种接触部、位线、存储节点和dram的制造方法
JP2023553666A (ja) 縦型電界効果トランジスタ頂部ソース・ドレイン用のラップ・アラウンド型コンタクト
KR100364813B1 (ko) 반도체 소자의 에피택셜층 형성 방법
KR100955924B1 (ko) 반도체 소자의 콘택 플러그 형성방법
JPH097909A (ja) 半導体装置の製造方法
KR100494127B1 (ko) 반도체소자의 플러그 형성방법
CN114695351A (zh) 一种半导体存储器结构及其制造方法
CN114695265A (zh) 形成接触部的方法及制造位线结构和存储节点接触的方法
CN114743972A (zh) 多晶硅接触薄膜的沉积方法
US20200066516A1 (en) Semiconductor Structures Which Include Laminates of First and Second Regions, and Methods of Forming Semiconductor Structures
WO2024041861A1 (en) Backside and frontside contacts for semiconductor device
CN118231461A (zh) 半导体结构及其形成方法
CN114695542A (zh) 一种半导体结构及栅极的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination