CN114695542A - 一种半导体结构及栅极的制作方法 - Google Patents

一种半导体结构及栅极的制作方法 Download PDF

Info

Publication number
CN114695542A
CN114695542A CN202011567045.9A CN202011567045A CN114695542A CN 114695542 A CN114695542 A CN 114695542A CN 202011567045 A CN202011567045 A CN 202011567045A CN 114695542 A CN114695542 A CN 114695542A
Authority
CN
China
Prior art keywords
layer
polycrystalline silicon
polysilicon
polysilicon layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011567045.9A
Other languages
English (en)
Inventor
崔锺武
刘金彪
杨涛
孔真真
余嘉晗
项金娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202011567045.9A priority Critical patent/CN114695542A/zh
Publication of CN114695542A publication Critical patent/CN114695542A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction

Abstract

本发明涉及一种半导体结构及栅极的制作方法。一种半导体结构包括：半导体衬底有源区设有栅极，栅极由栅介质层、第一多晶硅层、第二多晶硅层、金属层依次堆叠而成，并且第二多晶硅层掺杂有碳和锗。栅极的制作方法包括：在半导体衬底上形成浅槽隔离，然后沉积栅介质层；在第栅介质层表面沉积第一多晶硅层；在第一多晶硅层的表面沉积第二多晶硅层，并向第二多晶硅层掺杂碳和锗；然后依次进行第二多晶硅层的N型或P型掺杂、沉积金属层和盖层，经过光刻和刻蚀形成栅极。本发明达到的效果是：细化栅极多晶硅晶粒，降低机械应力；降低漏电现象，提高栅极层间接合稳定性。

Description

一种半导体结构及栅极的制作方法
技术领域
本发明涉及半导体生产工艺领域，特别涉及一种半导体结构及栅极的制作方法。
背景技术
栅极是晶体管中很重要的结构，栅极可以通过制造或者消除源极和漏极之间的沟道，从而允许或者阻碍电子流过。以NPN型MOS管为例，在半导体硅衬底上，用半导体光刻、扩散工艺制作两个高掺杂浓度的N区，并用金属引出两个电极，分别作为漏极D和源极S。然后在漏极和源极之间的P型半导体表面覆盖一层很薄的介质层(通常为SiO2)，在这个介质层膜上制作栅极G，这就构成了一个NMOS管。目前栅极广泛采用堆叠结构，以增加对沟道的控制或提高驱动电流，堆叠结构包括在栅介质层上形成的多晶硅和多层金属，顶层还覆盖有盖层。在多晶硅的沉积过程中会对底部栅介质层产生应力，引起漏电或栅极金属层结合不稳定等问题。
为此，提出本发明。
发明内容
本发明的主要目的在于提供一种栅极的制作方法，该方法采用非掺杂多晶硅硅层和C&Ge掺杂的多晶硅层复合成的材料作为栅极底部的电阻连接，能控制多晶硅晶粒的生长，细化晶粒，降低对底部介质层的机械应力，从而改善器件电特性。
本发明的另一目的在于提供一种半导体结构，该结构中的栅极底部的多晶硅采用掺杂和非掺杂复合而成，具有更优异的电特性，并且耗尽问题更轻。
为了实现以上目的，本发明提供了以下技术方案。
一种半导体结构，包括：
半导体衬底，所述半导体衬底设置有源区；所述半导体衬底的有源区设置栅极，所述栅极由栅介质层、第一多晶硅层、第二多晶硅层和金属层依次堆叠而成，并且所述第二多晶硅层掺杂有碳和锗。
一种栅极的制作方法，包括：
在半导体衬底上形成浅槽隔离，然后在半导体衬底的表面沉积栅介质层；
在所述栅介质层表面沉积第一多晶硅层；
在所述第一多晶硅层的表面沉积第二多晶硅层，并向所述第二多晶硅层掺杂碳和锗；
然后对第二多晶硅层进行N型和/或P型掺杂；
沉积金属层和盖层；
对所述盖层、金属层、第二多晶硅层、第一多晶硅层和栅介质层进行光刻和刻蚀形成栅极。
与现有技术相比，本发明达到了以下技术效果：
(1)细化栅极多晶硅晶粒，降低对介质层的机械应力；
(2)降低漏电现象，减小耗尽问题；
(3)提高栅极金属与多晶硅的接合稳定性。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。
图1为本发明提供的栅极的堆叠结构示意图；
图2为不同碳掺杂量的多晶硅的X射线分析结果；
图3为锗硅的晶粒电镜图；
图4为锗硅掺杂碳的晶粒电镜图；
图5为不同掺杂的多晶硅及非晶硅的拉应力大小比较示意图；
图6至13为本发明实施例1提供的CMOS晶体管制作过程中每步工序得到的形貌图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
以CMOS晶体管为例，其栅极为如图1所示的堆叠结构(图1截取了器件的部分结构)。
CMOS晶体管可用于计算机信息存储、数字影像、集成电路等领域，组成的器件包括典型的DRAM、闪存、PCRAM、MRAM、3D NAND、图像传感器等。这些器件中的CMOS晶体管都包含栅极、源漏极等基本结构。
图1所示栅极制成的CMOS晶体管可用于上述的任意器件。该栅极制作于硅衬底101的有源区(各个有源区通过浅沟槽隔离)，硅衬底101可以是用以承载半导体集成电路组成元件的底材，例如绝缘体上硅(silicon-on-insulator，SOI)、体硅(bulk silicon)(包括单抛片或双抛片，双抛片更有助于降低晶圆后续应力变化)、锗硅等。
在硅衬底101的表面形成有栅介质层102。栅介质层102用于隔离栅极和衬底，可采用氧化硅SiO2或金属氧化物(例如Ta2O5、TiO2、TiN、Al2O3、Pr2O3、La2O3、LaAlO3、HfO2、ZrO2等高k介质材料)，优选采用氧化硅，典型的形成方法是将硅衬底101的浅表层热氧化成氧化硅，作为栅介质层。
栅介质层102的表面形成有第一多晶硅层103。第一多晶硅层103的沉积方式包括但不限于LPCVD、RTCVD或者PECVD；第二层多晶硅要同步掺杂碳C和锗Ge，优选采用LPCVD沉积，更合适的沉积温度为400～550℃(更优选400～500℃)，硅源可以是甲硅烷、二氯甲硅烷、乙硅烷、二异丙基氨基硅烷，双(叔丁基氨基)硅烷，双(二乙基胺基)硅烷，六氯乙硅烷，三(二甲基氨基)硅烷，丁基氨基硅烷、二乙基氨基硅烷、二丙基氨基硅烷、六乙基胺基乙硅烷等典型硅源，优选甲硅烷SiH4或乙硅烷Si2H6。
第一多晶硅层103的表面形成有第二多晶硅层104。第二多晶硅层104中掺杂有碳和锗，这样可以减小对栅介质层的应力。如图2所示的X射线分析结果(四条曲线的碳掺杂量由上至下增加)，随着碳掺杂量增加，晶粒逐渐细化。在柱状晶粒的锗硅(如图3所示)中注入碳后，晶粒变化为如图4所示的细小晶粒，对栅介质层(指氧化硅)的应力变化如图5所示，大大减小。可见，向多晶硅中掺杂碳和锗可以细化晶粒，从而减少其对栅介质层的应力，改善绝缘性。
第二多晶硅层104中掺杂碳和锗的方式是多样的，例如离子注入、高温分解吸附等，可以同步或分步掺杂，优选同步掺杂。同步掺杂时，考虑多晶硅沉积和碳、锗掺杂的多种化学反应要同步进行，需要选择更合适的工艺条件。具体地，掺杂所用的碳源优选选用C2H4或SiH3CH3，这些原料在高温下课分解生产碳、硅，以C2H4为例，其反应式如下：
C2H4→2C+2H2。
所用的锗源包括GeH4或Ge2H6，在硅沉积的同时，锗源高温分解生产锗。
第二多晶硅层104的沉积方式包括但不限于LPCVD、RTCVD或者PECVD；第二层多晶硅要同步掺杂碳C和锗Ge，优选采用LPCVD沉积，更合适的沉积温度为400～550℃(更优选400～500℃)，硅源可以是甲硅烷、二氯甲硅烷、乙硅烷、二异丙基氨基硅烷，双(叔丁基氨基)硅烷，双(二乙基胺基)硅烷，六氯乙硅烷，三(二甲基氨基)硅烷，丁基氨基硅烷、二乙基氨基硅烷、二丙基氨基硅烷、六乙基胺基乙硅烷等典型硅源，优选甲硅烷SiH4或乙硅烷Si2H6。
第二多晶硅层104中锗和碳的掺杂量对电特性也有显著影响，为获得良好的电特性，第二多晶硅层104中碳的掺杂量优选为多晶硅的2～7％(摩尔比)(以第二多晶硅层中的多晶硅为基准)，锗的掺杂量优选为多晶硅的20～40％(摩尔比)。
另外，为了提高栅极各层见的结合力，以及减小应力，所述第一多晶硅层的厚度优选为
Figure BDA0002861285340000051
所述第二多晶硅层的厚度优选为
Figure BDA0002861285340000052
还可以对第二多晶硅层104进行N型或P型掺杂，以改良电阻。如果在后续多晶硅的N型或P型掺杂之后进行快速热处理(RTN)，除了能激活掺杂离子外，还能改善掺杂元素的分布均匀性，进一步细化晶粒，改善电特性。RTN适宜的温度范围为850～950℃。
第二多晶硅层104的表面依次堆叠有第一金属层105、第二金属层106、第三金属层107和盖层108。
栅介质层102、盖层108包括典型的氧化硅SiO2或金属氧化物(例如Ta2O5、TiO2、TiN、Al2O3、Pr2O3、La2O3、LaAlO3、HfO2、ZrO2等高k介质材料)。其中，栅介质层102典型的形成方法是将硅衬底101的浅表层热氧化成氧化硅，作为栅介质层。
第一金属层105用于与多晶硅的欧姆连接，可选用钛、铝、铝铜合金等金属材料。第二金属层106用来阻止第三金属层渗透，常采用氮化金属，例如氮化钨、氮化钛等，并且可以是单层结构或多层复合结构。第三金属层107多采用金属钨。
图1所示的栅极为柱体状，其制作方法通常是：先分步沉积或氧化等手段形成多层，得到堆叠结构，然后光刻和刻蚀成柱状。但本发明的栅极堆叠结构并不仅限于图1所示的栅极，还适用于掩埋式栅极，即在栅极沟槽中形成上文所述的堆叠结构。另外，本发明的栅极也不仅限于CMOS中的栅极，还可以是NMOS栅极或PMOS栅极。
本发明提供了以下优选实施例。
实施例1
制作CMOS晶体管：
第一步，在硅衬底201上形成浅槽隔离202，然后沉积栅介质层203，得到如图6所示的形貌，栅介质层膜的形成方法包括但不限于LPCVD、RTCVD、PECVD或热氧化法。
第二步，供应硅源SiH4，在栅介质层203上采用LPCVD手段沉积第一多晶硅层204(沉积温度控制在400～500℃)；之后继续沉积第二多晶硅层205，在沉积第二多晶硅层205时供应C2H4、GeH4，沉积温度控制在400～500℃，得到碳和锗掺杂的多晶硅，如图7所示的形貌。
第三步，以光刻胶为掩膜，对部分第二多晶硅层205进行N型掺杂(例如磷p)，如图8所示，去除光刻胶，清洁；
第四步，以光刻胶为掩膜，对部分第二多晶硅层205进行P型掺杂(例如硼B)，如图9所示，去除光刻胶，清洁；这一步和第三步可以调换先后顺序。
第五步，进行快速热退火处理，处理温度控制在850～950℃范围内，在第二多晶硅层上形成掺杂均匀好的P型掺杂区域205b和N型掺杂区域205a，如图10所示。
第六步，在掺杂后的多晶硅上依次形成第一金属层206(例如钛)、第二金属层207(例如氮化钛)、第三金属层208(例如W)和盖层209，如图11所示。
第七步，结合光刻胶和刻蚀工艺对上述形成的堆叠结构刻蚀，形成NMOS栅极210和PMOS栅极211，如图12所示。
第八步，进行源漏区域掺杂、引出电极等，形成NMOS和PMOS的源漏极，得到互补的NMOS晶体管212和PMOS晶体管213，如图13所示。
经检测，该实施例得到的CMOS晶体管相比非CO离子注入的器件具有更优异的电特性。
实施例2
制作NMOS晶体管：
第一步，在硅衬底201上形成浅槽隔离，然后沉积栅介质层202，栅介质层的形成方法包括但不限于LPCVD、RTCVD、PECVD或热氧化法。
第二步，采用甲硅烷，利用LPCVD手段在栅介质层上依次沉积第一多晶硅层203和第二多晶硅层204，第一多晶硅层为非掺杂，第二多晶硅层沉积时供应C2H4、GeH4。
第三步，以光刻胶为掩膜，对第二多晶硅层进行N型(例如磷p)或P型掺杂(例如硼B)，去除光刻胶，清洁。
第四步，进行快速热退火处理，处理温度控制在850～950℃范围内。
第五步，在掺杂后的多晶硅上依次形成第一金属层(例如钛)、第二金属层(例如氮化钛)、第三金属层(例如W)和盖层。
第六步，结合光刻胶和刻蚀工艺对上述形成的堆叠结构刻蚀，形成NMOS栅极。
第八步，进行源漏区域掺杂、引出电极等，形成NMOS的源晶体管。
经检测，该实施例得到的NMOS晶体管相比非CO离子注入的器件具有更优异的电特性。
实施例3
制作PMOS晶体管：
第一步，在硅衬底上形成浅槽隔离，然后沉积栅介质层，栅介质层的形成方法包括但不限于LPCVD、RTCVD、PECVD或热氧化法。
第二步，采用甲硅烷，利用LPCVD手段在栅介质层上依次沉积第一多晶硅层和第二多晶硅层，第一多晶硅层为非掺杂，第二多晶硅层沉积时供应C2H4、GeH4。
第三步，以光刻胶为掩膜，对部分第二多晶硅层进行N型(例如磷p)或P型掺杂(例如硼B)，去除光刻胶，清洁；
第四步，进行快速热退火处理，处理温度控制在850～950℃范围内。
第五步，在掺杂后的多晶硅上依次形成第一金属层(例如钛)、第二金属层(例如氮化钛)、第三金属层(例如W)和盖层。
第六步，结合光刻胶和刻蚀工艺对上述形成的堆叠结构刻蚀，形成NMOS栅极和PMOS栅极。
第七步，进行源漏区域掺杂、引出电极等，形成PMOS的源漏极，得到晶体管。
经检测，该实施例得到的PMOS晶体管相比非CO离子注入的器件具有更优异的电特性。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (10)

1.一种半导体结构，其特征在于，包括：
半导体衬底，所述半导体衬底设置有源区；所述半导体衬底的有源区设置栅极，所述栅极由栅介质层、第一多晶硅层、第二多晶硅层和金属层依次堆叠而成，并且所述第二多晶硅层掺杂有碳和锗。
2.根据权利要求1所述的半导体结构，其特征在于，按摩尔量计，所述第二多晶硅层中碳的掺杂量为多晶硅的2～7％，锗的掺杂量为多晶硅的20～40％。
3.根据权利要求1或2所述的半导体结构，其特征在于，所述第一多晶硅层的厚度为
Figure FDA0002861285330000011
所述第二多晶硅层的厚度为
Figure FDA0002861285330000012
4.根据权利要求1所述的半导体结构，其特征在于，所述金属层包括依次堆叠的钛层、氮化金属层、钨层，所述钛层位于所述第二多晶硅层的表面。
5.根据权利要求1所述的半导体结构，其特征在于，所述栅极为NMOS栅极，所述第二多晶硅层中包括N型掺杂离子；
或栅极为PMOS栅极，所述第二多晶硅层中包括P型掺杂离子。
6.一种栅极的制作方法，其特征在于，包括：
在半导体衬底上形成浅槽隔离，然后在半导体衬底的表面沉积栅介质层；
在所述栅介质层表面沉积第一多晶硅层；
在所述第一多晶硅层的表面沉积第二多晶硅层，并向所述第二多晶硅层掺杂碳和锗；
然后对第二多晶硅层进行N型和/或P型掺杂；
沉积金属层和盖层；
对所述盖层、金属层、第二多晶硅层、第一多晶硅层和栅介质层进行光刻和刻蚀形成栅极。
7.根据权利要求6所述的制作方法，其特征在于，所述掺杂碳和锗为同步掺杂，所用的碳源为C2H4或SiH3CH3，所用的锗源包括GeH4或Ge2H6。
8.根据权利要求6或7所述的制作方法，其特征在于，所述第二多晶硅层的沉积方法为LPCVD，所用的硅源为SiH4或Si2H6，沉积温度为400～550℃。
9.根据权利要求8所述的制作方法，其特征在于，所述第二多晶硅层的沉积温度为400～500℃。
10.根据权利要求6所述的制作方法，其特征在于，在掺杂完成后还对第二多晶硅层进行快速热退火处理，所述快速热退火处理的温度为850～950℃。
CN202011567045.9A 2020-12-25 2020-12-25 一种半导体结构及栅极的制作方法 Pending CN114695542A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011567045.9A CN114695542A (zh) 2020-12-25 2020-12-25 一种半导体结构及栅极的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011567045.9A CN114695542A (zh) 2020-12-25 2020-12-25 一种半导体结构及栅极的制作方法

Publications (1)

Publication Number Publication Date
CN114695542A true CN114695542A (zh) 2022-07-01

Family

ID=82130006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011567045.9A Pending CN114695542A (zh) 2020-12-25 2020-12-25 一种半导体结构及栅极的制作方法

Country Status (1)

Country Link
CN (1) CN114695542A (zh)

Similar Documents

Publication Publication Date Title
US9466697B2 (en) Semiconductor devices and methods of manufacturing the same
US9583559B2 (en) Capacitor having a top compressive polycrystalline plate
TWI298948B (en) Pmos transistor strain optimization with raised junction regions
KR100822918B1 (ko) 회로 장치와 회로 장치 제조 방법
JP5328671B2 (ja) 非合金化シリサイドを有する移動度が高められたｍｏｓｆｅｔのための構造体及び方法
US8361852B2 (en) Methods of manufacturing CMOS transistors
US20060286755A1 (en) Method for fabricating transistor with thinned channel
TW201034084A (en) Optimized compressive SiGe channel PMOS transistor with engineered Ge profile and optimized silicon cap layer
KR20060103936A (ko) Ｃｍｏｓ용 변형 트랜지스터 집적화
US8207040B2 (en) Methods of manufacturing semiconductor devices including forming (111) facets in silicon capping layers on source/drain regions
CN102456742A (zh) 半导体器件以及制造半导体器件的方法
WO2020076672A1 (en) Gate all-around device
US20180053853A1 (en) Strained silicon complementary metal oxide semiconductor including a silicon containing tensile n-type fin field effect transistor and silicon containing compressive p-type fin field effect transistor formed using a dual relaxed substrate
CN107818946A (zh) 具有阈值电压不同的晶体管的cmos电路及其制造方法
US8247303B2 (en) Semiconductor device and method of manufacturing the same
US20070066023A1 (en) Method to form a device on a soi substrate
CN114695542A (zh) 一种半导体结构及栅极的制作方法
US7595246B2 (en) Methods of manufacturing field effect transistors having elevated source/drain regions
US7531854B2 (en) Semiconductor device having strain-inducing substrate and fabrication methods thereof
JP5287539B2 (ja) 半導体装置の製造方法
US11735593B2 (en) Gate stack dipole compensation for threshold voltage definition in transistors
US7704843B2 (en) Method of manufacturing a semiconductor device
US20070026596A1 (en) Gate electrode structure and method of forming the same, and semiconductor transistor having the gate electrode structure and method of manufacturing the same
CN114678417A (zh) 一种半导体结构及栅极的制作方法
CN114695249A (zh) 一种接触部、位线、存储节点和dram的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination