CN118231461A - 半导体结构及其形成方法 - Google Patents

Abstract

一种半导体结构及其形成方法，其中形成方法包括：提供衬底以及位于衬底上的鳍部，所述鳍部沿第一方向延伸；在所述鳍部表面形成伪栅氧化层；在所述伪栅氧化层表面形成伪栅极层，所述伪栅极层沿第二方向延伸，所述第二方向垂直于所述第一方向；在所述伪栅氧化层和伪栅极层表面形成线性牺牲层以及位于所述线性牺牲层侧壁表面的侧墙结构层；在形成所述线性牺牲层和侧墙结构层之后，去除所述伪栅极层和伪栅氧化层，且去除所述伪栅氧化层的工艺对所述线性牺牲层材料的去除速率小于对所述侧墙结构层材料的去除速率。所述方法通过引入线性牺牲层将侧墙结构层与伪栅氧化层进行间隔，使得在去除伪栅氧化层时不消耗侧墙结构层，提升了半导体器件的质量。

Description

半导体结构及其形成方法

技术领域

本发明涉及半导体制造工艺，具体涉及一种半导体结构及其形成方法。

背景技术

鳍式场效应晶体管与传统金属-氧化物-半导体场效应晶体管相比，具有更强的短沟道抑制能力与更强的工作电流。然而由于鳍式场效应晶体管中只有靠近鳍部顶部表面和侧壁的区域用来作为沟道区，使得鳍部中用于作为沟道区的体积较小，这对增大鳍式场效应晶体管的工作电流造成了限制，因此环绕式栅极技术被提出。环绕式栅极技术实现了栅极对沟道的四面包裹，源极和漏极不再和基底接触，而是利用线状、平板状、或片状等多个源极和漏极横向垂直于栅极分布后，实现金属氧化物半导体场效应晶体管的基本结构和功能。环绕式栅极技术通过外延反应器在衬底上制造出超晶格结构，这样的结构至少需要硅锗材料或者三层硅材料堆叠而成，并且还需要形成浅槽隔离、多晶硅伪栅成像、隔离层和内部隔离层成型、漏极和源极外延、沟道释放、高K金属栅极成型、隔离层中空、以及环形触点成型等。环绕式栅极技术解决了栅极间距尺寸减小后带来的各种问题，包括电容效应等，再加上沟道被栅极四面包裹，因此沟道电流也比鳍式场效应晶体管技术的三面包裹更为顺畅。应用环绕式栅极技术后，业内基本上可以解决3nm乃至以下尺寸的半导体制造问题。

然而，在现有的技术中，去除伪栅氧化层时容易对侧墙结构层造成损耗，使得伪栅极层局部位置线宽增大，从而降低了半导体结构的电学性能，降低了半导体器件的质量。

发明内容

本发明解决的技术问题是，提供一种半导体结构及其形成方法，通过引入线性牺牲层，将侧墙结构层与伪栅氧化层进行间隔，使得在去除伪栅氧化层时不消耗侧墙结构层，提升了伪栅极层的线宽稳定性，从而提升了半导体结构的电学性能，提升了半导体器件的质量。

为了解决上述问题，本发明的技术方案提出一种半导体结构，包括：衬底；位于衬底上的鳍部，鳍部沿第一方向延伸；位于鳍部表面的伪栅氧化层；位于伪栅氧化层顶部表面的伪栅极层，伪栅极层沿第二方向延伸，第二方向垂直于第一方向；位于伪栅氧化层和伪栅极层侧壁表面的线性牺牲层、以及位于线性牺牲层表面的侧墙结构层。

可选的，衬底包括：基底、位于基底上的底部结构、以及位于基底上的隔离结构；鳍部位于底部结构上。

可选的，鳍部包括若干层重叠的复合层，复合层包括第二牺牲层以及位于第二牺牲层表面的沟道层。

可选的，伪栅氧化层材料包括氧化硅；伪栅极层材料包括多晶硅；线性牺牲层材料包括硅化钴。

可选的，线性牺牲层还位于衬底表面和伪栅极层顶部表面。

可选的，侧墙结构层包括：位于线性牺牲层表面的第一侧墙、位于第一侧墙表面的第二侧墙、以及位于第二侧墙表面的第三侧墙。

可选的，第一侧墙的材料包括氮化硅；第二侧墙的材料包括低介电材料；第三侧墙的材料包括氮化硅。

相应的，本发明技术方案中还提供一种半导体结构的形成方法，包括:提供衬底以及位于衬底上的鳍部，鳍部沿第一方向延伸；在鳍部表面形成伪栅氧化层；在伪栅氧化层表面形成伪栅极层，伪栅极层沿第二方向延伸，第二方向垂直于第一方向；在伪栅氧化层和伪栅极层侧壁表面形成线性牺牲层以及位于线性牺牲层表面的侧墙结构层；在形成线性牺牲层和侧墙结构层之后，去除伪栅极层和伪栅氧化层，且去除伪栅氧化层的工艺对线性牺牲层材料的去除速率小于对侧墙结构层材料的去除速率。

可选的，伪栅极层形成方法包括：在衬底及伪栅氧化层上形成第一牺牲层，第一牺牲层表面高于鳍部的顶部表面，第一牺牲层内具有第一开口，第一开口沿第二方向延伸且暴露出伪栅氧化层的部分表面；在第一开口内形成初始伪栅极层；对初始伪栅极层进行平坦化处理直至暴露出第一牺牲层表面，形成伪栅极层。

可选的，第一开口的形成方法包括：在第一牺牲层表面形成第一掩膜层，第一掩膜层暴露出第一牺牲层的部分表面；以第一掩膜层为掩膜，对第一牺牲层进行刻蚀，直至暴露出鳍部顶部表面，形成第一开口。

可选的，在形成伪栅极层之后，去除第一牺牲层。

可选的，第一牺牲层材料包括氮化硅；去除第一牺牲层的方法包括：干法刻蚀或湿法刻蚀；干法刻蚀方法包括Certas化学气体刻蚀；湿法刻蚀方法包括磷酸溶液刻蚀。

可选的，形成线性牺牲层以及位于线性牺牲层表面的侧墙结构层后，还包括：在侧墙结构层、线性牺牲层、以及鳍部内形成源漏开口，源漏开口暴露出衬底的部分表面；在源漏开口内形成源漏外延层。

可选的，鳍部包括若干层重叠的复合层，复合层包括第二牺牲层以及位于第二牺牲层表面的沟道层。

可选的，在形成源漏开口之后，在形成源漏外延层之前，对源漏开口暴露出的第二牺牲层进行刻蚀，在相邻沟道层之间形成凹槽；在凹槽内形成第一阻挡层。

可选的，形成源漏外延层之后，去除伪栅极层和伪栅氧化层之前还包括：在衬底、侧墙结构层、以及源漏外延层表面形成阻挡结构。

可选的，去除伪栅极层的方法包括：干法刻蚀或湿法刻蚀；去除伪栅氧化层的方法包括：干法刻蚀。

可选的，去除伪栅极层和伪栅氧化层后，去除线性牺牲层；去除线性牺牲层的方法包括湿法刻蚀。

可选的，去除线性牺牲层之后还包括：去除第二牺牲层；在相邻沟道层之间形成若干第二开口；在第二开口内形成介电结构。

可选的，形成介电结构后还包括：在介电结构上形成金属层；金属层的形成方法包括：在介电结构上形成初始金属层，对初始金属层进行平坦化处理直至暴露出阻挡结构表面，形成金属层。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明的技术方案提供的半导体结构中，在鳍部上形成伪栅氧化层以及位于伪栅氧化层顶部表面的伪栅极层，在伪栅氧化层和伪栅极层侧壁表面形成线性牺牲层以及位于线性牺牲层表面的侧墙结构层。由于线性牺牲层将伪栅氧化层与侧墙结构层间隔开，并且去除伪栅氧化层的工艺对线性牺牲层材料的去除速率小于对侧墙结构层材料的去除速率，使得在去除伪栅氧化层时不损耗侧墙结构层，提升了伪栅极层的线宽稳定性，从而提升了半导体结构的电学性能，提升了半导体器件的质量。

本发明的技术方案提供的半导体结构的形成方法中，在鳍部上形成伪栅氧化层以及位于伪栅氧化层顶部表面的伪栅极层，在伪栅氧化层和伪栅极层侧壁表面形成线性牺牲层以及位于线性牺牲层表面的侧墙结构层。由于线性牺牲层将伪栅氧化层与侧墙结构层间隔开，并且去除伪栅氧化层的工艺对线性牺牲层材料的去除速率小于对侧墙结构层材料的去除速率，使得在去除伪栅氧化层时不损耗侧墙结构层，提升了伪栅极层的线宽稳定性，从而提升了半导体结构的电学性能，提升了半导体器件的质量。

进一步，伪栅极层形成方法包括：在衬底及伪栅氧化层上形成第一牺牲层，第一牺牲层表面高于鳍部的顶部表面，第一牺牲层内具有第一开口，第一开口沿第二方向延伸且暴露出伪栅氧化层的部分表面；在第一开口内形成初始伪栅极层；对初始伪栅极层进行平坦化处理直至暴露出第一牺牲层表面，形成伪栅极层。由于第一开口形貌可控，故在第一开口内形成的伪栅层的侧壁形貌平整精确，降低了伪栅极层产生缺陷的可能。并且第一牺牲层材料选择易于去除的材料，降低了直接刻蚀得到伪栅极层的方法中鳍部拐角区域残留伪栅极层的可能，提高了半导体结构的稳定性，提升了半导体器件的质量。

附图说明

图1至图3是一种半导体结构形成过程的剖面结构示意图。

图4至图21是本发明实施例的半导体结构的形成过程的结构示意图。

具体实施方式

如背景技术，在现有工艺中，去除伪栅氧化层时容易对侧墙结构层造成损耗，使得伪栅极层局部位置线宽增大，从而降低了半导体结构的电学性能，降低了半导体器件的质量。

图1至图3是一种半导体结构形成过程的剖面结构示意图。

请参考图1，一种半导体结构包括：衬底100，位于衬底100上的鳍部101；位于鳍部表面的伪栅氧化层102；位于伪栅氧化层102顶部表面的伪栅极层103；位于伪栅极层103表面以及鳍部101双侧表面的侧墙结构层104；位于鳍部101内的源漏外延层105；位于衬底100、侧墙结构层104、以及源漏外延层105表面的阻挡结构106。

衬底100包括基底、位于基底上的底部结构以及位于基底上的隔离结构。

鳍部101包括若干层重叠的复合层，复合层包括牺牲层以及位于牺牲层表面的沟道层。

鳍部101沿第一方向延伸；伪栅极层103沿第二方向延伸；第二方向垂直于第一方向。

伪栅极层103的形成方法包括：在衬底100及伪栅氧化层102上形成初始伪栅极层；在初始伪栅极层上形成掩膜层，掩膜层暴露出初始伪栅极层的部分表面；以掩膜层为掩膜，对初始伪栅极层进行刻蚀直至暴露出伪栅氧化层102的表面，形成位于伪栅氧化层102表面的伪栅极层103。

侧墙结构层104包括：位于伪栅极层103表面的第一侧墙、位于第一侧墙表面的第二侧墙、以及位于第二侧墙表面的第三侧墙；第一侧墙的材料包括氮化硅；第二侧墙的材料包括低介电材料；第三侧墙的材料包括氮化硅。

侧墙结构层104的作用在于：侧墙结构环绕栅极，可以保护多晶硅栅极、定义源漏离子注入区域、防止自对准硅化物造成桥接、以及防止在进行高强度和大剂量的源/漏区注入过于接近沟道而导致发生源/漏穿透的问题。

源漏外延层105的形成方法包括：在侧墙结构层104以及鳍部101内形成源漏开口，源漏开口暴露出衬底100的部分表面；在源漏开口内形成源漏外延层105。

阻挡结构106包括：位于衬底100、侧墙结构层104、和源漏外延层105表面的第一阻挡层、以及位于第一阻挡层上的第二阻挡层。

请参考图2，去除伪栅极层103；在去除伪栅极层103之前还包括：对阻挡结构106进行平坦化处理，直至暴露出伪栅极层103的表面。

去除伪栅极层103的方法包括：干法刻蚀或湿法刻蚀。

请参考图3，去除伪栅氧化层102；去除伪栅氧化层102的方法包括：Certas干法刻蚀。

由于在去除伪栅氧化层102时，运用的Certas刻蚀工艺会同时损耗部分侧墙结构层104，造成伪栅极层103局部位置线宽增大，从而降低了后续形成于伪栅极层103位置的金属栅极的电学性能，降低了半导体器件的质量。

为解决上述技术问题，本发明的技术方案提供一种半导体结构及其形成方法，通过引入线性牺牲层，将侧墙结构层与伪栅氧化层进行间隔，使得在去除伪栅氧化层时不消耗侧墙结构层，提升了伪栅极层的线宽稳定性，提升了半导体结构的电学性能，提升了半导体器件的质量。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图4至图21是本发明实施例的半导体结构的形成过程的结构示意图。

请参考图4，提供衬底200以及位于衬底上的鳍部201，鳍部201沿第一方向延伸；在鳍部201表面形成伪栅氧化层207。

衬底200包括：基底、位于基底上的底部结构、以及位于基底上的隔离结构202；鳍部201位于底部结构上。

衬底200用于为鳍部201提供支撑。

基底的材料包括多晶硅材料、单晶硅材料、或有机硅材料。基底尺寸包括4寸、6寸、8寸、或12寸等。

隔离结构202包括位于基底表面和底部结构侧壁表面的界面层203以及位于界面层203表面的隔离层204。界面层203的材料包括氮化硅；隔离层204的材料包括氧化硅。

界面层203的作用在于：补进刻蚀鳍部201造成的基底损伤和将刻蚀鳍部201造成的刻蚀尖角圆化。

隔离层204的作用在于：作为有效的阻挡层，避免器件中的侧墙漏电流产生。

鳍部201包括若干层重叠的复合层，复合层包括第二牺牲层205以及位于第二牺牲层表面的沟道层206。

第二牺牲层205的材料包括硅锗；沟道层206的材料包括硅。

硅锗是一种半导体合金，是硅和锗两种元素的混合物。硅锗合金的优势在于：添加锗会增加合金的晶格常数，如果在硅锗的顶部生长一层硅，则晶格常数失配会引起机械应变，应变层相比于无应变的硅层将具有更高的载流子迁移，可提升晶体管的性能；可以在双极结型晶体管的基极区域选择性地使用硅锗合金，以形成异质结双极晶体管。

在其他实施例中，鳍部可以为单层结构。

伪栅氧化层207的材料包括氧化硅。

伪栅氧化层207的作用在于：把栅极与下方源极、漏极、以及源漏极间导电沟道隔离开来。栅氧化层充当了介质层，使得栅极能够将纵向电场维持在规定范围内以控制下方沟道的导通和关断。

在伪栅氧化层207顶部表面形成伪栅极层211，伪栅极层211沿第二方向延伸，第二方向垂直于第一方向。具体请参考图5至图9。

请参考图5，在衬底200和伪栅氧化层207表面形成第一牺牲层208，第一牺牲层208表面高于鳍部201的顶部表面和伪栅氧化层207的顶部表面。

第一牺牲层208的材料包括氮化硅。选择牺牲层材料时应考虑的因素包括：后续去除牺牲层材料的简易、牺牲层与其他结构材料的兼容性等。

第一牺牲层208的作用在于为形成伪栅极层211提供结构支撑。

请参考图6，在第一牺牲层208内形成第一开口209，第一开口209沿第二方向延伸，第二方向垂直于第一方向，第一开口209暴露出伪栅氧化层207的顶部部分表面。

第一开口209的形成方法包括：在第一牺牲层208表面形成第一掩膜层，第一掩膜层暴露出第一牺牲层208的部分表面；以第一掩膜层为掩膜，对第一牺牲层208进行刻蚀，直至暴露出伪栅氧化层207的顶部表面，形成第一开口209。

第一开口209的作用在于为形成伪栅极层211提供容纳位置。

请参考图7，在第一开口209内形成初始伪栅极层210。

初始伪栅极层210的材料包括多晶硅。

多晶硅是单质硅的一种形态。熔融的单质硅在过冷条件下凝固时，硅原子以金刚石晶格形态排列成许多晶核，如这些晶核长成晶面取向不同的晶粒，则这些晶粒结合起来就结晶成多晶硅。多晶硅料是生产单晶硅的直接原料，是当代人工智能、自动控制、信息处理、光电转换等半导体器件的电子信息基础材料。

形成初始伪栅极层210的工艺包括沉积。沉积工艺包括原子层沉积、物理气相沉积、以及化学气相沉积等。原子层沉积工艺具有：沉积大面积均匀薄膜、膜厚纳米级可控生长、低温条件可沉积、以及适合各种复杂基底的优异性能；物理气相沉积工艺具有：工艺过程简单、无污染、耗材少以及成膜均匀致密的优势；化学气相沉积工艺具有：设备简单、操作维护方便、沉积效果好的优点。

请参考图8，对初始伪栅极层210(如图7所示)进行平坦化处理直至暴露出第一牺牲层208表面，形成伪栅极层211。

平坦化处理方法包括：机械抛光法、化学抛光法、流体抛光法、以及化学机械抛光法等。具体的，在本实施例中，平坦化处理方法为化学机械抛光法。区别于传统的纯机械或纯化学的抛光方法，化学机械抛光法通过化学的和机械的综合作用，避免了单纯机械抛光造成的表面损伤和单纯化学抛光造成的抛光速度慢、表面平整度和抛光一致性差等缺点。化学机械抛光广泛用于多种材料纳米级的高平坦化抛光。

伪栅极层211为在衬底200上形成第一牺牲层208，在第一牺牲层208内形成第一开口209，在第一开口209内形成伪栅极层211而得到。由于第一开口209形貌可控，使得在第一开口209内形成的伪栅层211的侧壁形貌平整精确，降低了伪栅极层211产生缺陷的可能。

请参考图9，在形成伪栅极层211后，去除第一牺牲层208(如图8所示)。

去除第一牺牲层208的方法包括：干法刻蚀或湿法刻蚀。

具体的，在本实施例中，干法刻蚀方法包括Certas化学气体刻蚀法；湿法刻蚀方法包括磷酸溶液刻蚀法。

干法刻蚀方法包括：物理性刻蚀、化学性刻蚀、物理化学性刻蚀。具体的，在本实施例中，Certas气体化学刻蚀法优点在于：具有高选择比，去除第一牺牲层208而不损坏伪栅极层211。

湿法刻蚀是将刻蚀材料浸泡在刻蚀液内进行刻蚀的技术，是一种纯化学刻蚀，具有优良的选择性。湿法刻蚀都具有各向同性。具体的，在本实施例中，所用磷酸溶液对氮化硅刻蚀具有良好的均一性和较高的选择比。常用的磷酸刻蚀液是由85％浓磷酸和15％去离子水配合而成，刻蚀温度保持在140℃-200℃之间。

在衬底200、伪栅氧化层207、以及伪栅极层211表面形成线性牺牲层212以及位于线性牺牲层212表面的侧墙结构层213。具体请参考图10至图11。

请参考图10，在伪栅氧化层207和伪栅极层211侧壁表面形成线性牺牲层212。

线性牺牲层212的材料包括硅化钴；线性牺牲层212还位于衬底表面和伪栅极层顶部表面。

选择硅化钴作为线性牺牲层212的材料的原因为：硅化钴材料在去除伪栅氧化层207的Certas工艺中损耗较小，从而保证了侧墙结构层213不会在去除伪栅氧化层207的Certas工艺中被损耗，保证了半导体结构的稳定性。

线性牺牲层212的作用在于：将后续形成的侧墙结构层213与伪栅氧化层207进行间隔，使得在去除伪栅氧化层207时不消耗侧墙结构层213，提升了伪栅极层211的线宽稳定性，从而提升了后续形成于伪栅极层211位置的金属栅极的电学性能，提升了半导体器件的质量。

请参考图11，在线性牺牲层212表面形成侧墙结构层213。

侧墙结构层213包括：位于线性牺牲层212表面的第一侧墙、位于第一侧墙表面的第二侧墙、以及位于第二侧墙表面的第三侧墙。

第一侧墙材料包括氮化硅；第二侧墙材料包括低介电材料；第三侧墙材料包括氮化硅。

形成侧墙结构层213的工艺包括沉积。沉积工艺包括原子层沉积、物理气相沉积、以及化学气相沉积等。原子层沉积工艺具有：沉积大面积均匀薄膜、膜厚纳米级可控生长、低温条件可沉积、以及适合各种复杂基底的优异性能；物理气相沉积工艺具有：工艺过程简单、无污染、耗材少以及成膜均匀致密的优势；化学气相沉积工艺具有：设备简单、操作维护方便、沉积效果好的优点。

侧墙结构层213的作用在于：侧墙结构环绕栅极，可以保护多晶硅栅极、定义源漏离子注入区域、防止自对准硅化物造成桥接、以及防止在进行高强度和大剂量的源/漏区注入过于接近沟道而导致发生源/漏穿透的问题。

低介电材料的优点在于通过降低集成电路中使用的介电材料的介电常数，可以降低集成电路的漏电电流，降低导线之间的电容效应，降低集成电路发热等。

请参考图12，在形成线性牺牲层212以及位于线性牺牲层212表面的侧墙结构层213后，还包括：在侧墙结构层213、线性牺牲层212、以及鳍部201内形成源漏开口，源漏开口暴露出衬底200的部分表面；在源漏开口内形成源漏外延层215。

源漏开口的形成方法包括：在双侧鳍部201间的侧墙结构层213上形成第二掩膜层，第二掩膜层暴露出侧墙结构层213的部分表面；以第二掩膜层为掩膜，刻蚀侧墙结构层213、线性牺牲层212、伪栅氧化层207、以及鳍部201，形成源漏开口。

对源漏开口暴露出的第二牺牲层205进行刻蚀，在相邻沟道层206之间形成凹槽；在凹槽内形成第一阻挡层214。

第一阻挡层214的材料包括氮化硅；第一阻挡层214的作用在于：防止栅极与源极漏极短路。

在源漏开口内形成源漏外延层215。

对于P型晶体管，源漏外延层的材料是硼掺杂的硅锗。对于N型晶体管，源漏外延层的材料则是磷掺杂的碳化硅。具体的，本实施例中，源漏外延层215的材料包括硅锗。

在形成源漏外延层215之后，去除伪栅极层211和伪栅氧化层207之前还包括：在衬底200、侧墙结构层213、以及源漏外延层215表面形成阻挡结构216。具体请参考图13至图14。

请参考图13，形成位于衬底200、侧墙结构层213、和源漏外延层215表面的初始阻挡结构(未标注)；初始阻挡结构包括初始停止层以及位于初始停止层表面的初始第二阻挡层。

初始停止层的材料包括氮化硅；初始第二阻挡层的材料包括绝缘材料。

形成初始阻挡结构的工艺包括沉积。沉积工艺包括原子层沉积、物理气相沉积、以及化学气相沉积等。原子层沉积工艺具有：沉积大面积均匀薄膜、膜厚纳米级可控生长、低温条件可沉积、以及适合各种复杂基底的优异性能；物理气相沉积工艺具有：工艺过程简单、无污染、耗材少以及成膜均匀致密的优势；化学气相沉积工艺具有：设备简单、操作维护方便、沉积效果好的优点。具体的，在本实施例中，沉积工艺为化学气相沉积法。

请参考图14，对初始停止层以及初始第二阻挡层进行平坦化处理直至暴露出伪栅极层211表面，形成阻挡结构216。

平坦化处理方法包括：机械抛光法、化学抛光法、流体抛光法、以及化学机械抛光法等。具体的，在本实施例中，平坦化处理方法为化学机械抛光法，通过平坦化处理在伪栅极层211表面形成光滑表面。区别于传统的纯机械或纯化学的抛光方法，化学机械抛光法通过化学的和机械的综合作用，避免了单纯机械抛光造成的表面损伤和单纯化学抛光造成的抛光速度慢、表面平整度和抛光一致性差等缺点。化学机械抛光广泛用于多种材料纳米级的高平坦化抛光。

阻挡结构216的作用在于：在去除伪栅极层211和去除伪栅氧化层207时，不损耗源漏外延层215和衬底200。

在形成线性牺牲层212和侧墙结构层213之后，去除伪栅极层211和伪栅氧化层207，且去除伪栅氧化层207的工艺对线性牺牲层212材料的去除速率小于对侧墙结构层213材料的去除速率。具体请参考图15至图16。

请参考图15，去除伪栅极层211(如图14所示)。

去除伪栅极层211的方法包括：干法刻蚀或湿法刻蚀。

干法刻蚀方法包括：物理性刻蚀、化学性刻蚀、物理化学性刻蚀。

湿法刻蚀是将刻蚀材料浸泡在刻蚀液内进行刻蚀的技术，是一种纯化学刻蚀，具有优良的选择性。湿法刻蚀都具有各向同性。

去除伪栅极层211的目的在于为后续形成金属栅极提供容纳位置。

请参考图16，去除伪栅氧化层207(如图15所示)。

去除伪栅氧化层207的方法包括干法刻蚀。

干法刻蚀方法包括：物理性刻蚀、化学性刻蚀、以及物理化学性刻蚀。具体的，在本实施例中，去除伪栅氧化层207的方法为Certas气体化学刻蚀法，同时在本实施例中，去除伪栅氧化层207的Certas工艺对线性牺牲层212材料的去除速率小于对侧墙结构层213材料的去除速率，其优点在于：Certas工艺具有高选择比，去除伪栅氧化层207且对线性牺牲层212损耗较小，保护侧墙结构层213不发生损耗，确保半导体结构的稳定性。

请参考图17，在去除伪栅极层211(图14所示)和伪栅氧化层207(图15所示)后，去除线性牺牲层212(如图16所示)；去除线性牺牲层212的方法包括湿法刻蚀。

湿法刻蚀是将刻蚀材料浸泡在刻蚀液内进行刻蚀的技术，是一种纯化学刻蚀，具有优良的选择性。湿法刻蚀都具有各向同性。具体的，在本实施例中，所用刻蚀液为氢氟酸溶液。

在去除线性牺牲层212之后还包括：去除第二牺牲层205；在相邻沟道层206之间形成若干第二开口(未标注)；在第二开口内形成介电结构(未标注)；形成介电结构后还包括：在介电结构上形成金属层219。具体请参考图18至图21。

请参考图18，去除第二牺牲层205；在相邻沟道层206之间形成若干第二开口。

去除第二牺牲层205的方法包括：干法刻蚀和湿法刻蚀。

干法刻蚀方法包括：物理性刻蚀、化学性刻蚀、以及物理化学性刻蚀；湿法刻蚀是将刻蚀材料浸泡在刻蚀液内进行刻蚀的技术，是一种纯化学刻蚀，具有优良的选择性。

去除第二牺牲层205后的鳍部201具有较大的表面积/体积比，为后续在沟道层206表面形成介电结构提供容纳位置。

在第二开口内形成介电结构；介电结构包括：位于沟道层206表面的第三阻挡层217、以及位于第三阻挡层217表面的栅氧化层218。具体请参考图19至图20。

请参考图19，在沟道层206表面形成第三阻挡层217。

第三阻挡层217的材料包括绝缘材料。

请参考图20，在第三阻挡层217表面形成栅氧化层218。

栅氧化层218的材料包括：高介电材料和金属材料。

形成第三阻挡层217、栅氧层218的方法包括沉积。沉积工艺包括原子层沉积、物理气相沉积、以及化学气相沉积等。原子层沉积工艺具有：沉积大面积均匀薄膜、膜厚纳米级可控生长、低温条件可沉积、以及适合各种复杂基底的优异性能；物理气相沉积工艺具有：工艺过程简单、无污染、耗材少以及成膜均匀致密的优势；化学气相沉积工艺具有：设备简单、操作维护方便、沉积效果好的优点。

请参考图21，在介电结构上形成金属层219。

金属层219的形成方法包括：在介电结构上形成初始金属层(未标注)，对初始金属层进行平坦化处理直至暴露出阻挡结构216的表面，形成金属层219。

平坦化处理方法包括：机械抛光法、化学抛光法、流体抛光法、以及化学机械抛光法等。具体的，在本实施例中，平坦化处理方法为化学机械抛光法。区别于传统的纯机械或纯化学的抛光方法，化学机械抛光法通过化学的和机械的综合作用，避免了单纯机械抛光造成的表面损伤和单纯化学抛光造成的抛光速度慢、表面平整度和抛光一致性差等缺点。化学机械抛光广泛用于多种材料纳米级的高平坦化抛光。

金属层219的材料包括钨。钨具有低电阻率以及优良的间隙填充性能。钨具有较低的扩散系数且钨的抗电迁移能力较好，可以保证半导体器件的性能，因此通常采用钨作为半导体结构的填充材料。

相应的，本发明实施例还提供一种半导体结构，请参考图14，包括：衬底200；位于衬底200上的鳍部201；位于鳍部201表面的伪栅氧化层207；位于伪栅氧化层207顶部表面的伪栅极层211；位于衬底200、伪栅氧化层207、以及伪栅极层211侧壁表面的线性牺牲层212以及位于线性牺牲层212表面的侧墙结构层213；位于鳍部201内的第一阻挡层214；位于鳍部201内的源漏外延层215；位于衬底200、侧墙结构层213、以及源漏外延层215表面的阻挡结构216。

在本实施例中，在鳍部201上形成伪栅氧化层207以及位于伪栅氧化层207顶部表面的伪栅极层211，在伪栅氧化层207和伪栅极层211侧壁表面形成线性牺牲层212以及位于线性牺牲层212表面的侧墙结构层213。由于线性牺牲层213将伪栅氧化层207与侧墙结构层213间隔开，并且去除伪栅氧化层207的工艺对线性牺牲层212材料的去除速率小于对侧墙结构层213材料的去除速率，使得在去除伪栅氧化层207时不损耗侧墙结构层213，提升了伪栅极层211的线宽稳定性，从而提升了半导体结构的电学性能，提升了半导体器件的质量。

半导体结构包括：衬底200。

衬底200包括：基底、位于基底上的底部结构、以及位于基底上的隔离结构；后续鳍部201位于底部结构上。

隔离结构202包括位于基底表面和底部结构侧壁表面的界面层203以及位于界面层203表面的隔离层204。

界面层203材料包括氮化硅；隔离层204材料包括氧化硅。

基底的材料包括多晶硅材料、单晶硅材料、或有机硅材料。基底尺寸包括4寸、6寸、8寸、或12寸等。

半导体结构包括：位于衬底200上的鳍部201。

鳍部201包括若干层重叠的复合层，复合层包括第二牺牲层205以及位于第二牺牲层表面的沟道层206。

第二牺牲层205的材料包括硅锗；沟道层206的材料包括硅。

半导体结构包括：位于鳍部201表面的伪栅氧化层207。

伪栅氧化层207的材料包括氧化硅。

半导体结构包括：位于伪栅氧化层207顶部表面的伪栅极层211。

伪栅极层211的材料包括多晶硅。

半导体结构包括：位于衬底200、伪栅氧化层207、以及伪栅极层211表面的线性牺牲层212以及位于线性牺牲层212表面的侧墙结构层213。

线性牺牲层212的材料包括硅化钴。

侧墙结构层213包括：位于线性牺牲层212表面的第一侧墙、位于第一侧墙表面的第二侧墙、以及位于第二侧墙表面的第三侧墙；第一侧墙的材料包括氮化硅；第二侧墙的材料包括低介电材料；第三侧墙的材料包括氮化硅。

半导体结构包括：位于鳍部201内的第一阻挡层214。

第一阻挡层214的材料包括氮化硅。

半导体结构包括：位于鳍部201内的源漏外延层215。

源漏外延层215的材料包括硅锗。

半导体结构包括：位于衬底200、侧墙结构层213、以及源漏外延层215表面的阻挡结构216。

阻挡结构216包括：位于衬底200、侧墙结构层213、以及源漏外延层215表面的停止层以及位于停止层表面的第二阻挡层。

在图14结构的基础上继续形成后续半导体结构，请参考图21。包括：位于鳍部201内的沟道层206表面的第三阻挡层217；位于第三阻挡层217表面的栅氧化层218；位于第三阻挡层217表面和栅氧化层218表面的金属层219。

半导体结构包括：位于鳍部201内的沟道层206表面的第三阻挡层217。

第三阻挡层217的材料包括绝缘材料。

半导体结构包括：位于第三阻挡层217表面的栅氧化层218。

栅氧化层218的材料包括：高介电材料和金属材料。

半导体结构包括：位于第三阻挡层217表面和栅氧化层218表面的金属层219。

金属层219的材料包括钨。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构，其特征在于，包括：

衬底；

位于所述衬底上的鳍部，所述鳍部沿第一方向延伸；

位于所述鳍部表面的伪栅氧化层；

位于所述伪栅氧化层顶部表面的伪栅极层，所述伪栅极层沿第二方向延伸，所述第二方向垂直于所述第一方向；

位于所述伪栅氧化层和所述伪栅极层侧壁表面的线性牺牲层、以及位于所述线性牺牲层表面的侧墙结构层。

2.如权利要求1所述的半导体结构，其特征在于，所述衬底包括：基底、位于基底上的底部结构、以及位于基底上的隔离结构；所述鳍部位于所述底部结构上。

3.如权利要求1所述的半导体结构，其特征在于，所述鳍部包括若干层重叠的复合层，所述复合层包括第二牺牲层以及位于第二牺牲层表面的沟道层。

4.如权利要求1所述的半导体结构，其特征在于，所述伪栅氧化层材料包括氧化硅；所述伪栅极层材料包括多晶硅；所述线性牺牲层材料包括硅化钴。

5.如权利要求1所述的半导体结构，其特征在于，所述线性牺牲层还位于所述衬底表面和所述伪栅极层顶部表面。

6.如权利要求1所述的半导体结构，其特征在于，所述侧墙结构层包括：位于所述线性牺牲层表面的第一侧墙、位于所述第一侧墙表面的第二侧墙、以及位于所述第二侧墙表面的第三侧墙。

7.如权利要求6所述的半导体结构，其特征在于，所述第一侧墙的材料包括氮化硅；所述第二侧墙的材料包括低介电材料；所述第三侧墙的材料包括氮化硅。

8.一种半导体结构的形成方法，其特征在于，包括：

提供衬底以及位于所述衬底上的鳍部，所述鳍部沿第一方向延伸；

在所述鳍部表面形成伪栅氧化层；

在所述伪栅氧化层顶部表面形成伪栅极层，所述伪栅极层沿第二方向延伸，所述第二方向垂直于所述第一方向；

在所述伪栅氧化层和所述伪栅极层侧壁表面形成线性牺牲层以及位于所述线性牺牲层表面的侧墙结构层；

在形成所述线性牺牲层和所述侧墙结构层之后，去除所述伪栅极层和所述伪栅氧化层，且去除所述伪栅氧化层的工艺对所述线性牺牲层材料的去除速率小于对所述侧墙结构层材料的去除速率。

9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述伪栅极层形成方法包括：在所述衬底及伪栅氧化层上形成第一牺牲层，所述第一牺牲层表面高于鳍部的顶部表面，所述第一牺牲层内具有第一开口，所述第一开口沿第二方向延伸且暴露出伪栅氧化层的部分表面；在所述第一开口内形成初始伪栅极层；对所述初始伪栅极层进行平坦化处理直至暴露出第一牺牲层表面，形成伪栅极层。

10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第一开口的形成方法包括：在所述第一牺牲层表面形成第一掩膜层，所述第一掩膜层暴露出第一牺牲层的部分表面；以所述第一掩膜层为掩膜，对所述第一牺牲层进行刻蚀，直至暴露出鳍部顶部表面，形成第一开口。

11.如权利要求9所述的半导体结构的形成方法，其特征在于，在形成所述伪栅极层之后，去除所述第一牺牲层。

12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述第一牺牲层材料包括氮化硅；去除所述第一牺牲层的方法包括干法刻蚀或湿法刻蚀；所述干法刻蚀方法包括Certas化学气体刻蚀；所述湿法刻蚀方法包括磷酸溶液刻蚀。

13.如权利要求8所述的半导体结构的形成方法，其特征在于，形成所述线性牺牲层以及位于所述线性牺牲层表面的侧墙结构层后，还包括：在所述侧墙结构层、所述线性牺牲层、以及所述鳍部内形成源漏开口，所述源漏开口暴露出所述衬底的部分表面；在所述源漏开口内形成源漏外延层。

14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述鳍部包括若干层重叠的复合层，所述复合层包括第二牺牲层以及位于所述第二牺牲层表面的沟道层。

15.如权利要求14所述的半导体结构的形成方法，其特征在于，在形成所述源漏开口之后，在形成所述源漏外延层之前，对所述源漏开口暴露出的第二牺牲层进行刻蚀，在相邻沟道层之间形成凹槽；在所述凹槽内形成第一阻挡层。

16.如权利要求15所述的半导体结构的形成方法，其特征在于，形成所述源漏外延层之后，去除所述伪栅极层和所述伪栅氧化层之前还包括：在所述衬底、所述侧墙结构层、以及所述源漏外延层表面形成阻挡结构。

17.如权利要求8所述的半导体结构的形成方法，其特征在于，去除所述伪栅极层的方法包括：干法刻蚀或湿法刻蚀；去除所述伪栅氧化层的方法包括：干法刻蚀。

18.如权利要求16所述的半导体结构的形成方法，其特征在于，在去除所述伪栅极层和所述伪栅氧化层后，去除所述线性牺牲层；去除所述线性牺牲层的方法包括湿法刻蚀。

19.如权利要求18所述的半导体结构的形成方法，其特征在于，去除所述线性牺牲层之后还包括：去除所述第二牺牲层，在相邻沟道层之间形成若干第二开口；在所述第二开口内形成介电结构。

20.如权利要求19所述的半导体结构的形成方法，其特征在于，形成所述介电结构后还包括：在所述介电结构上形成金属层；所述金属层的形成方法包括：在所述介电结构上形成初始金属层，对所述初始金属层进行平坦化处理直至暴露出所述阻挡结构表面，形成金属层。