CN110914999A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110914999A
CN110914999A CN201980003476.1A CN201980003476A CN110914999A CN 110914999 A CN110914999 A CN 110914999A CN 201980003476 A CN201980003476 A CN 201980003476A CN 110914999 A CN110914999 A CN 110914999A
Authority
CN
China
Prior art keywords
region
doping concentration
maximum
semiconductor substrate
accumulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980003476.1A
Other languages
English (en)
Other versions
CN110914999B (zh
Inventor
内藤达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN110914999A publication Critical patent/CN110914999A/zh
Application granted granted Critical
Publication of CN110914999B publication Critical patent/CN110914999B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明提供一种半导体装置，其具备设置有漂移区、发射区、基区、蓄积区和沟槽部的半导体基板，在半导体基板的深度方向上的蓄积区的掺杂浓度分布具有掺杂浓度为最大值的最大部、在从最大部朝向基区的至少一部分区域倾斜地减小的上侧倾斜部、以及在从最大部朝向漂移区的至少一部分区域倾斜地减小的下侧倾斜部，在将针对与半导体基板的材料和蓄积区所包含的杂质的种类对应的射程‑半峰全宽特性，通过将最大部的深度位置设为注入杂质时的射程从而确定的半峰全宽设为标准半峰全宽的情况下，蓄积区的掺杂浓度分布的半峰全宽为标准半峰全宽的2.2倍以上。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
以往，已知有绝缘栅双极型晶体管(IGBT)等半导体装置(例如，参照专利文献1-专利文献3)。另外，已知有计算离子注入的射程的方法(例如，参照非专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2007-311627号公报
专利文献2：日本特表2014-61075号公报
专利文献3：日本特开2015-138884号公报
非专利文献
非专利文献1：James F.Ziegler，“离子在物质中的停止和射程(SRIM-TheStopping and Range of Ions in Matter)”，互联网(URL：http://www.srim.org/)
发明内容
技术问题
在半导体装置中期望使导通损耗等特性提高。
技术方案
在本发明的第一方式中，提供一种具备具有第一导电型的漂移区的半导体基板的半导体装置。半导体装置可以具备在半导体基板的内部设置在漂移区的上方，并且掺杂浓度比漂移区的掺杂浓度高的第一导电型的发射区。半导体装置可以具备在半导体基板的内部设置在发射区与漂移区之间的第二导电型的基区。半导体装置可以具备在半导体基板的内部设置在基区与漂移区之间，并且掺杂浓度比漂移区的掺杂浓度高的第一导电型的蓄积区。半导体装置可以具备从半导体基板的上表面起贯通发射区、基区以及蓄积区而设置，并且在内部设置有导电部的多个沟槽部。半导体基板的深度方向上的蓄积区的掺杂浓度分布可以具有掺杂浓度为最大值的最大部。掺杂浓度分布可以具有在从最大部朝向基区的至少一部分区域倾斜地减小的上侧倾斜部。掺杂浓度分布可以具有在从最大部朝向漂移区的至少一部分区域倾斜地减小的下侧倾斜部。在将针对与半导体基板的材料和蓄积区所包含的杂质的种类对应的射程-半峰全宽特性，通过将最大部的深度位置设为注入杂质时的射程从而确定的半峰全宽设为标准半峰全宽的情况下，蓄积区的掺杂浓度分布的半峰全宽可以为标准半峰全宽的2.2倍以上。
在半导体基板的深度方向上，从半导体基板的上表面到蓄积区的最大部的距离与蓄积区的掺杂浓度分布的半峰半宽的和可以为从半导体基板的上表面到沟槽部的下端的距离以下。
蓄积区的掺杂浓度分布的半峰全宽可以为标准半峰全宽的30倍以下。
在半导体基板是硅基板，蓄积区所包含的杂质是磷的情况下，射程-半峰全宽特性可以由下式给出。其中，x是射程(μm)的常用对数，y是半峰全宽(μm)的常用对数。
【数式1】
y＝0.01763x6-0.11077x5+0.15065x4+0.21668x3-0.30410x2+0.39392x-0.77003
蓄积区的掺杂浓度分布可以在从最大部朝向基区的整个区域倾斜地减小。蓄积区的掺杂浓度分布可以在从最大部朝向漂移区的整个区域倾斜地减小。
蓄积区的掺杂浓度分布可以在除掺杂浓度分布的微分值示出最大值或最小值的区域以外的区域，具有微分值示出极值的弯折部。
可以在蓄积区的比深度方向上的中央更靠上侧的区域配置有最大部和弯折部中的一者，并在蓄积区的比深度方向上的中央更靠下侧的区域配置有最大部和弯折部中的另一者。
弯折部的掺杂浓度可以为最大部的掺杂浓度的1/10以上。
蓄积区和基区可以相接触。
在蓄积区的掺杂浓度分布中，相对于最大部的掺杂浓度而成为1/4的掺杂浓度的深度位置与相对于最大部的掺杂浓度而成为1/40的掺杂浓度的深度位置之间的距离可以为0.1μm以上且1.0μm以下。蓄积区的掺杂浓度分布的最大部可以实质上平坦。
在本发明的第二方式中，提供一种具备具有第一导电型的漂移区的半导体基板的半导体装置。半导体装置可以具备在半导体基板的内部设置在漂移区的上方，并且掺杂浓度比漂移区的掺杂浓度高的第一导电型的发射区。半导体装置可以具备在半导体基板的内部设置在发射区与漂移区之间的第二导电型的基区。半导体装置可以具备在半导体基板的内部设置在基区与漂移区之间，并且掺杂浓度比漂移区的掺杂浓度高的第一导电型的蓄积区。半导体装置可以具备从半导体基板的上表面起贯通发射区、基区以及蓄积区而设置，并且在内部设置有导电部的多个沟槽部。半导体基板的深度方向上的蓄积区的掺杂浓度分布可以具有掺杂浓度为最大值的最大部。掺杂浓度分布可以具有在从最大部朝向基区的至少一部分区域倾斜地减小的上侧倾斜部。掺杂浓度分布可以具有在从最大部朝向漂移区的至少一部分区域倾斜地减小的下侧倾斜部。掺杂浓度分布可以具有在除掺杂浓度分布的微分值示出最大值或最小值的区域以外的区域微分值示出极值的弯折部。
上述发明内容并没有列举本发明的全部特征。这些特征组的子组合也能够成为发明。
附图说明
图1是部分地示出本发明的实施方式的半导体装置100的上表面的图。
图2是示出图1中的a-a’截面的一例的图。
图3是示出图2的c-c’截面处的掺杂浓度分布的一例的图。
图4是示出半导体装置100在导通时的集电电流Ic的波形例的图。
图5是示出蓄积区16的掺杂浓度分布具有标准半峰全宽的比较例中的、台面部61附近的电子电流和位移电流所流通的路径的一例的图。
图6是示出蓄积区16的掺杂浓度分布的半峰全宽为标准半峰全宽的2.2倍以上的半导体装置100中的、导通时的电子电流和位移电流的图。
图7是对蓄积区16的形成工序的一例进行说明的图。
图8是示出射程-半峰全宽特性的一例的图。
图9是部分地示出蓄积区16的掺杂浓度分布的一例的图。
图10是示出蓄积区16的掺杂浓度分布的其他的例子的图。
图11是示出蓄积区16的掺杂浓度分布的其他的例子的图。
图12是示出在使针对蓄积区16的杂质的注入条件变化的情况下的、蓄积区16的掺杂浓度分布的一例的图。
图13是示出反向恢复时的dV/dt与导通损耗Eon之间的关系的图。
图14是示出半导体装置100的其他的例子的图。
图15是示出蓄积区16的掺杂浓度分布的其他的例子的图。
符号说明
10···半导体基板、11···阱区、12···发射区、13···峰、14···基区、15···接触区、16···蓄积区、17···蓄积区、18···漂移区、19···化学浓度分布、20···缓冲区、21···上表面、22···集电区、23···下表面、24···集电电极、25···连接部、29···延伸部分、30···虚设沟槽部、31···前端部、32···虚设绝缘膜、34···虚设导电部、38···层间绝缘膜、39···延伸部分、40···栅极沟槽部、41···前端部、42···栅极绝缘膜、44···栅极导电部、48···栅极布线、49···接触孔、50···栅极电极、52···发射电极、54···接触孔、56···接触孔、60···中间台面部、61···台面部、70···晶体管部、80···二极管部、82···阴极区、90···中间区域、92、93···波形、100···半导体装置、102···最大部、104···上侧倾斜部、106···下侧倾斜部、108···分布、110、112、113、114···曲线、122···弯折部、124···极值、126···位置、128···谷部、160···分布、200···比较例
具体实施方式
以下，虽然通过发明的实施方式对本发明进行说明，但是以下的实施方式并不限定权利要求所涉及的发明。另外，实施方式中所说明的特征的全部组合未必是发明的解决方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。在基板、层或其他部件的两个主表面之中，将一个表面称为上表面，将另一个表面称为下表面。“上”、“下”的方向不限于重力方向、或半导体装置实际安装时的向基板等安装的方向。
在本说明书中，有使用X轴、Y轴以及Z轴的直角坐标轴来说明技术事项的情况。在本说明书中，将与半导体基板的上表面平行的面设为XY面，将与半导体基板的上表面垂直的深度方向设为Z轴。
在各实施例中，示出将第一导电型设为N型，将第二导电型设为P型的例子，但是也可以将第一导电型设为P型，将第二导电型设为N型。在该情况下，各实施例的基板、层、区域等的导电型分别成为相反的极性。另外，在本说明书中记载为P+型(或者N+型)的情况意味着掺杂浓度比P型(或者N型)高，记载为P-型(或者N-型)的情况意味着掺杂浓度比P型(或者N型)低。
在本说明书中，掺杂浓度是指施主化或受主化了的杂质的浓度。在本说明书中，有时将施主与受主的浓度差(即净掺杂浓度)作为掺杂浓度。在该情况下，掺杂浓度能够利用SR法来测定。另外，也可以将施主和受主的化学浓度作为掺杂浓度。在该情况下，掺杂浓度能够利用SIMS法来测定。如果没有特别地限定，则作为掺杂浓度就可以使用上述任一者。另外，有时将掺杂区域中的掺杂浓度分布的峰值作为该掺杂区域中的掺杂浓度。
图1是部分地示出本发明的实施方式的半导体装置100的上表面的图。本例的半导体装置100是具有包括IGBT等晶体管的晶体管部70、以及包括FWD(Free Wheel Diode：续流二极管)等二极管的二极管部80的半导体芯片。二极管部80在半导体基板的上表面与晶体管部70沿预定的排列方向(在图1中为X轴方向)排列地设置。二极管部80与晶体管部70可以在排列方向上交替地配置。在图1中示出芯片端部周围的芯片上表面，并省略其他区域。
另外，在图1中示出半导体装置100中的半导体基板的有源区，但是半导体装置100也可以围着有源区而具有边缘终端结构部。有源区是指在将半导体装置100控制为导通状态的情况下，在半导体基板的上表面和下表面之间流通有电流的区域。边缘终端结构部缓解半导体基板的上表面侧的电场集中。边缘终端结构部具有例如保护环、场板、降低表面电场、以及将它们组合而得的结构。
本例的半导体装置100具备设置在半导体基板的上表面侧的内部的栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14以及接触区15。另外，本例的半导体装置100具备设置在半导体基板的上表面的上方的发射电极52和栅极电极50。发射电极52和栅极电极50彼此分离地设置。栅极沟槽部40和虚设沟槽部30是沟槽部的一例。
在发射电极52和栅极电极50与半导体基板的上表面之间设置有层间绝缘膜，但是在图1中省略。在本例的层间绝缘膜以贯通该层间绝缘膜的方式设置有接触孔56、接触孔49以及接触孔54。
发射电极52通过接触孔54而与半导体基板的上表面的发射区12、接触区15以及基区14接触。另外，发射电极52通过接触孔56而与虚设沟槽部30内的虚设导电部连接。在发射电极52与虚设导电部之间可以设置有连接部25，该连接部25由掺杂了杂质的多晶硅等具有导电性的材料而形成。连接部25设置在半导体基板的上表面。在连接部25与半导体基板之间设置有热氧化膜等绝缘膜。
栅极电极50通过接触孔49与栅极布线48接触。栅极布线48由掺杂了杂质的多晶硅等形成。在栅极布线48与半导体基板之间设置有热氧化膜等绝缘膜。栅极布线48在半导体基板的上表面与栅极沟槽部40内的栅极导电部连接。栅极布线48不与虚设沟槽部30内的虚设导电部连接。本例的栅极布线48从接触孔49的下方起设置到栅极沟槽部40的前端部41。前端部41是在栅极沟槽部40中，离栅极电极50最近的端部。在栅极沟槽部40的前端部41，栅极导电部在半导体基板的上表面露出，并与栅极布线48接触。
发射电极52和栅极电极50由包含金属的材料形成。例如，各电极的至少一部分区域由铝或者铝-硅合金形成。各电极在由铝等形成的区域的下层可以具有由钛和/或钛化合物等形成的势垒金属。进一步地，在接触孔内，可以具有以与势垒金属和铝等接触的方式埋入钨等而形成的插塞。
一个以上的栅极沟槽部40和一个以上的虚设沟槽部30在晶体管部70的区域，以预定的间隔沿着预定的排列方向排列。图1中的排列方向是X轴方向。在本说明书中，有时也将排列方向称为短边方向。在晶体管部70中，可以沿着排列方向而交替地设置一个以上的栅极沟槽部40与一个以上的虚设沟槽部30。
本例的栅极沟槽部40可以具有沿着与排列方向垂直的延伸方向延伸的两个延伸部分39(沿着延伸方向而呈直线状的沟槽的部分)、以及连接两个延伸部分39的前端部41。图1中的延伸方向是Y轴方向。在本说明书中，有时也将延伸方向称为长边方向。优选前端部41的至少一部分设置为曲线状。在栅极沟槽部40的两个延伸部分39，通过前端部41将作为沿着延伸方向的直线形状的端的端部彼此连接，从而能够缓解延伸部分39的端部处的电场集中。
本例的虚设沟槽部30设置在栅极沟槽部40的各个延伸部分39之间。这些虚设沟槽部30可以具有沿延伸方向延伸的直线形。
在晶体管部70中，在与二极管部80接触的边界具备在表面不设置发射区的中间区域90。另外，在晶体管部70中，在与中间区域90接触的部分可以连续地排列有多个虚设沟槽部30。在与中间区域90接触的部分设置的虚设沟槽部30也可以具有延伸部分29与前端部31。前端部31和延伸部分29具有与前端部41和延伸部分39相同的形状。具有前端部31的虚设沟槽部30与直线形的虚设沟槽部30在延伸方向上的长度可以相同。
在图1的例子中，在晶体管部70的与二极管部80的边界处(即，中间区域90、以及与中间区域90接触的部分)，设置有具有前端部31和延伸部分29的虚设沟槽部30。在图1的例子中，经由前端部31而连接的两条延伸部分29在与延伸部分29的延伸方向垂直的排列方向上连续地排列。对此，在晶体管部70的内侧，栅极沟槽部40的延伸部分39和直线形的虚设沟槽部30一条一条地交替地排列。
发射电极52设置在栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14以及接触区15的上方。阱区11与接触孔54的长边方向的端部分离而设置在预定的范围。接触孔54的该端部是接触孔54中的、与栅极电极50最近的部分。阱区11的扩散深度可以比栅极沟槽部40和虚设沟槽部30的深度深。栅极沟槽部40和虚设沟槽部30的、栅极电极50侧的一部分区域设置在阱区11。直线形的虚设沟槽部30的延伸方向的端部的底和虚设沟槽部30的前端部31的底可以被阱区11覆盖。
在被各沟槽部所夹的台面部61和60设置有基区14。台面部是在半导体基板的被沟槽部所夹的部分中，比沟槽部的最深的底部更靠上表面侧的区域。基区14是掺杂浓度比阱区11更低的第二导电型。阱区11是第二导电型。本例的基区14是P-型，阱区11是P+型。
在台面部61的基区14的上表面设置有掺杂浓度比基区14高的第二导电型的接触区15。本例的接触区15是P+型。阱区11可以以向接近栅极电极50的方向远离有源区中的接触区15的方式设置。该接触区15是在沟槽部的延伸方向上配置在最靠端部的接触区15。另外，在晶体管部70，在接触区15的上表面的一部分选择性地设置有掺杂浓度比半导体基板高的第一导电型的发射区12。本例的发射区12是N+型。
接触区15和发射区12分别从相邻的一侧的沟槽部起设置到另一侧的沟槽部。晶体管部70的一个以上的接触区15和一个以上的发射区12以沿着沟槽部的延伸方向交替地在台面部61的上表面露出的方式设置。
在其他的例子中，在晶体管部70中的台面部61，接触区15和发射区12也可以沿着延伸方向设置为条纹状。例如，在与沟槽部接触的区域设置发射区12，在被发射区12所夹的区域设置接触区15。
在二极管部80的台面部61可以不设置发射区12。另外，中间区域90的台面部61(在本说明书中称为中间台面部60)的上表面可以设置有接触区15。中间台面部60的接触区15可以与晶体管部70中的至少一个接触区15沿X轴方向彼此相对地配置。在中间台面部60的接触区15与晶体管部70的接触区15之间可以配置有虚设沟槽部30。在中间台面部60上表面可以进一步具有与晶体管部70的发射区12沿X轴方向彼此相对地配置的接触区15。在该情况下，接触区15可以以被在中间台面部60的沟槽延伸方向上的两端露出的基区14所夹的方式连续地设置。
在晶体管部70，接触孔54设置在接触区15和发射区12的各区域的上方。接触孔54不设置在基区14和阱区11的上方。
在二极管部80，接触孔54设置在接触区15和基区14的上方。本例的接触孔54不对二极管部80的台面部61中的多个基区14中的、最靠近栅极电极50的基区14-e设置。在本例中，晶体管部70的接触孔54与二极管部80的接触孔54在各沟槽部的延伸方向上具有相同的长度。
在二极管部80，在与半导体基板的下表面接触的区域，设置有N+型的阴极区82。在图1中，利用虚线示出设置有阴极区82的区域。在与半导体基板的下表面接触的区域中未设置有阴极区82的区域，可以设置P+型的集电区。在本说明书中，将与阴极区82在Z轴方向上重合的区域、以及沿Y轴方向延长到有源区的端部为止的区域作为二极管部80。在图1中示出了二极管部80的一个台面部61，但是二极管部80可以在X轴方向上具有多个台面部61。
在晶体管部70的至少一部分区域设置有N+型的蓄积区16。在图1中，利用虚线示出设置有蓄积区16的区域。蓄积区16在各个台面部61，可以设置在比发射区12或接触区15更靠下方的位置。
图2是示出图1中的a-a’截面的一例的图。a-a’截面是通过发射区12的XZ面。在该截面，本例的半导体装置100具有半导体基板10、层间绝缘膜38、发射电极52以及集电电极24。发射电极52设置在半导体基板10和层间绝缘膜38的上表面。
集电电极24设置在半导体基板10的下表面23。发射电极52和集电电极24是利用金属等导电材料设置。在本说明书中，将连结发射电极52与集电电极24的方向称为深度方向。
半导体基板10可以是硅基板，也可以是碳化硅基板，还可以是氮化镓等氮化物半导体基板等。本例的半导体基板10是硅基板。在该截面的半导体基板10的上表面21侧设置有P-型的基区14。
在该截面，在晶体管部70中的半导体基板10的上表面21侧，从半导体基板10的上表面21侧依次地设置有N+型的发射区12、P-型的基区14以及N+型的蓄积区16。其中晶体管部70中的中间区域90可以具有其他结构。在本例中，在中间区域90的中间台面部60从半导体基板10的上表面21侧依次地设置有P+型的接触区15、以及P-型的基区14。
在该截面，在二极管部80中的半导体基板10的上表面21侧设置有P-型的基区14。在本例的二极管部80不设置蓄积区16。在其他的例子中，也可以在二极管部80也设置有蓄积区16。
在晶体管部70，在蓄积区16的下方设置有N-型的漂移区18。通过在漂移区18与基区14之间设置浓度比漂移区18高的蓄积区16，从而能够提高载流子注入增强效应(IE效应)，而降低导通电压。
本例的蓄积区16设置在晶体管部70的各台面部61。在本例的中间区域90的中间台面部60，不设置蓄积区16，并与基区14接触地设置有漂移区18。蓄积区16可以以覆盖各台面部61的基区14的整个下表面的方式设置。在二极管部80，在基区14的下表面设置有漂移区18。在晶体管部70和二极管部80两者中，在漂移区18的下方设置有N+型的缓冲区20。
缓冲区20设置在漂移区18的下侧。缓冲区20的掺杂浓度比漂移区18的掺杂浓度高。缓冲区20可以作为防止从基区14的下表面扩展的耗尽层到达P+型的集电区22和N+型的阴极区82的场截止层而发挥功能。
作为一例，半导体装置100中的缓冲区20在深度方向上的掺杂浓度分布具有多个峰13。在图2中利用虚线示出峰13的位置。但是，缓冲区20的掺杂浓度分布可以具有单个峰，也可以在整体上具有基本均匀的浓度。图2所示的半导体装置100在缓冲区20具有四个峰。配置在最上侧的峰13-1的浓度可以比配置在接着最上侧的位置的峰13-2的浓度高。
在晶体管部70，在缓冲区20的下方设置有P+型的集电区22。在二极管部80，在缓冲区20的下方设置有N+型的阴极区82。应予说明，在有源区中，将与阴极区82在Z轴方向上重合的投影区域作为二极管部80。即，将阴极区82沿与半导体基板10的下表面23垂直的方向向半导体基板10的上表面21进行投影，并将此时的投影区域作为二极管部80。如上所述，可以将投影区域沿Y轴方向延长到有源区的端部为止的区域也作为二极管部80。另外，在有源区，将使集电区22沿与半导体基板10的下表面23垂直的方向向半导体基板10的上表面21投影时的投影区域中，规律地配置有包括发射区12和接触区15的预定的单位构成的区域作为晶体管部70。
在半导体基板10的上表面21侧设置有一个以上的栅极沟槽部40和一个以上的虚设沟槽部30。各沟槽部以从半导体基板10的上表面21起贯通基区14而到达漂移区18的方式设置。在设置有发射区12、接触区15以及蓄积区16中的至少一者的区域中，各沟槽部也贯通这些区域而到达漂移区18。沟槽部贯通掺杂区域并不限于以在形成掺杂区域后形成沟槽部的顺序制造的情况。在形成了沟槽部后在沟槽部之间形成掺杂区域的情况也包含在沟槽部贯通掺杂区域的情况中。
在图1所示的俯视图中，蓄积区16的在沟槽部的延伸方向(在本例中是Y轴方向)上的端部可以与配置在Y轴方向的两端的接触区15重合。在半导体基板10的深度方向上，蓄积区16的在Y轴方向上的端部可以位于接触区15的下方。此外，蓄积区16的在Y轴方向上的端部可以位于发射区12与接触孔54的在Y轴方向上的端部之间。该发射区12是沿Y轴方向周期性地设置的多个发射区12中的、与栅极电极50最近的发射区12。
栅极沟槽部40具有设置在半导体基板10的上表面21侧的栅极沟槽、栅极绝缘膜42以及栅极导电部44。栅极绝缘膜42设置为覆盖栅极沟槽的内壁。栅极绝缘膜42可以是将栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部设置在比栅极绝缘膜42更靠内侧的位置。即，栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。
栅极导电部44包括隔着栅极绝缘膜42而与基区14对置的区域。该截面中的栅极沟槽部40在半导体基板10的上表面21被层间绝缘膜38覆盖。若在栅极导电部44施加预定的电压，则在基区14中的、与栅极沟槽接触的界面的表层形成由电子的反型层形成的沟道。
虚设沟槽部30在该截面中可以具有与栅极沟槽部40相同的结构。虚设沟槽部30具有设置在半导体基板10的上表面21侧的虚设沟槽、虚设绝缘膜32以及虚设导电部34。虚设绝缘膜32设置为覆盖虚设沟槽的内壁。虚设导电部34设置在虚设沟槽的内部且设置在比虚设绝缘膜32更靠内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设导电部34可以由与栅极导电部44相同的材料形成。例如虚设导电部34由多晶硅等导电材料形成。虚设导电部34可以在深度方向上具有与栅极导电部44相同的长度。该截面中的虚设沟槽部30在半导体基板10的上表面21被层间绝缘膜38覆盖。应予说明，虚设沟槽部30和栅极沟槽部40的底部可以是向下侧凸出的曲面状(在截面中是曲线状)。
图3是示出图2的b-b’截面处的掺杂浓度分布的一例的图。b-b’截面是通过发射区12、基区14以及蓄积区16的YZ面。即，图3示出晶体管部70中的、从发射区12到漂移区18的上端的掺杂浓度分布。如图3所示，在本说明书中，示出掺杂浓度的图的纵轴是对数轴。图3的掺杂浓度是净掺杂浓度。在本说明书中，将半导体基板10的深度方向上的掺杂浓度分布简称为掺杂浓度分布。
本例的漂移区18具有大致恒定的掺杂浓度。漂移区18可以是形成在从通过CZ法、MCZ法、或者FZ法形成的铸块切出的半导体基板的区域，或者可以是通过外延生长等形成的区域。本例的发射区12、基区14以及蓄积区16的Z轴方向上的掺杂浓度分布具有成为最大值的区域，并且，具有与成为最大值的区域接触且掺杂浓度减小的区域。发射区12、基区14以及蓄积区16可以通过向半导体基板10注入杂质而形成。在本例中，基区14和蓄积区16相接触地设置。基区14和蓄积区16相接触是指在基区14和蓄积区16之间未设置有与漂移区18相同的掺杂浓度的区域。
在蓄积区16中，将掺杂浓度成为最大值的区域作为最大部102。蓄积区16的掺杂浓度分布在从最大部102朝向基区14的至少一部分区域中具有掺杂浓度倾斜地减小的上侧倾斜部104。在本例中，从最大部102到基区14的整个区域是上侧倾斜部104。即，蓄积区16的掺杂浓度分布在从最大部102朝向基区14的整个区域倾斜地减小。最大部102的掺杂浓度可以比基区14的峰浓度低，也可以比基区14的峰浓度高。
另外，蓄积区16的掺杂浓度分布在从最大部102朝向漂移区18的至少一部分区域中具有倾斜地减小的下侧倾斜部106。在本例中，从最大部102到漂移区18的整个区域是下侧倾斜部106。即，蓄积区16的掺杂浓度分布在从最大部102朝向漂移区18的整个区域倾斜地减小。
掺杂浓度倾斜地减小是指在将深度位置设为Z，将掺杂浓度设为D的情况下，利用深度位置Z对掺杂浓度D进行微分而得的dD/dZ的绝对值具有大于0的有限值。可以通过调整杂质的注入条件或注入后的热处理的条件等，从而控制该倾斜度的大小。
蓄积区16的掺杂浓度分布的半峰全宽FWHM是预定的标准半峰全宽的2.2倍以上。通过使蓄积区16的掺杂浓度分布的半峰全宽FWHM变大，从而能够一边改善导通电压与关断损耗的权衡，一边减少导通损耗。
标准半峰全宽是针对与半导体基板10的材料和蓄积区16所包含的杂质的种类对应的射程-半峰全宽特性，通过将最大部102的深度位置Zp设为注入杂质时的射程从而确定的半峰全宽。若以预定的射程(即，半导体基板10中的深度位置)对半导体基板10注入杂质，则在深度方向上杂质以具有一定的偏差的方式分布。杂质被注入的深度位置的偏差量(离散)根据杂质的射程(即，注入杂质时的加速能量)而确定。但是，该偏差量依赖于半导体基板10的材料和注入的杂质的种类。
即，标准半峰全宽对应于将射程固定在深度位置Zp而注入杂质且不进行热处理的通常状态下的半峰全宽。标准半峰全宽可以是在半导体基板的上表面垂直地注入杂质时的半峰全宽。对此在半导体装置100中，使蓄积区16的掺杂浓度分布的半峰全宽FWHM充分大于标准半峰全宽。由此，实现后述的导通电压与关断损耗的权衡的改善、以及导通损耗的降低。应予说明，蓄积区16的掺杂浓度分布在预定的深度范围内连续地示出最大值的情况下，可以将示出最大值的深度范围的中央设为最大部102的深度位置Zp。
图4是示出半导体装置100在导通时的集电电流Ic的波形例的图。波形93表示蓄积区16的掺杂浓度分布具有标准半峰全宽的比较例的集电电流Ic。通过设置蓄积区16而栅极-集电极间的过渡电容增加。因此，导通时的集电电流Ic的di/dt增加。在该情况下，虽然通过设置蓄积区16，能够改善导通电压与关断损耗的权衡，但是导通时的di/dt增大。若为了将导通时的di/dt调整到所希望的范围而增大栅极电阻从而抑制di/dt的增加，则会导致导通损耗增大。
波形92表示蓄积区16的掺杂浓度分布的半峰全宽为标准半峰全宽的2.2倍以上的情况下的集电电流Ic。通过设置宽度大的蓄积区16，从而能够抑制栅极-集电极间的过渡电容的增加。因此，能够抑制导通时的集电电流Ic的di/dt的增加。因此，能够改善导通电压与关断损耗的权衡，并且能够降低导通损耗。
图5是示出蓄积区16的掺杂浓度分布具有标准半峰全宽的比较例中的、台面部61附近的电子电流和位移电流所流通的路径的一例的图。在图5中示出导通时的电流路径。在导通时，栅极导电部44的电压从0[V]开始逐渐上升。由此，在基区14的栅极沟槽部40附近因感应出负电荷而形成沟道。
导通时的初期的电流主体不是空穴电流而是电子电流。初期是指从栅极电压Vge即将达到阈值电压之前到进入米勒期间之前为止的期间，在该米勒期间，栅极电压Vge大致恒定在阈值电压的值。若栅极电压Vge接近阈值电压，则沟道开始打开，并开始向漂移区注入电子。
在图5的比较例中，从沟道朝向下方的电子有可能在蓄积区16中暂时沿排列方向(X轴方向或从栅极沟槽部40的附近朝向台面部61中央的方向)流通。其中，在比蓄积区16更靠下方的漂移区18中，由于栅极沟槽部40附近已经形成有电子的蓄积层(N型区域的、形成电子的蓄积层的阈值电压远小于P型区域的反型层的阈值电压)，所以栅极沟槽部40附近的阻抗比漂移区18低。因此，电子电流主要流通于栅极沟槽部40附近。
若电子到达背面的集电区22，则以从集电区22到缓冲区20和漂移区18的方式开始注入空穴。由此，在沟槽部的下端附近蓄积有空穴。作为一例，空穴以1×1016[cm-3]的程度存在于从栅极沟槽部40的下端附近到比蓄积区16更靠下方的、虚设沟槽部30的侧部。
空穴聚集在栅极沟槽部40的下端与虚设沟槽部30的下端。特别是由于虚设导电部34与发射电极52是相同电位，所以在虚设沟槽部30的侧壁容易形成空穴的反型层。从集电区22注入的空穴聚集在该空穴的反型层的附近。空穴从虚设沟槽部30连续地分布到栅极沟槽部40的下端。因该空穴分布而引起在导通时有大的位移电流流向栅极沟槽部40的下端附近。
因空穴的蓄积而引起的位移电流使得产生隔着栅极绝缘膜42对置的栅极导电部44的充电。该栅极导电部44的充电引起栅极电极Vge的瞬间增加。由于该位移电流越大，越对栅极导电部44充电，所以栅极导电部44的电位更加快速地上升。其结果为，栅极导电部44的电位瞬间超过栅极阈值。
由此，开始大量地注入电子与空穴，集电极-发射极间电流增加。根据基于集电极-发射极间电流的增加的电流变化率而集电极-发射极间电压的电压减小率(dV/dt)增加。位移电流越大，dV/dt变得越大。特别地，蓄积的空穴越不流向发射电极52，则位移电流越大，栅极导电部44的电位的瞬间增加变得越大。因此，在图5的比较例中，dV/dt变得较大，电磁噪声也变得较大。
图6是示出蓄积区16的掺杂浓度分布的半峰全宽为标准半峰全宽的2.2倍以上的半导体装置100中的、导通时的电子电流和位移电流的图。在本例中，通过了沟道的电子也在蓄积区16中途沿排列方向(X轴方向)流动。其中在本例中，在深度方向上大范围地设置有蓄积区16。
在本例中，相比于从蓄积区16的中央附近返回到栅极沟槽部40附近的路径，在蓄积区16的中央附近直接向正下方的方向流通的路径对于电子电流的阻抗更小。因此，电子电流容易在台面部61中央附近流通。
如上所述，本例的电子电流中的至少一部分不返回到栅极沟槽部40附近而是在夹于栅极沟槽部40与虚设沟槽部30之间的台面部61的中央附近向下方前进。即，本例的电子电流的至少一部分不流通于栅极沟槽部40附近，而流通于台面部61的中央附近。
若电子电流流通于台面部61的中央附近，则台面部61的底部附近的空穴分布在台面部61中央附近被断开。因此比电子电流的路径更靠虚设沟槽部30侧的空穴不流向栅极沟槽部40侧。在该台面部61中央部的空穴分布的断开抑制空穴在栅极沟槽部40的下端蓄积。其结果为，与图5的例子相比，在图6的例子中，能够使位移电流变小。因为能够使位移电流变小，所以栅极导电部44的充电也变小，栅极电极Vge的瞬间增加也被抑制。由此，也能够抑制集电极-发射极间电压的电压减小率(dV/dt)。
本案的发明人通过模拟而确认了空穴主要分布在栅极沟槽部40的下端以及虚设沟槽部30的下端和侧部，并且几乎不分布在台面部61的中央部。作为一例，空穴以1×1013[cm-3]的程度存在于栅极沟槽部40的下端附近和虚设沟槽部30的下端附近，充分低于图5的比较例中的1×1016[cm-3]。
虽然不限于以下的理由，但是可认为图6的例子中的空穴分布是由栅极沟槽部40和虚设沟槽部30间的空穴分布被电子电流断开而引起。另外，因该空穴分布而使得在导通时有比图5的比较例小的位移电流从虚设沟槽部30的下端附近流向栅极沟槽部40的下端附近。
因此，在本例中，由于位移电流小于图5的比较例的位移电流，所以相比于图5的比较例，dV/dt变小，也能够使电磁噪声减小。另外，在本例中，也可以不将栅极电阻Rg连接于栅极导电部44，该栅极电阻Rg为以抑制栅极导电部44的电位快速地上升为目的的附加的电阻。或者，只要将小的栅极电阻Rg与栅极导电部44连接，就能够抑制栅极导电部44的电位的急剧上升。因此，相比于图5的比较例而能够降低导通时的电力损耗。
应予说明，蓄积区16的掺杂浓度分布的半峰全宽FWHM可以是标准半峰全宽的3倍以上，可以是4倍以上，也可以是5倍以上。通过使蓄积区16的宽度变大，从而使上述的效果变得更加显著。其中，优选蓄积区16设置在比栅极沟槽部40的下端浅的区域。在半导体基板10的深度方向上，从半导体基板10的上表面21到蓄积区16的最大部102的距离(图3中的从深度位置0到Zp的距离)与蓄积区16的掺杂浓度分布的半峰半宽(图3中的深度位置Zh与Zp之间的距离)的和可以是从半导体基板10的上表面21到栅极沟槽部40的下端的距离(图3中的从深度位置0到Zt的距离)以下。另外，蓄积区16的掺杂浓度分布的半峰全宽FWHM可以是标准半峰全宽的30倍以下，可以是20倍以下，可以是10倍以下，可以是8倍以下，也可以是6倍以下。
图7是对蓄积区16的形成工序的一例进行说明的图。在图7中，利用实线表示蓄积区16的一部分区域中的掺杂浓度分布。半峰全宽大的蓄积区16能够通过以不同的多个种类的射程向半导体基板10注入杂质而形成。在图7的例子中，以三个射程Rp1、Rp2、Rp3来注入杂质。利用虚线来表示与各个射程对应的杂质的分布108。通过在注入杂质后，以预定的温度和/或时间适当地进行退火等热处理，从而能够形成具有如实线所示那样的掺杂浓度分布的蓄积区16。但是，蓄积区16的形成方法不限于图7所示的方法。在蓄积区16的形成工序中，可以相对于半导体基板10的上表面21倾斜地注入杂质，也可以垂直地注入杂质。
另外，形成蓄积区16的杂质(掺杂剂)的化学浓度分布19示出最大值的位置126可以配置在蓄积区16的内部。在图7的例子中，作为杂质(掺杂剂)的磷的化学浓度分布19中的位置126位于蓄积区16的掺杂浓度分布的深度方向上的两端(与基区14的边界、以及与漂移区18的边界)的内部。在蓄积区16，位置126可以配置在掺杂浓度为掺杂浓度分布中的最大值的1/10以上的范围。
另外，通过以多个射程Rp注入杂质而形成蓄积区16，从而能够抑制各个射程Rp的剂量，并且维持整个蓄积区16中的杂质的积分浓度。因此，能够抑制在与基区14接近的射程下的剂量。因此，能够抑制N型杂质在基区14大量地扩散，并且能够抑制基区14沿深度方向变短。
图8是示出射程-半峰全宽特性的一例的图。在图8中，半导体基板10是硅基板，为了形成蓄积区16而注入的杂质是磷。各个射程下的标准半峰全宽通过以该射程向半导体基板注入杂质，在不进行热处理的状态下测量杂质的分布而得出。作为一例，向硅基板注入了磷的情况下的射程-半峰全宽特性能够利用下式来近似。
【数式1】
y＝0.01763x6-0.11077x5+0.15065x4+0.21668x3-0.30410x2+0.39392x-0.77003
其中，x是射程Rp(μm)的常用对数(log10(Rp))，y是半峰全宽FWHM(μm)的常用对数(log10(FWHM))。对于其他的基板材料和杂质来说，也能够如上所述那样实际测量射程-半峰全宽特性。另外，某个射程的标准半峰全宽可以通过将在以比该射程大的射程形成的蓄积区16中测量的标准半峰全宽与在以比该射程小的射程形成的蓄积区16中测量的标准半峰全宽之间以直线来近似从而计算出来。
在图8中示出与数式1对应的曲线110。曲线112是将曲线110的半峰全宽扩大2.2倍后的曲线。蓄积区16的掺杂浓度分布具有在使用最大部102的深度位置Zp作为曲线112的射程的情况下确定的半峰全宽以上的半峰全宽。曲线114是将曲线110的半峰全宽扩大10倍后的曲线。曲线113是将曲线110的半峰全宽扩大30倍后的曲线。蓄积区16的掺杂浓度分布可以具有在使用最大部102的深度位置Zp作为曲线114的射程的情况下确定的半峰全宽以下的半峰全宽。如上所述，蓄积区16的掺杂浓度分布的半峰全宽FWHM可以是标准半峰全宽的2.2倍以上。另外，蓄积区16的掺杂浓度分布的半峰全宽FWHM可以是标准半峰全宽的30倍以下，可以是20倍以下，可以是10倍以下，可以是8倍以下，也可以是6倍以下。
图9是部分地示出蓄积区16的掺杂浓度分布的一例的图。优选在蓄积区16的掺杂浓度分布中，相对于最大部102的掺杂浓度Dp而成为1/4的掺杂浓度(Dp/4)的深度位置与相对于最大部102的掺杂浓度Dp而成为1/40的掺杂浓度(Dp/40)的深度位置之间的距离ΔZ为0.1μm以上且1.0μm以下。可以是上侧倾斜部104满足该距离ΔZ的条件，可以是上侧倾斜部104和下侧倾斜部106两者满足该距离ΔZ的条件。
若距离ΔZ小于0.1μm，则导致在蓄积区16掺杂浓度分布的倾斜度变得过于陡峭，有时会在蓄积区16的该倾斜部发生电场集中。对此，通过将距离ΔZ设为0.1μm以上，从而能够缓解在该倾斜处的电场集中。距离ΔZ可以是0.2μm以上，也可以是0.3μm以上。
若距离ΔZ大于1.0μm，则N型杂质向基区14侧扩散，而导致基区14的深度方向的长度(即沟道的长度)变小。若沟道的长度变小，则导致饱和电流的偏差变大。对此，通过使距离ΔZ小于1.0μm，从而易于维持沟道的长度。距离ΔZ可以是0.9μm以下，也可以是0.8μm以下。
图10是示出蓄积区16的掺杂浓度分布的其他的例子的图。本例的掺杂浓度分布具有实质上平坦的最大部102。即，掺杂浓度分布在整个预定的深度范围Wp，具有实质上与蓄积区16的最大的掺杂浓度Dp相同的掺杂浓度。实质上与掺杂浓度Dp相同的掺杂浓度是例如0.9×Dp以上的掺杂浓度。实质上与掺杂浓度Dp相同的掺杂浓度可以是0.95×Dp以上的掺杂浓度。范围Wp的长度可以是0.3μm以上，可以是0.5μm以上，也可以是1μm以上。还在朝向基区14的至少一部分区域中具有掺杂浓度倾斜地减小的上侧倾斜部104，在朝向漂移区18的至少一部分区域中具有掺杂浓度倾斜地减小的下侧倾斜部106。在该情况下，可以使用设置有最大部102的预定的深度范围的中央作为最大部102的深度位置Zp。通过在整个预定的深度范围设置最大部102，从而能够容易地使半峰全宽FWHM变大。
图11是示出蓄积区16的掺杂浓度分布的其他的例子的图。本例的掺杂浓度分布在除掺杂浓度分布的微分值示出最大值或最小值的区域以外的区域，具有微分值示出极值124的弯折部122。掺杂浓度分布的微分值是指在深度位置Z对掺杂浓度分布微分而得的值。在本例中，微分值在上侧倾斜部104内的预定的深度位置Zmax成为最大值，微分值在下侧倾斜部106内的预定的深度位置Zmin成为最小值。在深度位置Zmax和深度位置Zmin之间的预定的位置Zk微分值具有极值。
通过设置弯折部122，从而掺杂浓度分布的倾斜部的倾斜度被部分缓解，因此能够容易地使半峰全宽FWHM变大。弯折部122可以设置在上侧倾斜部104和下侧倾斜部106中的一者，也可以设置于两者。作为一例，能够通过使图7所示的各射程Rp之间的距离成为预定以上从而形成弯折部122。
可以在蓄积区16的比深度方向上的中央位置Zc更靠上侧的区域，配置有最大部102和弯折部122中的一者，并在蓄积区16的比深度方向上的中央更靠下侧的区域，配置有最大部102和弯折部122中的另一者。在本例中，将边界位置Zb1与边界位置Zb2的中央设为蓄积区16的中央位置Zc，该边界位置Zb1为蓄积区16和基区14的边界位置，该边界位置Zb2为蓄积区16和漂移区18的边界位置。在本例中，在从中央位置Zc到边界位置Zb1为止的上侧区域配置有最大部102，在从中央位置Zc到边界位置Zb2为止的下侧区域配置有弯折部122。通过这样的结构，也能够容易地使半峰全宽FWHM变大。
另外，弯折部122的掺杂浓度Dk可以是最大部102的掺杂浓度Dp的1/10以上。通过将弯折部122的掺杂浓度Dk设为与最大部102的掺杂浓度Dp比较接近的浓度，从而能够扩大掺杂浓度高的区域。掺杂浓度Dk可以是掺杂浓度Dp的1/5以上，也可以是1/2以上。
图12是示出在使针对蓄积区16的杂质的注入条件变化的情况下的、蓄积区16的化学浓度分布的一例的图。本例的半导体基板10是硅基板，杂质是磷。蓄积区16-1的化学浓度分布是将杂质的加速能量设为2.6MeV和3.0MeV而进行了两次注入的例子。蓄积区16-2的化学浓度分布是将杂质的加速能量设为2.6MeV、3.0MeV和3.4MeV而进行了三次注入的例子。蓄积区16-3的化学浓度分布是将杂质的加速能量设为2.6MeV、3.4MeV和3.9MeV而进行了三次离子注入的例子。应予说明，在一次的注入中，注入了6×1012/cm2的剂量的杂质。在各个例子中，在注入了全部的杂质后，进行1000℃、30分钟的热处理。应予说明，用箭头来表示各个蓄积区16-1、蓄积区16-2、蓄积区16-3的化学浓度分布的弯折部122-1、弯折部122-2、弯折部122-3。
如图12所示，通过使杂质的注入条件变化，从而能够调整蓄积区16的化学浓度分布的半峰全宽。在蓄积区16-1的例子中，最大部102的深度位置是2.1μm，半峰全宽是标准半峰全宽的3.2倍。在蓄积区16-2的例子中，最大部102的深度位置是2.3μm，半峰全宽是标准半峰全宽的3.9倍。在蓄积区16-3的例子中，最大部102的深度位置是2.5μm，半峰全宽是标准半峰全宽的4.8倍。
应予说明，在多次的离子注入中，可以将加速能量高的注入在加速能量低的注入之前进行。或者，也可以先进行加速能量低的注入。另外，通过调整不同的加速能量的离子注入的顺序，也可以调整弯折部的位置和/或浓度。
图12的分布160是其他例子的蓄积区16的掺杂剂的化学浓度分布。与半导体装置100的情况相比，分布160的峰浓度的1/100处的全宽扩大到1.3倍或1.3倍以上。作为一例，分布160是在一次的离子注入中，进行1100℃、30分钟的热处理而形成了蓄积区16的例子，但是制造方法不限于此。应予说明，使分布160的半峰全宽成为与蓄积区16-1相等的宽度。
若将化学浓度分布的峰浓度的1/100处的全宽设为百分之一全宽(FW1％M)，则分布160的半峰全宽相对于百分之一全宽的比(FWHM/FW1％M)是0.26。另外，相对于最大部102的深度位置Zp(未图示)，百分之一全宽FW1％M的半导体基板10的上表面21侧的宽度比下表面23侧的宽度大。因此，基区14的宽度变小，容易出现耐压下降和/或对阈值造成影响。
另一方面，在本例的蓄积区16-1、蓄积区16-2以及蓄积区16-3的情况下，相对于半峰全宽FWHM的百分之一全宽没有相对扩大。例如在蓄积区16-2中，半峰全宽相对于百分之一全宽的比是0.35。另外，蓄积区16-1～蓄积区16-3的各自的化学浓度分布中，相对于最大部102的深度位置Zp，百分之一全宽的半导体基板10的上表面21侧的宽度与下表面23侧的宽度大致相等，或者下表面23侧的宽度变大。由此，对基区14的宽度的影响小，并且也难以出现耐压下降和/或对阈值变动产生影响。
本例的蓄积区16的FWHM/FW1％M可以大于0.26，可以为0.27以上或比其更大，可以为0.3以上或比其更大，可以为0.4以上或比其更大。另外，FWHM/FW1％M小于1。此外，FWHM/FW1％M可以为0.9以下或比其更小，可以为0.8以下或比其更小。
图13是示出反向恢复时的dV/dt与导通损耗Eon之间的关系的图。在图13中，示出具有蓄积区16-1或蓄积区16-3的例子、以及掺杂浓度分布的半峰全宽是标准半峰全宽的2.1倍的比较例200。通过使蓄积区16的掺杂浓度分布的半峰全宽变大，从而改善dV/dt与导通损耗Eon之间的权衡。
将具备最大部102、上侧倾斜部104以及下侧倾斜部106的蓄积区16的掺杂浓度分布的半峰全宽FWHM设为标准半峰全宽的2.2倍以上的意义如下所述。若对与标准半峰全宽的曲线110(参照图8)对应的半导体装置进行热退火，则掺杂浓度分布的峰浓度减小而半峰全宽扩大。例如，针对仅以一次的离子注入确定的标准半峰全宽，基于各种热退火进行验证的结果为：反向恢复时的dV/dt与导通损耗Eon之间的关系最良好的条件是具备掺杂浓度分布的半峰全宽是标准半峰全宽的2.1倍的蓄积区的比较例200。即，在利用一次的离子注入和热退火而获得的蓄积区16中，难以获得比比较例200更良好的电气特性。
例如为了在一次的离子注入工序中增大掺杂剂的剂量或在热退火的工序中增大温度和/或时间从而扩大蓄积区的半峰全宽，由于热预算变大所以需要在初期工序阶段进行处理。因此，变得难以实现各层构成和/或单元间距等的微细化。另外，为了以一次的离子注入扩大半峰全宽，还需要提高加速能量，但是对沟槽部和/或基区造成的损害(无序)变大，阈值控制也变得比较困难。
对此，具备蓄积区16的半导体装置100能够使反向恢复时的dV/dt与导通损耗Eon之间的关系获得显著的改善，该蓄积区16具备最大部102、上侧倾斜部104以及下侧倾斜部106，并且具有标准半峰全宽的2.2倍以上的半峰全宽。即，具备具有标准半峰全宽的2.2倍以上的半峰全宽的蓄积区16的半导体装置100是相比于比较例200等其他半导体装置而发挥显著效果的半导体装置。即，对具备具有标准半峰全宽的2.2倍以上的半峰全宽的蓄积区16的半导体装置100而言，2.2倍这一边界值是意味着具备重要且临界的意义的边界的值。应予说明，虽然优选蓄积区16由多次的离子注入形成，但是也可以由一次的离子注入形成。
图14是示出半导体装置100的其他的例子的图。本例的半导体装置100在中间台面部60具有蓄积区17。其他的结构与在图1至图13中进行说明的任一方式的半导体装置100相同。
蓄积区17设置在基区14与漂移区18之间。蓄积区17可以具有与蓄积区16相同的掺杂浓度分布，也可以具有比蓄积区16的掺杂浓度分布的半峰全宽小的半峰全宽。作为一例，蓄积区17的掺杂浓度分布的半峰全宽小于标准半峰全宽的2.2倍。通过这样的结构，能够使X轴方向上的蓄积区的深度方向的长度逐渐地变化。因此，能够缓解电场集中。另外，通过较浅地设置中间台面部60的蓄积区17，从而防止阻碍中间台面部60中的空穴的抽出。
图15是示出蓄积区16的掺杂浓度分布的其他的例子的图。在图1至图14中进行说明的蓄积区16在掺杂浓度分布中不具有谷部128，但是图15所示的蓄积区16在掺杂浓度分布中具有谷部128。谷部128可以设置在图1至图15中进行说明的任一方式的掺杂浓度分布。在图15所示的例子中，代替图11所示的掺杂浓度分布中的弯折部122而设置有谷部128。
谷部128是指在从基区14朝向漂移区18的方向上观察蓄积区16的掺杂浓度分布时，掺杂浓度分布的倾斜度(微分值)的符号从负变为正的区域。在本例中，在深度位置Zmax和深度位置Zmin之间的预定的位置处具有微分值为负的极值124-1、以及微分值为正的极值124-2。谷部128可以指的是在极值124-1与极值124-2之间，微分值与0交差的区域。
通过设置谷部128，从而部分地缓解掺杂浓度分布的倾斜部的倾斜度，因此能够容易地使半峰全宽FWHM变大。谷部128可以设置在上侧倾斜部104和下侧倾斜部106中的一者，也可以在两者都设置。另外，也可以设置谷部128与弯折部122两者。作为一例，能够通过使图7所示的各射程Rp之间的距离成为预定以上从而形成谷部128。
可以在蓄积区16的比深度方向上的中央位置Zc更靠上侧的区域配置最大部102和谷部128中的一者，并在蓄积区16的比深度方向上的中央更靠下侧的区域配置最大部102和谷部128中的另一者。在本例中，将边界位置Zb1与边界位置Zb2之间的中央设为蓄积区16的中央位置Zc。边界位置Zb1是蓄积区16与基区14之间的边界位置。边界位置Zb2是蓄积区16与漂移区18之间的边界位置。在本例中，在从中央位置Zc到边界位置Zb1为止的上侧区域配置有最大部102，在从中央位置Zc到边界位置Zb2为止的下侧区域配置有谷部128。通过这样的结构，也能够容易地使半峰全宽FWHM变大。
另外，谷部128的掺杂浓度Dv可以为最大部102的掺杂浓度Dp的1/10以上。通过将谷部128的掺杂浓度Dv设为与最大部102的掺杂浓度Dp比较接近的浓度，从而能够扩大掺杂浓度高的区域。掺杂浓度Dv可以为掺杂浓度Dp的1/5以上，也可以为1/2以上。
以上，虽然利用实施方式对本发明进行了说明，但是本发明的技术范围不限于上述实施方式所记载的范围。对本领域技术人员来说，能够对上述实施方式施加多种变更或改良是显而易见的。根据权利要求书的记载可知，施加了这样的变更或改良的方式也能够包括在本发明的技术范围内。
权利要求书(按照条约第19条的修改)
1.一种半导体装置，其特征在于，具备：
半导体基板，其具有第一导电型的漂移区；
第一导电型的发射区，其在所述半导体基板的内部设置在所述漂移区的上方，并且掺杂浓度比所述漂移区的掺杂浓度高；
第二导电型的基区，其在所述半导体基板的内部设置在所述发射区与所述漂移区之间；
第一导电型的蓄积区，其在所述半导体基板的内部设置在所述基区与所述漂移区之间，并且掺杂浓度比所述漂移区的掺杂浓度高；以及
多个沟槽部，其从所述半导体基板的上表面起贯通所述发射区、所述基区以及所述蓄积区而设置，并且在其内部设置有导电部，
所述半导体基板的深度方向上的所述蓄积区的掺杂浓度分布具有：
最大部，所述掺杂浓度成为最大值；
上侧倾斜部，其在从所述最大部朝向所述基区的至少一部分区域倾斜地减小；以及
下侧倾斜部，其在从所述最大部朝向所述漂移区的至少一部分区域倾斜地减小，
在将针对与所述半导体基板的材料和所述蓄积区所包含的杂质的种类对应的射程-半峰全宽特性，通过将所述最大部的深度位置设为注入杂质时的射程从而确定的半峰全宽设为标准半峰全宽的情况下，所述蓄积区的掺杂浓度分布的半峰全宽为所述标准半峰全宽的2.2倍以上。
2.根据权利要求1所述的半导体装置，其特征在于，
在所述半导体基板的深度方向上，从所述半导体基板的上表面到所述蓄积区的所述最大部的距离与所述蓄积区的掺杂浓度分布的半峰半宽的和为从所述半导体基板的上表面到沟槽部的下端的距离以下。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述蓄积区的掺杂浓度分布的半峰全宽为所述标准半峰全宽的30倍以下。
4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
在所述半导体基板是硅基板，并且所述蓄积区所包含的杂质是磷的情况下，所述射程-半峰全宽特性由下式给出：
【数式1】
y＝0.01763x6-0.11077x5+0.15065x4+0.21668x3-0.30410x2+0.39392x-0.77003
其中，x是射程(μm)的常用对数，y是半峰全宽(μm)的常用对数。
5.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
所述蓄积区的所述掺杂浓度分布在从所述最大部朝向所述基区的整个区域倾斜地减小。
6.根据权利要求1至5中任一项所述的半导体装置，其特征在于，
所述蓄积区的所述掺杂浓度分布在从所述最大部朝向所述漂移区的整个区域倾斜地减小。
7.根据权利要求1至6中任一项所述的半导体装置，其特征在于，
所述蓄积区的所述掺杂浓度分布在除所述掺杂浓度分布的微分值示出最大值或最小值的区域以外的区域，具有所述微分值示出极值的弯折部。
8.根据权利要求7所述的半导体装置，其特征在于，
在所述蓄积区的比深度方向上的中央更靠上侧的区域配置有所述最大部和所述弯折部中的一者，在所述蓄积区的比深度方向上的中央更靠下侧的区域配置有所述最大部和所述弯折部中的另一者。
9.根据权利要求7或8所述的半导体装置，其特征在于，
所述弯折部的掺杂浓度为所述最大部的掺杂浓度的1/10以上。
10.根据权利要求1至9中任一项所述的半导体装置，其特征在于，
所述蓄积区和所述基区相接触。
11.(修改后)根据权利要求1至10中任一项所述的半导体装置，其特征在于，
在所述蓄积区的掺杂浓度分布的所述上侧倾斜部，相对于所述最大部的掺杂浓度而成为1/4的掺杂浓度的深度位置与相对于所述最大部的掺杂浓度而成为1/40的掺杂浓度的深度位置之间的距离为0.1μm以上且1.0μm以下。
12.根据权利要求1至11中任一项所述的半导体装置，其特征在于，
所述蓄积区的掺杂浓度分布中的所述最大部实质上是平坦的。
13.(修改后)根据权利要求1至6中任一项所述的半导体装置，其特征在于，
所述蓄积区的所述掺杂浓度分布在除所述掺杂浓度分布的微分值示出最大值或最小值的区域以外的区域，具有所述微分值的符号变化的谷部。
14.(追加)根据权利要求1至13中任一项所述的半导体装置，其特征在于，
所述蓄积区中的掺杂剂的化学浓度分布的半峰全宽相对于百分之一全宽的比大于0.26。
15.(追加)根据权利要求1至14中任一项所述的半导体装置，其特征在于，
所述蓄积区的掺杂浓度分布的半峰全宽为所述标准半峰全宽的3倍以上。
16.(追加)一种半导体装置，其特征在于，具备：
半导体基板，其具有第一导电型的漂移区；
第一导电型的发射区，其在所述半导体基板的内部设置在所述漂移区的上方，并且掺杂浓度比所述漂移区的掺杂浓度高；
第二导电型的基区，其在所述半导体基板的内部设置在所述发射区与所述漂移区之间；
第一导电型的蓄积区，其在所述半导体基板的内部设置在所述基区与所述漂移区之间，并且掺杂浓度比所述漂移区的掺杂浓度高；以及
多个沟槽部，其从所述半导体基板的上表面起贯通所述发射区、所述基区以及所述蓄积区而设置，并且在其内部设置有导电部，
所述半导体基板的深度方向上的所述蓄积区的掺杂浓度分布具有：
最大部，所述掺杂浓度成为最大值；
上侧倾斜部，其在从所述最大部朝向所述基区的至少一部分区域倾斜地减小；
下侧倾斜部，其在从所述最大部朝向所述漂移区的至少一部分区域倾斜地减小；以及
弯折部，其在除所述掺杂浓度分布的微分值示出最大值或最小值的区域以外的区域，所述微分值示出极值。
17.(追加)根据权利要求16所述的半导体装置，其特征在于，
在所述蓄积区的比深度方向上的中央更靠上侧的区域配置有所述最大部和所述弯折部中的一者，在所述蓄积区的比深度方向上的中央更靠下侧的区域配置有所述最大部和所述弯折部中的另一者。
18.(追加)根据权利要求16或17所述的半导体装置，其特征在于，
所述弯折部的掺杂浓度为所述最大部的掺杂浓度的1/10以上。
19.(追加)一种半导体装置，其特征在于，具备：
半导体基板，其具有第一导电型的漂移区；
第一导电型的发射区，其在所述半导体基板的内部设置在所述漂移区的上方，并且掺杂浓度比所述漂移区的掺杂浓度高；
第二导电型的基区，其在所述半导体基板的内部设置在所述发射区与所述漂移区之间；
第一导电型的蓄积区，其在所述半导体基板的内部设置在所述基区与所述漂移区之间，并且掺杂浓度比所述漂移区的掺杂浓度高；以及
多个沟槽部，其从所述半导体基板的上表面起贯通所述发射区、所述基区以及所述蓄积区而设置，并且在其内部设置有导电部，
所述半导体基板的深度方向上的所述蓄积区的掺杂浓度分布具有：
最大部，所述掺杂浓度成为最大值；
上侧倾斜部，其在从所述最大部朝向所述基区的至少一部分区域倾斜地减小；
下侧倾斜部，其在从所述最大部朝向所述漂移区的至少一部分区域倾斜地减小；以及
谷部，其在除所述掺杂浓度分布的微分值示出最大值或最小值的区域以外的区域，所述微分值的符号变化。
20.(追加)根据权利要求19所述的半导体装置，其特征在于，
所述谷部的掺杂浓度为所述最大部的掺杂浓度的1/10以上。

Claims (13)

1.一种半导体装置，其特征在于，具备：
半导体基板，其具有第一导电型的漂移区；
第一导电型的发射区，其在所述半导体基板的内部设置在所述漂移区的上方，并且掺杂浓度比所述漂移区的掺杂浓度高；
第二导电型的基区，其在所述半导体基板的内部设置在所述发射区与所述漂移区之间；
第一导电型的蓄积区，其在所述半导体基板的内部设置在所述基区与所述漂移区之间，并且掺杂浓度比所述漂移区的掺杂浓度高；以及
多个沟槽部，其从所述半导体基板的上表面起贯通所述发射区、所述基区以及所述蓄积区而设置，并且在其内部设置有导电部，
所述半导体基板的深度方向上的所述蓄积区的掺杂浓度分布具有：
最大部，所述掺杂浓度成为最大值；
上侧倾斜部，其在从所述最大部朝向所述基区的至少一部分区域倾斜地减小；以及
下侧倾斜部，其在从所述最大部朝向所述漂移区的至少一部分区域倾斜地减小，
在将针对与所述半导体基板的材料和所述蓄积区所包含的杂质的种类对应的射程-半峰全宽特性，通过将所述最大部的深度位置设为注入杂质时的射程从而确定的半峰全宽设为标准半峰全宽的情况下，所述蓄积区的掺杂浓度分布的半峰全宽为所述标准半峰全宽的2.2倍以上。
2.根据权利要求1所述的半导体装置，其特征在于，
在所述半导体基板的深度方向上，从所述半导体基板的上表面到所述蓄积区的所述最大部的距离与所述蓄积区的掺杂浓度分布的半峰半宽的和为从所述半导体基板的上表面到沟槽部的下端的距离以下。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述蓄积区的掺杂浓度分布的半峰全宽为所述标准半峰全宽的30倍以下。
4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
在所述半导体基板是硅基板，并且所述蓄积区所包含的杂质是磷的情况下，所述射程-半峰全宽特性由下式给出：
【数式1】
y＝0.01763x6-0.11077x5+0.15065x4+0.21668x3-0.30410x2+0.39392x-0.77003
其中，x是射程(μm)的常用对数，y是半峰全宽(μm)的常用对数。
5.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
所述蓄积区的所述掺杂浓度分布在从所述最大部朝向所述基区的整个区域倾斜地减小。
6.根据权利要求1至5中任一项所述的半导体装置，其特征在于，
所述蓄积区的所述掺杂浓度分布在从所述最大部朝向所述漂移区的整个区域倾斜地减小。
7.根据权利要求1至6中任一项所述的半导体装置，其特征在于，
所述蓄积区的所述掺杂浓度分布在除所述掺杂浓度分布的微分值示出最大值或最小值的区域以外的区域，具有所述微分值示出极值的弯折部。
8.根据权利要求7所述的半导体装置，其特征在于，
在所述蓄积区的比深度方向上的中央更靠上侧的区域配置有所述最大部和所述弯折部中的一者，在所述蓄积区的比深度方向上的中央更靠下侧的区域配置有所述最大部和所述弯折部中的另一者。
9.根据权利要求7或8所述的半导体装置，其特征在于，
所述弯折部的掺杂浓度为所述最大部的掺杂浓度的1/10以上。
10.根据权利要求1至9中任一项所述的半导体装置，其特征在于，
所述蓄积区和所述基区相接触。
11.根据权利要求1至10中任一项所述的半导体装置，其特征在于，
在所述蓄积区的掺杂浓度分布中，相对于所述最大部的掺杂浓度而成为1/4的掺杂浓度的深度位置与相对于所述最大部的掺杂浓度而成为1/40的掺杂浓度的深度位置之间的距离为0.1μm以上且1.0μm以下。
12.根据权利要求1至11中任一项所述的半导体装置，其特征在于，
所述蓄积区的掺杂浓度分布中的所述最大部实质上是平坦的。
13.一种半导体装置，其特征在于，具备：
半导体基板，其具有第一导电型的漂移区；
第一导电型的发射区，其在所述半导体基板的内部设置在所述漂移区的上方，并且掺杂浓度比所述漂移区的掺杂浓度高；
第二导电型的基区，其在所述半导体基板的内部设置在所述发射区与所述漂移区之间；
第一导电型的蓄积区，其在所述半导体基板的内部设置在所述基区与所述漂移区之间，并且掺杂浓度比所述漂移区的掺杂浓度高；以及
多个沟槽部，其从所述半导体基板的上表面起贯通所述发射区、所述基区以及所述蓄积区而设置，并且在其内部设置有导电部，
所述半导体基板的深度方向上的所述蓄积区的掺杂浓度分布具有：
最大部，所述掺杂浓度成为最大值；
上侧倾斜部，其在从所述最大部朝向所述基区的至少一部分区域倾斜地减小；
下侧倾斜部，其在从所述最大部朝向所述漂移区的至少一部分区域倾斜地减小；以及
弯折部，其在除所述掺杂浓度分布的微分值示出最大值或最小值的区域以外的区域，所述微分值示出极值。
CN201980003476.1A 2018-01-17 2019-01-09 半导体装置 Active CN110914999B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018006004 2018-01-17
JP2018-006004 2018-01-17
PCT/JP2019/000344 WO2019142706A1 (ja) 2018-01-17 2019-01-09 半導体装置

Publications (2)

Publication Number Publication Date
CN110914999A true CN110914999A (zh) 2020-03-24
CN110914999B CN110914999B (zh) 2023-11-17

Family

ID=67302345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980003476.1A Active CN110914999B (zh) 2018-01-17 2019-01-09 半导体装置

Country Status (4)

Country Link
US (2) US11349019B2 (zh)
JP (1) JP6973510B2 (zh)
CN (1) CN110914999B (zh)
WO (1) WO2019142706A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7264263B2 (ja) 2019-09-13 2023-04-25 富士電機株式会社 半導体装置
WO2021161668A1 (ja) 2020-02-12 2021-08-19 富士電機株式会社 半導体装置およびその製造方法
CN116888741A (zh) 2021-09-16 2023-10-13 富士电机株式会社 绝缘栅双极型晶体管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1142688A (zh) * 1995-07-19 1997-02-12 三菱电机株式会社 半导体器件及其制造方法
CN101246900A (zh) * 2007-02-16 2008-08-20 三菱电机株式会社 半导体器件及其制造方法
CN103843142A (zh) * 2011-09-28 2014-06-04 丰田自动车株式会社 Igbt及其制造方法
CN105593997A (zh) * 2013-10-04 2016-05-18 三菱电机株式会社 碳化硅半导体装置及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4575713B2 (ja) 2004-05-31 2010-11-04 三菱電機株式会社 絶縁ゲート型半導体装置
JP5034315B2 (ja) 2006-05-19 2012-09-26 三菱電機株式会社 半導体装置及びその製造方法
JP2014061075A (ja) 2012-09-20 2014-04-10 Maruhon Industry Co Ltd パチンコ遊技機
JP5800097B2 (ja) 2012-10-15 2015-10-28 トヨタ自動車株式会社 半導体装置およびその製造装置
JP6421570B2 (ja) 2013-12-20 2018-11-14 株式会社デンソー 半導体装置
JP6164099B2 (ja) 2014-01-22 2017-07-19 株式会社デンソー 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1142688A (zh) * 1995-07-19 1997-02-12 三菱电机株式会社 半导体器件及其制造方法
CN101246900A (zh) * 2007-02-16 2008-08-20 三菱电机株式会社 半导体器件及其制造方法
CN103843142A (zh) * 2011-09-28 2014-06-04 丰田自动车株式会社 Igbt及其制造方法
CN105593997A (zh) * 2013-10-04 2016-05-18 三菱电机株式会社 碳化硅半导体装置及其制造方法

Also Published As

Publication number Publication date
JP6973510B2 (ja) 2021-12-01
US20220278229A1 (en) 2022-09-01
WO2019142706A1 (ja) 2019-07-25
US20200152778A1 (en) 2020-05-14
CN110914999B (zh) 2023-11-17
JPWO2019142706A1 (ja) 2020-06-18
US11349019B2 (en) 2022-05-31

Similar Documents

Publication Publication Date Title
CN108604594B (zh) 半导体装置及半导体装置的制造方法
JP7279770B2 (ja) 半導体装置
CN109314141B (zh) 半导体装置
US20220278229A1 (en) Semiconductor device
CN109219888B (zh) 半导体装置
US20180366578A1 (en) Semiconductor apparatus and semiconductor apparatus manufacturing method
US10381436B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7056031B2 (ja) 半導体装置
CN113875016A (zh) 半导体装置
US20240014269A1 (en) Semiconductor device
CN109564943B (zh) 半导体装置
JP7435645B2 (ja) 半導体装置
JP2018195798A (ja) 半導体装置
US20230260991A1 (en) Semiconductor device
WO2021049351A1 (ja) 半導体装置
EP1782483A2 (en) Semiconductor devices and the manufacture thereof
CN116779640A (zh) 用于产生SiC超结器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant