JP5800097B2 - 半導体装置およびその製造装置 - Google Patents
半導体装置およびその製造装置 Download PDFInfo
- Publication number
- JP5800097B2 JP5800097B2 JP2014541826A JP2014541826A JP5800097B2 JP 5800097 B2 JP5800097 B2 JP 5800097B2 JP 2014541826 A JP2014541826 A JP 2014541826A JP 2014541826 A JP2014541826 A JP 2014541826A JP 5800097 B2 JP5800097 B2 JP 5800097B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor device
- magnetic field
- trench
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 115
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims description 66
- 238000005530 etching Methods 0.000 claims description 19
- 150000002500 ions Chemical class 0.000 claims description 17
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000006378 damage Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/3266—Magnetic control means
- H01J37/32669—Particular magnets or magnet arrangements for controlling the discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本明細書に記載の技術は、半導体装置およびその製造装置に関する。
トレンチゲート型の半導体装置では、隣接するトレンチゲートの間隔が狭くなるように複数のトレンチゲートを配置することで、半導体装置のオン電圧を低減できる。しかしながら、トレンチゲートの間の領域において半導体基板は表面電極と接しているため、隣接するトレンチゲートの間隔を狭くすると、半導体基板と表面電極との接触面積が小さくなる。その結果、半導体基板と表面電極との間のコンタクト抵抗が大きくなる等の課題が生じ得る。このため、日本国特許公開公報2006−324488号(特許文献1)では、トレンチゲートの底部の幅のみを広くすることで、隣接するトレンチゲートの底部の間隔を狭くしている。
日本国特許公開公報2006−324488号に記載されているように、トレンチゲートの底部の幅のみを広くする場合、次のような課題が生じ得る。第1に、底部のみ広い形状のトレンチを形成するために工程が多くなり、複雑化する。第2に、トレンチにゲート電極を充填する際に、幅の広い底部においてゲート電極に空隙が生じ易くなる。ゲート電極に空隙が含まれていると、その後の熱処理工程において半導体基板にストレスを与える原因となるため、結晶欠陥が生じ、リークが発生し易くなる。
本明細書が開示する半導体装置は、半導体基板と、第1方向に伸びるとともに、第1方向に直交する第2方向に間隔を空けて配置された複数のトレンチゲートとを備えている。複数のトレンチゲートは、半導体基板の表面に開口する第1部分と、第1部分から半導体基板の深さ方向に対して第2方向の正方向に傾斜する方向に伸びる第2部分と、第1部分から半導体基板の深さ方向に対して第2方向の負方向に傾斜する方向に伸びる第3部分とを有する。
上記の半導体装置では、複数のトレンチゲートのそれぞれが、半導体基板の表面に開口する第1部分と、第1部分から半導体基板の深さ方向に対してそれぞれ第2方向の正方向および負方向に傾斜する方向に伸びる第2部分および第3部分とを有している。一のトレンチゲートの第2部分と、これに隣接する他のトレンチゲートの第3部分とは、半導体基板の深さ方向に沿って互いに近づく方向に伸びているため、隣接するトレンチゲートにおいて、その第1部分の間隔を十分広く確保することと、第2部分および第3部分の間隔を狭くすることとを両立できる。第2部分と第3部分は、従来の半導体基板の深さ方向に沿って伸びるトレンチと同様の形状とすることができるため、製造工程が簡易であり、ゲート電極に空隙が生じ易くなることもない。
第2部分の半導体基板の深さ方向に対する傾斜角は、第3部分の半導体基板の深さ方向に対する傾斜角に等しいことが好ましい。
半導体基板は、第1導電型のドリフト層と、ドリフト層に対して半導体基板の表面側に設けられた第2導電型のボディ層とを備え、第1部分と第2部分および第3部分との接続位置の下方に、ボディ層が存在することが好ましい。
また、本明細書は、上記の半導体装置の製造に有用な半導体装置の製造装置を開示する。この製造装置は、チャンバと、チャンバ内に設置された、半導体基板を載置するステージと、チャンバ内にエッチングイオンを発生させる発生器と、チャンバ内でエッチングイオンに磁場を与える磁場発生器と、ステージに対する磁場発生器の位置を調整して磁場の方向を調整可能な駆動機構とを備える。
本明細書に係る半導体装置は、トレンチゲートを備えていればよく、特に限定されないが、例えば、IGBT、MOSFET、ダイオード等を挙げることができる。
図1に示すように、半導体装置10は、半導体基板100と、トレンチゲート150と、表面電極131と、裏面電極132とを備えている。半導体基板100には、IGBTが形成されている。
半導体基板100は、p型のコレクタ層101と、コレクタ層101の表面に設けられたn型のバッファ層103と、バッファ層103の表面に設けられたn型のドリフト層105と、ドリフト層105の表面に設けられたp型のボディ層107と、ボディ層107の表面に設けられたn型のエミッタ層109およびp型のボディコンタクト層111とを備えている。コレクタ層101は、半導体基板100の裏面に設けられ、裏面電極132と接触している。エミッタ層109およびボディコンタクト層111は、半導体基板100の表面に設けられており、表面電極131と接触している。
複数のトレンチゲート150は、半導体基板100の表面からボディ層107とドリフト層105との境界より深い位置までの領域に形成されている。複数のトレンチゲート150は、長手方向が第1方向(y方向)に伸びるとともに、第2方向(x方向)に間隔を空けて配置されている。
トレンチゲート150は、半導体基板100の表面に開口する第1部分152と、第1部分152から半導体基板100の深さ方向(z方向)に対してx軸の正方向に角度を有する第3方向に伸びる第2部分151と、z方向に対してx軸の負方向に角度を有する第4方向に伸びる第3部分153とを有している。第1部分152は半導体基板100の表面からボディ層107内までz方向に沿ってほぼ直線状に伸びており、ボディ層107内で、第2部分151と第3部分153に分岐している。第2部分151と第3部分153とは、ボディ層107内で互いに分岐した位置から、ドリフト層105内に達する同じ深さとなる位置まで直線状に伸びている。第3方向とz方向とが成す角の角度は、第4方向とz方向とが成す角の角度に等しい。なお、第3方向および第4方向がz方向と成す角度は、半導体装置10のトレンチピッチ(第1部分152)の間隔やボディ層107の厚さ等によって適宜調整することができるが、0°より大きく45°以下であることが好ましい。
半導体基板100の表面に、第1部分152を覆うように絶縁層155が設けられている。絶縁層155によって、ゲート電極151c,153cと表面電極131とは絶縁されている。
第2部分151は、トレンチ151aと、トレンチ151aの内壁面に形成されたゲート絶縁膜151bと、ゲート絶縁膜151bに接するようにトレンチ151a内に充填されたゲート電極151cとを備えている。第3部分153は、トレンチ153aと、トレンチ153aの内壁面に形成されたゲート絶縁膜153bと、ゲート絶縁膜153bに接するようにトレンチ153a内に充填されたゲート電極153cとを備えている。なお、トレンチ151a,153aと、ゲート絶縁膜151b,153bと、ゲート電極151c,153cは、第1部分152まで伸びており、半導体基板100の表面に達している。
第3方向と第4方向は、yz平面について互いに対称となる方向であり、第2部分151と第3部分153の形状および大きさはほぼ同一である。すなわち、第2部分151と第3部分153とは、トレンチゲート150のx方向の中央位置を通るyz平面について、ほぼ対称の関係にある。
トレンチ151aとトレンチ153aとは、トレンチゲート150のx軸方向の中央位置において接続している。トレンチ151aとトレンチ153aとの接続位置は、ボディ層107内にあり、トレンチ151aと153aとの間には、ボディ層107およびドリフト層105が存在している。ゲート絶縁膜151bとゲート絶縁膜153bとは1つの絶縁膜で形成されている。ゲート電極151cとゲート電極153cとは、1つのポリシリコン層で形成されており、半導体基板100の表面側で一体となっている。
例えば、図1に示すように、表面電極131を接地し、裏面電極132を正電位とし、ゲート電極151c,153cを正電位とすると、半導体装置10には、裏面電極132側から表面電極131側に電流が流れる。
図2は、半導体装置10のキャリア濃度分布を示している。縦軸は半導体基板100の深さ方向の位置を示している。A1はボディ層107の上端の位置であり、B1はボディ層107とドリフト層105との境界の位置であり、C1はドリフト層105とバッファ層103との境界の位置であり、D1はバッファ層103とコレクタ層101との境界の位置である。
比較のため、図11に示す従来の半導体装置70について、そのキャリア濃度分布を図12に示す。図11に示すように、半導体装置70は、半導体基板700の深さ方向に伸びるトレンチゲート750を有している。トレンチゲート750は、トレンチ750aと、トレンチ750aの内壁面に形成されたゲート絶縁膜750bと、ゲート絶縁膜750bに接するようにトレンチ750a内に充填されたゲート電極750cとを備えている。その他の構成は、図1に示す半導体装置10と同様であるため、半導体装置10の100番台の参照番号を700番台に読み替えて説明を省略する。
図12に示すように、従来の半導体装置70では、半導体基板700の表面からボディ層707とドリフト層705との境界まで一様にキャリア濃度が低下する。このため、ボディ層707層の近傍のドリフト層705におけるキャリア濃度が低い。
これに対して、実施例1に係る半導体装置10では、トレンチゲート150は、x方向について互いに逆方向に伸びる第2部分151と第3部分153とを有している。このため、半導体基板100の表面からトレンチゲート150の底部が位置するドリフト層705の表面近傍に向かって、隣接するトレンチゲート150の間の距離は徐々に狭くなる。このため、図2に示すように、半導体装置10のキャリア濃度は、半導体基板100の表面から深さ方向に向かって徐々に低くなるが、ボディ層107とドリフト層105との境界よりも浅い位置でキャリア濃度の低下が一旦停止する。そして、ドリフト層105に達する位置までキャリア濃度は徐々に高くなる。このため、半導体装置10では、ボディ層107の近傍のドリフト層105におけるキャリア濃度が高くなっており、オン抵抗が低減される。
半導体装置10の製造方法および製造装置について、図3〜10を参照しながら説明する。まず、図3に示すように、半導体基板500を準備する。半導体基板500は、裏面側から順に、コレクタ層101となるp層501と、ドリフト層105となるn層505と、ボディ層107となるp層507が積層されており、さらに、p層507の表面には、エミッタ層109となるn層509と、ボディコンタクト層111となるp層511が形成されている。半導体基板500の表面には、トレンチゲート150を形成する領域が開口した酸化膜のマスク590が形成されている。この状態で、図3に示すように、トレンチゲート150の第2部分151の伸びる第3方向に沿って、エッチングイオンを照射すると、図4に示すように、半導体基板500に、第3方向に伸びるトレンチ551aを形成することができる。
次に、図4に示すように、半導体基板500に第4方向に沿ってエッチングイオンを照射する。これによって、図5に示すように、半導体基板500に、第4方向に伸びるトレンチ553aを形成することができる。半導体基板500に、1つの開口部を有し、底部が分岐して2方向に伸びるトレンチを形成することができる。
ここで、半導体基板500に第3方向または第4方向にエッチングイオンを照射する方法および装置の一例について、図9,10を用いて説明する。図9に示すように、エッチングに用いる装置8は、チャンバ(図示しない)と、チャンバ内でエッチングイオンを発生する発生器810と、磁場を与えてエッチングイオンを加速する磁場発生器821と、ステージ823と、ステージ823に対する磁場発生器821の位置を調整可能な駆動機構850とを備えている。ステージ823はRF電源に接続されている。ステージ823上にエッチング処理を行う半導体基板830を載置できる。
磁場発生器821は、1つの円筒状のコイルであり、図9には、円筒形状の長手方向に沿った断面が図示されている。駆動機構850は、磁場発生器821をチャンバ内で略円形の軌道824の中心周りに回転移動させることができる。軌道824は、磁場発生器821のコイル部分が移動し得る軌道を示している。駆動機構850は、チャンバの外から操作することができ、チャンバを開放する等によってチャンバ内の雰囲気を変えることなく、磁場発生器821を回転移動させることができる。磁場発生器821は、その円筒形状の中心軸に沿う向きの磁場を発生させることができる。図9に示すように、磁場発生器821の中心軸の方向がトレンチゲート150の第2部分151が伸びる第3方向となるように磁場発生器821のステージ823に対する角度を調整することによって、チャンバ内で第3方向の磁場を発生させることができる。発生器810によって発生したエッチングイオン841は、磁場発生器821が与える第3方向の磁場によって、第3方向に方向付けられたエッチングイオン843となり、半導体基板830に照射される。これによって、図3に示すように、半導体基板500に第3方向のエッチングイオンを照射できる。
第3方向にエッチングイオンを照射した後、磁場発生器821を軌道824に沿って回転移動させる。チャンバ内を開放することなく、チャンバ内で軌道824に沿って磁場発生器821を回転させることができる。図10に示すように、駆動機構850は、磁場発生器821の中心軸の方向がトレンチゲート150の第3部分153が伸びる第4方向となるように磁場発生器821のステージ823に対する角度を調整する。これによって、磁場発生器821は、チャンバ内で第4方向の磁場を発生させることができる。発生器810によって発生したエッチングイオン841は、磁場発生器821が与える第4方向の磁場によって、第4方向に方向付けられたエッチングイオン842となり、半導体基板830に照射される。これによって、図4に示すように、半導体基板500に第4方向のエッチングイオンを照射できる。
図5の半導体基板500について、表面酸化処理を行って、図6に示すように、トレンチ551a,553aの内部にゲート絶縁膜551b,553bを形成する。ゲート絶縁膜551b,553bは、1つの絶縁膜として一体に形成される。
次に、図7に示すように、ゲート電極151c,153cとなるポリシリコン層551を成膜する。ポリシリコン層551は、トレンチ551a,553a内にゲート絶縁膜551b,553bに覆われた状態で充填され、その一部は半導体基板500の表面に堆積される。トレンチ551a,553aは、半導体基板500の表面の開口部から、それぞれ第3方向、第4方向に沿って直線状に延びているため、ポリシリコン層551は空隙を包含することなく、容易にトレンチ551a,553a内に充填される。
次に、図8に示すように、半導体基板500の表面のポリシリコン層551をエッチング等によって除去する。さらに、図1に示す表面絶縁膜155、表面電極131、裏面電極132等を形成することによって、半導体装置10を形成することができる。
上記のとおり、半導体装置10によれば、複数のトレンチゲート150のそれぞれが、半導体基板の表面に開口する第1部分152と、第1部分152からそれぞれ第3方向および第4方向に伸びる第2部分151および第3部分153とを有している。第3方向と第4方向は、それぞれ半導体基板100の深さ方向(z方向)に対して第2方向の正方向(x軸の正方向)、負方向(x軸の負方向)に角度を有する方向である。一のトレンチゲート150の第2部分151と、これに隣接する他のトレンチゲート150の第3部分153とは、半導体基板100の深さ方向に沿って互いに近づく方向に伸びている。このため、隣接するトレンチゲート150において、その第1部分152の間隔を十分広く確保することと、第2部分および第3部分の間隔を狭くすることとを両立できる。なお、第1部分152は、半導体基板100の表面からボディ層107内までz方向に沿ってほぼ直線状に伸びていたが、このような形状に限定されない。例えば、x軸の正方向側で第2部分151と同様に傾斜し、x軸の負方向側で第3部分153と同様に傾斜し、z軸の負方向側から正方向側に向かって徐々にトレンチ幅(x方向の幅)が狭くなるような形状を有する第1部分であってもよい。
また、第2部分151と第3部分153とは、形状および大きさがほぼ同じであり、トレンチゲート150のx方向の中央位置を通るyz平面に対して、互いに逆向きであり、同じ傾斜角を成す方向に伸びている。第1部分152から分岐した第2部分151と第3部分153が対を成し、かつ、yz平面について対称であるため、半導体装置10のオン時の電流経路についても、第2部分151側と第3部分153側でほぼ同じ長さとなり、電流経路にばらつきが生じない。例えば、トレンチゲート150が3つに分岐しており、第2部分151と第3部分153との間に、z軸の負方向に沿って伸びる中央部分をさらに備える場合には、この中央部分の電流経路の長さと、第2部分151および第3部分153の電流経路の長さとが相違する。電流経路にばらつきがあると、より電流が流れ易い経路に大電流が流れ、素子破壊の原因となる場合がある。半導体装置10は、電流経路にばらつきが生じないため、素子破壊が起こりにくい。
また、半導体装置10では、第1部分152と、第2部分151および第3部分153との接続位置の下方にボディ層107が存在している。このため、半導体装置10のオフ時に、第2部分151および第3部分153との接続位置の下方のキャリアが速やかに排出される。これによって、その後、半導体装置10を再度ターンオンする際のオン電圧が安定する。
また、第2部分151と第3部分153のそれぞれの形状は、従来の半導体装置70のような半導体基板700の深さ方向に伸びるトレンチゲート750と同様に一方向に沿って直線状に延びる形状とすることができる。このため、製造工程が簡易であり、ゲート電極151c,153cは空隙を包含することなくトレンチ151a,153a内に充填できる。
また、半導体装置10の製造工程において、装置8を用いれば、可動式の磁場発生器821が発生する磁場の方向を容易に調整でき、エッチングイオンの照射角度を容易に調整できる。このため、半導体装置10の製造工程において、半導体基板500に第3方向、第4方向に伸びるトレンチ551a,553aを容易に形成することができる。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
Claims (4)
- 半導体基板と、
第1方向に伸びるとともに、第1方向に直交する第2方向に間隔を空けて配置された複数のトレンチゲートとを備え、
複数のトレンチゲートは、1つの開口部を有し、底部が分岐して2方向に伸びており、
開口部は、半導体基板の表面に開口する第1部分であり、
底部は、第1部分から半導体基板の深さ方向に対して第2方向の正方向に傾斜する方向に伸びる第2部分と、第1部分から半導体基板の深さ方向に対して第2方向の負方向に傾斜する方向に伸びる第3部分との2つの部分によって構成されている、半導体装置。 - 第2部分の半導体基板の深さ方向に対する傾斜角は、第3部分の半導体基板の深さ方向に対する傾斜角に等しい、請求項1に記載の半導体装置。
- 半導体基板は、第1導電型のドリフト層と、ドリフト層に対して半導体基板の表面側に設けられた第2導電型のボディ層とを備え、
第1部分と第2部分および第3部分との接続位置の下方に、ボディ層が存在する、請求項1または2に記載の半導体装置。 - 請求項1〜3のいずれか一項に記載の半導体装置の製造装置であって、
チャンバと、
チャンバ内に設置された、半導体基板を載置するステージと、
チャンバ内にエッチングイオンを発生させる発生器と、
チャンバ内でエッチングイオンに磁場を与える磁場発生器と、
ステージに対する磁場発生器の位置を調整して磁場の方向を調整可能な駆動機構と、を備える、半導体装置の製造装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2012/076599 WO2014061075A1 (ja) | 2012-10-15 | 2012-10-15 | 半導体装置およびその製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5800097B2 true JP5800097B2 (ja) | 2015-10-28 |
JPWO2014061075A1 JPWO2014061075A1 (ja) | 2016-09-05 |
Family
ID=50487665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014541826A Expired - Fee Related JP5800097B2 (ja) | 2012-10-15 | 2012-10-15 | 半導体装置およびその製造装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9356107B2 (ja) |
JP (1) | JP5800097B2 (ja) |
CN (1) | CN104718623A (ja) |
DE (1) | DE112012007020T5 (ja) |
WO (1) | WO2014061075A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10153350B2 (en) | 2014-12-10 | 2018-12-11 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110914999B (zh) | 2018-01-17 | 2023-11-17 | 富士电机株式会社 | 半导体装置 |
DE102018211825A1 (de) * | 2018-07-17 | 2020-01-23 | Robert Bosch Gmbh | Vertikaler Leistungstransistor und Verfahren zur Herstellung des vertikalen Leistungstransistors |
CN114566553B (zh) * | 2022-02-21 | 2022-10-14 | 先之科半导体科技(东莞)有限公司 | 一种大功率防击穿的肖特基二极管 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004273849A (ja) * | 2003-03-10 | 2004-09-30 | Toyota Motor Corp | 電力用半導体装置およびその製造方法 |
JP2011055017A (ja) * | 2010-12-17 | 2011-03-17 | Toshiba Corp | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4285853B2 (ja) | 1999-09-08 | 2009-06-24 | 東京エレクトロン株式会社 | 処理方法 |
US6784505B2 (en) * | 2002-05-03 | 2004-08-31 | Fairchild Semiconductor Corporation | Low voltage high density trench-gated power device with uniformly doped channel and its edge termination technique |
JP2006324488A (ja) | 2005-05-19 | 2006-11-30 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP4979309B2 (ja) | 2006-08-29 | 2012-07-18 | 三菱電機株式会社 | 電力用半導体装置 |
DE102007020263B4 (de) * | 2007-04-30 | 2013-12-12 | Infineon Technologies Ag | Verkrallungsstruktur |
-
2012
- 2012-10-15 DE DE112012007020.8T patent/DE112012007020T5/de not_active Ceased
- 2012-10-15 CN CN201280076428.3A patent/CN104718623A/zh active Pending
- 2012-10-15 WO PCT/JP2012/076599 patent/WO2014061075A1/ja active Application Filing
- 2012-10-15 US US14/430,655 patent/US9356107B2/en not_active Expired - Fee Related
- 2012-10-15 JP JP2014541826A patent/JP5800097B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004273849A (ja) * | 2003-03-10 | 2004-09-30 | Toyota Motor Corp | 電力用半導体装置およびその製造方法 |
JP2011055017A (ja) * | 2010-12-17 | 2011-03-17 | Toshiba Corp | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10153350B2 (en) | 2014-12-10 | 2018-12-11 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
WO2014061075A1 (ja) | 2014-04-24 |
DE112012007020T5 (de) | 2015-07-09 |
US9356107B2 (en) | 2016-05-31 |
JPWO2014061075A1 (ja) | 2016-09-05 |
US20150243749A1 (en) | 2015-08-27 |
CN104718623A (zh) | 2015-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5920970B2 (ja) | 半導体装置 | |
JP6181597B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6720569B2 (ja) | 半導体装置 | |
JP5800097B2 (ja) | 半導体装置およびその製造装置 | |
CN108962749B (zh) | 绝缘栅双极晶体管器件和半导体器件 | |
JP2016072482A (ja) | 半導体装置およびその製造方法 | |
JP5742962B2 (ja) | 半導体装置およびその製造方法 | |
JP5983658B2 (ja) | 半導体装置 | |
JP2015207784A (ja) | 電力半導体素子及びその製造方法 | |
JP2010219258A (ja) | 半導体装置 | |
KR101740808B1 (ko) | 반도체 디바이스 | |
JP6232089B2 (ja) | 半導体装置 | |
JP2008181975A (ja) | 半導体装置及びその製造方法 | |
JP2011134861A (ja) | 半導体装置及びその製造方法 | |
JP2010067901A (ja) | 半導体装置とその製造方法 | |
JP6608461B2 (ja) | 絶縁ゲートバイポーラトランジスタ及びその製造方法 | |
JP2015225872A (ja) | 半導体装置 | |
JP5817204B2 (ja) | 炭化珪素半導体装置 | |
WO2013080641A1 (ja) | 半導体装置 | |
JP2020031155A (ja) | 半導体装置 | |
JP6354458B2 (ja) | 半導体装置 | |
JP2015222787A (ja) | イオン注入方法および半導体装置の製造方法 | |
JP6665713B2 (ja) | 半導体装置 | |
JP2022097612A (ja) | 半導体装置 | |
JP5832670B2 (ja) | 電力用半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150728 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150810 |
|
LAPS | Cancellation because of no payment of annual fees |