CN116779640A - 用于产生SiC超结器件的方法 - Google Patents

用于产生SiC超结器件的方法 Download PDF

Info

Publication number
CN116779640A
CN116779640A CN202310261510.3A CN202310261510A CN116779640A CN 116779640 A CN116779640 A CN 116779640A CN 202310261510 A CN202310261510 A CN 202310261510A CN 116779640 A CN116779640 A CN 116779640A
Authority
CN
China
Prior art keywords
region
superjunction
doping
implantation
defects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310261510.3A
Other languages
English (en)
Inventor
A·R·斯蒂格纳
M·杰利內克
J·P·康拉斯
H-J·舒尔茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN116779640A publication Critical patent/CN116779640A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本公开涉及用于产生SiC超结器件的方法。公开一种方法，该方法包括：测量SiC超结器件的超结区的至少一个特性，其中，所述超结区布置在半导体本体中并且包括第一掺杂类型的多个第一区和与所述第一掺杂类型互补的第二掺杂类型的多个第二区；以及在掺杂过程中在超结区中产生一种掺杂类型的类掺杂剂缺陷。根据至少一个测量的特性来调节掺杂过程的至少一个参数。掺杂过程包括：注入过程，其中，将粒子注入到半导体本体中以在超结区中的半导体本体中形成晶体缺陷；以及退火过程，以便基于晶体缺陷形成类掺杂剂缺陷。

Description

用于产生SiC超结器件的方法
技术领域
本公开一般涉及用于产生碳化硅(SiC)超结器件的方法。
背景技术
一种超结器件包括具有第一掺杂类型(导电类型)的多个第一区和与第一掺杂类型互补的第二掺杂类型(导电类型)的多个第二区的超结区。第一区通常被称为漂移区，而第二区通常被称为补偿区。
超结器件可以在导通状态和阻断状态中操作。在导通状态中，操作超结器件，使得电流可以流过漂移区。在阻断状态中，操作超结器件，使得漂移区和补偿区之间的pn结被反向偏置，使得耗尽区(空间电荷区)在漂移区和补偿区中扩展。这些耗尽区与电场相关联，其中，当反向偏置第一和第二区之间的pn结的电压使得电场的幅度达到临界值时，可能出现雪崩击穿。
电压阻断能力定义了可以施加到超结器件而不引起雪崩击穿的最大电压，该电压阻断能力取决于第一区中的第一类型掺杂剂原子的量与第二区中的第二类型掺杂剂原子的量之间的比率。
存在对精确地调节该比率的需要。
发明内容
一个示例涉及一种方法。该方法包括：测量SiC超结器件的超结区的至少一个特性，其中，所述超结区布置在半导体本体中并且包括第一掺杂类型的多个第一区和与所述第一掺杂类型互补的第二掺杂类型的多个第二区；以及在掺杂过程中在超结区中产生类掺杂剂缺陷。根据至少一个测量的特性来调节掺杂过程的至少一个参数。掺杂过程包括：注入过程，其中，将粒子注入到半导体本体中以在超结区中的半导体本体中形成晶体缺陷；以及退火过程，以便基于晶体缺陷形成类掺杂剂缺陷。
附图说明
下面参考附图解释示例。附图用于示出某些原理，使得仅示出对理解这些原理所必需的方面。附图不是按比例绘制的。在附图中，相同的参考符号表示相同的特征。
图1示出根据一个示例的超结器件的垂直截面图；
图2示出超结器件的超结区的一个示例的水平截面图；
图3示出用于处理超结区的掺杂过程的一个示例，其中，该方法包括注入过程；
图4示出在掺杂过程之前和之后超结区的补偿度轮廓和电场轮廓的一个示例；
图5示出根据第一示例的注入过程期间的超结器件；
图6示出根据第二示例的注入过程期间的超结器件；
图7示出包括多个超结器件的晶片的一个示例；
图8示出空位轮廓的不同示例；以及
图9-12示出超结器件的头部结构的不同示例。
具体实施方式
一个示例涉及一种方法，该方法包括测量SiC超结器件的超结区的至少一个特性，其中，超结区布置在半导体本体中并且包括第一掺杂类型的多个第一区和与第一掺杂类型互补的第二掺杂类型的多个第二区。该方法还包括在掺杂过程中在超结区中产生一种掺杂类型的类掺杂剂缺陷，其中，根据至少一个测量的特性来调节掺杂过程的至少一个参数。掺杂过程包括：注入过程，其中，将粒子注入到半导体本体中以在超结区中的半导体本体中形成晶体缺陷；以及退火过程，以便基于晶体缺陷形成类掺杂剂缺陷。
根据一个示例，测量超结区的至少一个特性包括测量超结器件的电压阻断能力。
根据一个示例，测量超结区的至少一个特性包括测量超结区的垂直掺杂轮廓。
根据一个示例，掺杂过程的至少一个参数是注入粒子的注入剂量。
根据一个示例，掺杂过程的至少一个参数是退火过程的温度。
根据一个示例，退火过程的温度选自200℃与900℃之间。
根据一个示例，粒子包括质子、氦离子和电子中的至少一种。
根据一个示例，类掺杂剂缺陷是类受主缺陷。
根据一个示例，半导体本体包括第一表面、与第一表面相对的第二表面、以及在超结区和第二表面之间的第一掺杂类型的半导体层。根据一个示例，粒子经由第一表面注入。
根据一个示例，选择注入过程中的注入能量，使得注入过程的范围末端位于半导体层中。
根据一个示例，半导体层包括第一部分层和第二部分层，其中，第二部分层布置在超结区和第一部分层之间，并且其中，选择注入能量，使得范围末端位于第一部分层中。
根据一个示例，半导体层包括第一部分层和第二部分层，其中，第二部分层布置在超结区和第一部分层之间，并且其中，选择注入能量，使得范围末端位于第二部分层中。
根据一个示例，粒子经由第一表面和第二表面中的一个注入，并且其中，选择注入过程中的注入能量，使得注入过程的范围末端位于超结区中。
根据一个示例，注入过程包括至少两个部分注入过程，其中，所述至少两个部分注入过程具有不同的注入能量。
根据一个示例，超结器件包括至少部分地布置在超结区和第一表面之间的头部结构，并且其中，粒子通过头部结构注入到超结区中。
根据一个示例，超结器件是超结晶体管，并且其中，头部结构包括多个晶体管单元。
根据一个示例，超结器件是超结二极管，并且其中，头部结构包括阳极区和阴极区中的一个。
根据一个示例，半导体本体形成包括多个半导体本体的晶片的一部分。
根据一个示例，在注入过程中，在晶片的每个位置处施加相同的注入剂量。
根据一个示例，测量至少一个特性包括在晶片的不同的横向位置处测量至少一个特性，并且其中，在注入过程中，根据在相应横向位置处测量的至少一个特性，在不同的横向位置处施加不同的注入剂量。
在以下详细描述中，参考附图。附图形成该描述的一部分，并且为了说明的目的，示出如何可以使用和实现本发明的示例。要理解，除非另外特别指出，否则本文中描述的各种实施例的特征可以彼此组合。
图1示意性地示出超结器件的一个区段的截面图。该超结器件包括半导体本体100和布置在半导体本体100中的超结区1。超结区1包括第一掺杂类型(导电类型)的多个第一区11和与第一掺杂类型互补的第二掺杂类型(导电类型)的多个第二区12。第一区11和第二区12交替地布置在半导体本体100中，并且pn结形成在每个第一区11和对应的邻接第二区12之间。仅为了说明的目的，在图1中示出的示例中，第一区11和第二区12在半导体本体100的第一横向方向x上交替地布置。
半导体本体100是基于碳化硅(SiC)。在此上下文中，“基于SiC”可以意味着除了不想要的杂质或故意掺杂之外，半导体本体100包括SiC或者基本上由SiC组成。
第一和第二区11、12可以在半导体本体100的第二横向方向y上是细长的。这在图2中示出，图2示出根据图1的半导体本体100在水平截面A-A中的水平截面图。“水平截面A-A”是垂直于图1中示出的垂直截面的截面。根据一个示例，第二横向方向y基本上垂直于第一横向方向x。第一和第二区11、12是“细长的”意味着第一和第二区11、12的长度(该长度是在第二横向方向y上的尺寸)显著大于相应的宽度(该宽度是在第一横向方向上的尺寸)。在图1和图2中示出的示例中，宽度w11、w12是半导体本体100的第一横向方向x上的尺寸，并且“长度”是半导体本体100的第二横向方向y上的尺寸。根据一个示例，“显著地大于”意味着长度和宽度之间的比率大于10、大于100、或甚至大于1000。
参考图1，第一区11连接到超结器件的第一负载节点41，而第二区12连接到晶体管器件的第二负载节点42。第二区12和第二负载节点42之间的连接在图1中仅示意性地示出。下面进一步参考本文中的示例来解释如何可以实现这些连接的示例。
根据一个示例，第一区11经由第一掺杂类型的另一半导体区21连接到第一负载节点41。该另一半导体区21可以与第一区11邻接。然而，这在图1中未示出。可选地，如图1中所示，第一掺杂类型的缓冲区22布置在该另一半导体区21和第一区11之间。根据一个示例，缓冲区22的掺杂浓度低于该另一半导体区21的掺杂浓度。根据一个示例，缓冲区22的掺杂浓度低于该另一半导体区21的掺杂浓度并且可以小于该另一半导体区21的掺杂浓度的50％、小于该另一半导体区21的掺杂浓度的20％或甚至小于该另一半导体区的掺杂浓度的5％。根据一个示例，该另一半导体区21的掺杂浓度选自1E18cm-3与1E19cm-3之间，并且缓冲区22的掺杂浓度选自1E17cm-3与3E18cm-3之间。
该另一半导体区21和可选缓冲区22可以是第一掺杂类型的连续(contiguous)半导体层2的一部分，其中，半导体层2布置在超结区1和半导体本体100的第二表面102之间。半导体层2可以包括形成该另一半导体区21的半导体衬底和形成在衬底上的可选外延层，其中，外延层形成缓冲区22。
参考图1，超结器件还包括连接在第二负载节点42和第一区11之间的头部结构3。头部结构3可以至少部分地集成在半导体本体100中。即，头部结构可以至少部分地布置在超结区1和半导体本体100的与第二表面102相对的第一表面101之间。下面进一步参考本文中的示例来解释如何可以实现头部结构3的示例。
基本上，头部结构3定义超结器件的操作状态，其中，操作状态可包括导通状态或阻断状态。在导通状态中，当在第一负载节点41和第二负载节点42之间施加电压时，超结器件被配置成在第一负载节点41和第二负载节点42之间经由第一区11传导电流。在阻断状态中，当在第一负载节点41和第二负载节点42之间施加电压时，假如该电压低于超结器件的电压阻断能力，则超结器件被配置成阻断。“电压阻断能力”是超结器件在阻断状态中能够承受的最大电压。高于电压阻断能力的电压可能导致雪崩击穿。
头部结构3的实现取决于超结器件的类型。超结器件可以被实现为诸如肖特基二极管的无源器件。在这种情况下，超结器件的操作状态仅取决于施加在第一负载节点41和第二负载节点42之间的负载路径电压VLP的极性，其中，当负载路径电压VPL具有第一极性时，超结器件处于导通状态，而当负载路径电压VPL具有与第一极性相反的第二极性时，超结器件处于阻断状态。
超结器件还可以被实现为诸如晶体管器件的有源器件。在这种情况下，控制结构可以包括：控制节点43(在图1中以虚线示出)，其被配置成根据施加在控制节点43和第二负载节点42之间的驱动电压VDRV来控制第二负载节点42和第一区11之间的导通沟道。在晶体管器件中，第一负载节点41可以被称为漏极节点，第二负载节点42可以被称为源极节点，控制节点43可以被称为栅极节点，负载路径电压VLP可以被称为漏极-源极电压，并且驱动电压VDRV可以被称为栅极-源极电压。另一半导体区21可以形成晶体管器件的漏极区。
晶体管器件可以在正向偏置状态和反向偏置状态中操作。该器件是处于正向偏置状态还是反向偏置状态取决于负载路径电压(漏极-源极电压)VLP的极性。在反向偏置状态中，漏极-源极电压VLP的极性和幅度使得第一和第二区11、12之间的pn结独立于驱动电压(栅极-源极电压)VDRV而被正向偏压。因此，在反向偏置状态中，晶体管器件独立于头部结构3的操作状态而传导电流。
在晶体管器件的正向偏压状态中，漏极-源极电压VDS的极性使得操作状态可以由栅极-源极电压VDRV控制。在正向偏置状态中，晶体管器件可以在导通状态(通态)或阻断状态(关态)中操作。在通态中，头部结构3在第二负载节点42和第一区11之间产生导通沟道，使得电流可以经由头部结构3和第一掺杂类型的第一区11在第一负载节点41和第二负载节点42之间流动。在关态中，头部结构3中的导通沟道被中断。
超结器件具有电流流动方向，该电流流动方向是电流可以在第一区11中在半导体本体100内部在第一负载节点41与第二负载节点42之间流动的方向。在图1中示出的示例中，电流流动方向对应于半导体本体100的垂直方向z，使得另一半导体区21在垂直方向z上与头部结构3间隔开。垂直方向z可以垂直于第一横向方向x和第二横向方向y延伸，半导体本体100主要沿第一横向方向x和第二横向方向y扩展。半导体本体的第一表面101是如下表面：在该表面下方，头部结构3的有源区集成在半导体本体100中。如上所述，第二表面102由另一半导体区21形成。图1中示出的“垂直截面图”是在垂直于第一表面101和第二表面102并平行于垂直方向z的截面中的截面图。
在超结器件的阻断状态中，空间电荷区(耗尽区)在第一区11和第二区12中扩展，使得随着负载路径电压增加，第一区11和第二区12可以变为耗尽了电荷载流子。这样，第一区11中的固定电荷载流子被第二区12中的固定电荷载流子“补偿”。因此，第二区12也可以被称为补偿区，而第一区11也可以被称为漂移区。
与没有第二区12的常规器件相比，第一区11可以用更高掺杂浓度来实现，其中，第一区11的更高掺杂浓度导致与常规器件相比减小的导通电阻。“导通电阻”是处于导通状态的第一负载节点41和第二负载节点42之间的器件的电阻。
超结器件可以被实现为n型器件或被实现为p型器件。在n型器件中，第一掺杂类型是n型，而第二掺杂类型是p型，使得第一区11是n掺杂的，而第二区是p掺杂的。在p型器件中，第一掺杂类型是p型，而第二掺杂类型是n型，使得第一区11是p掺杂的，而第二区是n掺杂的。
在超结器件(诸如图1中示出的类型的超结器件)的制造过程中，期望精确地调节被包括在超结区1中的第一掺杂类型的掺杂剂的量和第二掺杂类型的掺杂剂的量之间的关系。
在图3中示出用于调节被包括在超结区1中的第一掺杂类型的掺杂剂的量和第二掺杂类型的掺杂剂的量之间的关系的方法的一个示例。
参考图3，该方法包括：测量SiC超结器件的超结区的至少一个特性，以及在超结区中产生类掺杂剂缺陷。这些类掺杂剂缺陷具有以与特定掺杂类型(n型或p型、施主或受主)的掺杂剂相同的方式的掺杂效果。用于形成类掺杂剂缺陷的过程在下文中被称为掺杂过程，其中，根据至少一个测量的特性来调节掺杂过程的至少一个参数。
掺杂过程包括注入过程，其中，将粒子注入到半导体本体100中，使得在超结区中，在半导体本体100的晶格中产生晶体缺陷。这种缺陷可以包括诸如碳空位的单缺陷或者诸如包括空位和间隙的复合物的缺陷复合物。掺杂过程还包括退火过程。在退火过程之后剩余的缺陷在本文中被称为类掺杂剂缺陷。通过注入过程形成的缺陷可以包括类掺杂剂缺陷，并且还可以包括类掺杂剂缺陷的前体缺陷。退火过程稳定了类掺杂剂缺陷并且促进类掺杂剂缺陷从前体缺陷的形成。
类掺杂剂缺陷像掺杂剂那样起作用，但是不包括并入到半导体本体100的晶格中的施主原子或受主原子。根据一个示例，在掺杂过程中，在超结区1中仅形成一种掺杂类型的类掺杂剂缺陷。根据一个示例，在掺杂过程中形成类受主缺陷，所述类受主缺陷是像受主那样起作用的类掺杂剂缺陷。
根据一个示例，粒子包括质子、氦离子和电子中的至少一种。根据一个示例，类掺杂剂缺陷是类受主复合物。
在下文中参考图4解释在超结区1中形成类掺杂剂缺陷的效果。图4示意性地示出超结区1中的补偿度C(z)并且示意性地示出当超结器件处于阻断状态时超结区1中的电场|E(z)|的幅度。
在阻断状态中，当负载路径电压VLP施加到超结器件时，第一和第二区11、12之间的pn结以及头部结构3和第一区11之间的结被反向偏置，使得空间电荷区(耗尽区)在第一区11和第二区12中扩展。头部结构3和第一区11之间的结在图1中未示出。这些结可以包括：pn结，诸如MOSFET中的本体区和第一区之间的pn结；或者肖特基结，诸如肖特基二极管中的肖特基金属和第一区11之间的肖特基结，并且下面进一步在本文中解释。在第一和第二区11、12中扩展的空间电荷区与电场相关联，其中，图4仅示出电场的垂直分量。
电场|E(z)|的幅度的轮廓高度取决于超结区1的补偿度C(z)。在某个垂直位置z处的补偿度C(z)由下式给出
其中，D11(z)表示在某个垂直位置z处超级结区1中的第一类型掺杂剂的数量(量)，而D12(z)表示在位置z处超级结区1中的第二类型掺杂剂的数量。在此上下文中的“掺杂剂”包括掺杂剂原子和类掺杂剂缺陷。当在某一垂直位置z处第一类型掺杂剂的数量胜过第二类型掺杂剂的数量时，补偿度C(z)为负，而当在某一垂直位置z处第二类型掺杂剂的数量胜过第一类型掺杂剂的数量时，补偿度C(z)为正。
参考上述内容，第一区11是第一掺杂类型的区，而第二区12是第二掺杂类型的区。这包括第一区11具有第一掺杂类型的有效掺杂浓度，而第二区12具有第二掺杂类型的有效掺杂浓度。然而，第一区11也可以包括第二掺杂类型的掺杂剂，而第二区12也可以包括第一掺杂类型的掺杂剂。因此，D11(z)考虑第一和第二区11、12中的特定垂直位置处的第一类型掺杂剂，而D12(z)考虑第一和第二区11、12中的特定垂直位置处的第二类型掺杂剂。
在图4中，点划线表示在与第一和第二区11、12形成超结区1之后和在附加掺杂过程之前的补偿度轮廓和电场|E(z)|的幅度。“补偿度轮廓”表示沿垂直方向的补偿度C(z)。仅为了说明和解释的目的，假设补偿度在超结区1的每个垂直位置处基本上相同，所述每个垂直位置在半导体本体中从第一垂直位置z1延伸到第二垂直位置z2。
此外，为了说明的目的，假设补偿度C(z)为负，使得在超结区1的每个垂直位置处，第一类型掺杂剂(其是主要被包括在第一区11中的掺杂剂)的量胜过第二类型掺杂剂(其是主要被包括在第二区12中的掺杂剂)的量。此外，假设第一类掺杂剂为n型掺杂剂。在这种情况下，电场|E(z)|的幅度具有图4中示出的轮廓。在这种情况下，在第一区11和头部结构之间的结处出现电场的最大值。在超结区1内的电场朝向第二表面102逐渐降低，并且在半导体层2中降低到零，该半导体层2在第二垂直位置z2与第三垂直位置z3之间延伸。第三垂直位置z3是第二表面102的位置。
当电场|E(z)|的幅度达到临界值Ecrit时，出现雪崩击穿。超结器件的电压阻断能力基本上由电场的幅度的积分给出，即，电压阻断能力基本上与表示电场|E(z)|的幅度的曲线下方的面积成比例。在SiC中，例如，临界值在大约1.5E6V/cm与2.0E6V/cm之间并且取决于第二区12中的有效掺杂浓度。然而，在根据图4的图中没有考虑后者。
图4中的实线示出在利用第二掺杂类型的类掺杂剂缺陷均匀地掺杂超结区1之后的补偿度C(z)和电场|E(z)|的幅度。在示例中，补偿度C(z)在掺杂过程之后仍为负，但是补偿度C(z)的幅度在掺杂过程之后较低。因此，超结区1内的电场的降低不太陡峭。因此，表示掺杂过程之后的电场的实曲线下方的面积大于表示掺杂过程之前的电场的点划曲线下方的面积，使得电压阻断能力已通过掺杂过程而增加。
在图4中示出的示例中，补偿度C(z)在超结区1的每个垂直位置处基本上相同。然而，这仅是示例。也可以实现具有变化的补偿度C(z)轮廓的超结区1。然而，在每种情况下，例如可以通过形成类受主缺陷来减小例如可能由超结区1中的第一类型掺杂剂原子的主导所导致的负补偿度，以便使补偿度C(z)朝向零偏移并因此增加超结器件的电压阻断能力。
参考上述内容，该方法包括在掺杂过程之前测量超结区1的至少一个特性以及根据至少一个测量的特性来调节掺杂过程的至少一个参数。根据一个示例，至少一个测量的特性是超结器件的电压阻断能力的度量，并且掺杂过程的至少一个参数影响掺杂过程中形成的类掺杂剂缺陷的量或浓度。
根据一个示例，所测量的特性是超结器件的电压阻断能力。通过在阻断状态中操作超结器件并增加负载路径电压VLP直到出现雪崩击穿，可以测量电压阻断能力。根据一个示例，当测量电压阻断能力时，已经形成头部结构3。
在这种情况下，可以经由第一表面101并且通过头部结构3将粒子注入到半导体本体100中。这在图5中示出，图5示出在注入过程期间的超结器件的一个区段的垂直截面图。
替选地或另外，如图5中的虚线所示，粒子可以经由第二表面102注入到超结区1中。在一些情况下，在超结器件的制造过程期间，形成该另一半导体区21和可选缓冲区22的半导体层2比超结区1厚得多。即，半导体层2的垂直尺寸显著大于超结区1的垂直尺寸。在这种情况下，在经由第二表面102注入粒子之前，可以减小第二层2的厚度。超结区1的垂直尺寸取决于半导体器件的期望电压阻断能力。例如，在具有1200V的电压阻断能力的器件中，超结区1的垂直尺寸在5微米(μm)与10微米之间。在减小厚度之前，半导体层2的垂直尺寸例如在100微米与350微米之间。
减小层2的厚度包括减小另一半导体层21的厚度，该另一半导体层21可以形成MOSFET中的漏极区或者可以形成二极管中的阳极或阴极。根据一个示例，减小半导体层2的厚度包括将另一半导体区21(如上所述，其可以由半导体衬底形成)的厚度减小到低于50微米(50μm)的厚度。可以使用任何常规过程(诸如抛光过程和/或蚀刻过程)来减小该另一半导体区21的厚度。
根据另一示例，所测量的特性是超结区1的垂直掺杂轮廓。垂直掺杂轮廓表示在半导体本体100的垂直方向z上的第一区11中的第一类型掺杂剂的掺杂浓度的轮廓、以及在半导体本体100的垂直方向z上的第二区12中的第二类型掺杂剂的掺杂浓度的轮廓。下面进一步在本文中解释用于获得垂直掺杂轮廓的示例。
可以在形成头部结构3之前测量垂直掺杂轮廓，使得掺杂过程可以在形成头部结构3之前进行。这在图6中示出，图6示出在注入过程期间的超结器件的一个区段的垂直截面图。可以经由第一表面101将粒子注入到半导体本体100中。替选地或另外，如图6中的虚线所示，可以经由第二表面102将粒子注入到半导体本体100中。在这种情况下，形成该另一半导体区21和可选缓冲区22的半导体层2的厚度可以在掺杂过程之前减小。
在每种情况下，即，独立于掺杂过程是在形成头部结构之前还是在形成头部结构之后进行，掺杂过程可以在晶片级上进行。即，掺杂过程可以施加到包括多个超结器件的晶片10。
图7示意性地示出了包括图5中示出的类型(在形成头部结构之后)或图6中示出的类型(在形成头部结构之前)的多个半导体本体100的半导体晶片10的顶视图。图8中示出的虚线103示出在处理之后晶片1可以沿其分离以便获得多个单个半导体管芯的那些线，其中，这些半导体管芯可以集成(封装)在芯片封装中以形成最终超结器件。晶片被分离所在的并且在分离过程中可能被部分去除的区(线)通常被称为切口或切口区。
参考上述内容，测量超结区1的特性可以包括获得垂直掺杂轮廓。获得垂直掺杂轮廓可以包括在与半导体本体间隔开且以与超结区1相同的方式被处理的区中形成测量结构。用于测量垂直掺杂分布的测量结构是已知的，使得在这方面不需要进一步解释。根据一个示例，测量区位于晶片10的切口区中。根据一个示例，在晶片的不同位置处形成测量结构，以便能够测量在不同位置处的垂直掺杂轮廓。
参考上述内容，掺杂过程可以包括形成第一和第二掺杂类型中的仅一个的类掺杂剂缺陷。如果例如类掺杂剂缺陷是第二掺杂类型的类掺杂剂缺陷，则可以产生超结区1，使得超结区1中的第二类型掺杂剂的量低于实现期望的补偿度轮廓所需的量。然后，通过在掺杂过程中形成类掺杂剂缺陷，最终调节补偿度轮廓。
在形成超结区1的过程中，可能出现过程变化，使得第一和第二区11、12的掺杂浓度未被精确地定义，而是可以在一定范围内变化。测量超级结区1的至少一个特性并根据所测量的特性来适配掺杂过程有助于精确地调节超级结区中的第一类型掺杂剂和第二类型掺杂剂之间的比率，并因此有助于精确地调节电压阻断能力。在此上下文中，“第一类型掺杂剂”包括第一类型掺杂剂原子和第一类型的类掺杂剂缺陷，并且“第二类型掺杂剂”包括第二类型掺杂剂原子和第二类型的类掺杂剂缺陷。
可以使用用于形成超结器件的超结区的任何种类的常规过程来形成超结区1。用于形成超结区1的一个示例包括多外延多注入(MEMI)过程。在这种过程中，在半导体层2的顶部上一个在另一个之上地生长多个外延层，并且将第一类型掺杂剂原子和第二类型掺杂剂原子注入到这些外延层的每一个中，使得形成第一和第二区11、12。
参考上述内容，掺杂过程包括根据至少一个测量的特性来调节掺杂过程的至少一个参数。根据一个示例，至少一个参数是注入到半导体本体100中的粒子的注入剂量。基本上，注入剂量越高，由注入的粒子产生的缺陷的浓度就越高，因此，类掺杂剂缺陷的浓度就越高。
根据一个示例，根据所测量的特性而调节的掺杂过程的至少一个参数是退火过程的温度。退火过程稳定了与类掺杂剂缺陷相关联的缺陷。
基本上，在退火过程中的温度选自200℃与900℃之间，特别是250℃与800℃之间或300℃与700℃之间。在退火过程期间，一些缺陷可以被去除(固化)。基本上，温度越高，被固化的缺陷的部分就越高。因此，通过适当地选择退火过程中的温度，可以基于由注入过程产生的缺陷来调节类掺杂剂缺陷的浓度。
注入能量是掺杂过程的另一参数。注入能量是将粒子注入到半导体本体中所用的能量。注入能量定义了粒子从相应的第一或第二表面101、102注入到半导体本体中的深度，并且还定义缺陷轮廓，即，所产生的缺陷在垂直方向上的分布。这参考图8进行解释。
图8示出通过以两种不同的注入能量和相同的注入剂量来注入粒子而获得的、半导体本体100中的空位浓度。曲线201表示在第一注入能量下获得的空位浓度，而曲线202表示在高于第一注入能量的第二注入能量下获得的空位浓度。仅为了说明的目的，使用注入粒子为质子、第一注入能量为1.5MeV、第二注入能量为2.5MeV且超结区1的垂直尺寸为15微米(μm)的过程来获得了曲线201和202。
每个注入过程与范围末端(EOR)相关联，该范围末端是其中大多数注入的粒子静止下来的区。注入能量越高，粒子所注入的表面和EOR之间的距离就越大。参考图8，存在空位浓度基本恒定的第一区、空位浓度朝向EOR增加的第二区、以及空位浓度迅速降低到零的第三区。
参考图8，可以选择注入能量，使得EOR位于布置在超结区1和第二表面102之间的半导体区2中。在这种情况下，在超结区1的每个垂直位置处产生空位。根据一个示例，选择注入能量，使得第一表面101和EOR之间的距离在超结区1的垂直尺寸的1.2倍与4倍之间。超结区1的垂直尺寸是第一和第二垂直位置z1、z2之间的距离。
如果例如注入能量使得EOR相当接近超结区1，如在曲线201所表示的示例中那样，则空位浓度以及因此类掺杂剂缺陷的浓度可以在超结区1内朝向超结区1和半导体层2之间的界面增加。如果例如注入能量使得EOR更远离超结区1，如在曲线202所表示的示例中那样，则空位浓度以及因此类掺杂剂缺陷的浓度可以基本上恒定。
根据另一示例，注入能量使得EOR位于超结区1内。在这种情况下，空位以及因此类掺杂剂缺陷仅在注入表面和EOR之间的区段中产生。
注入过程可以包括具有不同注入能量或不同注入角度中的至少一者且因此具有不同EOR的两次或更多注入。可以选择注入能量或注入角度，使得(a)与每个注入过程相关联的EOR位于超结区1的外部(如图8中所示)，(b)与每个注入过程相关联的EOR位于超结区1中，或者(c)与至少一个注入过程相关联的EOR位于超结区1的内部，而与至少一个注入过程相关联的EOR位于超结区1的外部。因此，通过适当地选择(i)不同注入过程的数量、(ii)每个注入过程中的注入剂量、以及(ii)每个注入过程中的注入能量，可以调节在垂直方向z上的空位浓度轮廓并因此可以调节与类掺杂剂缺陷相关联的掺杂浓度轮廓。
可以对整个晶片施加相同的注入过程，使得在晶片的每个位置处通过掺杂过程来产生相同的掺杂轮廓。根据另一示例，将晶片细分为多个区段，并且对这些区段中的每一个施加专用注入过程。如果例如相同晶片上的超结器件在掺杂过程之前具有不同电压阻断能力，则施加到相同晶片上的不同超结器件的注入过程可能不同，以便个体地调节相同晶片上的超结器件的电压阻断能力。
参考上述内容，可以在外延层中形成超结区1。在形成第一和第二区11、12之前，外延层可以具有第一和第二掺杂类型的(低)基本掺杂。在晶片1中，基本掺杂的掺杂浓度可以在横向方向上变化，使得掺杂浓度朝向晶片1的边缘降低。基本掺杂浓度的这种变化可以具有如下效果：在形成第一和第二区11、12之后和在掺杂过程之前，补偿度可以在横向方向上变化。
根据一个示例，在两个或更多不同的横向位置处测量电压阻断能力或掺杂轮廓，其中，这些横向位置中的每一个与边缘不同地间隔开。此外，在不同的横向位置处的注入剂量适于所测量的电压阻断能力或掺杂轮廓，以便在晶片1上的每个横向位置处实现基本上相同的电压阻断能力。
参考以上内容，头部结构3可以以各种方式实现。在下文中参考图9至12解释用于实现头部结构的一些示例。
图9更详细地示出超结晶体管器件的头部结构3的一个示例。除了头部结构3之外，在图9中示出与头部结构3邻接的超结区1的部分。在图9中示出的示例中，头部结构3包括多个晶体管单元。每个晶体管单元30包括第二掺杂类型的本体区31、第一掺杂类型的源极区32、栅电极33和栅极电介质311。栅极电介质311使栅电极33与本体区31介电绝缘。每个晶体管单元30的本体区31将相应的源极区32与多个第一区11中的至少一个分离。多个晶体管单元30中的每一个的源极区32和本体区31电连接到形成晶体管器件的源极节点S的第二负载节点42。在此上下文中的“电连接”意味着欧姆连接。即，在源极节点S与源极区32和本体区31之间没有整流结。在图2中仅示意性地示出个体控制晶体管单元30的源极节点S与源极区32和本体区31之间的电连接。每个控制晶体管单元30的栅电极33电连接到形成晶体管器件的栅极节点G的控制节点43。
参考上述内容，每个晶体管单元的本体区31与至少一个第一区11邻接。由于本体区31具有第二掺杂类型并且第一区11具有第一掺杂类型，所以在每个控制晶体管单元30的本体区31和至少一个第一区11之间存在pn结。这些pn结形成pn二极管，该pn二极管有时被称为晶体管器件的体二极管。
晶体管单元30的栅电极33被配置成根据栅极节点G和源极节点S之间的驱动电压(栅极-源极电压)VDRV来控制源极区32和第一区11之间沿栅极电介质34的、本体区31中的导通沟道。当栅极-源极电压VDRV使得沿栅极电介质34存在导通沟道时，晶体管器件处于导通状态。当栅极-源极电压VDRV使得导通沟道被中断并且负载路径电压VLP(例如，参见图1)的极性使得第一区11和本体区31之间的pn结被反向偏置时，晶体管器件处于阻断状态。这些pn结在参考图4解释的第一垂直位置z1处形成pn结。
在图9中示出的示例中，每个晶体管单元的栅极电极33是平面电极，该平面电极布置在半导体本体100的第一表面101的顶部上且通过相应的栅极电介质34与半导体本体100介电绝缘。
图10示出根据另一示例的头部结构3。图10中示出的头部结构3与图9中示出的头部结构3不同在于：每个晶体管单元30的栅电极33是沟槽电极。即，每个栅电极33布置在从第一表面101延伸到半导体本体100中的相应沟槽中。像在图9中示出的示例中那样，栅极电介质34使栅极电极33与相应的本体区31介电绝缘。每个控制晶体管单元30的本体区31和源极区32电连接到源极节点S。此外，本体区31与至少一个第一区11邻接，并与相应的第一区11形成pn结。
在图9和10中示出的示例中，晶体管单元每个包括一个栅电极33，其中，每个控制晶体管单元30的栅电极33被配置成控制在相应控制晶体管单元30的源极区32和一个第一区11之间的导通沟道，使得每个晶体管单元与一个第一区11相关联。此外，如图9和10中所示，每个晶体管单元的本体区31与至少一个第二区12邻接，使得第二区12经由晶体管单元30的本体区31电连接到源极节点S。
仅为了说明的目的，在图9和10中示出的示例中，每个晶体管单元的本体区31与一个第二区12邻接，使得每个晶体管单元与一个第二区12相关联。此外，在图9和10中示出的示例中，两个(或更多)相邻晶体管单元的源极区32由第一掺杂类型的一个掺杂区形成，两个(或更多)相邻晶体管单元30的本体区31由第二掺杂类型的一个掺杂区形成，并且两个(或更多)晶体管单元30的栅电极33由一个电极形成。栅电极33可以包括掺杂多晶硅、金属等。
可以通过经由第一表面将掺杂剂原子注入到半导体本体100中来产生源极区32和本体区31。根据一个示例，产生源极区32，使得它们的掺杂浓度高于1E19cm-3，并且产生本体区31，使得它们的掺杂浓度在1E17cm-3与1E18cm-3之间。
除了本体区31和第二区12之外，晶体管器件可以包括第二掺杂类型的屏蔽区(未示出)。这些屏蔽区的掺杂浓度可以高于本体区31的掺杂浓度。屏蔽区与本体区31和/或第二区12邻接并延伸到第一区11中。屏蔽区和第一区11形成类JFET(结型场效应晶体管)结构，所述类JFET结构在阻断状态中的漏极-源极电压增加时保护栅极电介质34免受高电场。这是众所周知的，使得在这方面不需要进一步解释。
如图9和10中所示，将多个晶体管单元中的一个晶体管单元与一个第一区11和一个第二区12相关联仅是示例。头部结构3的晶体管单元的实现和布置广泛地独立于第一区11和第二区12的具体实现和布置。
在图11中示出一个示例，所述示例示出头部结构3的实现和布置广泛地独立于第一和第二区11、12的实现和布置。在该示例中，第一区11和第二区12在半导体本体100的第二横向方向y上是细长的，而头部结构3的个体控制晶体管单元30的源极区32、本体区31和栅极电极33在垂直于第二横向方向y的第一横向方向x上是细长的。在该示例中，一个控制晶体管单元30的本体区31与多个第一区11和第二区12邻接。
图12示出肖特基二极管的头部结构3的一个示例。在这个示例中，头部结构36包括连接到第二负载节点42并与第一和第二区11、12邻接的肖特基金属层36。肖特基金属层36是这样的，在肖特基金属层36和第一区11之间形成肖特基结并且在肖特基金属层36和第二区12之间形成欧姆连接。肖特基金属层可以包括铂(Pt)、钛(Ti)、镍(Ni)、铬(Cr)、钼(Mo)、钨(W)中的至少一种。
当负载路径电压具有正向偏置肖特基结的极性和幅度时，肖特基二极管处于导通状态。此外，当负载路径电压具有反向偏置肖特基结的极性时，肖特基二极管处于阻断状态。连接到肖特基金属36的第二负载节点42形成肖特基二极管的阳极节点，并且第一负载节点(在图12中未示出)形成肖特基二极管的阴极节点。

Claims (21)

1.一种方法，包括：
测量SiC超结器件的超结区(1)的至少一个特性，其中，所述超结区(1)布置在半导体本体(100)中并且包括第一掺杂类型的多个第一区(11)和与所述第一掺杂类型互补的第二掺杂类型的多个第二区(12)；以及
在掺杂过程中在所述超结区(1)中产生一种掺杂类型的类掺杂剂缺陷，
其中，根据至少一个测量的特性来调节所述掺杂过程的至少一个参数，并且
其中，所述掺杂过程包括：
注入过程，其中，将粒子注入到所述半导体本体(100)中以在所述超结区(1)中的半导体本体(100)中形成晶体缺陷，以及
退火过程，以便基于所述晶体缺陷形成所述类掺杂剂缺陷。
2.根据权利要求1所述的方法，
其中，测量所述超结区(1)的所述至少一个特性包括测量所述超结器件的电压阻断能力。
3.根据权利要求1所述的方法，
其中，测量所述超结区(1)的所述至少一个特性包括测量所述超结区(1)的垂直掺杂轮廓。
4.根据前述权利要求中任一项所述的方法，
其中，所述掺杂过程的至少一个参数是注入粒子的注入剂量。
5.根据前述权利要求中任一项所述的方法，
其中，所述掺杂过程的至少一个参数是所述退火过程的温度。
6.根据前述权利要求中任一项所述的方法，
其中，所述退火过程的温度选自200℃与900℃之间。
7.根据前述权利要求中任一项所述的方法，
其中，所述粒子包括质子、氦离子和电子中的至少一种。
8.根据前述权利要求中任一项所述的方法，
其中，所述类掺杂剂缺陷是类受主缺陷。
9.根据前述权利要求中任一项所述的方法，
其中，所述半导体本体(100)包括第一表面(101)、与所述第一表面(102)相对的第二表面(102)、以及在所述超结区(1)和所述第二表面(102)之间的所述第一掺杂类型的半导体层(2)。
10.根据权利要求9所述的方法，
其中，所述粒子经由所述第一表面(101)注入。
11.根据权利要求10所述的方法，
其中，选择所述注入过程中的注入能量，使得所述注入过程的范围末端位于所述半导体层(2)中。
12.根据权利要求10所述的方法，
其中，所述半导体层(2)包括第一部分层(21)和第二部分层(22)，
其中，所述第二部分层(22)布置在所述超结区(1)和所述第一部分层(21)之间，并且
其中，选择所述注入能量，使得所述范围末端位于所述第一部分层(21)中。
13.根据权利要求9所述的方法，
其中，所述半导体层(2)包括第一部分层(21)和第二部分层(22)，
其中，所述第二部分层(22)布置在所述超结区(1)和所述第一部分层(21)之间，并且
其中，选择所述注入能量，使得所述范围末端位于所述第二部分层(22)中。
14.根据权利要求9所述的方法，
其中，所述粒子经由所述第一表面和所述第二表面(101、102)中的一个注入，并且
其中，选择所述注入过程中的注入能量，使得所述注入过程的范围末端位于所述超结区(1)中。
15.根据权利要求14所述的方法，
其中，所述注入过程包括至少两个部分注入过程，
其中，所述至少两个部分注入过程具有不同的注入能量。
16.根据权利要求9所述的方法，
其中，所述超结器件包括至少部分地布置在所述超结区(1)和所述第一表面(101)之间的头部结构(3)，并且
其中，所述粒子通过所述头部结构注入到所述超结区(1)中。
17.根据权利要求16所述的方法，
其中，所述超结器件是超结晶体管，并且
其中，所述头部结构(3)包括多个晶体管单元。
18.根据权利要求16所述的方法，
其中，所述超结器件是超结二极管，并且
其中，所述头部结构包括阳极区(41)和阴极区中的一个。
19.根据前述权利要求中任一项所述的方法，
其中，所述半导体本体(100)形成包括多个半导体本体的晶片(10)的一部分。
20.根据权利要求19所述的方法，
其中，在所述注入过程中，在所述晶片的每个位置处施加相同的注入剂量。
21.根据权利要求19所述的方法，
其中，测量所述至少一个特性包括在所述晶片的不同的横向位置处测量所述至少一个特性，并且
其中，在所述注入过程中，根据在相应横向位置处测量的至少一个特性，在不同的横向位置处施加不同的注入剂量。
CN202310261510.3A 2022-03-15 2023-03-14 用于产生SiC超结器件的方法 Pending CN116779640A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102022106015.2 2022-03-15
DE102022106015.2A DE102022106015A1 (de) 2022-03-15 2022-03-15 Verfahren zum herstellen eines sic-superjunctionbauelements

Publications (1)

Publication Number Publication Date
CN116779640A true CN116779640A (zh) 2023-09-19

Family

ID=87849593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310261510.3A Pending CN116779640A (zh) 2022-03-15 2023-03-14 用于产生SiC超结器件的方法

Country Status (3)

Country Link
US (1) US20230299147A1 (zh)
CN (1) CN116779640A (zh)
DE (1) DE102022106015A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4696986B2 (ja) 2006-03-17 2011-06-08 トヨタ自動車株式会社 スーパージャンクション構造を有する半導体装置の製造方法
DE102015106979B4 (de) 2015-05-05 2023-01-12 Infineon Technologies Austria Ag Halbleiterwafer und Verfahren zum Herstellen von Halbleitervorrichtungen in einem Halbleiterwafer

Also Published As

Publication number Publication date
US20230299147A1 (en) 2023-09-21
DE102022106015A1 (de) 2023-09-21

Similar Documents

Publication Publication Date Title
JP7182594B2 (ja) ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
CN107112276B (zh) 具有带锥形氧化物厚度的多晶硅填充渠沟的功率组件
US11552172B2 (en) Silicon carbide device with compensation layer and method of manufacturing
JP4768259B2 (ja) 電力用半導体装置
US11626477B2 (en) Silicon carbide field-effect transistor including shielding areas
US11011606B2 (en) Semiconductor component having a SiC semiconductor body and method for producing a semiconductor component
JP2017139440A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20080246084A1 (en) Power semiconductor device and method for producing the same
US11888032B2 (en) Method of producing a silicon carbide device with a trench gate
US11764063B2 (en) Silicon carbide device with compensation region and method of manufacturing
US11094780B2 (en) Lateral superjunction transistor device and method for producing thereof
US8343841B2 (en) Method for fabricating a semiconductor device
CN111755499A (zh) 具有沟槽栅极结构的碳化硅器件以及制造方法
US11349019B2 (en) Semiconductor device with an expanded doping concentration distribution in an accumulation region
KR102100863B1 (ko) SiC MOSFET 전력 반도체 소자
US20230197772A1 (en) Semiconductor device
US20230006038A1 (en) Method for forming a drift region of a superjunction device
US11367775B1 (en) Shielding structure for SiC devices
US20230299147A1 (en) Method for producing a sic superjunction device
KR102094769B1 (ko) 다중 에피 성장법으로 구현된 p 쉴드 구조의 전력 반도체 및 그 제조 방법
CN110176497B (zh) 碳化硅半导体器件和用于制造碳化硅半导体器件的方法
KR20200109265A (ko) 실리콘 카바이드 반도체 본체를 갖는 반도체 장치
US11527608B2 (en) Method for producing a transistor device having a superjunction structure
US12034040B2 (en) Superjunction transistor device and method for forming a superjunction transistor device
US11756994B2 (en) Semiconductor device and method of manufacturing semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication