CN111755499A - 具有沟槽栅极结构的碳化硅器件以及制造方法 - Google Patents

具有沟槽栅极结构的碳化硅器件以及制造方法 Download PDF

Info

Publication number
CN111755499A
CN111755499A CN202010231404.7A CN202010231404A CN111755499A CN 111755499 A CN111755499 A CN 111755499A CN 202010231404 A CN202010231404 A CN 202010231404A CN 111755499 A CN111755499 A CN 111755499A
Authority
CN
China
Prior art keywords
region
source
silicon carbide
contact
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010231404.7A
Other languages
English (en)
Inventor
R.西米尼克
W.延切尔
D.卡默兰德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN111755499A publication Critical patent/CN111755499A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

公开了具有沟槽栅极结构的碳化硅器件以及制造方法。碳化硅器件(500)包括具有沟槽栅极结构(150)的碳化硅本体(100)，该沟槽栅极结构(150)从第一表面(101)延伸到碳化硅本体(100)中。本体区(120)与沟槽栅极结构(150)的有源侧壁(151)接触。源极区(110)与有源侧壁(151)接触，其中源极区(110)位于本体区(120)和第一表面(101)之间。本体区(120)包括直接在源极区(110)下方并且远离有源侧壁(151)的第一本体部分(121)。在平行于第一表面(101)的至少一个水平平面中，第一本体部分(121)中的掺杂剂浓度是在有源侧壁(151)处的水平平面中的本体区(120)中的参考掺杂剂浓度的至少150%，并且第一本体部分(121)的水平延伸(w1)是本体区(120)的总水平延伸(w0)的至少20%。

Description

具有沟槽栅极结构的碳化硅器件以及制造方法
技术领域
本公开的示例涉及碳化硅器件，特别是涉及具有沟槽栅极结构的碳化硅器件以及制造具有沟槽栅极结构的碳化硅器件的方法。
背景技术
功率半导体器件典型地被用作为在用于转换电能的电路中(例如在DC/AC转换器、AC/AC转换器或AC/DC转换器中)以及在驱动重电感负载的电路中(例如在马达驱动器电路中) 的开关和整流器。由于碳化硅(SiC)的介电击穿场强与硅相比高，因此SiC器件可以显著地更薄并且可以示出与它们的硅对应物相比更低的导通状态电阻。典型地，在SiC器件中，沟道电阻对总导通状态电阻的贡献与其在针对等同的硅器件的情况下相比更大。
存在针对改进碳化硅器件参数的需要。
发明内容
本公开的实施例涉及一种制造碳化硅器件的方法。提供了碳化硅本体。形成从第一表面延伸到碳化硅本体中的沟槽栅极结构。本体区形成为与沟槽栅极结构的有源侧壁接触。位于本体区和第一表面之间的源极区带形成为与有源侧壁接触。将掺杂剂注入到本体区的第一本体部分中，其中，第一本体部分直接位于源极区带下方并且远离有源侧壁。在至少一个水平平面中在第一本体部分中的掺杂剂浓度是在有源侧壁本体区处的水平平面中的本体区中的参考掺杂剂浓度的至少150%，并且第一本体部分的水平延伸是本体区的总水平延伸的至少20%。
本公开的另一实施例涉及包括碳化硅本体的碳化硅器件。沟槽栅极结构从第一表面延伸到碳化硅本体中。本体区与沟槽栅极结构的有源侧壁接触。位于本体区和第一表面之间的源极区与有源侧壁接触。本体区包括直接在源极区下方并且远离有源侧壁的第一本体部分。在平行于第一表面的至少一个水平平面中，第一本体部分中的掺杂剂浓度是在有源侧壁处的水平平面中的本体区中的参考掺杂剂浓度的至少150%，并且第一本体部分的水平延伸是本体区的总水平延伸的至少20%。
本领域技术人员在阅读以下的详细描述并且查看随附附图时将认识到附加的特征和优点。
附图说明
随附附图被包括以提供对实施例的进一步理解，并且被合并在本说明书中并且构成本说明书的一部分。附图图示碳化硅器件和制造碳化硅器件的方法的实施例，并且与描述一起用于解释实施例的原理。在下面的详细描述和权利要求中描述进一步的实施例。
图1A至图1B示出用于图示根据实施例的制造具有重掺杂的本体部分的碳化硅器件的方法的碳化硅本体的一部分的示意性竖直横截面视图。
图2A至图2B示出用于图示根据使用倾斜注入的实施例的制造碳化硅器件的方法的碳化硅本体的一部分的示意性竖直横截面视图。
图3A至图3C示出用于图示根据使用在横向上凹陷的注入掩模的实施例的制造碳化硅器件的方法的碳化硅本体的一部分的示意性竖直横截面视图。
图4A至图4D示出用于图示根据使用多于一个注入掩模凹陷的实施例的制造碳化硅器件的方法的碳化硅本体的一部分的示意性竖直横截面视图。
图5A示出根据另一实施例的具有重掺杂的本体部分的碳化硅器件的一部分的示意性竖直横截面视图。
图5B示出用于图示图5A的本体区中的水平掺杂剂梯度的示意图。
图6A至图6B示出根据实施例的碳化硅器件的竖直横截面视图和比较器件的竖直横截面视图。
图6C至图6D示出用于讨论实施例的效果的示意图，其图示在图6A至图6B的碳化硅器件中以及比较器件中的水平的和竖直的掺杂剂梯度。
图6E至图6F示出用于讨论实施例的效果的在阻断模式下形成在图6A至图6B的碳化硅器件和比较器件的本体区中的耗尽区带的边界。
具体实施方式
在下面的详细描述中，参照随附附图，随附附图形成在此的一部分，并且其中通过图示的方式示出其中可以实践碳化硅器件的具体实施例。要理解的是，可以在不脱离本公开的范围的情况下利用其它的实施例并且可以作出结构或逻辑上的改变。例如，针对一个实施例图示或描述的特征可以被使用在其它的实施例上或者与其它的实施例结合使用，以产生又一实施例。意图的是本公开包括这样的修改和变化。使用特定的语言描述示例，该特定的语言不应当被解释为限制所附权利要求的范围。附图并非按比例，并且仅用于说明的目的。如果没有另外声明，则在不同的附图中对应的元件由相同的参照符号表示。
术语"具有"、"包含"、"包括"、和"包含有"等是开放的，并且术语指示所声明的结构、元件或特征的存在但是不排除附加的元件或特征的存在。量词和指代词"一"、"一个"和"该"意图包括复数以及单数，除非上下文另外清楚地指示。
术语"电连接"描述电连接元件之间的永久低电阻连接，例如相关元件之间的直接接触或经由金属和/或重掺杂半导体材料的低电阻连接。术语"电耦合"包括被适配用于信号和/或电力传输一个或多个的(多个)中间元件可以被连接在电耦合元件之间，电耦合元件例如为可控制以暂时提供在第一状态下的低电阻连接和在第二状态下的高电阻电解耦的元件。
欧姆接触是具有线性或几乎线性的电流-电压特性的非整流电气结。肖特基接触是具有整流特性的金属-半导体结，其中选择金属的功函数和半导体材料中的掺杂剂浓度，以使得在没有在外部施加的电场的情况下，沿着金属-半导体结在半导体材料中形成耗尽区带。在肖特基接触的情形下，术语"金属-半导体结"还可以指代在类金属半导体和半导体之间的结，其中该结具有与金属-半导体结相同的特性。例如，可以可能的是在多晶硅和碳化硅之间形成肖特基接触。如果两个组件(例如两个区)分别形成欧姆接触或肖特基接触，则这可能意味着在所述两个组件之间存在欧姆接触或肖特基接触。在这两种情况下，对于所述两个区而言可以可能的是直接彼此邻接。然而，还可以可能的是进一步的组件位于所述两个组件之间。
安全工作区 (SOA)定义了电压和电流条件，在该电压和电流条件下，可以期望半导体器件在没有自损坏的情况下工作。SOA由用于器件参数的所公布的最大值给出，所述最大值如最大连续负载电流、最大栅极电压和其它参数。
各图通过在掺杂类型"n"或"p"旁边指示"-"或"+"来图示相对掺杂浓度。例如，"n-"意味着比"n"掺杂区的掺杂浓度低的掺杂浓度，而"n+"掺杂区具有比"n"掺杂区高的掺杂浓度。相同相对掺杂浓度的掺杂区未必具有相同的绝对掺杂浓度。例如，两个不同的"n"掺杂区可以具有相同或不同的绝对掺杂浓度。
具有相同导电类型并且具有不同掺杂剂浓度的两个邻接的掺杂区形成单极结，例如，沿着两个掺杂区之间的边界表面的n/n+或p/p+结。在单极结处，与单极结正交的掺杂剂浓度轮廓可以示出台阶或转折点，在其处掺杂剂浓度轮廓从凹改变为凸，或反之亦然。
针对物理尺寸给出的范围包括边界值。例如，针对参数y的从a到b的范围读作为a≤y≤b。对于具有一个边界值的范围(如"至多"和"至少")而言这同样成立。
来自化学合成物或合金的层或结构的主要组分是如下这样的元素：其原子形成化学合成物或合金。例如，镍和硅是硅化镍层的主要组分，并且铜和铝是铜铝合金的主要组分。
术语"在…上"不应被解释为仅意味着"直接在…上"。相反，如果一个元件位于另一个元件"上" (例如，一层在另一层"上"或在衬底"上")，则进一步的组件(例如，进一步的层)可以位于两个元件之间(例如，进一步的层可以位于一个层与衬底之间，如果该层是在所述衬底"上"的话)。
关于在碳化硅本体中形成的结构和掺杂区，如果在第二区和碳化硅本体的前侧处的第一表面之间的最小距离大于在第一区和第一表面之间的最大距离，则第二区在第一区"下方"。第二区直接在第一区"下方"，其中第一区和第二区到第一表面中的竖直投影重叠。竖直投影是与第一表面正交的投影。"水平平面"是平行于平坦的第一表面或平行于第一表面的共面表面区段的平面。
根据实施例，一种制造碳化硅器件的方法可以包括提供碳化硅本体。可以形成从第一表面延伸到碳化硅本体中的沟槽栅极结构。本体区和源极区带可以形成为与沟槽栅极结构的有源侧壁接触，其中源极区带位于本体区和第一表面之间。源极区可以是在形成沟槽栅极结构之前或之后形成在源极区带中的。
本体区和源极区被相反地掺杂并且形成pn结。在这里以及在下面，源极区的导电类型被命名为第一导电类型，并且本体区的导电类型被命名为第二导电类型。可以在形成沟槽栅极结构之前或之后、或者在形成沟槽栅极结构的至少部分结构之后(例如在形成沟槽之后、在沟槽侧壁上形成牺牲层之后、或者在沿着沟槽侧壁的至少一部分形成栅极电介质之后)将限定本体区和源极区的掺杂剂引入到碳化硅本体中。
沟槽栅极结构包括导电栅极电极和至少在本体区与栅极电极之间的栅极电介质。
在形成沟槽栅极结构之前或之后，可以将掺杂剂注入到本体区的第一本体部分中，其中，第一本体部分直接位于源极区带下方并且远离有源侧壁。掺杂剂具有第二导电类型，并且相对于第一本体部分和有源侧壁之间的第二本体部分提升在第一本体部分中的净掺杂剂浓度。作为结果，在平行于第一表面的至少一个水平平面中，第一本体部分中的平均掺杂剂浓度可以是参考掺杂剂浓度的至少150%，并且第一本体部分的水平延伸可以是本体区的总水平延伸的至少20%。参考掺杂剂浓度是在同一水平平面中的有源侧壁处的本体区中的掺杂剂浓度。
第一本体部分内和/或第二本体部分内的掺杂剂浓度可以是恒定的。在这种情形中，"恒定"可以意味着掺杂剂浓度在第一本体部分和/或第二本体部分内分别变化平均掺杂剂浓度的至多±10%。
过渡区位于第一本体部分和第二本体部分之间。在过渡区内，水平掺杂剂梯度可以示出从第一本体部分中的平均掺杂剂浓度的至少90%和/或从参考掺杂剂浓度的至少130%下降到参考掺杂剂浓度的至多110%。过渡区具有到有源侧壁一定距离，这意味着第一本体部分远离有源侧壁。
替换地或者此外，第一本体部分可以跨本体区的总水平延伸的至少50%延伸。
沿着有源侧壁，在碳化硅器件的导通状态下形成反型沟道。在工作时在SOA内沿着非有源侧壁不形成反型沟道。每个沟槽栅极结构可以包括一个、两个、三个、四个或六个有源侧壁。
第一本体部分和第二本体部分形成单极结。沟槽栅极结构和单极结之间的最小距离可以是至少100 nm，例如至少200 nm。
在具有场效应晶体管结构的碳化硅器件的阻断模式下，空间电荷区(耗尽区)可以从与源极区带相对的一侧(例如，从漂移结构)穿透到本体区中。耗尽区可以延伸到碳化硅器件的沟道区中，并且因此可以降低在本体区和与源极区相对的区(例如，漂移结构)之间的势垒。这可能导致栅极阈值电压的降低(所谓的"势垒降低")。这种漏极引发的势垒降低(DIBL)可能显著地影响栅极阈值电压，并且可能损害碳化硅器件的电特性。
通过在本体区中提供具有增加的掺杂浓度的第一本体部分，可以减小耗尽区的延伸。第一本体部分与沟道区和/或栅极结构的差异可以被选取以使得：一方面该差异足够大以避免由于第一本体部分中的掺杂浓度的增加所致的栅极阈值电压的有害增加；并且另一方面该差异足够小以允许使耗尽区偏离到第一本体部分中。由于第一本体部分具有到具有栅极电介质的沟槽栅极结构的足够的距离，因此第一本体部分中的更高的掺杂剂浓度对于标称栅极阈值电压没有影响或仅具有边际效应。第一本体部分的形成让源极区的横向延伸不受影响并且不损害源极区的接触电阻或者只在边际程度上损害源极区的接触电阻。
根据实施例，可以在形成沟槽栅极结构之前将用于形成第一本体部分的掺杂剂注入到第一本体部分中。以这种方式，可以在没有对于沟槽栅极结构中的结构的不利影响的情况下，例如在没有对于在栅极电介质上的注入离子的不利影响的情况下形成第一本体部分。
根据实施例，用于将掺杂剂注入到第一本体部分中的注入轴可以是对于碳化硅本体的竖直方向倾斜的。可以对注入轴定向，以使得用于第一本体部分的掺杂剂被朝向沟槽栅极结构的有源侧壁注入。例如，掺杂剂可以是从在其处本体区直接邻接沟槽栅极结构的一侧朝向沟槽栅极结构注入的。注入轴平行于对掺杂剂进行注入的离子束的方向行进。
注入轴和竖直方向在第一表面上方围成注入角度。在第一表面下方，注入轴和竖直方向围成负的注入角度。
栅极沟槽结构的有源侧壁可以沿着竖直方向行进或者可以在第一表面处与竖直方向围成锥形角度。在任一情况下，栅极沟槽结构可以包括至少一个有源侧壁，在一些情况下，包括至少两个相对的有源侧壁或者甚至多于两个的有源侧壁(例如，四个或六个有源侧壁)。对于每个有源侧壁而言，可以根据所述有源侧壁的定向来选取注入轴。有源侧壁或有源侧壁中的至少一个可以本质上(即，在±2°或±1°的容限内)沿着碳化硅本体的主晶面行进。栅极沟槽结构可以进一步包括在其处未形成沟道的至少一个非有源侧壁。
在具有所谓的离轴角度的碳化硅本体的情况下，通常使用锥形沟槽栅极结构。锥形角度可以在绝对值上与离轴角度相差至多2°，特别是至多1°。在其它的实施例中，碳化硅本体可以被提供有离轴角度，但是侧壁仍然可以沿着竖直方向行进。
对于每个有源侧壁而言，可以选取注入轴以使得注入方向和碳化硅本体的有源侧壁和/或一个主晶体方向(例如，C轴)具有相同的相对定向，但是在绝对值上偏离(例如，偏离至少1°或至多2°和至多10°或至多8°或至多5°)。在一些实施例中，注入角度和锥形角度可以具有相同的符号(即，可以都定向为顺时针或逆时针)，但是可以在绝对值上偏离。也就是说，注入轴和有源侧壁和/或一个主晶体方向可以具有相同的相对定向(例如，相同的倾斜方向)，但是在绝对值上可以不同。
一般而言(例如，在锥形情况下和在具有沿着竖直方向的有源侧壁的栅极沟槽结构的情况下)，可以选取注入角度以使得注入轴远离于有源侧壁地倾斜。换句话说：注入可以被引导朝向有源侧壁。注入轴与第一表面之间的锐角角度(即，小于90°的角度)可以(在绝对值上)小于有源侧壁与第一表面之间的锐角角度。
可以选取注入角度以使得注入轴不同于碳化硅本体的主晶面(例如，所有主晶面)和/或主晶轴(例如，所有主晶轴)。典型地，注入角度被选取为在绝对值上大于锥形角度和/或离轴角度。例如，注入角度可以在绝对值上比锥形角度和/或离轴角度大至少2°，例如至少3°或至少4°。在具有竖直侧壁的沟槽栅极结构的情况下，在前述关系中锥形角度被假定为0°。
在一个实施例中，锥形角度和/或离轴角度在绝对值上可以为至少2°并且至多6°，例如4°。于是注入角度在绝对值上可以为至少6°(例如，至少7°)和至多14°(例如，至多12°或至多11°)。然而，在一些实施例中，在锥形沟槽栅极结构的情况下，注入角度可以小于6°。一般而言，有源侧壁的锥形角度和对应于所述有源侧壁的注入的注入角度可以都是负的("顺时针定向")或正的("逆时针")。
通过使用倾斜注入，可以是可能的是减少或避免沟道作用效应。沟道作用通常出现在注入轴本质上平行于晶体晶格沿着其形成连续的晶格沟道的主晶体方向时。当出现沟道作用时，注入深度可能响应于注入角度的仅轻微改变而强烈地变化。注入轴和主晶体方向之间的足够大的预设角度可以在高的程度上减小注入深度的波动。
此外或者作为替换，通过使用倾斜注入，可以减少横向偏差。到半导体材料中的竖直注入(即，其中注入轴本质上平行于竖直方向行进)通常示出横向偏差，使得在掩模注入的情况下，注入离子的一部分变为停留在开口的竖直投影外部。与此相反，从本体区的一侧到有源侧壁的方向上的倾斜注入可以减少在掩模的偏移averted的一侧处(即在倾斜注入远离于其地指向的一侧处)的横向偏差。
对用于第一本体部分的掺杂剂注入进行掩蔽的注入掩模可以包括相对宽的开口和在开口之间的相对窄的掩模条。此外，每个掩模条可以是相对于沟槽栅极结构和本体区之间的界面非对称地定位的。特别是，栅极电介质与本体区上方的掩模条的第一边缘之间的横向距离可以大于栅极电介质与沟槽栅极结构上方的掩模条的第二边缘之间的横向距离。
在竖直注入的情况下，在掩模条的第二边缘的一侧处的偏差可能使直接沿着栅极电介质的掺杂剂浓度增加，并且因此使栅极阈值电压增加。
在倾斜注入的情况下，可能的是在掩模条的第二边缘的一侧处的横向偏差对于栅极阈值电压没有影响或仅有微不足道的影响。
注入轴与竖直方向之间的注入角度在绝对值上可以为至少3°，例如至少7°，例如至少或精确地11°。
根据实施例，可以在第一表面上形成本体增强注入掩模，并且可以通过本体增强注入掩模中的开口将掺杂剂注入到第一本体部分中。本体增强注入掩模可以覆盖源极区带的至少第一源极部分。本体增强注入掩模中的开口可以至少暴露出第一表面的本体接触区。本体接触区横向地直接邻接源极区带。在本体接触区中，可以在稍后的处理阶段在本体区和碳化硅本体的前侧处的第一负载电极之间形成低电阻欧姆接触。
例如，本体增强注入掩模可以覆盖整个源极区带，并且本体增强注入掩模中的开口可以仅暴露出本体接触区。以这种方式，可能的是本体增强注入也可以被用作为在本体接触区中限定重掺杂的本体接触区的本体接触注入掩模。
例如，可以通过以低的注入能量经本体增强注入掩模中的开口注入掺杂剂来形成重掺杂的本体接触区，其中掺杂剂的范围峰值端部在距第一表面一定距离处，并且该距离在源极区带的竖直延伸的范围内。
形成第一本体部分可以包括至少一个倾斜注入。可以选择用于倾斜注入的注入能量，以使得范围峰值端部在本体区内并且在距源极区带一定距离处。将掺杂剂注入到第一本体部分中可以包括以不同的注入能量进行一次、两次或多于两次的注入。各种注入的剂量可以是相同的或者可以是不同的。针对限定直接在源极区下方的第一本体部分的一个或多个倾斜注入、以及针对限定直接相邻于源极区的本体接触部分的注入使用同一注入掩模有利于以低的附加付出来形成第一本体部分。
根据实施例，本体增强注入掩模中的开口可以暴露出本体接触区和源极区带的第二源极部分，其中第二源极部分位于本体接触区和第一源极部分之间。以这种方式，第一本体部分可以被形成为具有更大的相对于源极区的横向延伸。可以进一步减小在阻断模式下的本体区的耗尽部分的延伸。作为结果，可以进一步降低DIBL效应而不减少源极区的横向延伸。
根据实施例，可以在第一表面上形成本体接触注入掩模，其中本体接触注入掩模可以覆盖源极区带，并且其中本体接触注入掩模中的开口暴露出本体接触区。本体区的导电类型的掺杂剂，即第二导电类型的掺杂剂可以是通过本体接触注入掩模中的开口注入的。注入的掺杂剂可以形成在横向上相邻于源极区带的重掺杂的本体接触区。注入剂量可以足够高，以使得本体接触区与可以在稍后的阶段形成的第一负载电极形成低电阻欧姆接触。
在形成本体接触区之后，可以使本体接触注入掩模在横向上凹陷。本体接触注入掩模可以是排它地在横向上凹陷的，其中只有开口变得更宽。替换地，横向凹陷也可以包括处于相同或者处于不同的凹陷比率的竖直凹陷。例如，各向同性蚀刻可以使本体接触注入掩模横向地以及竖直地凹陷，其中凹陷还减小本体接触注入掩模的厚度。至少在横向上凹陷的本体接触注入掩模可以形成本体增强注入掩模。
以这种方式，可以在没有附加的平版印刷处理的情况下以高效的方式形成本体增强注入掩模。第一本体部分和本体接触区可以是以自对准的方式形成的。
根据实施例，可以在第一表面上形成深注入掩模，其中深注入掩模可以覆盖源极区带的第三源极部分。深注入掩模中的开口可以暴露出本体接触区和源极区带的第四源极部分。第四源极部分位于本体接触区和第三源极部分之间。本体区的导电类型的掺杂剂，即第二导电类型的掺杂剂是通过深注入掩模中的开口注入的，其中掺杂剂的范围峰值端部在距第一表面一定距离处，并且该距离可以大于在本体区和第一表面之间的最大距离。
掺杂剂可以形成深屏蔽部分。将掺杂剂注入到深屏蔽部分中可以包括以不同的注入能量进行一次、两次或多于两次的注入。各种注入的剂量可以是相同的或者可以是不同的。
在形成深屏蔽部分之后，可以使深注入掩模在横向上凹陷。在横向上凹陷的深注入掩模可以形成本体增强注入掩模。以这种方式，可以在没有附加的平版印刷处理的情况下以高效的方式形成本体增强注入掩模。第一本体部分可以被形成为自对准于相同导电类型的深屏蔽部分，其中深屏蔽部分可以屏蔽沟槽栅极结构免受漏极电极电势的影响和/或可以提供体二极管。
根据实施例，可以在第一表面上形成本体接触注入掩模，其中本体接触注入掩模覆盖源极区带，并且本体接触注入掩模中的开口暴露出本体接触区。可以通过本体接触注入掩模中的开口注入第二导电类型的掺杂剂，以形成重掺杂的本体接触部分。然后，可以使本体接触注入掩模在横向上凹陷以提供在横向上凹陷的本体接触注入掩模。
在横向上凹陷的本体接触注入掩模可以形成深注入掩模。可以通过深注入掩模中的开口注入第二导电类型的掺杂剂以形成深屏蔽部分。然后，可以使深注入掩模在横向上凹陷以提供在横向上凹陷的深注入掩模。在横向上凹陷的深注入掩模可以形成用于形成第一本体部分的本体增强注入掩模。
以这种方式，可以基于一个单个平版印刷处理以高效的方式形成深屏蔽部分、本体接触部分和第一本体部分。第一本体部分、本体接触部分和深屏蔽部分可以被形成为彼此自对准，即没有平版印刷重叠位移。
根据实施例，与本体区的导电类型互补的导电类型的掺杂剂，即第一导电类型的掺杂剂可以被注入到源极区带中以在源极区带中形成掺杂的源极区。可以在形成第一本体部分之前或者在形成第一本体部分之后形成源极区。
根据实施例，第一本体部分在至少一个水平平面中的水平延伸是本体区的总水平延伸的至少20%。第一本体部分的20%与源极区的重叠造成对抗DIBL的显著改进。根据其它的实施例，第一本体部分的水平延伸可以是本体区的总水平延伸的至少40%或甚至50%，其中在第一本体部分的存在不影响标称栅极阈值电压的情况下进一步减小DIBL效应。
根据至少一个另外的实施例，碳化硅器件可以包括具有沟槽栅极结构的碳化硅本体，其中沟槽栅极结构从碳化硅本体的第一表面延伸到碳化硅本体中。本体区与沟槽栅极结构的有源侧壁接触。源极区与有源侧壁接触。源极区位于本体区与第一表面之间。本体区可以包括直接在源极区下方并且距有源侧壁一定距离的第一本体部分。在平行于第一表面的至少一个水平平面中，第一本体部分中的掺杂剂浓度是在有源侧壁处的水平平面中的参考掺杂剂浓度的至少150%。
碳化硅器件可以是或者可以包括IGFET (绝缘栅场效应晶体管)，例如，通过示例的方式，包括具有金属栅极的FET以及具有来自半导体材料的栅极的FET的通常意义上的MOSFET (金属氧化物半导体FET)或者MCD (MOS控制的二极管)。
第一本体部分中的附加的掺杂剂可以贡献于减小耗尽区对势垒高度的影响。第一本体部分可以减少漏极引发的势垒降低，并且可以改进碳化硅器件的电特性的稳定性。
根据实施例，在至少一个水平平面中，第一本体部分的水平延伸是本体区的总水平延伸的至少20%。
根据实施例，碳化硅器件可以进一步包括本体区的导电类型的屏蔽区，即第二导电类型的屏蔽区。屏蔽区可以从第一表面延伸到碳化硅本体中，并且可以在横向上直接邻接源极区和本体区。
例如，屏蔽区可以被形成于在一侧处的源极区和本体区与在另一侧处的进一步的沟槽栅极结构之间。屏蔽区可以将源极区和本体区与进一步的沟槽栅极结构分离。屏蔽区的竖直延伸可以大于沟槽栅极结构的竖直延伸。屏蔽区可以包括直接在沟槽栅极结构下方的部分，其中屏蔽区可以屏蔽沟槽栅极结构免受漏极电势影响，并且可以减小沿着沟槽栅极结构的边缘出现的最大电场强度。
根据实施例，在至少一个水平平面中，在屏蔽区的直接邻接第一本体部分的部分中的横向掺杂剂分布可以等于第一本体部分中的掺杂剂浓度。屏蔽区和第一本体部分的至少竖直区段可以由这些注入得到。
根据另一实施例，屏蔽区可以与进一步的沟槽栅极结构的第二侧壁接触。
根据实施例，第一本体部分可以由倾斜注入得到。通过示例的方式，注入角度可以已经是在从在绝对值上为3°到11°的范围中选取的。倾斜注入可以例如是在器件中从第一本体部分的形状上可见的。碳化硅半导体材料中的掺杂剂典型地不示出扩散。因此，即使在激活掺杂剂之后，由倾斜注入引起的非对称形状仍然可以在第一本体部分中可见。
图1A至图4D涉及制造碳化硅器件的方法。碳化硅器件可以是由包括至少一个碳化硅本体100的碳化硅衬底来制造的。可以从每个碳化硅本体100获得一个碳化硅器件的至少一个半导体管芯(芯片)。
例如，碳化硅本体100可以包括通过在合适的单晶基底上进行外延而生长的碳化硅层或者由通过在合适的单晶基底上进行外延而生长的碳化硅层组成。
通过示例的方式，碳化硅本体100可以是多型15R-SiC、2H-SiC、4H-SiC或6H-SiC的。除了主要组分硅和碳之外，碳化硅本体100还可以包括掺杂剂原子，例如氮N、磷P、铍Be、硼B、铝Al和/或镓Ga。进一步地，碳化硅本体100可能包括不想要的杂质，例如氢和/或氧。
碳化硅本体100包括在前侧处的第一表面101和在后侧处的相对的第二表面102。第一表面101和第二表面102可以彼此平行，其中第一表面101可以是平坦的或有纹理的。在有纹理的第一表面101的情况下，为了简化，在下文中，通过有纹理的主表面101的平均平面被认为是第一表面101。
碳化硅本体100在水平方向(其在下面还被称为横向方向)上沿着主延伸平面延伸。与水平方向垂直地，在竖直方向104上，碳化硅本体100具有与碳化硅本体100沿着主延伸平面的延伸相比小的厚度。在下面纵方向可以沿着横向方向行进。
碳化硅本体100的竖直方向104可以与主晶格方向一致，或者可以相对于主晶格方向倾斜一离轴角度，其中离轴角度可以是在绝对值上从2°到8°的范围内。在碳化硅本体100的后侧处，第二表面102可以平行于平坦的第一表面101延伸或者平行于有纹理的第一表面101的平均平面延伸。
第一表面101和第二表面之间的碳化硅本体100的总厚度与所制造的碳化硅器件的标称阻断能力有关，并且可以在几百nm到几百μm的范围内。
下面的实施例涉及具有n沟道晶体管单元的碳化硅器件，该n沟道晶体管单元具有n掺杂的源极区并且具有p掺杂的本体区。因此，源极区的导电类型——或者第一导电类型——是n型的，并且本体区的导电类型——或者第二导电类型——是p型的。通过使源极区和本体区的导电类型反转，关于n沟道晶体管单元的公开可以在已作必要修正的情况下适用于p沟道晶体管单元。
碳化硅本体100包括具有轻n掺杂的漂移区带131的漂移结构130。漂移结构130可以可选地包括在第一表面101与漂移区带131之间的n掺杂的电流扩布区137，其中电流扩布区137可以直接邻接漂移区带131。在相邻的电流扩布区之间，p掺杂的屏蔽区140可以在碳化硅本体100中从本体接触区126延伸到漂移结构130中，其中本体接触区126是第一表面101的区段。
屏蔽区140和电流扩布区137可以是条形形状的，其中屏蔽区140的水平纵轴和电流扩布区137的水平纵轴与横截面平面正交地延伸。然而，取决于晶体管单元的想要的形状(例如，栅极沟槽的形状)，其它的形状也可以是可能的。
位于第一表面101和电流扩布区137之间的p掺杂的本体区120可以在竖直方向上直接邻接电流扩布区137。本体区120中的最大掺杂剂浓度可以低于屏蔽区140中的最大掺杂剂浓度。
位于第一表面101和本体区120之间的源极区带210可以直接邻接本体区120。每个源极区带210包括在中心的第一源极部分211和在第一源极部分211与相邻的本体接触区126之间的第二源极部分212。在源极区带210中，可以在下面描述的p型注入之前或之后形成重n掺杂的源极区110。
在第一表面101上形成本体增强注入掩模450，并且通过本体增强注入掩模450中的开口455注入p型掺杂剂。
图1A示出覆盖第一源极部分211的本体增强注入掩模450。本体增强注入掩模450中的开口455暴露出本体接触区126和第二源极部分212。开口455可以是条形形状的，其中开口455的纵轴与横截面平面正交地延伸。
可以在一个或多个不同的注入能量下通过开口455注入p型掺杂剂离子，其中在不同的注入能量下的注入可以具有相同的注入剂量或不同的注入剂量。注入轴可以是竖直的，即平行于竖直方向104，或者可以对于竖直方向104倾斜一注入角度β。注入角度β在横截面平面中，在对于开口455的纵轴的交叉方向上。注入的p型掺杂剂离子直接在第二源极部分212下方形成重掺杂的第一本体部分121。
可以去除本体增强注入掩模450。可以将n型掺杂剂注入到源极区带210中以在源极区带210中形成源极区110。可以在第一表面101上形成沟槽掩模。沟槽掩模可以具有条形形状的开口，条形形状的开口具有与横截面平面正交的纵轴。沟槽掩模中的每个开口可以在横向上与一个电流扩布区137以及与一个屏蔽区140重叠。使用沟槽掩模作为蚀刻掩模，可以将栅极沟槽蚀刻到碳化硅本体100中。可以形成对栅极沟槽的至少部分进行衬垫的栅极电介质159。可以沉积一种或多种导电材料。导电材料在栅极沟槽中形成栅极电极155。可以去除所沉积的导电材料的被沉积在栅极沟槽外部的部分。
图1B示出从第一表面101延伸到碳化硅本体100中的沟槽栅极结构150。每个沟槽栅极结构150包括导电栅极电极155和在栅极电极155与碳化硅本体100之间的栅极电介质159。沟槽栅极结构150的侧壁151、152可以与第一表面101正交。根据所图示的实施例，沟槽栅极结构150随着到第一表面101的距离增加而渐细，使得两个侧壁151、152对于竖直方向104倾斜。
侧壁151、152中的至少一个可以是平行于具有高电荷载流子迁移率的晶面的有源侧壁。在半导体器件的导通状态下，在本体区中沿着有源侧壁151形成反型沟道。假如半导体器件在SOA内工作，则在本体区中不沿着非有源侧壁152形成反型沟道。虽然下面的各图涉及如下的沟槽栅极结构150：其仅具有在每个沟槽栅极结构150的左侧处的一个有源侧壁151，但是实施例也可以应用于如下的沟槽栅极结构150：其仅具有在每个沟槽栅极结构的右侧处的一个有源侧壁151，或者也可以应用于具有两个或更多个有源侧壁151的沟槽栅极结构150。
源极区110和本体区120与沟槽栅极结构150的有源侧壁151接触。本体区120将源极区110与电流扩布区137分离开。电流扩布区137在本体区120和轻掺杂的漂移区带131之间形成低电阻连接。
重掺杂的屏蔽区140将源极区110、本体区120和电流扩布区137与相邻的沟槽栅极结构150分离开。屏蔽区140的竖直延伸可以大于沟槽栅极结构150的竖直延伸。
每个本体区120直接形成在一个源极区110之下。本体区120的第一本体部分121直接邻接屏蔽区140并且被与沟槽栅极结构150间隔开。本体区120的第二本体部分122位于第一本体部分121和沟槽栅极结构150之间。第一本体部分121中的最大净掺杂剂浓度p1与例如第二本体部分122中的最大净掺杂剂浓度p0的至少两倍那么高相比更大。例如，第一本体部分121中的最大净掺杂剂浓度p1可以是第二本体部分122中的最大净掺杂剂浓度p0的至少十倍那么高。
在图2A和图2B中，倾斜注入形成第一本体部分121的至少一部分。
图2A示出在第一表面101和电流扩布区137之间的本体层720。本体层720可以直接邻接电流扩布区137。本体层720也可以被形成在本体接触区126与深屏蔽部分148之间，其中深屏蔽部分148在横向上分离相邻的电流扩布区137。本体层720可以形成在横向上连续的层。形成本体层720可以包括未掩蔽的注入、p型外延或这两者的组合。在相邻的本体接触区126之间，源极区带210可以位于第一表面101和本体层720之间。
本体增强注入掩模450包括排它地暴露出本体接触区126的开口455。换句话说，本体增强注入掩模450完全覆盖源极区带210，其中可以已经形成或者可以在稍后的阶段形成n掺杂的源极区。
本体增强注入掩模450可以掩蔽在不同的注入能量下的一次、两次或更多次的注入，其中可以以不同的注入角度执行注入。例如，在第一注入能量下的第一正交注入可以形成靠近第一表面101的掺杂的第一局部区141。在第二注入能量下的第二正交注入可以形成在距第一表面101更大距离处的掺杂的第二局部区142。第二局部区142可以与深屏蔽部分148接触或者可以与深屏蔽部分148重叠。
具有对于竖直方向104倾斜一注入角度β的注入轴451和大于第一注入能量且小于第二注入能量的注入能量的倾斜注入可以形成在第一局部区141和第二局部区142之间的掺杂的第三局部区143。由于注入角度β，第三注入区143被相对于本体增强注入掩模450中的开口455的中心非对称地形成。
深注入可以被用于掩蔽在更高注入能量下的p型掺杂剂的进一步的注入以形成深屏蔽部分148，深注入可以使用注入掩模450，注入掩模450是例如通过横向凹陷而从其得到本体增强注入掩模450的注入掩模，或者是例如通过横向凹陷而从本体增强注入掩模450得到的注入掩模。可以在形成第一局部区141、第二局部区142和第三局部区143之前或之后形成深屏蔽部分148。本体增强注入掩模450可以被去除，并且可以如关于图1A至图1B描述的那样形成沟槽栅极结构150。
图2B示出在第一本体区121形成从屏蔽区140延伸到本体区120中的凸部的情况下的本体区120，其中凸部的最大横向延伸可以定位为距源极区110一定距离、在距漂移结构130一定距离处、或者与它们两者间隔开。在本体接触区126下方，第一局部区141、第二局部区142和第三局部区143以及深屏蔽部分148形成如上面描述的连续屏蔽区140。
图3A至图3C涉及通过使先前使用的注入掩模在横向上凹陷来形成本体增强注入掩模的方法。
图3A示出具有轻n掺杂的漂移区带131和p掺杂的本体层720的碳化硅本体100。n掺杂的电流扩布区137可以从本体层720延伸到漂移区带131。p掺杂的深屏蔽部分148可以在横向上分离相邻的电流扩布区137。重n掺杂的源极层710可以被形成在第一表面101和本体层720之间。源极层710和/或深屏蔽部分148也可以是在稍后的阶段形成的。
在第一表面101上形成本体接触注入掩模430。本体接触注入掩模430包括具有第一掩模开口宽度mw1的掩模开口435。掩模开口435具有与横截面平面正交的纵向延伸，并且被形成在深屏蔽部分148上方。以相对低的注入能量和相对高的注入剂量注入p型掺杂剂，以沿着第一表面101形成掺杂的第一局部区141，其中第一局部区141稍后形成屏蔽区和/或本体区120的接触区。
注入可以是竖直的或者对于竖直方向104仅稍微倾斜，例如以在绝对值上小于3°的注入角度倾斜。可以在更高的注入能量下执行至少一个进一步的正交注入或仅稍微倾斜的注入，以形成掺杂的掩埋局部区145。
重掺杂的第一局部区141直接邻接第一表面101的本体接触区126。第一局部区141的掺杂剂浓度足够高，以在第一局部区141与在稍后的阶段形成在第一表面101上的金属结构之间形成低电阻欧姆接触。
进一步的正交的或仅稍微倾斜的注入可以近似地在第一局部区141的竖直投影中形成掩埋局部区145。如所图示那样，掩埋局部区145可以与第一局部区141间隔开，或者可以与第一局部区141接触。掩埋局部区145可以延伸到深屏蔽部分148中。由于所注入离子的横向偏差，掩埋局部区145的横向延伸可以随着到第一表面101的距离增加而增加。由本体接触注入掩模430覆盖的源极层710的部分形成源极区110。
图3B示出通过使图3A的本体接触注入掩模430在横向上凹陷而形成的本体增强注入掩模450，其中本体增强注入掩模450中的条形形状的开口455的第三掩模开口宽度mw3大于图3A的第一掩模开口宽度mw2。
例如，可以通过使图3B的本体接触注入掩模430在横向上凹陷的湿法蚀刻来形成本体增强注入掩模450。除了本体接触区126之外，开口455还暴露出源极区110的第二源极部分212，其中第二源极部分212直接邻接本体接触区126。
本体增强注入掩模450包括具有宽度w3的掩模条456。掩模条456覆盖源极区110的第一源极部分211。p型掺杂剂是沿着以在绝对值上为至少3°或甚至至少10°的注入角度对于竖直方向104倾斜的注入轴通过开口455注入的。p型掺杂剂可以是在一个、两个或更多个不同的注入能量下注入的，该一个、两个或更多个不同的注入能量造成在距第一表面101一定距离处的并且在源极区110与电流扩布区137之间的注入峰值。所注入的掺杂剂形成在本体层720中的第一本体部分121。图3A的本体层720的在源极区110下方的并且未受倾斜注入影响的区段形成本体区120的第二本体部分122。
在本体接触区126之下，图3A的第一局部区141、图3A的掩埋局部区145、图3A的深屏蔽部分148、以及通过倾斜注入而直接在本体接触区126之下注入的掺杂剂形成连续的屏蔽区140。沿着竖直线，屏蔽区140的掺杂剂类型连续地为p型。沿着竖直线的净掺杂剂浓度可以包括若干个局部最大值和局部最小值。
该处理可以继续为形成沟槽栅极结构150，如参照先前的各图描述的那样。
如在图3C中示出那样，第一本体部分121的横向延伸是由图3B的第二源极部分212的宽度、(多个)倾斜注入的注入角度和(多个)倾斜注入的注入能量来限定的。
图4A至图4D图示使用一个单个光刻处理来在碳化硅器件的前侧处限定相同导电类型的不同的掺杂区的方法。
图4A示出具有轻n掺杂的漂移区带131的碳化硅本体100。n掺杂的电流扩布层737位于第一表面101和漂移区带131之间并且与漂移区带131接触。第一表面101和电流扩布层737之间的本体层720可以与电流扩布层737直接接触。第一表面101和本体层720之间的源极层710可以与本体层720和第一表面101直接接触。
在第一表面101上形成本体接触注入掩模430。如参照图3A描述的那样，通过具有第一掩模开口宽度mw1的掩模开口435注入p型掺杂剂。
图4A示出与本体接触区126接触的重掺杂的第一局部区141和可以延伸到电流扩布层737中的掺杂的掩埋局部区145。
可以在第一表面101上形成深注入掩模440，其中深注入掩模440中的条形形状的第二掩模开口445的第二掩模开口宽度mw2大于图4A的第一掩模开口宽度mw1。
例如，可以通过使图4A的本体接触注入掩模430至少在横向上凹陷来形成深注入掩模440。除了本体接触区126之外，第二掩模开口445还暴露出源极区带210的第四源极部分214，其中第四源极部分214直接邻接本体接触区126。深注入掩模440的区段覆盖源极区带210的第三源极部分213。通过第二掩模开口445注入p型掺杂剂，以在电流扩布层737中形成重掺杂的深屏蔽部分148。
根据图4B，每个深屏蔽部分148可以从本体层720延伸到漂移区带131。图4A的电流扩布层737的在相邻的深屏蔽部分148之间的部分形成n掺杂的电流扩布区137。根据另一示例，深屏蔽部分148保持为与漂移区带131间隔开，并且图4B的电流扩布层737的残留部可以留在深屏蔽部分148与漂移区带131之间。
图4B的深注入掩模440可以被用作为如参照图2A至图2B描述那样的本体增强注入掩模450。
替换地，如在图4C中图示那样，通过使图4B的深注入掩模440进一步在横向上凹陷来形成本体增强注入掩模450，其中本体增强注入掩模450中的条形形状的开口455的第三掩模开口宽度mw3大于图4B的第二掩模开口宽度mw2。
例如，可以通过使图4B的深注入掩模440至少在横向上凹陷来形成本体增强注入掩模450。除了本体接触区126之外，开口455还暴露出第二源极部分212，其中第二源极部分212直接邻接本体接触区126，并且比图4B的第四源极部分214宽。本体增强注入掩模450的区段覆盖第一源极部分211。通过开口435注入p型掺杂剂，其中注入轴对于竖直方向104倾斜。可以在一个、两个或更多个不同的注入能量下注入p型掺杂剂。
在本体接触区126之下，图4C的第一局部区141、图4C的掩埋局部区145、图4C的深屏蔽部分148、以及倾斜注入直接在本体接触区126之下注入的掺杂剂形成如上面描述的连续的屏蔽区140。该处理可以继续为形成沟槽栅极结构150，如参照先前的各图描述的那样。
图4D示出具有如下的第一本体区121的本体区120：该第一本体区121形成从屏蔽区140起在朝向沟槽栅极结构150的方向上在源极区110的横向宽度的至少50%上延伸而进入到本体区120中的宽凸部。凸部的最大横向延伸可以定位为距源极区110一定距离、在距漂移结构130一定距离处或者被与它们两者间隔开。
如利用图1A和图1B、图2A和图2B、图3A至图3C以及图4A至图4D中的任何一个所描述的方法可以被用于形成如参照图5A和图5B、图6A和图6B以及图6E和图6F所描述的任何碳化硅器件500。参照图5A和图5B、图6A和图6B、以及图6E和图6F描述的任何碳化硅器件500可以是通过参照图1A和图1B、图2A和图2B、图3A至图3C、以及图4A至图4D描述的任何方法来获得的。
图5A和图5B涉及包括晶体管单元TC的碳化硅器件500。碳化硅器件500包括可以是如上面关于图1A至图4D描述的那样体现的碳化硅本体100。
晶体管单元TC是沿着从第一表面101延伸到碳化硅本体100中的条形形状的沟槽栅极结构150形成的。沟槽栅极结构150可以是沿着纵方向延伸通过碳化硅器件500的有源区的长条。在其它的实施例中，沟槽栅极结构150可以是例如六边形的或方形的。碳化硅本体100的在相邻的沟槽栅极结构150之间的部分形成SiC台面。
漂移结构130可以包括第一导电类型的轻掺杂的漂移区带131和在漂移区带131与第二表面102之间的第一导电类型的重掺杂的接触部分139。
重掺杂的接触部分139可以是或者可以包括从晶锭获得的衬底部分，或者可以包括通过外延形成的层的重掺杂部分。沿着第二表面102，接触部分139中的掺杂剂浓度足够高，以确保接触部分139和第二负载电极320之间的低电阻欧姆接触。
漂移区带131可以被形成在通过外延生长的层中。漂移区带131中的平均净掺杂剂浓度可以在从1E15 cm-3到5E16 cm-3的范围内。漂移区带131可以直接邻接接触部分139。替换地，与漂移区带131形成单极结的缓冲层可以位于漂移区带131与接触部分139之间，其中缓冲层的竖直延伸可以是大约1μm，并且其中通过示例的方式缓冲层中的平均掺杂剂浓度可以在从3E17 cm-3到1E18 cm-3的范围内。
从第一表面101延伸到碳化硅本体100中的沟槽栅极结构150包括导电栅极电极155，其可以包括重掺杂的多晶硅层和/或含金属层，或者由重掺杂的多晶硅层和/或含金属层构成。栅极电极155可以被电连接到形成栅极端子或者被电连接或耦合到栅极端子的栅极金属化。
栅极电介质159沿着沟槽栅极结构150的至少一侧将栅极电极155与碳化硅本体100分离开。栅极电介质159可以包括热生长或沉积的氧化硅、氮化硅、氮氧化硅、另外的沉积的电介质材料或其任意组合，或者由热生长或沉积的氧化硅、氮化硅、氮氧化硅、另外的沉积的电介质材料或其任意组合构成。可以选择栅极电介质159的厚度以获得具有在从1.0V到8V的范围内的阈值电压的晶体管单元TC。沟槽栅极结构150可以排它地包括栅极电极155和栅极电介质159，或者除了栅极电极155和栅极电介质159之外还可以包括进一步的导电结构和/或电介质结构。
沟槽栅极结构150是条形形状的。也就是说：沟槽栅极结构150的沿着横向第一方向的长度大于沟槽栅极结构150的沿着与第一方向正交的横向第二方向的宽度。
沟槽栅极结构150可以是相等地间隔开的，可以具有相等的宽度，并且可以形成规则的条形图案，其中沟槽栅极结构150之间的中心到中心距离可以在从1μm到10μm的范围内，例如在从2μm到5μm的范围内。沟槽栅极结构150的长度可以达到几毫米。沟槽栅极结构150的竖直延伸可以在从0.3μm到5μm的范围内，例如在从0.5μm到2μm的范围内。在底部处，沟槽栅极结构150可以是圆形的。
每个沟槽栅极结构150的相对的侧壁可以本质上沿着竖直方向104延伸，或者可以相对于竖直方向104倾斜一锥形角度。在后一种情况下，沟槽栅极结构150可以随着到第一表面101的距离增加而渐细。在侧壁与第一表面处的竖直方向104之间的锥形角度可以是根据晶轴的对准和/或根据离轴角度来选取的。例如，第一侧壁和竖直方向之间的锥形角度的绝对值可以与离轴角度的绝对值偏离不多于±1°(例如，在4H-SiC的情况下，可以在从至少3°到至多5°的范围内)。然而，锥形角度可以在定向上与离轴角度偏离。在与第一侧壁相对的第二侧壁和竖直方向之间的锥形角度可以被定向为与第一侧壁的锥形角度相反。锥形角度越大，栅极沟槽结构150越是从第一表面开始变得更窄。
一般而言，至少沟槽栅极结构150的第一侧壁可以本质上沿着碳化硅本体的其中电荷载流子迁移率高的晶面(例如{11-20}晶面或{1-100}晶面之一)行进。第一侧壁可以是有源侧壁，也就是说，沟道区可以沿着第一侧壁行进。在一些实施例中，第二侧壁也可以是有源侧壁(例如，在竖直沟槽栅极结构150的情况下)。在其它的实施例中，第二侧壁可以是非有源侧壁。
在相邻的沟槽栅极结构150之间的每个SiC台面包括源极区110、本体区120和屏蔽区140的至少一部分。源极区110在第一表面100和本体区120之间，并且与沟槽栅极结构150的有源侧壁151直接接触。
本体区120将源极区110和漂移结构130分离开。本体区120和漂移结构130形成第一pn结pn1。本体区120和源极区110形成第二pn结pn2。本体区120直接邻接第一沟槽栅极结构150的有源侧壁151。本体区120的竖直延伸对应于晶体管单元TC的沟道长度，并且可以在从0.2μm到1.5μm的范围内。
在碳化硅本体100的前侧处的第一负载电极310与源极区110和本体区120电连接。层间电介质250的条形形状的部分将第一负载电极310与沟槽栅极结构150中的栅极电极155分离开。第一负载电极310可以形成第一负载端子或者可以与第一负载端子电连接或者被耦合到第一负载端子，第一负载端子可以是MCD的阳极端子或MOSFET的源极端子S。
形成与接触部分139的低电阻欧姆接触的第二负载电极320可以形成第二负载端子或者可以与第二负载端子电连接或者被耦合到第二负载端子，第二负载端子可以是MCD的阴极端子或者MOSFET的漏极端子D。
屏蔽区140的第一部分被布置在本体区120和沟槽栅极结构150的非有源侧壁152之间。屏蔽区140的第二部分可以与第二沟槽栅极结构150竖直地重叠。换句话说，屏蔽区140的第二部分被直接形成在沟槽栅极结构150的下方，例如，在沟槽栅极结构150与第二表面102之间。屏蔽区140被电连接到或者被耦合到第一负载电极310。
屏蔽区140中的最大掺杂剂浓度可以高于本体区120中的最大掺杂剂浓度。屏蔽区140中的竖直掺杂剂浓度轮廓可以在沟槽栅极结构150下方的位置处具有局部最大值。沿着非有源侧壁152，在屏蔽区140中的掺杂剂浓度可以更高，即，比本体区120中沿着有源侧壁151的掺杂剂浓度高至少十倍。
屏蔽区140和漂移结构130形成第三pn结pn3，其可以为碳化硅器件500提供集成的续流二极管功能。此外，在碳化硅器件500的阻断状态下，屏蔽区140的在沟槽栅极结构150下方的第二部分可以屏蔽栅极电介质159的沿着有源侧壁151的有源部分免遭施加到第二负载电极320的电势影响。
所图示的碳化硅器件500是n沟道SiC-TMOSFET，其中，第一负载电极310形成或者被电连接到或者被耦合到源极端子S，并且其中，第二负载电极320形成或者被电连接到或者被耦合到漏极端子D。碳化硅器件500包括多个晶体管单元TC和多个沟槽栅极结构150，如在图5A中图示那样。沟槽栅极结构150是条形形状的，具有与横截面平面正交的纵轴。
晶体管单元TC的本体区120包括第一本体部分121和将第一本体部分121与邻接的沟槽栅极结构150分离开的第二本体部分122。
图5B示出沿着通过图5A的本体区120的线B-B的水平掺杂剂梯度420。在横坐标上，x1指代在源极区110和屏蔽区140之间的横向pn结的位置。x2指示在第一本体部分和第二本体部分之间的单极结的位置。x2标记有源侧壁的位置。w3标记在第一本体部分和第二本体部分之间的过渡区423的横向延伸。
通过本体区120的水平掺杂剂梯度420包括第一区段421并且包括第二区段422，在第一区段421中水平掺杂剂梯度近似为恒定的，在第二区段422中水平掺杂剂梯度近似为恒定的但是与在第一区段421中相比显著更低。第一区段421对应于第一本体部分121并且直接邻接屏蔽区140。第二区段422对应于第二本体部分122并且直接邻接沟槽栅极结构150。在由横截面线B-B限定的水平平面中，第一本体部分121的水平延伸w1至少是本体区120的总水平延伸w0的20%。
第一区段421中的平均掺杂剂浓度N1是第二区段422中的平均掺杂剂浓度N2的至少十倍那么高。在第一本体部分与第二本体部分之间的过渡区423内，第一区段421中的平均掺杂剂浓度N1被减少至第二区段422中的平均掺杂剂浓度N2。过渡区423可以开始于第一本体部分的平均净掺杂剂浓度的90%并且结束于参考掺杂剂浓度的110%和/或第二本体部分的平均净掺杂剂浓度。过渡区423内的平均掺杂剂浓度的减小可以是相对地急剧的。过渡区的横向延伸w3可以显著小于源极区110的横向延伸。第一本体部分121中的平均掺杂剂浓度N1可以等于或近似等于屏蔽区140的直接邻接部分中的掺杂剂浓度。
图6A和图6B示出根据比较示例的碳化硅本体900的部分和根据实施例的碳化硅本体100的部分的对应的横截面视图。
图6A的比较碳化硅本体900示出在源极区110之下的在横向上几乎均匀地掺杂的本体区120。在图6B的碳化硅本体100中，本体区120包括显著的、相对重掺杂的第一本体部分121和在第一本体部分121和沟槽栅极结构150之间的相对轻掺杂的第二本体部分122。第一本体部分121跨源极区110的横向延伸的50%以上而延伸。
在图6C中，虚线示出沿着图6A的线C-C的水平掺杂剂轮廓601，并且实线示出沿着图6B的线C-C的水平掺杂剂轮廓602。在横坐标上，x1指代在本体接触区126和源极区110之间的横向pn结的位置，x12是图6A中的屏蔽区140和本体区120之间的结的位置，x2是图6B中的在第一本体部分121和第二本体部分122之间的单极结的位置。x3和x4标记沟槽栅极结构150的边缘。
沿着到屏蔽区140的界面的掺杂剂浓度N1可以例如在从1E+17 cm-3到1E+19 cm-3的范围内，例如在从1E+18 cm-3到5E+18 cm-3的范围内。第二本体部分122的沿着沟槽栅极结构150的掺杂剂浓度与在屏蔽区140中相比可以至少低一个数量级。线601和线602之间的区表示可用于补偿在阻断模式下形成的耗尽区中的静态电荷载流子的电荷的附加电荷。
在图6D中，虚线示出沿着图6A的线D-D的竖直掺杂剂轮廓611，并且实线示出沿着图6B的线D-D的竖直掺杂剂轮廓612。在横坐标上，y2标记图6A中的源极区110和本体区120之间的pn结的位置，并且y4标记图6A中的本体区120和电流扩布区137之间的pn结的位置。y1标记图6B中的源极区110和第一本体部分121之间的pn结的位置，并且y3标记图6B中的第一本体部分121和电流扩布区137之间的pn结的位置。
在图6B的碳化硅本体100中，使用在不同的注入能量下的两次注入来形成具有相对恒定的竖直掺杂剂轮廓612的第一本体部分121，相对恒定的竖直掺杂剂轮廓612跨本体区120的竖直延伸的至少60%而示出自最大值起低于50%的掺杂剂变化。第一本体部分121在y1和y4之间的平均竖直延伸可以大于第二本体部分122的最大竖直延伸。
图6E和图6F示出在参考阻断电压下在图6A和图6B的碳化硅器件500的阻断模式下形成的耗尽区的边界621、622。
在图6A的比较示例中耗尽的本体区120的大部分在图6B的碳化硅本体100中没有被耗尽，使得需要由减小在栅极电介质159处的势垒高度的电子来补偿更少的静态电荷载流子。

Claims (16)

1.一种制造碳化硅器件的方法，所述方法包括：
提供碳化硅本体(100)，
形成从第一表面(101)延伸到碳化硅本体(100)中的沟槽栅极结构(150)，
形成本体区(120)和源极区带(210)，其中在形成沟槽栅极结构(150)、本体区(120)和源极区带(210)之后，本体区(120)和源极区带(210)与沟槽栅极结构(150)的有源侧壁(151)接触，其中源极区带(210)位于本体区(120)和第一表面(101)之间，
将掺杂剂注入到本体区(120)的第一本体部分(121)中，其中第一本体部分(121)直接位于源极区带(210)下方并且远离有源侧壁(151)，其中在至少一个水平平面中，第一本体部分(121)中的掺杂剂浓度是在有源侧壁(151)处的本体区(120)中的水平平面中的参考掺杂剂浓度的至少150%，并且第一本体部分(121)的水平延伸(w1)是本体区(120)的总水平延伸(w0)的至少20%，以及
形成本体区(120)的导电类型的屏蔽区(140)，并且屏蔽区(140)从第一表面(101)延伸到碳化硅本体(100)中，其中屏蔽区(140)在横向上直接邻接源极区(110)和本体区(120)，并且其中屏蔽区(140)与进一步的沟槽栅极结构(120)的非有源侧壁(152)接触。
2.根据前述权利要求所述的方法，其中
在形成沟槽栅极结构(150)之前，将掺杂剂注入到第一本体部分(121)中。
3.根据前述权利要求中的任何一项所述的方法，其中，
用于将掺杂剂注入到第一本体部分(121)中的注入轴(451)相对于第一表面(101)的竖直方向(104)倾斜，并且掺杂剂被引导到沟槽栅极结构(150)的有源侧壁的方向上。
4.根据前述权利要求所述的方法，其中：
在注入轴(451)与竖直方向(104)之间的注入角度(β)在绝对值上至少为3°。
5.根据前述权利要求中的任何一项所述的方法，进一步包括：
在第一表面(101)上形成本体增强注入掩模(450)，其中本体增强注入掩模(450)至少覆盖源极区带(210)的第一源极部分(211)，并且本体增强注入掩模(450)中的开口(455)至少暴露出第一表面(101)的本体接触区(126)，其中本体接触区(126)在横向上直接邻接源极区带(210)，并且第一源极部分(211)邻接有源侧壁(151)；以及
通过本体增强注入掩模(450)中的开口(455)将掺杂剂注入到第一本体部分(121)中。
6.根据前述权利要求所述的方法，其中：
本体增强注入掩模(450)中的开口(455)暴露出源极区带(210)的第二源极部分(212)，其中第二源极部分(212)位于本体接触区(126)和第一源极部分(211)之间。
7.根据前述两项权利要求中的任何一项所述的方法，进一步包括：
在第一表面(101)上形成本体接触注入掩模(430)，其中本体接触注入掩模(430)覆盖源极区带(210)，并且本体接触注入掩模(430)中的开口(435)暴露出本体接触区(126)，
通过在本体接触注入掩模(430)中的开口(435)注入本体区(120)的导电类型的掺杂剂，以及
使本体接触注入掩模(430)在横向上凹陷，其中在横向上凹陷的本体接触注入掩模形成本体增强注入掩模(450)。
8.根据权利要求5或6中的任何一项所述的方法，进一步包括：
在第一表面(101)上形成深注入掩模(440)，其中深注入掩模(440)覆盖源极区带(210)的第三源极部分(213)，并且深注入掩模(440)中的开口(445)暴露出源极区带(210)的第四源极部分(214)，其中第四源极部分(214)位于本体接触区(126)和第三源极部分(213)之间，以及
通过深注入掩模(440)中的开口(445)注入本体区(120)的导电类型的掺杂剂。
9.根据权利要求8所述的方法，进一步包括：
使深注入掩模(440)在横向上凹陷，其中在横向上凹陷的深注入掩模形成本体增强注入掩模(450)。
10.根据前述两项权利要求所述的方法，进一步包括：
在第一表面(101)上形成本体接触注入掩模(430)，其中本体接触注入掩模(430)覆盖源极区带(210)，并且本体接触注入掩模(430)中的开口(435)暴露出本体接触区(126)，
通过在本体接触注入掩模(430)中的开口(435)注入本体区(120)的导电类型的掺杂剂，以及
使本体接触注入掩模(430)在横向上凹陷，以提供在横向上凹陷的本体接触注入掩模，其中在横向上凹陷的本体接触注入掩模形成深注入掩模(440)。
11.根据前述权利要求中的任何一项所述的方法，进一步包括：
将与本体区(120)的导电类型互补的导电类型的掺杂剂注入到源极区带(210)中，以在源极区带(210)中形成掺杂的源极区(110)。
12.根据前述权利要求中的任何一项所述的方法，其中
在所述至少一个水平平面中，第一本体部分(121)的水平延伸(w1)是本体区(120)的总水平延伸(w0)的至少50%。
13.一种碳化硅器件(500)，包括：
碳化硅本体(100)，包括：从第一表面(101)延伸到碳化硅本体(100)中的沟槽栅极结构(150)；与沟槽栅极结构(150)的有源侧壁(151)接触的本体区(120)；与有源侧壁(151)接触的源极区(110)，其中源极区(110)位于本体区(120)和第一表面(101)之间；以及本体区(120)的导电类型的屏蔽区(140)，其中
屏蔽区(140)从第一表面(101)延伸到碳化硅本体(100)中，其中屏蔽区(140)在横向上直接邻接源极区(110)和本体区(120)，并且其中屏蔽区(140)与进一步的沟槽栅极结构(120)的非有源侧壁(152)接触，并且其中
本体区(120)包括直接在源极区(110)下方并且远离有源侧壁(151)的第一本体部分(121)，并且其中在平行于第一表面(101)的至少一个水平平面中，第一本体部分(121)中的掺杂剂浓度是在有源侧壁(151)处的水平平面中的本体区(120)中的参考掺杂剂浓度的至少150%，并且第一本体部分(121)的水平延伸(w1)是本体区(120)的总水平延伸(w0)的至少20%。
14.根据前述权利要求所述的碳化硅器件，其中
在所述至少一个水平平面中，第一本体部分(121)的水平延伸(w1)是本体区(120)的总水平延伸(w0)的至少50%。
15.根据前述两项权利要求中的任何一项所述的碳化硅器件，其中：
在所述至少一个水平平面中，屏蔽区(140)的直接邻接第一本体部分(121)的部分中的横向掺杂剂分布从第一本体部分(121)中的掺杂剂浓度偏离不多于±10%。
16.根据前述三项权利要求中的任何一项所述的碳化硅器件，其中
第一本体部分(121)是通过掩蔽的倾斜注入形成的。
CN202010231404.7A 2019-03-28 2020-03-27 具有沟槽栅极结构的碳化硅器件以及制造方法 Pending CN111755499A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019108062.2 2019-03-28
DE102019108062.2A DE102019108062B4 (de) 2019-03-28 2019-03-28 Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren

Publications (1)

Publication Number Publication Date
CN111755499A true CN111755499A (zh) 2020-10-09

Family

ID=72604805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010231404.7A Pending CN111755499A (zh) 2019-03-28 2020-03-27 具有沟槽栅极结构的碳化硅器件以及制造方法

Country Status (5)

Country Link
US (2) US11211468B2 (zh)
JP (1) JP2020174175A (zh)
KR (1) KR20200116053A (zh)
CN (1) CN111755499A (zh)
DE (1) DE102019108062B4 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3742476A1 (en) * 2019-05-20 2020-11-25 Infineon Technologies AG Method of implanting an implant species into a substrate at different depths
CN112117193B (zh) * 2020-09-21 2023-05-16 杭州芯迈半导体技术有限公司 碳化硅mosfet器件及其制造方法
CN112382655B (zh) * 2020-11-12 2022-10-04 中国科学院半导体研究所 一种宽禁带功率半导体器件及制备方法
US11798982B2 (en) * 2021-04-23 2023-10-24 Applied Materials, Inc. Self-aligned trench MOSFET

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188484B2 (en) * 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device
WO2012006261A2 (en) * 2010-07-06 2012-01-12 Maxpower Semiconductor Inc. Power semiconductor devices, structures, and related methods
JP5745997B2 (ja) * 2011-10-31 2015-07-08 トヨタ自動車株式会社 スイッチング素子とその製造方法
US9293558B2 (en) * 2012-11-26 2016-03-22 Infineon Technologies Austria Ag Semiconductor device
US9887287B1 (en) * 2016-12-08 2018-02-06 Cree, Inc. Power semiconductor devices having gate trenches with implanted sidewalls and related methods
JP6871058B2 (ja) * 2017-05-22 2021-05-12 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US10693002B2 (en) * 2017-09-07 2020-06-23 Fuji Electric Co., Ltd. Semiconductor device
JP7017733B2 (ja) * 2017-09-07 2022-02-09 国立研究開発法人産業技術総合研究所 半導体装置および半導体装置の製造方法
JP7275573B2 (ja) * 2018-12-27 2023-05-18 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US20200312979A1 (en) 2020-10-01
KR20200116053A (ko) 2020-10-08
US20220085186A1 (en) 2022-03-17
DE102019108062A1 (de) 2020-10-01
DE102019108062B4 (de) 2021-06-10
JP2020174175A (ja) 2020-10-22
US11211468B2 (en) 2021-12-28

Similar Documents

Publication Publication Date Title
JP7132207B2 (ja) トレンチ下部にオフセットを有するＳｉＣ半導体デバイス
US10355123B2 (en) Silicon-carbide trench gate MOSFETs and methods of manufacture
US9653568B2 (en) Method of manufacturing an insulated gate bipolar transistor with mesa sections between cell trench structures
US9443972B2 (en) Semiconductor device with field electrode
US8278711B2 (en) Semiconductor device and method of making the same
US20220085186A1 (en) Silicon carbide device with trench gate structure
US20140103425A1 (en) Semiconductor device
US11888032B2 (en) Method of producing a silicon carbide device with a trench gate
US10886370B2 (en) Semiconductor device including silicon carbide body and method of manufacturing
CN111009470A (zh) 具有SiC半导体本体的半导体器件和制造半导体器件的方法
US11764063B2 (en) Silicon carbide device with compensation region and method of manufacturing
US20080038890A1 (en) Method for improved trench protection in vertical umosfet devices
CN113838908A (zh) 包括沟槽栅极结构和掩埋遮蔽区的半导体器件和制造方法
US9825165B2 (en) Charge-compensation device
CN114744049B (zh) 碳化硅mosfet半导体器件及制作方法
US20220199766A1 (en) SiC Devices with Shielding Structure
US11367775B1 (en) Shielding structure for SiC devices
CN110176497B (zh) 碳化硅半导体器件和用于制造碳化硅半导体器件的方法
US20230187546A1 (en) Electronic Device Including a Transistor Structure
CN116779640A (zh) 用于产生SiC超结器件的方法
CN113948512A (zh) 具有互补掺杂区的半导体器件及其制造方法
CN116457945A (zh) 垂直半导体结构元件以及用于制造其的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination