JP7017733B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7017733B2
JP7017733B2 JP2017172419A JP2017172419A JP7017733B2 JP 7017733 B2 JP7017733 B2 JP 7017733B2 JP 2017172419 A JP2017172419 A JP 2017172419A JP 2017172419 A JP2017172419 A JP 2017172419A JP 7017733 B2 JP7017733 B2 JP 7017733B2
Authority
JP
Japan
Prior art keywords
region
type
conductive
semiconductor region
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017172419A
Other languages
English (en)
Other versions
JP2019050240A (ja
Inventor
勇介 小林
信介 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Fuji Electric Co Ltd
Priority to JP2017172419A priority Critical patent/JP7017733B2/ja
Priority to US16/042,330 priority patent/US10361299B2/en
Publication of JP2019050240A publication Critical patent/JP2019050240A/ja
Application granted granted Critical
Publication of JP7017733B2 publication Critical patent/JP7017733B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この発明は、半導体装置および半導体装置の製造方法に関する。
シリコンよりもバンドギャップの広い半導体（以下、ワイドバンドギャップ半導体とする）は、最大電界強度がシリコンより大きいため、オン抵抗を十分に小さくすることができる半導体材料として期待される。また、ワイドバンドギャップ半導体を用いたパワー半導体装置では、低オン抵抗化が求められており、縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）においては構造的に低オン抵抗特性を得やすいトレンチゲート構造が採用されている。
トレンチゲート構造は、半導体基板のおもて面に形成したトレンチ内にＭＯＳゲートを埋め込んだＭＯＳゲート構造である。トレンチゲート構造では、半導体基板のおもて面上に平板状にＭＯＳゲートを設けたプレーナゲート構造と比べてセルピッチの短縮により低オン抵抗化が可能である。従来の半導体装置について、ワイドバンドギャップ半導体として炭化珪素（ＳｉＣ）を用いた場合を例に説明する。
図１２は、従来の半導体装置の構造を示す断面図である。図１２に示す従来の半導体装置は、炭化珪素からなる半導体基板１１０を用いて作製されたトレンチゲート構造の縦型ＭＯＳＦＥＴである。半導体基板１１０は、炭化珪素からなるｎ+型出発基板１０１上にｎ-型ドリフト領域１０２およびｐ型ベース領域１０４となる各炭化珪素層を順にエピタキシャル成長させてなるエピタキシャル基板である。
ｎ型電流拡散領域１０３の内部には、半導体基板１１０のおもて面からトレンチ１０７の底面よりもドレイン側に深い位置に達する第１，２ｐ+型領域１２１，１２２が互いに離して選択的に設けられている。第１ｐ+型領域１２１は、トレンチ１０７の底面を覆う。第２ｐ+型領域１２２は、隣り合うトレンチ１０７間（メサ領域）において、ｐ型ベース領域１０４に接し、かつトレンチ１０７から離して選択的に設けられている。
この従来の半導体装置では、ｐ型ベース領域１０４の厚さｔ１０１を薄くすることで、低オン抵抗化を実現している。また、第１，２ｐ+型領域１２１，１２２を設けることで、オフ時にゲート絶縁膜１０８にかかる電界の抑制と、耐圧（耐電圧）向上と、を実現している。符号１０６，１０９，１１１～１１３は、それぞれｐ++型コンタクト領域、ゲート電極、層間絶縁膜、ソース電極およびドレイン電極である。
しかしながら、ｐ型ベース領域１０４の厚さｔ１０１（＝チャネル長Ｌ）を薄くすることで短チャネル化されることで、ＭＯＳＦＥＴのオフ時にｎ+型ソース領域１０５とｎ-型ドリフト領域１０２とのパンチスルーによる耐圧低下が生じる。この問題を解決する１つ目の方法として、ｐ型ベース領域１０４の不純物濃度を高くして、ＭＯＳＦＥＴのオフ時にドレイン側およびソース側からそれぞれｐ型ベース領域１０４内に広がる空乏層の伸びを抑制する方法がある。
また、上記問題を解決する２つ目の方法として、第１，２ｐ+型領域１２１，１２２の間の距離Ａ’を短くして、ｐ型ベース領域１０４の、ｎ-型ドリフト領域１０２側の部分の電圧を下げる方法がある。上記問題を解決する３つ目の方法として、トレンチ１０７から第２ｐ+型領域１２２までの距離Ｂ’を短くして、ＭＯＳＦＥＴのオフ時にｐ型ベース領域１０４とのｐｎ接合からｎ型電流拡散領域１０３の内に広がる空乏層の伸びを抑制する方法がある。
短チャネル効果によるパンチスルーを抑制したトレンチゲート型ＭＯＳＦＥＴとして、チャネル長を決めるｐ型チャネル層の厚さを、ｎ型ドリフト層とｐ型チャネル層との間に形成される空乏層の幅と、ｎ型ソース層とｐ型チャネル層との間に形成される空乏層の幅と、の総和よりも大きくし、かつデバイスのオフ耐圧を保持するｐ型ベース層の厚さよりも十分に薄くした装置が提案されている（例えば、下記特許文献１（第００３２，００３４段落、第１図）参照。）。
また、短チャネル効果およびパンチスルーを抑制したトレンチゲート型ＭＯＳＦＥＴとして、次の装置が提案されている。ｐ型ベース領域の内部に、ゲート絶縁膜（ゲートトレンチ）から離して、高不純物濃度にｐ型不純物を含む領域を設けることで、短チャネル効果を抑制している。当該高不純物濃度にｐ型不純物を含む領域の厚さを所定厚さに設定することで、ゲート絶縁膜から離れた領域におけるパンチスルーを抑制している（例えば、下記特許文献２（第００７９，００８０段落、第１０図）参照。）。
特開２００８－１４７２３２号公報 特開２０１５－１５３８９３号公報
しかしながら、パンチスルーによる耐圧低下を抑制する上述した３つの方法では、次の問題が新たに生じる。１つ目の方法では、ｐ型ベース領域１０４の不純物濃度を高くすることでチャネル移動度が低下するため、オン抵抗が増大してしまう。２つ目の方法では、第１，２ｐ+型領域１２１，１２２の間の距離Ａ’を短くすることで寄生抵抗が大きくなるため、オン抵抗が増大してしまう。３つ目の方法では、トレンチ１０７から第２ｐ+型領域１２２までの距離Ｂ’を短くすると、セルピッチを短縮することになるため、プロセス難度が高くなってしまう。
上記特許文献１では、トレンチ間に設けられた、基板おもて面からトレンチ底面よりも深い位置に達するｐ型ベース層で、ｎ型ドリフト層とｎ型ソース層との間での短チャネル効果によるパンチスルーを抑制している。このため、深いｐ型ベース層間の寄生ＪＦＥＴ抵抗増加によるオン抵抗の増加、もしくはトレンチ底面の酸化膜にかかる電界の増大により信頼性低下を招くという問題がある。上記特許文献２では、ｐ型ボディ層とｎ-型ドリフト層とのｐｎ接合の片側の層にシリコン（Ｓｉ）を用いているためアバランシェ電界の低下による耐圧低下という問題がある。
この発明は、上述した従来技術による問題点を解消するため、オン抵抗の増大を防止することができるとともに、短チャネル化によるパンチスルーを防止することができる半導体装置および半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。シリコンよりもバンドギャップの広い半導体からなる半導体基板のおもて面に、シリコンよりもバンドギャップの広い半導体からなる第１導電型の第１半導体層が設けられている。前記第１半導体層の、前記半導体基板側に対して反対側に、シリコンよりもバンドギャップの広い半導体からなる第２導電型の第２半導体層が設けられている。トレンチは、前記第２半導体層を深さ方向に貫通して前記第１半導体層に達する。前記トレンチの内部に、ゲート絶縁膜を介してゲート電極が設けられている。前記第１半導体層の内部に、前記第２半導体層と離して、第１の第２導電型半導体領域が選択的に設けられている。前記第１の第２導電型半導体領域は、前記トレンチの底面を覆う。隣り合う前記トレンチの間において前記第１半導体層の内部に、前記第２半導体層に接して、かつ前記第１の第２導電型半導体領域と離して、第２の第２導電型半導体領域が選択的に設けられている。
前記第２半導体層の内部に、第１の第１導電型半導体領域が選択的に設けられている。前記第１の第１導電型半導体領域は、前記トレンチの側壁において前記ゲート絶縁膜を介して前記ゲート電極と対向する。前記第２半導体層の内部に、前記第１の第１導電型半導体領域と接して、第３の第２導電型半導体領域が選択的に設けられている。前記第３の第２導電型半導体領域は、前記第２の第２導電型半導体領域に深さ方向に対向する。第４の第２導電型半導体領域は、前記第２半導体層の、前記第１の第１導電型半導体領域および前記第３の第２導電型半導体領域以外の部分である。前記第２半導体層の内部の、前記第１の第１導電型半導体領域よりも前記第１半導体層側に、前記第１の第１導電型半導体領域に接し、かつ前記トレンチの側壁および前記第１半導体層から離して、第５の第２導電型半導体領域が選択的に設けられている。前記第５の第２導電型半導体領域は、前記第２半導体層よりも不純物濃度が高い。第１電極は、前記第１の第１導電型半導体領域および前記第３の第２導電型半導体領域に接する。第２電極は、前記半導体基板の裏面に設けられている。
また、この発明にかかる半導体装置は、上述した発明において、前記第５の第２導電型半導体領域から前記第２の第２導電型半導体領域までの最短距離、または、前記第５の第２導電型半導体領域から前記第３の第２導電型半導体領域までの最短距離、のうちの短いほうの最短距離は、前記第１の第２導電型半導体領域と前記第２の第２導電型半導体領域との間の距離以下であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第５の第２導電型半導体領域から前記第２の第２導電型半導体領域までの最短距離、または、前記第５の第２導電型半導体領域から前記第３の第２導電型半導体領域までの最短距離、のうちの短いほうの最短距離は、前記第１の第２導電型半導体領域と前記第２の第２導電型半導体領域との間の距離の０．７倍以上であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第４の第２導電型半導体領域の不純物濃度は、８×１０16／ｃｍ3以上１．３×１０17／ｃｍ3以下であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第２半導体層の内部に、前記第１の第１導電型半導体領域、前記第３の第２導電型半導体領域および前記第５の第２導電型半導体領域に接して選択的に設けられ、前記第３の第２導電型半導体領域と前記第５の第２導電型半導体領域とを連結する第６の第２導電型半導体領域をさらに備えることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第１半導体層の内部に、前記第２半導体層に接して、かつ当該第２半導体層との界面から前記トレンチの底面よりも前記第２電極側に深い位置に達する、前記第１半導体層よりも不純物濃度の高い第２の第１導電型半導体領域をさらに備えることを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、トレンチの内部にゲート絶縁膜を介してゲート電極を埋め込んだゲート構造を備えた半導体装置の製造方法であって、次の特徴を有する。まず、シリコンよりもバンドギャップの広い半導体からなる半導体基板の表面に、第１導電型の第１半導体層をエピタキシャル成長させる第１工程を行う。次に、前記第１半導体層の表面よりも深い位置から第１所定深さに達する第１の第２導電型半導体領域を、前記第１半導体層の内部に選択的に形成する第２工程を行う。次に、前記第１半導体層の表面から第２所定深さに達する第２の第２導電型半導体領域を、前記第１半導体層の内部に、前記第１の第２導電型半導体領域と離して選択的に形成する第３工程を行う。次に、前記第１半導体層の表面に、前記第１の第２導電型半導体領域および前記第２の第２導電型半導体領域に対向する第２導電型の第２半導体層をエピタキシャル成長させる第４工程を行う。次に、前記第２半導体層の内部に、第１の第１導電型半導体領域を選択的に形成する第５工程を行う。
次に、前記第２半導体層の内部に、前記第１の第１導電型半導体領域に接して第３の第２導電型半導体領域を選択的に形成し、前記第２半導体層の、前記第１の第１導電型半導体領域および前記第３の第２導電型半導体領域以外の部分を第４の第２導電型半導体領域とする第６工程を行う。次に、前記第２半導体層の表面から前記第１の第１導電型半導体領域および前記第４の第２導電型半導体領域を貫通して前記第１半導体層に達し、前記第１の第２導電型半導体領域の内部で終端する前記トレンチを形成する第７工程を行う。次に、前記第２半導体層の表面に対して斜めの方向から所定の注入角度で前記トレンチの側壁に第２導電型不純物をイオン注入して、前記第２半導体層の内部に、前記第２半導体層よりも不純物濃度の高い第５の第２導電型半導体領域を選択的に形成する第８工程を行う。前記第８工程では、前記第２半導体層の内部の、前記第１の第１導電型半導体領域よりも前記第１半導体層側に、前記第１の第１導電型半導体領域に接し、かつ前記トレンチの側壁および前記第１半導体層から離して前記第５の第２導電型半導体領域を形成する。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２半導体層の表面に対して垂直方向から第２導電型不純物を選択的にイオン注入して、前記第２半導体層の内部において前記第３の第２導電型半導体領域と前記第５の第２導電型半導体領域とを連結する、前記第２半導体層よりも不純物濃度の高い第６の第２導電型半導体領域を選択的に形成する第９工程をさらに含む。前記第９工程では、前記第２半導体層の内部の、前記第１の第１導電型半導体領域よりも前記第１半導体層側に、前記第１の第１導電型半導体領域、前記第３の第２導電型半導体領域および前記第５の第２導電型半導体領域に接する前記第６の第２導電型半導体領域を形成することを特徴とする。
上述した発明によれば、第５の第２導電型半導体領域から第２の第２導電型半導体領域までの最短距離と、第４の第２導電型半導体領域の不純物濃度と、で第１の第１導電型半導体領域と第２半導体層とがパンチスルーするか否かを決定することができる。このため、第５の第２導電型半導体領域から第２の第２導電型半導体領域までの最短距離を短くすることで、セルピッチを短縮することなく、短チャネル化によるパンチスルーを防止することができる。
本発明にかかる半導体装置および半導体装置の製造方法によれば、オン抵抗の増大を防止することができるとともに、短チャネル化によるパンチスルーを防止することができる。
実施の形態１にかかる半導体装置の構造を示す断面図である。 実施の形態１にかかる半導体装置の耐圧特性を示すシミュレーション結果である。 実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態２にかかる半導体装置の構造を示す断面図である。 実施の形態２にかかる半導体装置の製造途中の状態を示す断面図である。 従来の半導体装置の構造を示す断面図である。
以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
実施の形態１にかかる半導体装置は、シリコンよりもバンドギャップが広い半導体（ワイドバンドギャップ半導体とする）を用いて構成される。この実施の形態１にかかる半導体装置の構造について、ワイドバンドギャップ半導体として例えば炭化珪素（ＳｉＣ）を用いた場合を例に説明する。図１は、実施の形態１にかかる半導体装置の構造を示す断面図である。図２は、実施の形態１にかかる半導体装置の耐圧特性を示すシミュレーション結果である。耐圧とは、半導体装置が誤動作や破壊を起こさない限界の電圧である。図１には、１つの単位セル（素子の構成単位）と、この単位セルの両隣に隣接する単位セルの１／２を示す。
また、図１には、活性領域に配置された一部の単位セルのみを図示し、活性領域の周囲を囲むエッジ終端領域を図示省略する（図３～１０においても同様）。活性領域とは、半導体装置がオン状態のときに電流が流れる領域である。エッジ終端領域は、活性領域とチップ（半導体基板１０）側面との間の領域であり、ｎ-型ドリフト領域２の、基板おもて面（半導体基板１０のおもて面）側の電界を緩和して耐圧（耐電圧）を保持する領域である。エッジ終端領域には、例えばガードリングや接合終端（ＪＴＥ：Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造を構成するｐ型領域や、フィールドプレート、リサーフ等の耐圧構造が配置される。
図１に示す実施の形態１にかかる半導体装置は、炭化珪素からなる半導体基板１０のおもて面（ｐ型ベース領域４側の面）側にトレンチゲート構造のＭＯＳゲートを備えた縦型ＭＯＳＦＥＴである。半導体基板１０は、炭化珪素からなるｎ+型出発基板１上にｎ-型ドリフト領域２およびｐ型ベース領域４となる各炭化珪素層（第１，２半導体層）３１，３２を順にエピタキシャル成長させてなるエピタキシャル基板（半導体チップ）である。ＭＯＳゲートは、ｐ型ベース領域（第４の第２導電型半導体領域）４、ｎ+型ソース領域（第１の第１導電型半導体領域）５、ｐ++型コンタクト領域（第３の第２導電型半導体領域）６、トレンチ７、ゲート絶縁膜８およびゲート電極９で構成される。
具体的には、トレンチ７は、半導体基板１０のおもて面（ｐ型炭化珪素層３２の表面）から深さ方向にｐ型炭化珪素層３２（ｐ型ベース領域４）を貫通してｎ-型炭化珪素層３１に達する。深さ方向とは、半導体基板１０のおもて面から裏面へ向かう方向である。トレンチ７の内部には、トレンチ７の内壁に沿ってゲート絶縁膜８が設けられている。トレンチ７の内部に埋め込むようにゲート絶縁膜８上にゲート電極９が設けられ、ＭＯＳゲートが構成される。１つのトレンチ７内のＭＯＳゲートと、当該ＭＯＳゲートを挟んで隣り合うメサ領域（隣り合うトレンチ７間の領域）と、で１つの単位セルが構成される。
ｎ-型炭化珪素層３１のソース側（ソース電極（第１電極）１２側）の表面層には、ｐ型炭化珪素層３２（ｐ型ベース領域４）に接するようにｎ型領域（以下、ｎ型電流拡散領域（第２の第１導電型半導体領域）とする）３が設けられている。ｎ型電流拡散領域（第２の第１導電型半導体領域）３は、キャリアの広がり抵抗を低減させる、いわゆる電流拡散層（Ｃｕｒｒｅｎｔ Ｓｐｒｅａｄｉｎｇ Ｌａｙｅｒ：ＣＳＬ）である。このｎ型電流拡散領域３は、例えば、トレンチ７の内壁を覆うように、基板おもて面に平行な方向に一様に設けられている。
ｎ型電流拡散領域３は、ｐ型ベース領域４と界面から、トレンチ７の底面よりもドレイン側（ドレイン電極（第２電極）１３側）に深い位置に達する。ｎ-型炭化珪素層３１の、ｎ型電流拡散領域３以外の部分がｎ-型ドリフト領域２である。ｐ型炭化珪素層３２の、後述するｎ+型ソース領域５、ｐ++型コンタクト領域６および第３ｐ+型領域（第５の第２導電型半導体領域）２３以外の部分がｐ型ベース領域４である。すなわち、ｎ型電流拡散領域３は、ｎ-型ドリフト領域２とｐ型ベース領域４との間に、ｎ-型ドリフト領域２およびｐ型ベース領域４に接して設けられている。
ｎ型電流拡散領域３の内部には、第１，２ｐ+型領域（第１，２の第２導電型半導体領域）２１，２２がそれぞれ選択的に設けられている。第１ｐ+型領域２１は、トレンチ７の底面を覆う。第１ｐ+型領域２１は、トレンチ７の底面および底面コーナー部全体を覆っていてもよい。トレンチ７の底面コーナー部とは、トレンチ７の底面と側壁との境界である。また、第１ｐ+型領域２１は、ｐ型ベース領域４とｎ型電流拡散領域３との界面よりもドレイン側に深い位置に、ｐ型ベース領域４と離して配置されている。第２ｐ+型領域２２は、隣り合うトレンチ７間（メサ領域）に、第１ｐ+型領域２１と離して設けられ、かつｐ型ベース領域４に接する。
第１，２ｐ+型領域２１，２２とｎ型電流拡散領域３（またはｎ-型ドリフト領域２）とのｐｎ接合がトレンチ７の底面よりもドレイン側に深い位置にあればよく、第１，２ｐ+型領域２１，２２のドレイン側端部の深さ位置は設計条件に合わせて種々変更可能である。例えば、第１，２ｐ+型領域２１，２２のドレイン側端部は、トレンチ７の底面よりもドレイン側においてｎ型電流拡散領域３の内部で終端していてもよいし、ｎ型電流拡散領域３とｎ-型ドリフト領域２との界面に達していてもよいし、ｎ-型ドリフト領域２の内部で終端していてもよい。
このように、第１，２ｐ+型領域２１，２２とｎ型電流拡散領域３（またはｎ-型ドリフト領域２）とのｐｎ接合をトレンチ７の底面よりもドレイン側に深い位置に形成することで、トレンチ７の底面に沿った部分でゲート絶縁膜８に高電界が印加されることを防止することができる。第２ｐ+型領域２２の、ｐ型ベース領域４とｎ型電流拡散領域３との界面における幅ｗ１は、例えば後述するｐ++型コンタクト領域６の、ｐ型ベース領域４とｎ型電流拡散領域３との界面における幅ｗ２以上であってもよい（０．０μｍ≦ｗ２≦ｗ１）。
ｐ型炭化珪素層３２の内部には、互いに接するようにｎ+型ソース領域５およびｐ++型コンタクト領域６がそれぞれ選択的に設けられている。ｎ+型ソース領域５は、トレンチ７の側壁に達しており、トレンチ７の側壁のゲート絶縁膜８を介してゲート電極９に対向する。ｎ+型ソース領域５のドレイン側端部は、ｐ型炭化珪素層３２の内部で終端している。ｐ++型コンタクト領域６は、深さ方向に第２ｐ+型領域２２に対向する。ｐ++型コンタクト領域６は、半導体基板１０のおもて面からｐ型炭化珪素層３２を深さ方向に貫通して第２ｐ+型領域２２に達していてもよい。ｐ++型コンタクト領域６のドレイン側端部は、第２ｐ+型領域２２の内部で終端していてもよい。
また、ｐ型炭化珪素層３２の内部には、トレンチ７の側壁付近に、トレンチ７の側壁から離して、第３ｐ+型領域２３が選択的に設けられている。第３ｐ+型領域２３を設けることで、ＭＯＳＦＥＴのオフ時にｐ型ベース領域４とｎ型電流拡散領域３とのｐｎ接合からｎ型電流拡散領域３の内に広がる空乏層の伸びが抑制される。すなわち、第３ｐ+型領域２３は、ＭＯＳＦＥＴのオフ時にｎ+型ソース領域５とｎ型電流拡散領域３とがパンチスルーすることを抑制する機能を有する。第３ｐ+型領域２３は、ｎ+型ソース領域５に接し、例えばトレンチ７の側壁に沿って延びる略矩形状の断面形状を有する。第３ｐ+型領域２３のソース側端部は、ｎ+型ソース領域５の内部で終端していてもよい。
第３ｐ+型領域２３のドレイン側端部は、ｐ型ベース領域４の内部で終端している。すなわち、第３ｐ+型領域２３のドレイン側端部は、ｐ型ベース領域４とｎ型電流拡散領域３との界面に達していない。第３ｐ+型領域２３のドレイン側端部がｐ型ベース領域４とｎ型電流拡散領域３との界面に達している、またはｐ型ベース領域４とｎ型電流拡散領域３との界面を越えてｎ型電流拡散領域３の内部で終端している場合、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ ＦＥＴ）抵抗が大きくなるため、好ましくない。
一方、第３ｐ+型領域２３の、ｐ型ベース領域４とｎ+型ソース領域５との界面からの深さｄ１が浅すぎる場合、後述するようにトレンチ７の側壁への斜めの方向からのイオン注入（以下、斜めイオン注入とする）により第３ｐ+型領域２３を形成することが困難となるため、好ましくない。すなわち、第３ｐ+型領域２３は、ｐ型ベース領域４（または、ｐ型ベース領域４およびｎ+型ソース領域５）のトレンチ７の側壁に沿った部分を挟んでトレンチ７の側壁のゲート絶縁膜８と対向する。
また、第３ｐ+型領域２３は、第２ｐ+型領域２２と離して配置されている。第３ｐ+型領域２３から第２ｐ+型領域２２までの最短距離Ｂと、ｐ型ベース領域４の不純物濃度と、でＭＯＳＦＥＴのオフ時にｎ+型ソース領域５とｎ型電流拡散領域３とがパンチスルーするか否かが決定される。すなわち、ＭＯＳＦＥＴのオフ時にｎ+型ソース領域５とｎ型電流拡散領域３とがパンチスルーするか否かを決定する距離が、従来構造（図１２参照）の上記Ｂ’でなく、第３ｐ+型領域２３から第２ｐ+型領域２２までの最短距離Ｂとなる。このため、第３ｐ+型領域２３から第２ｐ+型領域２２までの最短距離Ｂを短くすることで、セルピッチを短縮することなく、短チャネル化によるパンチスルーを防止することができる。
第３ｐ+型領域２３から第２ｐ+型領域２２までの最短距離Ｂは、第１，２ｐ+型領域２１，２２の間の距離Ａ以下である（Ｂ／Ａ≦１．０）。その理由は、次の通りである。第１，２ｐ+型領域２１，２２の間の距離Ａと、第３ｐ+型領域２３から第２ｐ+型領域２２までの最短距離Ｂと、のいずれか短い側で、ＭＯＳＦＥＴのオフ時にｎ+型ソース領域５とｎ型電流拡散領域３とがパンチスルーするか否かが決定される。また、第１，２ｐ+型領域２１，２２の間の距離Ａを短くした場合、上述したように寄生抵抗が大きくなる。このため、第３ｐ+型領域２３から第２ｐ+型領域２２までの最短距離Ｂを短くすることで、ＭＯＳＦＥＴのオフ時にｎ+型ソース領域５とｎ型電流拡散領域３とがパンチスルーするか否かが決定されることが好ましいからである。
好ましくは、第３ｐ+型領域２３から第２ｐ+型領域２２までの最短距離Ｂは、第１，２ｐ+型領域２１，２２の間の距離Ａの０．７倍以上であることがよい（０．７≦Ｂ／Ａ）。その理由は、ｐ型ベース領域４の不純物濃度を一般的なＭＯＳＦＥＴで設定される例えば８×１０16／ｃｍ3以上１．３×１０17／ｃｍ3以下程度としたときに、１６００Ｖ程度の高耐圧を実現可能であるからである（図２参照）。図２には、ｐ型ベース領域４の不純物濃度ごとに、Ｂ／Ａと耐圧との関係を示す。例えば、ｐ型ベース領域４の不純物濃度が８×１０16／ｃｍ3以上１．０×１０17／ｃｍ3以下程度である場合、Ｂ／Ａ＝０．７とすることで、１６００Ｖ以上程度の高耐圧を実現可能である。ｐ型ベース領域４の不純物濃度が１．３×１０17／ｃｍ3程度である場合、０．７≦Ｂ／Ａ≦１．０とすることで、１４００Ｖ以上程度の高耐圧を実現可能である。
第３ｐ+型領域２３からｐ++型コンタクト領域６までの最短距離が、第３ｐ+型領域２３から第２ｐ+型領域２２までの最短距離Ｂよりも短い場合、第３ｐ+型領域２３からｐ++型コンタクト領域６までの最短距離と、ｐ型ベース領域４の不純物濃度と、でＭＯＳＦＥＴのオフ時にｎ+型ソース領域５とｎ型電流拡散領域３とがパンチスルーするか否かが決定される。
ｐ型ベース領域４の、トレンチ７の側壁と第３ｐ+型領域２３との間の部分は、ＭＯＳＦＥＴのオン時にトレンチ７の側壁に沿ってチャネル（ｎ型の反転層）が形成される領域（以下、チャネル領域とする）４ａである。チャネル領域４ａの幅は、第３ｐ+型領域２３からトレンチ７の側壁までの距離ｔ１である。チャネル領域４ａの厚さ（すなわちｐ型ベース領域の厚さ）ｔ２は、チャネル長Ｌである。チャネル濃度は、チャネル領域４ａおよび第３ｐ+型領域２３の不純物濃度で決まる。
第３ｐ+型領域２３は、ＭＯＳＦＥＴのオン時に、ｐ型ベース領域４とｎ+型ソース領域５とのｐｎ接合と、ｐ型ベース領域４とｎ型電流拡散領域３とのｐｎ接合と、からそれぞれｐ型ベース領域４内に伸びる空乏層を抑制する、いわゆるハロー（ＨＡＬＯ）領域である。第３ｐ+型領域２３を設けることで、低オン抵抗化を図るためにチャネル領域４ａの厚さｔ２（＝チャネル長Ｌ）を薄くしたとしても、ＭＯＳＦＥＴのオン時に短チャネル効果の増大を抑制することができる。
層間絶縁膜１１は、トレンチ７に埋め込まれたゲート電極９を覆うように基板おもて面全面に設けられている。すべてのゲート電極９は、図示省略する部分でゲート電極パッド（不図示）に電気的に接続されている。ソース電極１２は、層間絶縁膜１１に開口されたコンタクトホールを介してｎ+型ソース領域５およびｐ++型コンタクト領域６に接し、これらの領域に電気的に接続されている。また、ソース電極１２は、層間絶縁膜１１によってゲート電極９と電気的に絶縁されている。半導体基板１０の裏面（ｎ+型ドレイン領域となるｎ+型出発基板１の裏面）には、ドレイン電極１３が設けられている。
次に、実施の形態１にかかる半導体装置の製造方法について説明する。図３～９は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。まず、図３に示すように、ｎ+型ドレイン領域となるｎ+型出発基板１を用意する。次に、ｎ+型出発基板１のおもて面に、ｎ-型炭化珪素層３１をエピタキシャル成長させる。次に、図４に示すように、フォトリソグラフィおよびｐ型不純物のイオン注入により、ｎ-型炭化珪素層３１の表面層に、第１ｐ+型領域２１およびｐ+型領域（以下、ｐ+型部分領域とする）２２ａをそれぞれ選択的に形成する。このｐ+型部分領域２２ａは、第２ｐ+型領域２２の一部である。
次に、フォトリソグラフィおよびｎ型不純物のイオン注入により、例えば活性領域全域にわたって、ｎ-型炭化珪素層３１の表面層にｎ型領域（以下、ｎ型部分領域とする）３ａを形成する。このｎ型部分領域３ａは、ｎ型電流拡散領域３の一部である。このとき、第２ｐ+型領域２２のドレイン側端部をｎ型電流拡散領域３の内部で終端させる場合には、ｎ型部分領域３ａの深さを第１ｐ+型領域２１およびｐ+型部分領域２２ａよりも深くし、第１ｐ+型領域２１およびｐ+型部分領域２２ａのドレイン側（ｎ+型出発基板１側）全体をｎ型部分領域３ａで覆う。ｎ-型炭化珪素層３１の、ｎ型部分領域３ａよりもドレイン側の部分がｎ-型ドリフト領域２となる。ｎ型部分領域３ａと、第１ｐ+型領域２１およびｐ+型部分領域２２ａと、の形成順序を入れ替えてもよい。
次に、図５に示すように、ｎ-型炭化珪素層３１上にさらにｎ-型炭化珪素層をエピタキシャル成長させて、ｎ-型炭化珪素層３１の厚さを厚くする。次に、フォトリソグラフィおよびｐ型不純物のイオン注入により、ｎ-型炭化珪素層３１の厚さを増した部分（ｎ-型炭化珪素層３１の表面層）３１ａの、深さ方向にｐ+型部分領域２２ａに対向する部分に、ｐ+型部分領域２２ａに達する深さでｐ+型部分領域２２ｂを選択的に形成する。ｐ+型部分領域２２ｂの幅および不純物濃度は、例えばｐ+型部分領域２２ａと略同じである。ｐ+型部分領域２２ａ，２２ｂが深さ方向に連結されることで、第２ｐ+型領域２２が形成される。
次に、フォトリソグラフィおよびｎ型不純物のイオン注入により、例えば活性領域全域にわたって、ｎ-型炭化珪素層３１の厚さを増した部分３１ａに、ｎ型部分領域３ａに達する深さでｎ型部分領域３ｂを形成する。ｎ型部分領域３ｂの不純物濃度は、ｎ型部分領域３ａと略同じである。ｎ型部分領域３ａ，３ｂが深さ方向に連結されることで、ｎ型電流拡散領域３が形成される。ｐ+型部分領域２２ｂとｎ型部分領域３ｂとの形成順序を入れ替えてもよい。次に、図６に示すように、ｎ-型炭化珪素層３１上に、ｐ型炭化珪素層３２をエピタキシャル成長させる。これにより、ｎ+型出発基板１上にｎ-型炭化珪素層３１およびｐ型炭化珪素層３２を順に堆積した半導体基板（半導体ウエハ）１０が形成される。
次に、フォトリソグラフィおよびｎ型不純物のイオン注入により、例えば活性領域全域にわたって、ｐ型炭化珪素層３２の表面層にｎ+型ソース領域５に形成する。次に、フォトリソグラフィおよびｐ型不純物のイオン注入により、ｎ+型ソース領域５を深さ方向に貫通して第２ｐ+型領域２２に達するｐ++型コンタクト領域６を選択的に形成する。ｎ+型ソース領域５とｐ++型コンタクト領域６との形成順序を入れ替えてもよい。ｐ型炭化珪素層３２の、ｎ+型ソース領域５およびｐ++型コンタクト領域６以外の部分がｐ型ベース領域４となる。この製造プロセスで行うすべてのイオン注入および後述する斜めイオン注入には、レジスト膜をマスクとして用いてもよいし、酸化膜をマスクとして用いてもよい。
次に、図７に示すように、例えば熱酸化法または化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、半導体基板１０のおもて面（ｎ+型ソース領域５とｐ++型コンタクト領域６の表面）に酸化膜４１を形成する。次に、フォトリソグラフィおよびエッチングにより、この酸化膜を選択的に除去して、トレンチ７の形成領域に対応する部分を開口する。次に、酸化膜４１の残部をマスクとしてエッチングを行い、ｎ+型ソース領域５、ｐ型ベース領域４を貫通して、ｎ型電流拡散領域３の内部の第１ｐ+型領域２１に達するトレンチ７を形成する。
次に、図８に示すように、酸化膜４１を除去した後、半導体基板１０のおもて面に対して所定の注入角度θ１で斜めの方向から、トレンチ７の一方の側壁にアルミニウム（Ａｌ）等のｐ型不純物をイオン注入（斜めイオン注入）４２する。これにより、トレンチ７の一方の側壁との所定距離ｔ１だけ離して、ｐ型ベース領域４の内部に第３ｐ+型領域２３が選択的に形成される。次に、図９に示すように、半導体基板１０のおもて面に対して所定の注入角度θ２で斜めの方向から、トレンチ７の他方の側壁にアルミニウム等のｐ型不純物を斜めイオン注入４３する。これにより、トレンチ７の他方の側壁との所定距離ｔ１だけ離して、ｐ型ベース領域４の内部に第３ｐ+型領域２３が選択的に形成される。
すなわち、これらの斜めイオン注入４２，４３により、トレンチ７の側壁に対して対称となる注入角度θ１，θ２でそれぞれトレンチ７の両側壁にｐ型不純物を注入する。トレンチ７の他方の側壁への斜めイオン注入４３の注入角度θ２以外の条件は、トレンチ７の一方の側壁への斜めイオン注入４２と同様である。斜めイオン注入４２，４３の加速エネルギーおよびドーズ量は、ｐ型不純物の通過領域であるチャネル領域４ａのトレンチ７の側壁表面付近のｐ型不純物濃度が例えば３．０×１０16／ｃｍ3程度となるように、かつ、第３ｐ+型領域２３からトレンチ７の側壁までの所定距離ｔ１と、第３ｐ+型領域２３の、ｐ型ベース領域４とｎ+型ソース領域５との界面からドレイン側への所定深さｄ１と、第３ｐ+型領域２３の幅ｗ３と、に基づいて設定する。
斜めイオン注入４２，４３の注入角度θ１，θ２は、例えば、半導体基板１０のおもて面に対して３０度以上６０度以下程度であってもよい。斜めイオン注入４２，４３の加速エネルギーは、例えば１５０ｋｅＶ以上３５０ｋｅＶ以下程度であってもよい。斜めイオン注入４２，４３時、ｎ+型ソース領域５やｐ++型コンタクト領域６にもｐ型不純物がイオン注入されるが、ｎ+型ソース領域５およびｐ++型コンタクト領域６は高不純物濃度であり（例えばｎ+型ソース領域５の不純物濃度は１×１０19／ｃｍ3程度）、第３ｐ+型領域２３の不純物濃度はｎ+型ソース領域５およびｐ++型コンタクト領域６の不純物濃度よりも１桁以上低い。このため、斜めイオン注入４２，４３時に、ｎ+型ソース領域５やｐ++型コンタクト領域６にｐ型不純物がイオン注入されても、ＭＯＳＦＥＴ特性に悪影響しない。このように斜めイオン注入４２，４３により第３ｐ+型領域２３を形成することで、第３ｐ+型領域２３からトレンチ７の側壁までの所定距離ｔ１を安定して得ることができる。
次に、半導体基板１０のおもて面およびトレンチ７の内壁に沿って図示省略するカーボン（Ｃ）膜を形成する。次に、イオン注入で形成したすべての領域について、不純物を活性化させるための熱処理（活性化アニール）を行う。次に、カーボン膜を除去する。次に、トレンチ７の底面およびトレンチ７の開口部の角を丸めるための熱処理（アニール）を行う。次に、一般的な方法により、ゲート絶縁膜８、ゲート電極９、層間絶縁膜１１、コンタクトホール、ソース電極１２およびドレイン電極１３を形成する。その後、半導体ウエハをダイシング（切断）して個々のチップ状に個片化することで、図１に示すＭＯＳＦＥＴが完成する。
以上、説明したように、実施の形態１によれば、ｐ型ベース領域の内部に、トレンチ側壁から離して、かつｐ型ベース領域とｎ+型ソース領域との界面からｎ型電流拡散領域に達しない深さで第３ｐ+型領域を設ける。これにより、第３ｐ+型領域から第２ｐ+型領域までの最短距離と、ｐ型ベース領域の不純物濃度と、でＭＯＳＦＥＴのオフ時にｎ+型ソース領域とｎ型電流拡散領域とがパンチスルーするか否かを決定することができる。このため、第３ｐ+型領域から第２ｐ+型領域までの最短距離を短くすることで、セルピッチを短縮することなく、短チャネル化によるパンチスルーを防止することができる。
また、実施の形態１によれば、第３ｐ+型領域から第２ｐ+型領域までの最短距離を短くすることで、短チャネル化によるパンチスルーを防止することができるため、ｐ型ベース領域を所定の不純物濃度とすることができ、オン抵抗の増大を防止することができる。また、実施の形態１によれば、第１，２ｐ+型領域の間の距離を短くする必要がないため、オン抵抗の増大を防止することができる。また、実施の形態１によれば、ｐ型ベース領域とｎ+型ソース領域との界面からｎ型電流拡散領域に達しない深さで第３ｐ+型領域を設けることで、オン抵抗の増大を防止することができる。
また、実施の形態１によれば、トレンチの側壁への斜めイオン注入によりｐ型ベース領域の内部に第３ｐ+型領域を形成することで、トレンチの側壁に対してセルフアラインに第３ｐ+型領域を形成することができる。したがって、トレンチの側壁と直交する方向に所定距離だけ離した位置に位置精度よく第３ｐ+型領域を形成することができる。
（実施の形態２）
次に、実施の形態２にかかる半導体装置の構造について説明する。図１０は、実施の形態２にかかる半導体装置の構造を示す断面図である。図１１は、実施の形態２にかかる半導体装置の製造途中の状態を示す断面図である。実施の形態２にかかる半導体装置が実施の形態１にかかる半導体装置と異なる点は、第３ｐ+型領域２３とｐ++型コンタクト領域６とを連結するように、第４ｐ+型領域（第６の第２導電型半導体領域）２４を設けた点である。
第４ｐ+型領域２４は、ｐ型ベース領域４の内部において第３ｐ+型領域２３とｐ++型コンタクト領域６との間にｎ+型ソース領域５に接して設けられ、第３ｐ+型領域２３およびｐ++型コンタクト領域６を連結する。第４ｐ+型領域２４は、例えばｐ型ベース領域４とｎ+型ソース領域５との界面に沿って延びる略矩形状の平面形状を有する。第４ｐ+型領域２４の不純物濃度は、例えば第３ｐ+型領域２３の不純物濃度と同じであってもよい。
第３ｐ+型領域２３とｐ++型コンタクト領域６とが第４ｐ+型領域２４を介して連結されていればよく、第４ｐ+型領域２４の、ｐ型ベース領域４とｎ+型ソース領域５との界面からの深さｄ２は設計条件に合わせて種々変更可能である。図１０には、第４ｐ+型領域２４の、ｐ型ベース領域４とｎ+型ソース領域５との界面からの深さｄ２が、第３ｐ+型領域２３の、ｐ型ベース領域４とｎ+型ソース領域５との界面からの深さｄ１よりも浅い場合を示す。
第３ｐ+型領域２３とｐ++型コンタクト領域６とが第４ｐ+型領域２４により連結することで、第３ｐ+型領域２３からｐ++型コンタクト領域６までの最短距離が実質０μｍとなり、第３ｐ+型領域２３から第２ｐ+型領域２２までの最短距離Ｂよりも短くなる。このため、第１，２ｐ+型領域２１，２２の間の距離Ａや、第３ｐ+型領域２３から第２ｐ+型領域２２までの最短距離Ｂの構造寸法に依らず、ＭＯＳＦＥＴのオフ時にｎ+型ソース領域５とｎ型電流拡散領域３とがパンチスルーすることを抑制することができる。
実施の形態２にかかる半導体装置の製造方法は、実施の形態１にかかる半導体装置の製造方法に、第４ｐ+型領域２４を形成するためのイオン注入４５を追加すればよい。具体的には、まず、実施の形態１と同様に、半導体基板（半導体ウエハ）１０の作製から、第３ｐ+型領域２３の形成までの工程を順に行う（図３～９参照）。次に、図１１に示すように、半導体基板１０のおもて面（ｎ+型ソース領域５とｐ++型コンタクト領域６の表面）に、第４ｐ+型領域２４の形成領域が開口したレジスト膜４４を形成する。
次に、レジスト膜４４をマスクとして、半導体基板１０のおもて面に対して垂直方向からｐ型不純物をイオン注入４５する。これにより、半導体基板１０のおもて面からｎ+型ソース領域５よりも深い位置に、ｎ+型ソース領域５、第３ｐ+型領域２３およびｐ++型コンタクト領域６に接する第４ｐ+型領域２４が形成される。第３ｐ+型領域２３と第４ｐ+型領域２４との形成順序を入れ替えてもよい。その後、実施の形態１と同様に、カーボン膜の形成以降の工程を順に行うことで、図１０に示すＭＯＳＦＥＴが完成する。
以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。また、実施の形態２によれば、第３ｐ+型領域とｐ++型コンタクト領域とを第４ｐ+型領域を介して連結することで、第１～３ｐ+型領域の配置や寸法に依らず、ＭＯＳＦＥＴのオフ時にｎ+型ソース領域とｎ型電流拡散領域とがパンチスルーすることを抑制することができる。
以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、上述した実施の形態では、半導体基板に炭化珪素層をエピタキシャル成長させてなるエピタキシャル基板を用いた場合を例に説明しているが、本発明にかかる半導体装置を構成する各領域を例えばイオン注入等により半導体基板に形成してもよい。
また、上述した各実施の形態では、ＭＯＳＦＥＴを例に説明しているが、本発明は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）等のＭＯＳ型半導体装置に適用可能である。また、本発明は、炭化珪素以外のワイドバンドギャップ半導体（例えばガリウム（Ｇａ）など）にも適用可能である。また、本発明は、導電型（ｎ型、ｐ型）を反転させても同様に成り立つ。
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、トレンチゲート構造のＭＯＳ型半導体装置に有用である。
１ ｎ+型出発基板
２ ｎ-型ドリフト領域
３ ｎ型電流拡散領域
３ａ，３ｂ ｎ型部分領域
４ ｐ型ベース領域
４ａ チャネル領域
５ ｎ+型ソース領域
６ ｐ++型コンタクト領域
７ トレンチ
８ ゲート絶縁膜
９ ゲート電極
１０ 半導体基板
１１ 層間絶縁膜
１２ ソース電極
１３ ドレイン電極
２１ 第１ｐ+型領域
２２ 第２ｐ+型領域
２２ａ，２２ｂ ｐ+型部分領域
２３ 第３ｐ+型領域
２４ 第４ｐ+型領域
３１ ｎ-型炭化珪素層
３１ａ ｎ-型炭化珪素層の厚さを増した部分
３２ ｐ型炭化珪素層
４１ 酸化膜
４２，４３ 斜めイオン注入
４４ レジスト膜
４５ イオン注入
Ａ 第１，２ｐ+型領域の間の距離
Ｂ 第３ｐ+型領域から第２ｐ+型領域までの最短距離
ｄ１ 第３ｐ+型領域の、ｐ型ベース領域とｎ+型ソース領域との界面からの深さ
ｄ２ 第４ｐ+型領域の、ｐ型ベース領域とｎ+型ソース領域との界面からの深さ
Ｌ チャネル長
ｔ１ 第３ｐ+型領域からトレンチの側壁までの距離
ｔ２ チャネル領域の厚さ
ｗ１ 第２ｐ+型領域の、ｐ型ベース領域とｎ型電流拡散領域との界面における幅
ｗ２ ｐ++型コンタクト領域の、ｐ型ベース領域とｎ型電流拡散領域との界面における幅
ｗ３ 第３ｐ+型領域の幅
θ１，θ２ 斜めイオン注入の注入角度

Claims (7)

  1. シリコンよりもバンドギャップの広い半導体からなる半導体基板と、
    前記半導体基板のおもて面に設けられた、シリコンよりもバンドギャップの広い半導体からなる第１導電型の第１半導体層と、
    前記第１半導体層の、前記半導体基板側に対して反対側に設けられた、シリコンよりもバンドギャップの広い半導体からなる第２導電型の第２半導体層と、
    前記第２半導体層を深さ方向に貫通して前記第１半導体層に達するトレンチと、
    前記トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
    前記第１半導体層の内部に、前記第２半導体層と離して選択的に設けられ、前記トレンチの底面を覆う第１の第２導電型半導体領域と、
    隣り合う前記トレンチの間において前記第１半導体層の内部に、前記第２半導体層に接して、かつ前記第１の第２導電型半導体領域と離して選択的に設けられた第２の第２導電型半導体領域と、
    前記第２半導体層の内部に選択的に設けられ、前記トレンチの側壁において前記ゲート絶縁膜を介して前記ゲート電極と対向する第１の第１導電型半導体領域と、
    前記第２半導体層の内部に、前記第１の第１導電型半導体領域と接して選択的に設けられ、前記第２の第２導電型半導体領域に深さ方向に対向する第３の第２導電型半導体領域と、
    前記第２半導体層の、前記第１の第１導電型半導体領域および前記第３の第２導電型半導体領域以外の部分である第４の第２導電型半導体領域と、
    前記第２半導体層の内部の、前記第１の第１導電型半導体領域よりも前記第１半導体層側に、前記第１の第１導電型半導体領域に接し、かつ前記トレンチの側壁および前記第１半導体層から離して選択的に設けられた、前記第２半導体層よりも不純物濃度の高い第５の第２導電型半導体領域と、
    前記第１の第１導電型半導体領域および前記第３の第２導電型半導体領域に接する第１電極と、
    前記半導体基板の裏面に設けられた第２電極と、
    を備え、
    前記第５の第２導電型半導体領域から前記第２の第２導電型半導体領域までの最短距離、または、前記第５の第２導電型半導体領域から前記第３の第２導電型半導体領域までの最短距離、のうちの短いほうの最短距離は、前記第１の第２導電型半導体領域と前記第２の第２導電型半導体領域との間の距離以下であることを特徴とする半導体装置。
  2. 前記第５の第２導電型半導体領域から前記第２の第２導電型半導体領域までの最短距離、または、前記第５の第２導電型半導体領域から前記第３の第２導電型半導体領域までの最短距離、のうちの短いほうの最短距離は、前記第１の第２導電型半導体領域と前記第２の第２導電型半導体領域との間の距離の０．７倍以上であることを特徴とする請求項１に記載の半導体装置。
  3. 前記第４の第２導電型半導体領域の不純物濃度は、８×１０ 16 ／ｃｍ 3 以上１．３×１０ 17 ／ｃｍ 3 以下であることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第２半導体層の内部に、前記第１の第１導電型半導体領域、前記第３の第２導電型半導体領域および前記第５の第２導電型半導体領域に接して選択的に設けられ、前記第３の第２導電型半導体領域と前記第５の第２導電型半導体領域とを連結する第６の第２導電型半導体領域をさらに備えることを特徴とする請求項１～３のいずれか一つに記載の半導体装置。
  5. 前記第１半導体層の内部に、前記第２半導体層に接して、かつ当該第２半導体層との界面から前記トレンチの底面よりも前記第２電極側に深い位置に達する、前記第１半導体層よりも不純物濃度の高い第２の第１導電型半導体領域をさらに備えることを特徴とする請求項１～４のいずれか一つに記載の半導体装置。
  6. トレンチの内部にゲート絶縁膜を介してゲート電極を埋め込んだゲート構造を備えた半導体装置の製造方法であって、
    シリコンよりもバンドギャップの広い半導体からなる半導体基板の表面に、第１導電型の第１半導体層をエピタキシャル成長させる第１工程と、
    前記第１半導体層の表面よりも深い位置から第１所定深さに達する第１の第２導電型半導体領域を、前記第１半導体層の内部に選択的に形成する第２工程と、
    前記第１半導体層の表面から第２所定深さに達する第２の第２導電型半導体領域を、前記第１半導体層の内部に、前記第１の第２導電型半導体領域と離して選択的に形成する第３工程と、
    前記第１半導体層の表面に、前記第１の第２導電型半導体領域および前記第２の第２導電型半導体領域に対向する第２導電型の第２半導体層をエピタキシャル成長させる第４工程と、
    前記第２半導体層の内部に、第１の第１導電型半導体領域を選択的に形成する第５工程と、
    前記第２半導体層の内部に、前記第１の第１導電型半導体領域に接して第３の第２導電型半導体領域を選択的に形成し、前記第２半導体層の、前記第１の第１導電型半導体領域および前記第３の第２導電型半導体領域以外の部分を第４の第２導電型半導体領域とする第６工程と、
    前記第２半導体層の表面から前記第１の第１導電型半導体領域および前記第４の第２導電型半導体領域を貫通して前記第１半導体層に達し、前記第１の第２導電型半導体領域の内部で終端する前記トレンチを形成する第７工程と、
    前記第２半導体層の表面に対して斜めの方向から所定の注入角度で前記トレンチの側壁に第２導電型不純物をイオン注入して、前記第２半導体層の内部に、前記第２半導体層よりも不純物濃度の高い第５の第２導電型半導体領域を選択的に形成する第８工程と、
    を含み、
    前記第８工程では、前記第２半導体層の内部の、前記第１の第１導電型半導体領域よりも前記第１半導体層側に、前記第１の第１導電型半導体領域に接し、かつ前記トレンチの側壁および前記第１半導体層から離して前記第５の第２導電型半導体領域を形成することを特徴とする半導体装置の製造方法。
  7. 前記第２半導体層の表面に対して垂直方向から第２導電型不純物を選択的にイオン注入して、前記第２半導体層の内部において前記第３の第２導電型半導体領域と前記第５の第２導電型半導体領域とを連結する、前記第２半導体層よりも不純物濃度の高い第６の第２導電型半導体領域を選択的に形成する第９工程をさらに含み、
    前記第９工程では、前記第２半導体層の内部の、前記第１の第１導電型半導体領域よりも前記第１半導体層側に、前記第１の第１導電型半導体領域、前記第３の第２導電型半導体領域および前記第５の第２導電型半導体領域に接する前記第６の第２導電型半導体領域を形成することを特徴とする請求項６に記載の半導体装置の製造方法。
JP2017172419A 2017-09-07 2017-09-07 半導体装置および半導体装置の製造方法 Active JP7017733B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017172419A JP7017733B2 (ja) 2017-09-07 2017-09-07 半導体装置および半導体装置の製造方法
US16/042,330 US10361299B2 (en) 2017-09-07 2018-07-23 Semiconductor device and method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017172419A JP7017733B2 (ja) 2017-09-07 2017-09-07 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019050240A JP2019050240A (ja) 2019-03-28
JP7017733B2 true JP7017733B2 (ja) 2022-02-09

Family

ID=65518296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017172419A Active JP7017733B2 (ja) 2017-09-07 2017-09-07 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10361299B2 (ja)
JP (1) JP7017733B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6560142B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6560141B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
CN110718452A (zh) * 2018-07-12 2020-01-21 创能动力科技有限公司 碳化硅器件及其制造方法
DE102019108062B4 (de) * 2019-03-28 2021-06-10 Infineon Technologies Ag Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
JP2021044517A (ja) * 2019-09-13 2021-03-18 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283540A (ja) 2008-05-20 2009-12-03 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2016076553A (ja) 2014-10-03 2016-05-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20170221714A1 (en) 2016-02-01 2017-08-03 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5037103B2 (ja) 2006-12-06 2012-09-26 三菱電機株式会社 炭化珪素半導体装置
JP2015153893A (ja) 2014-02-14 2015-08-24 公立大学法人大阪市立大学 半導体装置、及びその半導体装置の製造方法
JP6996082B2 (ja) * 2016-12-22 2022-01-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6903931B2 (ja) * 2017-02-13 2021-07-14 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283540A (ja) 2008-05-20 2009-12-03 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2016076553A (ja) 2014-10-03 2016-05-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20170221714A1 (en) 2016-02-01 2017-08-03 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2017139440A (ja) 2016-02-01 2017-08-10 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US20190074372A1 (en) 2019-03-07
US10361299B2 (en) 2019-07-23
JP2019050240A (ja) 2019-03-28

Similar Documents

Publication Publication Date Title
US10403749B2 (en) Method of manufacturing semiconductor device
JP7017733B2 (ja) 半導体装置および半導体装置の製造方法
US10693002B2 (en) Semiconductor device
JP5586887B2 (ja) 半導体装置及びその製造方法
US10008598B2 (en) Top drain LDMOS
US8269272B2 (en) Semiconductor device and method for manufacturing the same
US10453917B2 (en) Method of manufacturing semiconductor device
US10367092B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US11139376B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
TWI493718B (zh) 頂部汲極橫向擴散金屬氧化物半導體、半導體功率元件及其製備方法
JP2018110164A (ja) 半導体装置
JP6750300B2 (ja) 半導体装置および半導体装置の製造方法
US10930741B2 (en) Silicon carbide semiconductor device and method of manufacturing a silicon carbide semiconductor device
JP7279394B2 (ja) 半導体装置および半導体装置の製造方法
US10418478B2 (en) Semiconductor device
JP7106896B2 (ja) 半導体装置
JP7111305B2 (ja) 半導体装置
JP2019102556A (ja) 半導体装置および半導体装置の製造方法
CN112466924A (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
JP7508764B2 (ja) 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
JP7006389B2 (ja) 半導体装置および半導体装置の製造方法
JP7443853B2 (ja) 炭化珪素半導体装置
JP2021040042A (ja) 超接合半導体装置および超接合半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180607

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220119

R150 Certificate of patent or registration of utility model

Ref document number: 7017733

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150