CN117995902A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN117995902A
CN117995902A CN202311378369.1A CN202311378369A CN117995902A CN 117995902 A CN117995902 A CN 117995902A CN 202311378369 A CN202311378369 A CN 202311378369A CN 117995902 A CN117995902 A CN 117995902A
Authority
CN
China
Prior art keywords
region
width
semiconductor substrate
lifetime
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311378369.1A
Other languages
English (en)
Inventor
樱井洋辅
内藤达也
野口晴司
洼内源宜
儿玉奈绪子
泷下博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN117995902A publication Critical patent/CN117995902A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置，在半导体装置中，优选具有抑制缺陷区域对晶体管部造成的影响并且容易小型化的结构。在半导体装置中，晶体管部与二极管部之间的边界区具有：第一部分，其与晶体管部相接，不设置寿命调整区；以及第二部分，其与二极管部相接，供二极管部的寿命调整区延伸设置，第一方向上的寿命抑制剂的密度分布具有寿命抑制剂的密度从边界区的第二部分朝向第一部分减少的横斜坡，在第一方向上，第一部分的宽度小于第二部分的宽度，在第一方向上，第一部分的宽度为横斜坡的宽度以上。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
在具有晶体管部和二极管部的半导体装置中，已知有在二极管部局部地形成缺陷区域来调整载流子寿命的结构(例如，参照专利文献1和专利文献2)。
现有技术文献
专利文献
专利文献1：WO2018/110703号
专利文献2：WO2019/111572号
发明内容
技术问题
在半导体装置中，优选具有抑制缺陷区域对晶体管部造成的影响并且容易小型化的结构。
技术方案
为了解决上述问题，在本发明的第一方式中，提供一种半导体装置，具备半导体基板，所述半导体基板具有上表面和下表面。半导体装置可以具备晶体管部，所述晶体管部设置于所述半导体基板。半导体装置可以具备二极管部，所述二极管设置于所述半导体基板，并且在第一方向上与所述晶体管部并列地配置。半导体装置可以具备边界区，所述边界区设置于所述半导体基板，并且配置在所述晶体管部和所述二极管部之间。在上述任一半导体装置中，所述二极管部可以具有寿命调整区，所述寿命调整区配置在所述半导体基板的上表面侧，并包括调整载流子的寿命的寿命抑制剂。在上述任一半导体装置中，所述边界区可以具有第一部分，所述第一部分与所述晶体管部相接，不设置所述寿命调整区。在上述任一半导体装置中，所述边界区可以具有第二部分，所述第二部分与所述二极管部相接，供所述二极管部的所述寿命调整区延伸设置。在上述任一半导体装置中，所述第一方向上的所述寿命抑制剂的密度分布可以具有所述寿命抑制剂的密度从所述边界区的所述第二部分朝向所述第一部分减少的横斜坡。上述任一半导体装置在所述第一方向上，所述第一部分的宽度可以小于所述第二部分的宽度。对于上述任一半导体装置而言，在所述第一方向上，所述第一部分的宽度可以为所述横斜坡的宽度以上。
对于上述任一半导体装置而言，在所述第二部分，所述半导体基板的深度方向上的所述寿命抑制剂的所述密度分布可以具有密度峰。在上述任一半导体装置中，所述第一部分的所述第一方向上的宽度可以为所述密度峰的所述深度方向上的峰宽以上。
在上述任一半导体装置中，所述第一部分的所述第一方向上的宽度可以为从所述半导体基板的所述上表面起到所述密度峰为止的距离以上。
在上述任一半导体装置中，所述晶体管部可以具有多个沟槽部，所述多个沟槽部在所述第一方向上并列地配置。在上述任一半导体装置中，所述晶体管部可以具有台面部，所述台面部被两个所述沟槽部夹持。在上述任一半导体装置中，所述第一部分的所述第一方向上的宽度可以为所述台面部的所述第一方向上的宽度的2倍以上。
在上述任一半导体装置中，所述晶体管部可以具有多个沟槽部，所述多个沟槽部在所述第一方向上并列地配置。在上述任一半导体装置中，所述晶体管部可以具有台面部，所述台面部被两个所述沟槽部夹持。在上述任一半导体装置中，所述第一部分的所述第一方向上的宽度可以大于将所述边界区中的至少一个所述沟槽部的宽度与夹持该沟槽部的两个所述台面部的宽度相加而得的宽度。
在上述任一半导体装置中，所述第一部分的所述第一方向上的宽度可以为1μm以上。
在上述任一半导体装置中，所述第一部分的所述第一方向上的宽度可以为10μm以上。
在上述任一半导体装置中，所述边界区的所述第一方向上的宽度可以为200μm以下。
在上述任一半导体装置中，所述第一部分的所述第一方向上的宽度可以为所述边界区的所述第一方向上的宽度的10％以上。
在上述任一半导体装置中，所述第二部分的所述第一方向上的宽度可以为从所述半导体基板的所述上表面起到所述密度峰为止的距离以上。
在上述任一半导体装置中，所述半导体基板可以具有第一导电型的漂移区。在上述任一半导体装置中，所述晶体管部可以具有发射区，所述发射区配置在所述漂移区与所述半导体基板的所述上表面之间，并且掺杂浓度比所述漂移区的掺杂浓度高。在上述任一半导体装置中，所述晶体管部可以具有第二导电型的基区，所述第二导电型的基区配置在所述发射区与所述漂移区之间。在上述任一半导体装置中，所述晶体管部可以具有蓄积区，所述蓄积区配置在所述基区与所述漂移区之间，并且掺杂浓度比所述漂移区的掺杂浓度高。在上述任一半导体装置中，在所述第一部分的至少一部分可以配置有所述蓄积区。在上述任一半导体装置中，在所述第二部分可以不配置所述蓄积区。
在上述任一半导体装置中，所述半导体基板可以具有第一导电型的漂移区。在上述任一半导体装置中，所述晶体管部可以具有发射区，所述发射区配置在所述漂移区与所述半导体基板的所述上表面之间，并且掺杂浓度比所述漂移区的掺杂浓度高。在上述任一半导体装置中，所述晶体管部可以具有第二导电型的基区，所述第二导电型的基区配置在所述发射区与所述漂移区之间。在上述任一半导体装置中，所述二极管部可以具有第二导电型的阳极区，所述第二导电型的阳极区配置在所述漂移区与所述半导体基板的所述上表面之间。在上述任一半导体装置中，所述基区的掺杂浓度与所述阳极区的掺杂浓度可以不同。
在上述任一半导体装置中，所述半导体基板可以具有第一导电型的漂移区。在上述任一半导体装置中，所述晶体管部可以具有多个沟槽部，所述多个沟槽部在所述第一方向上并列地配置。在上述任一半导体装置中，所述晶体管部可以具有第二导电型的下端区，所述第二导电型的下端区与所述多个沟槽部中的至少最靠近所述边界区的沟槽部的下端相接地设置。在上述任一半导体装置中，所述下端区可以延伸设置到所述第二部分。
在上述任一半导体装置中，所述半导体基板可以具有第一导电型的漂移区。在上述任一半导体装置中，所述晶体管部可以具有多个沟槽部，所述多个沟槽部在所述第一方向上并列地配置。在上述任一半导体装置中，所述晶体管部可以具有第二导电型的下端区，所述第二导电型的下端区与所述多个沟槽部中的至少最靠近所述边界区的沟槽部的下端相接地设置。在上述任一半导体装置中，所述下端区可以延伸设置到所述第一部分，并且，不设置在所述第二部分。
对于上述任一半导体装置而言，在所述第一方向上，所述下端区与所述第二部分之间的距离可以为所述横斜坡的宽度以上。
上述任一半导体装置可以具备上表面电极，所述上表面电极配置在所述半导体基板的所述上表面的上方。上述任一半导体装置可以具备层间绝缘膜，所述层间绝缘膜配置在所述上表面电极与所述半导体基板之间。在上述任一半导体装置中，在所述边界区，在所述层间绝缘膜可以设置有接触孔，所述接触孔连接所述上表面电极与所述半导体基板，并且在第二方向上具有长边。在上述任一半导体装置中，在将所述接触孔的所述第二方向上的端部设为所述边界区的所述第二方向上的端部的情况下，俯视时的所述第二部分的面积Sk与所述边界区的面积S可以满足下式。
0.8≤Sk/S＜1
在本发明的第二方式中，提供一种半导体装置，具备半导体基板，所述半导体基板具有上表面和下表面。半导体装置可以具备晶体管部，所述晶体管部设置于所述半导体基板。半导体装置可以具备二极管部，所述二极管设置于所述半导体基板，并且在第一方向上与所述晶体管部并列地配置。半导体装置可以具备边界区，所述边界区设置于所述半导体基板，并且配置在所述晶体管部和所述二极管部之间。半导体装置可以具备上表面电极，所述上表面电极配置在所述半导体基板的所述上表面的上方。半导体装置可以具备层间绝缘膜，所述层间绝缘膜配置在所述上表面电极与所述半导体基板之间。在上述任一半导体装置中，所述二极管部可以具有寿命调整区，所述寿命调整区配置在所述半导体基板的上表面侧的位置，并包括调整载流子的寿命的寿命抑制剂。在上述任一半导体装置中，所述边界区可以具有第一部分，所述第一部分与所述晶体管部相接，不设置所述寿命调整区。在上述任一半导体装置中，所述边界区可以具有第二部分，所述第二部分与所述二极管部相接，供所述二极管部的所述寿命调整区延伸设置。上述任一半导体装置在所述边界区，在所述层间绝缘膜可以设置有接触孔，所述接触孔连接所述上表面电极与所述半导体基板，并且在第二方向上具有长边。在上述任一半导体装置中，在将所述接触孔的所述第二方向上的端部设为所述边界区的所述第二方向上的端部的情况下，俯视时的所述第二部分的面积Sk与所述边界区的面积S可以满足下式。
0.8≤Sk/S＜1
上述发明内容并没有列举本发明的全部必要特征。另外，这些特征组的子组合也能够另外成为发明。
附图说明
图1是示出本发明的一个实施方式的半导体装置100的一例的俯视图。
图2是图1中的区域D的放大图。
图3是示出图2中的e-e截面的一例的图。
图4是示出图3的a-a’线上的、寿命抑制剂的密度分布210的一例。
图5是示出图3的b-b’线上的、寿命抑制剂的密度分布220的一例。
图6是示出边界区200的其他结构例的图。
图7是示出e-e截面的另一例的图。
图8是示出e-e截面的另一例的图。
图9是示出e-e截面的另一例的图。
图10是示出e-e截面的另一例的图。
图11是示出e-e截面的另一例的图。
图12是示出俯视时的第一部分201与第二部分202的配置例的图。
图13是示出面积比Sk/S与二极管部80的反向恢复损耗Err之间的关系的图。
图14是示出寿命调整区206中的寿命抑制剂密度、载流子寿命以及带电粒子浓度之间的关系的图。
符号说明
10···半导体基板、11···阱区、12···发射区、14···基区、15···接触区、16···蓄积区、17···阳极区、18···漂移区、20···缓冲区、21···上表面、22···集电区、23···下表面、24···集电极、29···直线部分、30···虚设沟槽部、31···前端部、32···虚设绝缘膜、34···虚设导电部、38···层间绝缘膜、39···直线部分、40···栅极沟槽部、41···前端部、42···栅极绝缘膜、44···栅极导电部、52···发射极、54···接触孔、60、61···台面部、70···晶体管部、80···二极管部、81···延长区、82···阴极区、90···边缘终端结构部、100···半导体装置、130···外周栅极布线、131···有源侧栅极布线、160···有源部、162···端边、164···栅极焊盘、200···边界区、201···第一部分、202···第二部分、204···晶格缺陷、206···寿命调整区、210···密度分布、212···横斜坡、213···横斜坡、220···密度分布、222···密度峰、230···下端区、300···比较例、301···实施例、302···实施例
具体实施方式
以下，通过发明的实施方式对本发明进行说明，但以下的实施方式并不限定权利要求书所涉及的发明。另外，实施方式中说明的特征的全部组合并不一定是发明的技术方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。将基板、层或其他部件的两个主面中的一个面称为上表面，将另一个面称为下表面。“上”、“下”的方向并不限于重力方向或半导体装置的实际安装时的方向。
在本说明书中，有时使用X轴、Y轴以及Z轴的正交坐标轴来说明技术事项。正交坐标轴仅仅确定构成要素的相对位置，并不限定特定的方向。例如，Z轴并不限定地表示相对于地面的高度方向。应予说明，+Z轴方向和-Z轴方向是相互反向的方向。在不记载正负而记载为Z轴方向的情况下，是指与+Z轴和-Z轴平行的方向。
在本说明书中，将与半导体基板的上表面和下表面平行的正交轴设为X轴和Y轴。另外，将与半导体基板的上表面和下表面垂直的轴设为Z轴。在本说明书中，有时将Z轴的方向称为深度方向。另外，在本说明书中，包括X轴和Y轴在内，有时将与半导体基板的上表面和下表面平行的方向称为水平方向。
有时将从半导体基板的深度方向上的中心到半导体基板的上表面为止的区域称为上表面侧。同样地，有时将从半导体基板的深度方向上的中心到半导体基板的下表面为止的区域称为下表面侧。
在本说明书中，在称为“相同”或“相等”的情况下，也可以包括具有由制造偏差等引起的误差的情况。该误差例如为10％以内。
在本说明书中，将掺杂有杂质的掺杂区的导电类型设为P型或N型进行说明。在本说明书中，杂质有时特别是指N型的施主或P型的受主中的某一个，有时记载为掺杂剂。在本说明书中，掺杂是指向半导体基板导入施主或受主，制成呈现N型的导电型的半导体或呈现P型的导电型的半导体。
在本说明书中，掺杂浓度是指热平衡状态下的施主的浓度或受主的浓度。在本说明书中，净掺杂浓度是指，将施主浓度设为正离子的浓度，将受主浓度设为负离子的浓度，包括电荷的极性在内相加而得到的实质的浓度。作为一例，如果将施主浓度设为ND，将受主浓度设为NA，则任意位置处的实质的净掺杂浓度为ND-NA。在本说明书中，有时将净掺杂浓度仅记载为掺杂浓度。
施主具有向半导体供给电子的功能。受主具有从半导体获取电子的功能。施主和受主不限于杂质本身。例如，存在于半导体中的空位(V)、氧(O)以及氢(H)结合而成的VOH缺陷作为供给电子的施主而发挥功能。氢施主可以是至少空位(V)和氢(H)结合而成的施主。或者，硅半导体中的晶格间硅(Si-i)与氢结合而成的晶格间Si-H也作为供给电子的施主而发挥功能。本说明书中，有时将VOH缺陷或晶格间Si-H称为氢施主。
在本说明书中，半导体基板整体分布有N型的体施主。体施主是在制造作为半导体基板的基础的晶锭时由在晶锭内大致均匀地包含的掺杂剂形成的施主。本例的体施主是除了氢以外的元素。体施主的掺杂剂例如为磷、锑、砷、硒或硫，但并不限于此。本例的体施主是磷。体施主也包含在P型区域中。半导体基板可以是从半导体的晶锭切出的晶片，也可以是将晶片单片化而成的芯片。半导体的晶锭可以通过直拉单晶制造法(CZ法)、磁控拉晶法(MCZ法)、区熔法(FZ法)中的任一种来制造。本例中的晶锭通过MCZ法制造。通过MCZ法制造的基板中所含的氧浓度为1×1017～7×1017/cm3。通过FZ法制造的基板中所含的氧浓度为1×1015～5×1016/cm3。氧浓度高时，有容易生成氢施主的趋势。体施主浓度可以使用分布在整个半导体基板中的体施主的化学浓度，也可以是该化学浓度的90％至100％之间的值。另外，半导体基板也可以使用不含磷等掺杂剂的无掺杂基板。在该情况下，无掺杂基板的体施主浓度(D0)例如为1×1010/cm3以上且5×1012/cm3以下。无掺杂基板的体施主浓度(D0)优选为1×1011/cm3以上。无掺杂基板的体施主浓度(D0)优选为5×1012/cm3以下。应予说明，本发明中的各浓度可以是室温下的值。作为一例，室温下的值可以使用300K(开尔文)(约26.9℃)时的值。
在本说明书中，在记载为P+型或N+型的情况下，意味着掺杂浓度高于P型或N型的掺杂浓度，在记载为P-型或N-型的情况下，意味着掺杂浓度低于P型或N型的掺杂浓度。另外，在本说明书中，在记载为P++型或N++型的情况下，意味着掺杂浓度高于P+型或N+型的掺杂浓度。除非另有说明，否则本说明书中的单位制是SI单位制。有时以cm表示长度的单位，但各计算可以换算为米(m)后进行。
在本说明书中，化学浓度是指不依赖于电活化的状态而测定的杂质的原子密度。化学浓度例如能够通过二次离子质谱法(SIMS)来测量。上述净掺杂浓度可以通过电压-电容测定法(CV法)进行测定。另外，可以将通过扩展电阻测定法(SR法)计测的载流子浓度作为净掺杂浓度。通过CV法或SR法计测的载流子浓度可以设为热平衡状态下的值。另外，在N型的区域中，施主浓度远远大于受主浓度，因此也可以将该区域中的载流子浓度作为施主浓度。同样地，在P型区域中，也可以将该区域中的载流子浓度作为受主浓度。在本说明书中，有时将N型区域的掺杂浓度称为施主浓度，将P型区域的掺杂浓度称为受主浓度。
在施主、受主或净掺杂的浓度分布具有峰的情况下，可以将该峰值作为该区域中的施主、受主或净掺杂的浓度。在施主、受主或净掺杂的浓度大致均匀的情况下等，可以将该区域中的施主、受主或净掺杂的浓度的平均值作为施主、受主或净掺杂的浓度。在本说明书中，每单位体积的浓度表示使用atoms/cm3或/cm3。该单位用于半导体基板内的施主或受主浓度、或者化学浓度。也可以省略atoms标记。
通过SR法计测的载流子浓度也可以低于施主或受主的浓度。在测定扩展电阻时有电流流动的范围内，半导体基板的载流子迁移率有时低于结晶状态的值。载流子迁移率的降低是由于晶格缺陷等引起的晶体结构的紊乱(无序)使载流子散射而产生的。
根据通过CV法或SR法计测的载流子浓度而算出的施主或受主的浓度可以低于表示施主或受主的元素的化学浓度。作为一例，在硅的半导体中成为施主的磷或砷的施主浓度、或者成为受主的硼(boron)的受主浓度为它们的化学浓度的99％左右。另一方面，在硅的半导体中成为施主的氢的施主浓度为氢的化学浓度的0.1％至10％左右。
图1是示出本发明的一个实施方式的半导体装置100的一例的俯视图。在图1中，示出了将各部件投影到半导体基板10的上表面而得的位置。在图1中，仅示出半导体装置100的一部分的部件，省略另一部分的部件。
半导体装置100具备半导体基板10。半导体基板10是由半导体材料形成的基板。作为一例，半导体基板10为硅基板。半导体基板10在俯视时具有端边162。在本说明书中简称为俯视的情况下，是指从半导体基板10的上表面侧观察。本例的半导体基板10具有在俯视时彼此面对的两组端边162。在图1中，X轴和Y轴与任一个端边162平行。另外，Z轴与半导体基板10的上表面垂直。
在半导体基板10设置有有源部160。有源部160是在半导体装置100动作的情况下供主电流在半导体基板10的上表面与下表面之间沿深度方向流动的区域。在有源部160的上方设置有发射极，但在图1中省略。有源部160可以指在俯视时与发射极重叠的区域。另外，在俯视时被有源部160夹持的区域也可以包含于有源部160。
在有源部160设置有包括IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)等晶体管元件的晶体管部70、以及包括续流二极管(FWD)等二极管元件的二极管部80。在图1的例子中，晶体管部70和二极管部80沿着半导体基板10的上表面的预定的第一方向(在本例中为X轴方向)而交替地配置。本例的半导体装置100是反向导通型IGBT(RC-IGBT)。在X轴方向上，在晶体管部70和二极管部80之间配置有边界区，但在图1中进行省略。
在图1中，对配置有晶体管部70的区域标注符号“I”，对配置有二极管部80的区域标注符号“F”。在本说明书中，有时将俯视时与第一方向不同的方向称为第二方向(在图1中为Y轴方向)。第二方向可以是与第一方向垂直的方向。晶体管部70和二极管部80可以分别在第二方向上具有长边。即，晶体管部70的Y轴方向上的长度大于X轴方向上的宽度。同样地，二极管部80的Y轴方向上的长度大于X轴方向上的宽度。晶体管部70和二极管部80的第二方向与后述的各沟槽部的长边方向可以相同。
二极管部80在与半导体基板10的下表面相接的区域具有N+型的阴极区。在本说明书中，将设置有阴极区的区域称为二极管部80。即，二极管部80是在俯视时与阴极区重叠的区域。在半导体基板10的下表面，可以在除阴极区以外的区域设置P+型的集电区。在本说明书中，有时将二极管部80沿Y轴方向延长至后述的栅极布线的延长区81也包含于二极管部80。在延长区81的下表面设置有集电区。
晶体管部70在与半导体基板10的下表面相接的区域具有P+型的集电区。另外，晶体管部70在半导体基板10的上表面侧周期性地配置有N型的发射区、P型的基区、具有栅极导电部和栅极绝缘膜的栅极结构。
半导体装置100可以在半导体基板10的上方具有一个以上的焊盘。本例的半导体装置100具有栅极焊盘164。半导体装置100也可以具有阳极焊盘、阴极焊盘以及电流检测焊盘等焊盘。各焊盘配置于端边162的附近。端边162的附近是指俯视时的端边162与发射极之间的区域。在半导体装置100的实际安装时，各焊盘可以经由导线等布线与外部的电路连接。
对栅极焊盘164施加栅极电位。栅极焊盘164与有源部160的栅极沟槽部的导电部电连接。半导体装置100具备将栅极焊盘164与栅极沟槽部连接的栅极布线。在图1中，对栅极布线标注斜线的阴影。
本例的栅极布线具有外周栅极布线130和有源侧栅极布线131。外周栅极布线130在俯视时配置在有源部160与半导体基板10的端边162之间。本例的外周栅极布线130在俯视时包围有源部160。也可以将在俯视时被外周栅极布线130包围的区域设为有源部160。另外，在栅极布线的下方形成有阱区。阱区是比后述的基区浓度高的P型区域，并从半导体基板10的上表面形成至比基区深的位置。也可以将在俯视时被阱区包围的区域设为有源部160。
外周栅极布线130与栅极焊盘164连接。外周栅极布线130配置在半导体基板10的上方。外周栅极布线130可以是包含铝等的金属布线。
有源侧栅极布线131设置于有源部160。通过在有源部160设置有源侧栅极布线131，对于半导体基板10的各区域来说，能够减少距栅极焊盘164的布线长度的偏差。
外周栅极布线130和有源侧栅极布线131与有源部160的栅极沟槽部连接。外周栅极布线130和有源侧栅极布线131配置在半导体基板10的上方。外周栅极布线130和有源侧栅极布线131可以是由掺杂有杂质的多晶硅等半导体形成的布线。
有源侧栅极布线131可以与外周栅极布线130连接。本例的有源侧栅极布线131以在Y轴方向上的大致中央横穿有源部160的方式沿X轴方向从夹持有源部160的一个外周栅极布线130延伸到另一个外周栅极布线130而设置。在通过有源侧栅极布线131分割有源部160的情况下，在各个分割区域中，可以沿X轴方向交替地配置有晶体管部70和二极管部80。
半导体装置100可以具备未图示的温度感测部和/或未图示的电流检测部，该温度感测部为由多晶硅等形成的PN结二极管，该电流检测部模拟设置在有源部160的晶体管部的动作。
在俯视时，本例的半导体装置100在有源部160与端边162之间具备边缘终端结构部90。本例的边缘终端结构部90配置在外周栅极布线130与端边162之间。边缘终端结构部90缓解半导体基板10的上表面侧的电场集中。边缘终端结构部90可以具备包围有源部160而设置为环状的保护环、场板以及降低表面电场中的至少一者。
图2是图1中的区域D的放大图。区域D是包括晶体管部70、二极管部80、以及有源侧栅极布线131的区域。虽然在图1中进行了省略，但是在X轴方向上，在晶体管部70与二极管部80之间配置有边界区200。本例的半导体装置100具备设置于半导体基板10的上表面侧的内部的栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14以及接触区15。栅极沟槽部40和虚设沟槽部30分别是沟槽部的一例。另外，本例的半导体装置100具备设置于半导体基板10的上表面的上方的发射极52和有源侧栅极布线131。发射极52是上表面电极的一例。发射极52和有源侧栅极布线131彼此分离地设置。
在发射极52与半导体基板10的上表面之间以及有源侧栅极布线131与半导体基板10的上表面之间设置有层间绝缘膜，但在图2中省略。在本例的层间绝缘膜，以贯通该层间绝缘膜的方式设置有接触孔54。在图2中，对各个接触孔54标注斜线的阴影。
发射极52设置于栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14以及接触区15的上方。发射极52通过接触孔54与半导体基板10的上表面的发射区12、接触区15以及基区14接触。另外，发射极52通过设置于层间绝缘膜的接触孔而与虚设沟槽部30内的虚设导电部连接。发射极52可以在Y轴方向上的虚设沟槽部30的前端与虚设沟槽部30的虚设导电部连接。虚设沟槽部30的虚设导电部可以不与发射极52和栅极导电部连接，也可以被控制为不同于发射极52的电位和栅极导电部的电位的电位。
有源侧栅极布线131通过设置于层间绝缘膜的接触孔而与栅极沟槽部40连接。有源侧栅极布线131可以在Y轴方向上的栅极沟槽部40的前端部41与栅极沟槽部40的栅极导电部连接。有源侧栅极布线131不与虚设沟槽部30内的虚设导电部连接。
发射极52由包含金属的材料形成。在图2中，示出了设置有发射极52的范围。例如，发射极52的至少一部分区域由铝或铝-硅合金、例如AlSi、AlSiCu等金属合金形成。发射极52可以在由铝等形成的区域的下层具有由钛、钛化合物等形成的阻挡金属。而且，也可以具有在接触孔内以与阻挡金属和铝等相接的方式埋入钨等而形成的插塞。
阱区11与有源侧栅极布线131重叠地设置。阱区11也以预定的宽度延伸地设置在不与有源侧栅极布线131重叠的范围内。本例的阱区11相对于接触孔54的Y轴方向上的端部向有源侧栅极布线131侧分离地设置。阱区11是掺杂浓度比基区14的掺杂浓度高的第二导电型的区域。本例的基区14为P型，阱区11为P+型。
晶体管部70、二极管部80以及边界区200分别具有在第一方向上排列有多个的沟槽部。在本例的晶体管部70，沿着第一方向交替地设置有一个以上的栅极沟槽部40、以及一个以上的虚设沟槽部30。在本例的二极管部80中沿着第一方向而设置有多个虚设沟槽部30。在本例的二极管部80不设置栅极沟槽部40。在本例的边界区200，沿着第一方向设置有多个虚设沟槽部30。在本例的边界区200不设置栅极沟槽部40。
本例的栅极沟槽部40可以具有沿着与第一方向垂直的第二方向而延伸的两个直线部分39(沿着第二方向呈直线状的沟槽的部分)、以及将两个直线部分39连接的前端部41。图2中的第二方向是Y轴方向。
优选前端部41的至少一部分在俯视时被设置为曲线状。通过使前端部41将两个直线部分39的Y轴方向上的端部彼此连接，从而能够缓解直线部分39的端部处的电场集中。
在晶体管部70中，虚设沟槽部30设置在栅极沟槽部40的各个直线部分39之间。在各个直线部分39之间可以设置有一条虚设沟槽部30，也可以设置有多条虚设沟槽部30。虚设沟槽部30可以具有沿第二方向延伸的直线形状，也可以与栅极沟槽部40同样地具有直线部分29和前端部31。图2所示的半导体装置100包括不具有前端部31的直线形状的虚设沟槽部30、以及具有前端部31的虚设沟槽部30这两者。
阱区11的扩散深度可以比栅极沟槽部40和虚设沟槽部30的深度深。在俯视时，栅极沟槽部40的Y轴方向上的端部和虚设沟槽部30的Y轴方向上的端部设置于阱区11。即，在各沟槽部的Y轴方向上的端部，各沟槽部的深度方向上的底部被阱区11覆盖。由此，能够缓解各沟槽部的该底部处的电场集中。
在第一方向上，在各沟槽部之间设置有台面部。台面部是指在半导体基板10的内部被沟槽部夹持的区域。作为一例，台面部的上端是半导体基板10的上表面。台面部的下端的深度位置与沟槽部的下端的深度位置相同。本例的台面部在半导体基板10的上表面沿着沟槽且在第二方向(Y轴方向)上延伸而设置。在本例中，在晶体管部70设置有台面部60，在二极管部80和边界区200设置有台面部61。在本说明书中简称为台面部的情况下，分别是指台面部60和台面部61。
在各个台面部设置有基区14。将在台面部中在半导体基板10的上表面露出的基区14中的、最接近有源侧栅极布线131地配置的区域设为基区14-e。虽然在图2中示出配置于各个台面部的第二方向上的一个端部的基区14-e，但是在各个台面部的另一个端部也配置有基区14-e。在各个台面部，在俯视时被基区14-e夹持的区域可以设置有第一导电型的发射区12和第二导电型的接触区15中的至少一者。本例的发射区12为N+型，接触区15为P+型。发射区12和接触区15在深度方向上可以设置在基区14与半导体基板10的上表面之间。
晶体管部70的台面部60具有在半导体基板10的上表面露出的发射区12。发射区12与栅极沟槽部40相接地设置。与栅极沟槽部40相接的台面部60可以设置有在半导体基板10的上表面露出的接触区15。
台面部60中的接触区15和发射区12分别从X轴方向上的一个沟槽部设置到另一个沟槽部为止。作为一例，台面部60的接触区15和发射区12沿着沟槽部的第二方向(Y轴方向)而交替地配置。
在其他例中，台面部60的接触区15和发射区12可以沿着沟槽部的第二方向(Y轴方向)而设置为条状。例如，在与沟槽部相接的区域设置有发射区12，在被发射区12夹持的区域设置有接触区15。
在二极管部80和边界区200的台面部61不设置发射区12。在台面部61的上表面可以设置有基区14和接触区15。在台面部61的上表面，在被基区14-e夹持的区域可以与各个基区14-e相接地设置有接触区15。在台面部61的上表面被接触区15夹持的区域可以设置有基区14。基区14可以配置于被接触区15夹持的整个区域。
在各个台面部的上方设置有接触孔54。接触孔54配置于被基区14-e夹持的区域。本例的接触孔54设置于接触区15、基区14以及发射区12的各区域的上方。接触孔54不设置在与基区14-e和阱区11相对应的区域。接触孔54可以配置在台面部60的第一方向(X轴方向)上的中央。
在二极管部80中，在与半导体基板10的下表面相邻的区域设置有N+型的阴极区82。在半导体基板10的下表面，在未设置阴极区82的区域可以设置有P+型的集电区22。阴极区82和集电区22设置在半导体基板10的下表面23与缓冲区20之间。在图2中，用虚线表示阴极区82与集电区22的边界。
阴极区82在Y轴方向上与阱区11分离地配置。由此，能够确保掺杂浓度比较高且形成至深的位置的P型的区域(阱区11)与阴极区82之间的距离，提高耐压。本例的阴极区82的Y轴方向上的端部配置为比接触孔54的Y轴方向上的端部更远离阱区11。在其他例子中，阴极区82的Y轴方向上的端部可以配置在阱区11与接触孔54之间。
图3是示出图2中的e-e截面的一例的图。e-e截面是通过发射区12和阴极区82的XZ面。本例的半导体装置100在该截面中具有半导体基板10、层间绝缘膜38、发射极52以及集电极24。
层间绝缘膜38设置在半导体基板10的上表面。层间绝缘膜38是包含添加有硼或磷等杂质的硅酸盐玻璃等绝缘膜、热氧化膜、以及其他绝缘膜中的至少一层的膜。在层间绝缘膜38设置有在图2中说明的接触孔54。
发射极52设置于层间绝缘膜38的上方。发射极52通过层间绝缘膜38的接触孔54与半导体基板10的上表面21接触。集电极24设置于半导体基板10的下表面23。发射极52和集电极24由铝等金属材料形成。在本说明书中，将连结发射极52和集电极24的方向(Z轴方向)称为深度方向。
半导体基板10具有N型或N-型的漂移区18。漂移区18分别设置于晶体管部70、二极管部80以及边界区200。
在晶体管部70的台面部60，从半导体基板10的上表面21侧起依次设置有N+型的发射区12和P型的基区14。在基区14的下方设置有漂移区18。在台面部60可以设置有N+型的蓄积区16。蓄积区16配置在基区14与漂移区18之间。
发射区12在半导体基板10的上表面21露出，并且与栅极沟槽部40相接地设置。发射区12可以与台面部60的两侧的沟槽部相接。发射区12的掺杂浓度高于漂移区18的掺杂浓度。
基区14设置于发射区12的下方。本例的基区14与发射区12相接地设置。基区14可以与台面部60的两侧的沟槽部相接。
蓄积区16设置于基区14的下方。蓄积区16是掺杂浓度比漂移区18的掺杂浓度高的N+型的区域。即，蓄积区16的施主浓度比漂移区18的施主浓度高。通过在漂移区18与基区14之间设置高浓度的蓄积区16，从而能够提高载流子注入促进效果(IE效果)，降低导通电压。蓄积区16可以以覆盖各台面部60中的基区14的整个下表面的方式设置。
在二极管部80和边界区200的台面部61，与半导体基板10的上表面21相接地设置有P型的基区14。在基区14的下方设置有漂移区18。在台面部61，在基区14的下方可以设置有蓄积区16。
在各个晶体管部70、二极管部80以及边界区200中，在漂移区18之下可以设置有N+型的缓冲区20。缓冲区20的掺杂浓度比漂移区18的掺杂浓度高。缓冲区20可以具有掺杂浓度比漂移区18的掺杂浓度高的浓度峰。浓度峰的掺杂浓度是指浓度峰的顶点处的掺杂浓度。另外，漂移区18的掺杂浓度可以使用掺杂浓度分布大致平坦的区域中的掺杂浓度的平均值。
缓冲区20在半导体基板10的深度方向(Z轴方向)上可以具有两个以上的浓度峰。缓冲区20的浓度峰例如可以设置在与氢(质子)或磷的化学浓度峰相同的深度位置。缓冲区20可以作为防止从基区14的下端扩展的耗尽层到达P+型的集电区22和N+型的阴极区82的场截止层而发挥功能。
在晶体管部70中，在缓冲区20之下设置有P+型的集电区22。集电区22的受主浓度高于基区14的受主浓度。集电区22可以包含与基区14相同的受主，也可以包含与基区14不同的受主。集电区22的受主例如是硼。
在二极管部80中，在缓冲区20之下设置有N+型的阴极区82。阴极区82的施主浓度高于漂移区18的施主浓度。阴极区82的施主例如为氢或磷。应予说明，成为各区域的施主和受主的元素不限于上述的例子。
在边界区200，在缓冲区20之下设置有P+型的集电区22。边界区200的集电区22可以具有与晶体管部70的集电区22相同的掺杂浓度。将阴极区82与集电区22在X轴方向上的边界位置设为二极管部80与边界区200在X轴方向上的边界位置。另外，将与发射区12相接的栅极沟槽部40中的、在X轴方向上最靠近二极管部80地配置的栅极沟槽部40设为晶体管部70与边界区200在X轴方向上的边界位置。可以将该栅极沟槽部40的X轴方向上的中央位置设为晶体管部70与边界区200在X轴方向上的边界位置。与在X轴方向上最靠近二极管部80地配置的发射区12相接的两个沟槽部中的靠二极管部80侧的沟槽部可以是虚设沟槽部30。可以将该情况下的虚设沟槽部30设为晶体管部70与边界区200在X轴方向上的边界位置。例如，对于边界区200而言，配置于半导体基板10的上表面21侧的台面部61的结构与二极管部80相同，下表面23侧的结构(在本例中为集电区22和缓冲区20)与晶体管部70相同。
在边界区200可以设置有发射区12。其中，在该情况下，在边界区200不设置栅极沟槽部40。另外，晶体管部70与边界区200之间的边界位置处的沟槽部是虚设沟槽部30。即，在边界区200中不产生晶体管动作。在边界区200可以设置有栅极沟槽部40。其中，在该情况下，在边界区200不设置发射区12。即，在边界区200中不产生晶体管动作。
集电区22和阴极区82在半导体基板10的下表面23露出，并与集电极24连接。集电极24可以与半导体基板10的整个下表面23接触。发射极52和集电极24由铝等金属材料形成。
在半导体基板10的上表面21侧设置有一个以上的栅极沟槽部40、以及一个以上的虚设沟槽部30。各沟槽部从半导体基板10的上表面21起贯通基区14而设置到基区14的下方为止。在设置有发射区12、接触区15以及蓄积区16中的至少任一者的区域中，各沟槽部也贯通这些掺杂区。沟槽部贯通掺杂区不限于按照在形成掺杂区之后形成沟槽部的顺序来制造。在形成沟槽部后，在沟槽部之间形成掺杂区的情况也包含在沟槽部贯通掺杂区的情况之中。
如上所述，在晶体管部70设置有栅极沟槽部40和虚设沟槽部30。在本例的二极管部80和边界区200设置有虚设沟槽部30，不设置栅极沟槽部40。其中，在边界区200与晶体管部70之间的边界可以配置有栅极沟槽部40，也可以配置有虚设沟槽部30。
栅极沟槽部40具有设置于半导体基板10的上表面21的栅极沟槽、栅极绝缘膜42以及栅极导电部44。栅极绝缘膜42以覆盖栅极沟槽的内壁的方式设置。栅极绝缘膜42可以通过将栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部设置于比栅极绝缘膜42靠内侧的位置。即，栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。
栅极导电部44在深度方向上可以设置得比基区14长。该截面处的栅极沟槽部40在半导体基板10的上表面21被层间绝缘膜38覆盖。栅极导电部44与栅极布线电连接。若对栅极导电部44施加预定的栅极电压，则在基区14中的与栅极沟槽部40相接的界面的表层形成由电子的反型层形成的沟道。
虚设沟槽部30在该截面可以具有与栅极沟槽部40相同的结构。虚设沟槽部30具有设置于半导体基板10的上表面21的虚设沟槽、虚设绝缘膜32以及虚设导电部34。虚设导电部34与发射极52电连接。虚设绝缘膜32以覆盖虚设沟槽的内壁的方式设置。虚设导电部34设置于虚设沟槽的内部，并且设置在比虚设绝缘膜32更靠内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设导电部34可以由与栅极导电部44相同的材料形成。例如虚设导电部34由多晶硅等导电材料形成。虚设导电部34在深度方向上可以具有与栅极导电部44相同的长度。
本例的栅极沟槽部40和虚设沟槽部30在半导体基板10的上表面21被层间绝缘膜38覆盖。应予说明，虚设沟槽部30和栅极沟槽部40的底部可以是向下侧凸出的曲面状(在截面中为曲线状)。
本例的半导体装置100具备寿命调整区206，该寿命调整区206包括调整载流子的寿命的寿命抑制剂。本例的寿命调整区206是电荷载流子的寿命局部性地小的区域。电荷载流子是电子或空穴。有时仅将电荷载流子称为载流子。
通过向半导体基板10注入氦等带电粒子，从而在注入位置的附近形成有空位等晶格缺陷204。晶格缺陷204生成复合中心。晶格缺陷204可以以单原子空位(V)、多原子空位(VV)等空位为主体，可以是位错，也可以是晶格间原子，还可以是过渡金属等。例如，与空位相邻的原子具有悬挂键。广义上，在晶格缺陷204中也可以包含施主和/或受主，但是在本说明书中，有时将以空位为主体的晶格缺陷204称为空位型晶格缺陷、空位型缺陷、或者简称为晶格缺陷。在本说明书中，有时将晶格缺陷204作为有助于载流子的复合的复合中心，简称为复合中心、或寿命抑制剂。寿命抑制剂可以通过向半导体基板10注入氦离子而形成。可以将晶格缺陷204的密度设为氦化学浓度。应予说明，通过注入氦而形成的寿命抑制剂有时被存在于缓冲区20的氢终止，因此寿命抑制剂的密度峰的深度位置与氦化学浓度峰的深度位置有时不一致。除此以外，在向半导体基板10注入氢离子的情况下，寿命抑制剂可以形成在比射程更靠注入面侧的氢离子的通过区域。
晶格缺陷204是寿命抑制剂的一例。在图3中，利用×标记示意性地表示带电粒子的注入位置处的晶格缺陷204。由于载流子在晶格缺陷204大量残留的区域中被晶格缺陷204捕获，所以载流子的寿命变短。通过调整载流子的寿命，从而能够调整二极管部80的反向恢复时间、反向恢复损耗等特性。在半导体基板10的深度方向上，可以将载流子寿命呈现极小值的位置设为寿命调整区206的深度位置。
寿命调整区206配置在半导体基板10的上表面21侧的位置。上表面21侧是指从半导体基板10的深度方向上的中央位置起到半导体基板10的上表面21为止的区域。本例的寿命调整区206配置在比沟槽部的下端更靠下方的位置。
寿命调整区206设置于二极管部80。寿命调整区206可以设置在X轴方向上的整个二极管部80。寿命调整区206也设置于边界区200的一部分。在边界区200，将不设置寿命调整区206的区域设为第一部分201，将设置有寿命调整区206的区域设为第二部分202。第一部分201是与寿命调整区206相同的深度位置的载流子寿命比二极管部80的寿命调整区206的载流子寿命更短的区域。第一部分201也可以是未注入用于形成晶格缺陷204等寿命抑制剂的氦等带电粒子的区域。第一部分201中的氦等带电粒子的化学浓度(/cm3)可以与漂移区18的Z轴方向上的中央处的该带电粒子的化学浓度相同。
第一部分201在X轴方向上与晶体管部70相接。将第一部分201的X轴方向上的宽度设为W1。第二部分202在X轴方向上与二极管部80相接。将第二部分202的X轴方向上的宽度设为W2。第二部分202的寿命调整区206是二极管部80的寿命调整区206沿X轴方向延伸地设置的区域。边界区200的寿命调整区206可以设置在与二极管部80的寿命调整区206相同的深度位置。第一部分201和第二部分202在X轴方向上彼此相接。边界区200的X轴方向的宽度为W1+W2。
图4示出图3的a-a’线上的寿命抑制剂的密度分布210的一例。如上所述，本例的寿命抑制剂是晶格缺陷204。a-a’线是通过第一部分201与第二部分202的边界附近，深度位置与寿命调整区206相同，并且与X轴平行的直线。
将第一部分201中的寿命抑制剂的密度设为k1。密度k1可以使用该深度处的第一部分201的寿命抑制剂密度的最小值，也可以使用平均值。将第二部分202中的寿命抑制剂的密度设为k2。密度k2可以使用该深度处的第二部分202的寿命抑制剂密度的最大值，也可以使用平均值。密度k2大于密度k1。可以将寿命抑制剂的密度成为k1和k2的平均值(即，(k1+k2)/2)的位置作为第一部分201和第二部分202的X轴方向上的边界位置。在寿命抑制剂密度的最小值为上述的利用SIMS等进行的测定的检测下限以下的情况下，密度k1可以作为该检测下限浓度。如图4的单点划线所示，在寿命抑制剂密度持续减少而无法计测寿命抑制剂密度的最小值的情况下，例如可以将密度k1设为密度k2的1％的值，可以设为密度k2的0.1％的值，可以定义为密度k2的0.01％。在寿命抑制剂密度的最小值为上述的利用SIMS等的测定的检测下限以下的情况下，也可以同样地定义。
X轴方向上的密度分布210具有寿命抑制剂的密度从第二部分202朝向第一部分201减少的横斜坡212。横斜坡212是寿命抑制剂的密度从k2起连续地减少直到k1为止的部分。即，横斜坡212在从第二部分202朝向第一部分201的方向上不具有寿命抑制剂的密度增大的部分。
将横斜坡212的X轴方向上的宽度设为W3。宽度W3可以是寿命抑制剂的密度从β×k2减少到α×k1的部分的宽度。β可以是1，也可以是小于1的值。在寿命抑制剂的密度从k2开始下降的位置不清楚的情况下，可以将β设为小于1的值(例如0.9)。α可以是1，也可以是大于1的值。在寿命抑制剂的密度收敛于k1的位置不清楚的情况下，可以将α设为大于1的值(例如1.1)。也可以将寿命抑制剂的密度从k2减少到k1和k2的平均值的部分的宽度W4的2倍设为横斜坡212的X轴方向的宽度。
在图3中说明的第一部分201的宽度W1小于第二部分202的宽度W2。即，W1＜W2。由此，能够增大在边界区200设置寿命调整区206的部分。因此，能够抑制载流子从晶体管部70流向二极管部80，并能够降低二极管部80的反向恢复损耗。宽度W1可以为宽度W2的一半以下，也可以为1/4以下。
第一部分201的宽度W1为横斜坡212的宽度(例如W3)以上。由此，能够降低寿命调整区206对晶体管部70的阈值电压等造成的影响。晶格缺陷204等寿命抑制剂能够通过使用掩模等向半导体基板10局部地照射氦等带电粒子而形成。由此，能够在不被掩模覆盖的区域形成寿命调整区206。另一方面，在掩模的端部附近，带电粒子也会绕到掩模的下方。因此，在被掩模覆盖的区域中，也在从掩模的端部起预定的范围内形成有寿命抑制剂。因此，X轴方向上的寿命抑制剂的密度分布210具有横斜坡212。
在本例中，通过将第一部分201的宽度W1设为横斜坡212的宽度以上，从而防止横斜坡212到达晶体管部70。因此，能够抑制在晶体管部70形成寿命抑制剂，并能够抑制阈值电压的变化等。宽度W1可以是横斜坡212的宽度的2倍以上，也可以是5倍以上，还可以是10倍以上。
如图3所示，将晶体管部70的台面部60的X轴方向上的宽度设为Wm。晶体管部70的台面部60的宽度可以是恒定的。在晶体管部70的台面部60的宽度不为恒定的情况下，将最靠近边界区200的台面部60的宽度设为台面部60的宽度Wm。第一部分201的宽度W1可以大于台面部60的宽度Wm。第一部分201的宽度W1可以为台面部60的宽度Wm的2倍以上，也可以为3倍以上。在第一部分201可以包括一个以上的台面部61，也可以包括多个台面部61。
如图3所示，将多个沟槽部排列的排列方向(X轴方向)上的宽度设为Wt。宽度Wt可以是栅极沟槽部40的宽度，也可以是虚设沟槽部30的宽度。宽度Wt可以是上表面21处的沟槽部的宽度，也可以是深度方向(Z轴方向)上的沟槽部的深度的一半的深度位置处的宽度，还可以设为沟槽部的最宽的宽度。在本例中，宽度Wt设为沟槽部的最宽的宽度。第一部分201的宽度W1可以大于将边界区200中的至少一个沟槽部的宽度Wt与夹持该沟槽部的两个台面部的宽度(2×Wm)相加而得的宽度(Wt+2Wm)。该情况下的沟槽部的宽度Wm可以是虚设沟槽部30的宽度Wm，也可以是栅极沟槽部40的宽度Wm。沟槽部的宽度Wm可以是边界区200的一个以上的沟槽部的宽度Wm的最大值，也可以是最小值，还可以是平均值。沟槽部的宽度Wm可以是第一部分201的一个以上的沟槽部的宽度Wm的最大值，也可以是最小值，还可以是平均值。
由此，能够降低寿命调整区206对晶体管部70造成的影响。另外，通过将第一部分201的宽度W1设为台面部60的宽度Wm的2倍以上，从而容易维持最靠近边界区200的晶体管部70的台面部60中的载流子浓度，并抑制了载流子浓度朝向边界区200而减少。由此，能够抑制该台面部60中的IGBT的导通电压的减少。另外，通过使第一部分201的宽度W1大于将边界区200中的至少一个沟槽部的宽度Wt与夹持该沟槽部的两个台面部的宽度(2×Wm)相加而得的宽度(Wt+2Wm)，从而容易维持最靠近边界区200的晶体管部70的台面部60中的载流子浓度，并抑制了载流子浓度朝向边界区200而减少。由此，能够抑制该台面部60中的IGBT的导通电压的减少。
图5示出图3的b-b’线上的、寿命抑制剂的密度分布220的一例。b-b’线为在第二部分202通过寿命调整区206且与Z轴平行的直线。
在第二部分202，密度分布220具有密度峰222。密度峰222是包括寿命抑制剂的密度呈现极大值k2的深度位置Zp的部分。密度峰222可以是密度分布的形状为山形的部分。若向深度位置Zp照射氦等带电粒子，则在深度位置Zp形成有大量的寿命抑制剂。另外，由于带电粒子的射程的偏差，在密度分布220中形成有顶点配置于深度位置Zp的密度峰222。图4所示的密度分布210是深度位置Zp处的X轴方向上的寿命抑制剂密度的分布。
利用实线来表示将氦等带电粒子的注入面设为上表面21的情况下的寿命抑制剂的密度分布220，利用单点划线来表示将注入面设为下表面23的情况下的寿命抑制剂的密度分布220。由于注入面的不同，Z轴方向的寿命抑制剂的密度分布220有时以深度位置Zp为中心而成为非对称。在注入面为上表面21的情况下，Z轴方向的寿命抑制剂的密度分布220示出向-Z方向(上表面21侧)拉出尾部224且向+Z方向(下表面23侧)急剧地减少的分布。在注入面为下表面23的情况下，Z轴方向的寿命抑制剂的密度分布220示出向+Z方向(下表面23侧)拉出尾部224且向-Z方向(上表面21侧)急剧地减少的分布。密度k1可以如本例那样与注入面侧的寿命抑制剂密度分布的尾部224的密度的值一致，也可以不一致。
将密度峰222的Z轴方向的宽度(峰宽)设为W5。可以将密度峰222的半峰全宽设为峰宽W5。在其他例子中，在密度峰222中，也可以将寿命抑制剂密度成为α×k1以上的部分的宽度W6设为密度峰222的峰宽。α可以是1，也可以是大于1的值。例如，α为1.1。在注入面侧的寿命抑制剂密度分布的尾部224的密度的值大于密度k1的情况下，可以设定为寿命抑制剂密度α×k1大于寿命抑制剂密度分布的尾部224的密度的值。其中，在该情况下，设定为寿命抑制剂密度α×k1小于密度k2。
在图3中说明的第一部分201的宽度W1可以为密度峰222的峰宽(例如W5)以上。有密度峰222的峰宽越大，则在图4中说明的横斜坡212的宽度的偏差越大的倾向。通过将宽度W1设为密度峰222的峰宽以上，从而即使在横斜坡212的宽度上产生偏差，也能够抑制横斜坡212到达晶体管部70。横斜坡212的宽度可以小于密度峰222的峰宽。第一部分201的宽度W1可以为密度峰222的峰宽的2倍以上，也可以为5倍以上，还可以为10倍以上。第一部分201的宽度W1可以为密度峰222的宽度W6以上。
图6是示出边界区200的其他结构例的图。图6所示的截面是包括第一部分201、以及第二部分202的一部分的XZ面。本例的边界区200具有比图3所示的边界区200更多的台面部61。如在图5中说明的那样，将从半导体基板10的上表面21起到密度峰222的顶点为止的Z轴方向上的距离设为Zp。第一部分201的宽度W1可以为距离Zp以上。有距离Zp越大，则在图4中说明的横斜坡212的宽度的偏差越大的倾向。通过将宽度W1设为距离Zp以上，从而即使在横斜坡212的宽度上产生偏差，也能够抑制横斜坡212到达晶体管部70。横斜坡212的宽度可以小于距离Zp。第一部分201的宽度W1可以为距离Zp的1.5倍以上，也可以为2倍以上，还可以为3倍以上。
第二部分202的宽度W2可以为距离Zp以上。由此，能够确保第二部分202的面积，并能够抑制载流子从晶体管部70流向二极管部80。宽度W2可以为距离Zp的2倍以上，可以为5倍以上，也可以为10倍以上，还可以为15倍以上。第一部分201的宽度W1可以大于第二部分202的宽度W2。第一部分201的宽度W1可以为第二部分202的宽度W2的2倍以上，也可以为5倍以上，也可以为10倍以上，还可以为15倍以上。
在本说明书中说明的各例中，第一部分201的宽度W1可以为1μm以上。通过将宽度W1设为1μm以上，从而能够获得抑制晶体管部70成为导通状态的阈值电压的变化这一效果。宽度W1可以为5μm以上，也可以为10μm以上，还可以为20μm以上。宽度W1越大，越容易抑制阈值电压的变化。其中，若使宽度W1变得过大，则虽然阈值电压的变化抑制的效果饱和，但是导致半导体装置100变大。宽度W1可以为200μm以下。宽度W1可以为150μm以下，可以为100μm以下，也可以为50μm以下，还可以为30μm以下。另外，边界区200的宽度W1+W2可以为200μm以下。宽度W1+W2可以为150μm以下，也可以为100μm以下。宽度W1+W2可以为30μm以上，可以为50μm以上，也可以为70μm以上，还可以为100μm以上。
第一部分201的宽度W1可以为边界区200的宽度W1+W2的10％以上。宽度W1可以为宽度W1+W2的20％以上，也可以为30％以上。宽度W1可以为宽度W1+W2的50％以下，也可以为40％以下，还可以为30％以下。由此，能够确保第二部分202的面积，并能够抑制载流子从晶体管部70流向二极管部80。
图7是示出e-e截面的另一例的图。本例的半导体装置100的蓄积区16的配置与本说明书中说明的其他例不同。关于半导体装置100的除蓄积区16以外的结构，与在本说明书中说明的任一例相同。
本例的蓄积区16也配置于第一部分201的至少一部分台面部61。在第一部分201的台面部61中的最靠近晶体管部70的一个以上的台面部61也可以配置有蓄积区16。在本例中，在第二部分202不设置蓄积区16。蓄积区16与寿命调整区206在俯视时不重叠。蓄积区16与寿命调整区206在俯视时可以相接，也可以分离。
通过在晶体管部70的附近的台面部61配置蓄积区16，从而容易提高配置于晶体管部70的端部附近的台面部60中的载流子浓度，并容易获得IE效果。由于在第二部分202不设置蓄积区16，所以能够抑制在边界区200设置蓄积区16所引起的对二极管部80的影响、例如抑制反向恢复中的电场强度的增大。
图8是示出e-e截面的另一例的图。本例的半导体装置100的台面部61的结构与本说明书中说明的其他例子不同。关于半导体装置100的除台面部61以外的结构，与在本说明书中说明的任一例相同。二极管部80和边界区200可以具有相同结构的台面部61。
本例的台面部61具有阳极区17来代替基区14。除阳极区17以外的结构与在本说明书中说明的其他例子中的台面部61相同。阳极区17是掺杂浓度与基区14的掺杂浓度不同的P型区域。在图8的例子中，阳极区17是掺杂浓度比基区14的掺杂浓度低的P-型的区域。
通过将阳极区17的掺杂浓度调整为比基区14的掺杂浓度小，从而能够将来自阳极区17的载流子注入量调整得比较小。阳极区17的掺杂浓度可以根据寿命调整区206中的寿命抑制剂的密度来调整。例如，通过减小寿命调整区206中的寿命抑制剂的密度，从而能够抑制寿命调整区206对晶体管部70的影响。但是，若减小寿命抑制剂的密度，则有时无法充分降低二极管部80中的载流子寿命。在该情况下，可以减小阳极区17的掺杂浓度而减小来自阳极区17的载流子注入量。
图9是示出e-e截面的另一例的图。本例的半导体装置100与本说明书中说明的其他例子的不同点在于，具备下端区230。半导体装置100的除下端区230以外的结构与在本说明书中说明的任一例相同。
下端区230是与晶体管部70的多个沟槽部中的至少最靠近边界区200的沟槽部的下端相接而设置的P型区域。下端区230的掺杂浓度可以比基区14的掺杂浓度低，也可以比阳极区17的掺杂浓度低。下端区230是不与发射极52相接的浮置区。
在图9的例子中，最靠近边界区200的沟槽部是指配置在晶体管部70与边界区200之间的边界位置的栅极沟槽部40。通过设置下端区230，从而能够缓解沟槽部的下端附近的电场集中，并能够提高半导体装置100的耐压。
下端区230可以遍及晶体管部70中的多个沟槽部而连续地设置。在图9的例子中，遍及晶体管部70的全部沟槽部而连续地设置有下端区230。在晶体管部70中，下端区230与基区14分离地配置。在基区14与下端区230之间配置有N型区域。该N型的区域可以是蓄积区16和漂移区18中的至少一者。在图9的例子中，在基区的下方依次配置有蓄积区16、漂移区18以及下端区230。下端区230与上表面21之间的距离小于寿命调整区206与上表面21之间的距离。即，下端区230配置于比寿命调整区206更靠上方的位置。
下端区230可以设置于边界区200。本例的下端区230被设置为从晶体管部70起沿X轴方向延伸到第二部分202为止。在X轴方向上，下端区230可以在第二部分202的内部终止。即，下端区230可以不设置于二极管部80。在俯视时，下端区230与寿命调整区206在边界区200中局部重叠地配置。通过使下端区230延伸到第二部分202为止，从而能够提高晶体管部70的雪崩耐量，并能够抑制在晶体管部70产生雪崩击穿。
图10是示出e-e截面的另一例的图。本例的半导体装置100的下端区230的配置与图9的例子不同。半导体装置100的除下端区230以外的结构与本说明书中说明的任一例相同。
本例的下端区230被设置为从晶体管部70起沿X轴方向延伸到二极管部80为止。在X轴方向上，下端区230可以在二极管部80的内部终止。即，二极管部80具有在X轴方向上不设置下端区230的区域。在X轴方向上，二极管部80具有下端区230的区域的宽度可以小于二极管部80不具有下端区230的区域的宽度。在二极管部80，下端区230可以仅配置于在X轴方向上的端部配置的台面部61，而不配置在其他台面部61。通过使下端区230延伸到二极管部80，从而能够提高晶体管部70的雪崩耐量，并能够抑制在晶体管部70产生雪崩击穿。
图11是示出e-e截面的另一例的图。本例的半导体装置100的下端区230的配置与图9和图10的例子不同。半导体装置100的除下端区230以外的结构与本说明书中说明的任一例相同。
本例的下端区230被设置为从晶体管部70起沿X轴方向延伸设置到第一部分201为止。在本例中，在X轴方向上，下端区230在第一部分201的内部终止。即，本例的下端区230不设置于第二部分202和二极管部80。在俯视时，下端区230与寿命调整区206不重叠。在俯视时，下端区230与寿命调整区206可以相接，也可以分离。
若使下端区230延伸到边界区200，则晶体管部70的漂移区18的空穴容易通过下端区230而脱离到边界区200。因此，晶体管部70的IE效果降低。越使下端区230沿X轴方向延伸，空穴越容易脱离到边界区200，因此晶体管部70的IE效果降低。在本例中，由于使下端区230在第一部分201终止，所以能够维持晶体管部70的IE效果，并且如在图9等中说明的那样提高晶体管部70的雪崩耐量。
在X轴方向上，将下端区230与第二部分202之间的距离设为W7。距离W7可以为在图4等中说明的横斜坡212的宽度(例如W3)以上。距离W7可以为横斜坡212的宽度的2倍以上，也可以为5倍以上，还可以为10倍以上。距离W7可以为在图3等中说明的台面宽度Wm以上，也可以为台面宽度Wm的2倍以上。
图12是示出俯视时的第一部分201与第二部分202的配置例的图。在图12中示出边界区200的各部分相对于各沟槽部的相对位置。在图12中，利用矩形的实线来表示设置有边界区200的范围，利用斜线的阴影来表示设置有第二部分202和寿命调整区206的范围。在边界区200，没有标注斜线的阴影的区域是第一部分201。
在图12的例子中，将晶体管部70与边界区200在X轴方向上的边界位置设为X1，将二极管部80与边界区200在X轴方向上的边界位置设为X2，将第一部分201与第二部分202在X轴方向上的边界位置设为X3。各个边界位置与在图3至图11中说明的例子相同。
在图12的例子中，将边界区200的Y轴方向的两端位置设为Y1和Y2。在图2等中示出的接触孔54在Y轴方向上具有长边。在本例中，将接触孔54的Y轴方向上的端部位置设为边界区200的Y轴方向上的端部位置。在设置于多个台面部61的接触孔54的Y轴方向上的端部位置不恒定的情况下，可以将延伸到最外侧的接触孔54的Y轴方向上的端部位置设为边界区200的Y轴方向的端部位置。
在图12的例子中，将第二部分202的Y轴方向的两端位置设为Y3和Y4。第二部分202的两端位置Y3和Y4为寿命调整区206的Y轴方向上的两端位置。两端位置Y3和Y4中的至少一者可以配置在比边界区200的两端位置Y1和Y2更靠边界区200的内侧的位置。在图12的例子中，第二部分202在Y轴方向上被第一部分201夹持。第二部分202的Y轴方向上的两端位置Y3和Y4可以配置在比图2等中说明的阴极区82的Y轴方向上的两端位置Y5和Y6更靠外侧的位置。即，二极管部80中的寿命调整区206在Y轴方向上，可以设置在比阴极区82更宽的范围。
将俯视时的第二部分202的面积设为Sk，将边界区200的面积设为S。面积Sk和面积S的面积比Sk/S可以满足下式。
0.8≤Sk/S＜1
通过将面积比Sk/S设为0.8以上，从而能够确保寿命调整区206的面积，并能够抑制载流子从晶体管部70流向二极管部80。另外，能够抑制载流子从配置于比第二部分202更靠Y轴方向的外侧的区域流向二极管部80。
位置Y1与位置Y3之间的距离、或位置Y2与位置Y4之间的距离可以大于宽度W1。位置Y1与位置Y3之间的距离、或位置Y2与位置Y4之间的距离可以大于宽度W2。位置Y1与位置Y3之间的距离、或位置Y2与位置Y4之间的距离可以分别为0.3(L1-L2)以上。作为一例，位置Y1与位置Y3之间的距离、或位置Y2与位置Y4之间的距离分别为0.5(L1-L2)。由此，能够防止载流子从第一部分201通过第二部分202，特别是从Y轴方向向二极管部80流入，能够抑制例如反向恢复耐量的降低。
图13是示出面积比Sk/S与二极管部80的反向恢复损耗Err之间的关系的图。如果抑制从晶体管部70流向二极管部80的载流子，则二极管部80的反向恢复时间变短，能够降低反向恢复损耗。在图13中示出在图3等所示的结构中不设置寿命调整区206的比较例300、设置了寿命调整区206的实施例301以及实施例302。与实施例301相比，实施例302为了形成寿命调整区206中的寿命抑制剂而照射的带电粒子的剂量为2倍。另外，利用圆圈来表示在边界区200不设置寿命调整区206的情况下(即面积比Sk/S＝0)的反向恢复损耗Err。
如图13所示，若将面积比Sk/S设为80％以上，则反向恢复损耗Err开始降低。面积比Sk/S可以为90％以上。如图13所示，若将面积比Sk/S设为90％以上，则反向恢复损耗Err大幅度地降低。面积比Sk/S可以为95％以上。
若面积比Sk/S接近100％，则反向恢复损耗Err的降低效果饱和。面积比Sk/S可以为99.5％以下，可以为99％以下，也可以为97％以下，还可以为95％以下。通过减小面积比Sk/S，从而容易确保第一部分201的宽度W1，并能够抑制晶体管部70的阈值电压的变化。
图14是示出寿命调整区206中的寿命抑制剂密度、载流子寿命以及带电粒子浓度的关系的图。带电粒子是为了形成晶格缺陷204等寿命抑制剂而照射的杂质。本例的带电粒子是氦离子。
在图4和图5等中，根据寿命抑制剂的密度分布来确定横斜坡212的宽度(例如W3)、密度峰222的峰宽(例如W5)以及密度峰222的深度位置Zp。在其他的例子中，可以根据载流子寿命(在本例中为空穴的寿命)的分布来确定这些值，也可以根据带电粒子(例如氦)的化学密度分布来确定这些值。
载流子寿命的分布可以具有使寿命抑制剂的密度分布沿纵轴方向反转而得的形状。即，寿命抑制剂的密度越高则载流子寿命越短，寿命抑制剂的密度越低则载流子寿命越长。在寿命抑制剂的密度足够低的情况下，载流子寿命可以饱和到足够高的值。有时将饱和到足够高的值的载流子寿命称为饱和载流子寿命。饱和载流子寿命的值可以为10μs以上，可以为30μs以上，也可以为100μs以上，还可以为300μs以上。饱和载流子寿命的上限值可以为10000μs以下，也可以为3000μs以下，还可以为1000μs以下。
将第一部分201中的载流子寿命设为LT1。载流子寿命LT1可以使用第一部分201的深度位置Zp处的载流子寿命的最大值，也可以使用平均值。将第二部分202中的载流子寿命设为LT2。载流子寿命LT2可以使用第二部分202的该深度处的载流子寿命的最小值，也可以使用平均值。
带电粒子(例如氦)的化学浓度分布可以具有与寿命抑制剂的密度分布相同的形状。即，带电粒子的化学浓度分布越高，则寿命抑制剂的密度越高，带电粒子的化学浓度分布越低，则寿命抑制剂的密度越低。
将第一部分201中的带电粒子的化学浓度设为He1。化学浓度He1可以使用第一部分201的深度位置Zp处的带电粒子的化学浓度的最小值，也可以使用平均值。将第二部分202中的化学浓度设为He2。化学浓度He2可以使用第二部分202的该深度处的带电粒子的化学浓度的最大值，也可以使用平均值。
在图4和图5等中说明的运算中，可以将密度k1替换为载流子寿命LT2，并且将密度k2替换为载流子寿命LT1，从而确定横斜坡212的宽度(例如W3)、密度峰222的峰宽(例如W5)、以及密度峰222的深度位置Zp。在图4和图5等中说明的运算中，可以将密度k1替换为化学浓度He1，并且将密度k2替换为化学浓度He2，从而确定横斜坡212的宽度(例如W3)、密度峰222的峰宽(例如W5)、以及密度峰222的深度位置Zp。
在图14中，对根据载流子寿命分布来计算横斜坡212的宽度(例如W3)的例子进行说明。载流子寿命LT1大于载流子寿命LT2。可以将载流子寿命成为LT1和LT2的平均值(即，(LT1+LT2)/2)的位置设为第一部分201和第二部分202的X轴方向上的边界位置。
X轴方向上的载流子寿命分布具有载流子寿命从第二部分202朝向第一部分201增大的横斜坡213。横斜坡213是载流子寿命从LT2连续地增大到LT1的部分。即，横斜坡213在从第二部分202朝向第一部分201的方向上不具有载流子寿命减少的部分。
将横斜坡213的X轴方向上的宽度设为W3。在本例中，计算出横斜坡213的宽度来作为横斜坡212的宽度。宽度W3可以是载流子寿命从α×LT2增大到β×LT1的部分的宽度。α和β与图4和图5的例子相同。也可以将载流子寿命从LT2增大到LT1和LT2的平均值的部分的宽度W4的2倍作为横斜坡213的X轴方向的宽度。
本说明书中说明的各例中的寿命调整区206能够通过从半导体基板10的上表面21或下表面23向深度位置Zp照射氦等带电粒子而形成。在带电粒子为氦离子的情况下，氦离子的剂量可以为1×1010ions/cm2以上且1×1013ions/cm2以下。氦离子的剂量可以为1×1011ions/cm2以上。氦离子的剂量可以为1×1012ions/cm2以下。
以上，使用实施方式对本发明进行了说明，但本发明的技术范围并不限定于上述实施方式所记载的范围。对本领域技术人员来说，能够对上述实施方式施加各种变更或改良是显而易见的。根据权利要求书的记载可知，施加了这样的变更或改良的方式也能够包括在本发明的技术范围内。
应当注意，权利要求书、说明书及附图中示出的装置、系统、程序及方法中的动作、过程、步骤和阶段等各处理的执行顺序只要未特别明示“早于”、“预先”等，另外，未在后续处理中使用之前的处理结果，则可以以任意顺序来实现。关于权利要求书、说明书及附图中的动作流程，即使为方便起见使用“首先”、“接着”等进行了说明，也并不意味着必须以这一顺序来实施。

Claims (17)

1.一种半导体装置，其特征在于，具备半导体基板，所述半导体基板具有上表面和下表面，
所述半导体装置具备：
晶体管部，其设置于所述半导体基板；
二极管部，其设置于所述半导体基板，并且在第一方向上与所述晶体管部并列地配置；以及
边界区，其设置于所述半导体基板，并且配置在所述晶体管部和所述二极管部之间，
所述二极管部具有寿命调整区，所述寿命调整区配置在所述半导体基板的上表面侧，并包括调整载流子的寿命的寿命抑制剂，
所述边界区具有：
第一部分，其与所述晶体管部相接，不设置所述寿命调整区；以及
第二部分，其与所述二极管部相接，供所述二极管部的所述寿命调整区延伸设置，
所述第一方向上的所述寿命抑制剂的密度分布具有所述寿命抑制剂的密度从所述边界区的所述第二部分朝向所述第一部分减少的横斜坡，
在所述第一方向上，所述第一部分的宽度小于所述第二部分的宽度，
在所述第一方向上，所述第一部分的宽度为所述横斜坡的宽度以上。
2.根据权利要求1所述的半导体装置，其特征在于，
在所述第二部分上，所述半导体基板的深度方向上的所述寿命抑制剂的所述密度分布具有密度峰，
所述第一部分的所述第一方向上的宽度为所述密度峰的所述深度方向上的峰宽以上。
3.根据权利要求2所述的半导体装置，其特征在于，
所述第一部分的所述第一方向上的宽度为从所述半导体基板的所述上表面起到所述密度峰为止的距离以上。
4.根据权利要求1所述的半导体装置，其特征在于，
所述晶体管部具有：
多个沟槽部，其在所述第一方向上并列地配置；以及
台面部，其被两个所述沟槽部夹持，
所述第一部分的所述第一方向上的宽度为所述台面部的所述第一方向上的宽度的2倍以上。
5.根据权利要求1所述的半导体装置，其特征在于，
所述晶体管部具有：
多个沟槽部，其在所述第一方向上并列地配置；以及
台面部，其被两个所述沟槽部夹持，
所述第一部分的所述第一方向上的宽度大于将所述边界区中的至少一个所述沟槽部的宽度与夹持该沟槽部的两个所述台面部的宽度相加而得的宽度。
6.根据权利要求1所述的半导体装置，其特征在于，
所述第一部分的所述第一方向上的宽度为1μm以上。
7.根据权利要求6所述的半导体装置，其特征在于，
所述第一部分的所述第一方向上的宽度为10μm以上。
8.根据权利要求1所述的半导体装置，其特征在于，
所述边界区的所述第一方向上的宽度为200μm以下。
9.根据权利要求1所述的半导体装置，其特征在于，
所述第一部分的所述第一方向上的宽度为所述边界区的所述第一方向上的宽度的10％以上。
10.根据权利要求2所述的半导体装置，其特征在于，
所述第二部分的所述第一方向上的宽度为从所述半导体基板的所述上表面起到所述密度峰为止的距离以上。
11.根据权利要求1至10中任一项所述的半导体装置，其特征在于，
所述半导体基板具有第一导电型的漂移区，
所述晶体管部具有：
发射区，其配置在所述漂移区与所述半导体基板的所述上表面之间，并且掺杂浓度比所述漂移区的掺杂浓度高；
第二导电型的基区，其配置在所述发射区与所述漂移区之间；以及
蓄积区，其配置在所述基区与所述漂移区之间，并且掺杂浓度比所述漂移区的掺杂浓度高，
在所述第一部分的至少一部分配置有所述蓄积区，
在所述第二部分不配置所述蓄积区。
12.根据权利要求1至10中任一项所述的半导体装置，其特征在于，
所述半导体基板具有第一导电型的漂移区，
所述晶体管部具有：
发射区，其配置在所述漂移区与所述半导体基板的所述上表面之间，并且掺杂浓度比所述漂移区的掺杂浓度高；以及
第二导电型的基区，其配置在所述发射区与所述漂移区之间，
所述二极管部具有第二导电型的阳极区，所述第二导电型的阳极区配置在所述漂移区与所述半导体基板的所述上表面之间，
所述基区的掺杂浓度与所述阳极区的掺杂浓度不同。
13.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
所述半导体基板具有第一导电型的漂移区，
所述晶体管部具有：
多个沟槽部，其在所述第一方向上并列地配置；以及
第二导电型的下端区，其与所述多个沟槽部中的至少最靠近所述边界区的沟槽部的下端相接地设置，
所述下端区延伸设置到所述第二部分。
14.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
所述半导体基板具有第一导电型的漂移区，
所述晶体管部具有：
多个沟槽部，其在所述第一方向上并列地配置；以及
第二导电型的下端区，其与所述多个沟槽部中的至少最靠近所述边界区的沟槽部的下端相接地设置，
所述下端区延伸设置到所述第一部分，并且，不设置在所述第二部分。
15.根据权利要求14所述的半导体装置，其特征在于，
在所述第一方向上，所述下端区与所述第二部分之间的距离为所述横斜坡的宽度以上。
16.根据权利要求1至10中任一项所述的半导体装置，其特征在于，
所述半导体装置还具备：
上表面电极，其配置在所述半导体基板的所述上表面的上方；以及
层间绝缘膜，其配置在所述上表面电极与所述半导体基板之间，
在所述边界区，在所述层间绝缘膜设置有接触孔，所述接触孔连接所述上表面电极与所述半导体基板，并且在第二方向上具有长边，
在将所述接触孔的所述第二方向上的端部设为所述边界区的所述第二方向上的端部的情况下，俯视时的所述第二部分的面积Sk与所述边界区的面积S满足下式：
0.8≤Sk/S＜1。
17.一种半导体装置，其特征在于，具备半导体基板，所述半导体基板具有上表面和下表面，
所述半导体装置具备：
晶体管部，其设置于所述半导体基板；
二极管部，其设置于所述半导体基板，并且在第一方向上与所述晶体管部并列地配置；
边界区，其设置于所述半导体基板，并且配置在所述晶体管部和所述二极管部之间；
上表面电极，其配置在所述半导体基板的所述上表面的上方；以及
层间绝缘膜，其配置在所述上表面电极与所述半导体基板之间，
所述二极管部具有寿命调整区，所述寿命调整区配置在所述半导体基板的上表面侧，包括调整载流子的寿命的寿命抑制剂，
所述边界区具有：
第一部分，其与所述晶体管部相接，不设置所述寿命调整区；以及
第二部分，其与所述二极管部相接，供所述二极管部的所述寿命调整区延伸设置，
在所述边界区，在所述层间绝缘膜设置有接触孔，所述接触孔连接所述上表面电极与所述半导体基板，并且在第二方向上具有长边，
在将所述接触孔的所述第二方向上的端部设为所述边界区的所述第二方向上的端部的情况下，俯视时的所述第二部分的面积Sk与所述边界区的面积S满足下式：
0.8≤Sk/S＜1。
CN202311378369.1A 2022-11-04 2023-10-23 半导体装置 Pending CN117995902A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022177696A JP2024067536A (ja) 2022-11-04 2022-11-04 半導体装置
JP2022-177696 2022-11-04

Publications (1)

Publication Number Publication Date
CN117995902A true CN117995902A (zh) 2024-05-07

Family

ID=90900424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311378369.1A Pending CN117995902A (zh) 2022-11-04 2023-10-23 半导体装置

Country Status (3)

Country Link
US (1) US20240154003A1 (zh)
JP (1) JP2024067536A (zh)
CN (1) CN117995902A (zh)

Also Published As

Publication number Publication date
US20240154003A1 (en) 2024-05-09
JP2024067536A (ja) 2024-05-17

Similar Documents

Publication Publication Date Title
JP7268743B2 (ja) 半導体装置
US11894426B2 (en) Semiconductor device and manufacturing method for semiconductor device
US20230039920A1 (en) Semiconductor device
JP2023041915A (ja) 半導体装置
WO2022196768A1 (ja) 半導体装置
US20220216056A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP2023119676A (ja) 半導体装置
CN117995902A (zh) 半导体装置
WO2023224059A1 (ja) 半導体装置
US20240055483A1 (en) Semiconductor device
US20240006520A1 (en) Semiconductor device
WO2023063412A1 (ja) 半導体装置および半導体装置の製造方法
JP7400834B2 (ja) 半導体装置および半導体装置の製造方法
WO2023199932A1 (ja) 半導体装置および製造方法
WO2024166492A1 (ja) 半導体装置
US20240194777A1 (en) Semiconductor device
JP2023170200A (ja) 半導体装置
JP2024035557A (ja) 半導体装置
CN117561611A (zh) 半导体装置
CN118366985A (zh) 半导体装置
CN117561610A (zh) 半导体装置及制造方法
JP2024014333A (ja) 半導体装置および半導体装置の製造方法
CN114467180A (zh) 半导体装置以及半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination