JP2023039138A - 絶縁ゲート型バイポーラトランジスタ - Google Patents

絶縁ゲート型バイポーラトランジスタ Download PDF

Info

Publication number
JP2023039138A
JP2023039138A JP2021146153A JP2021146153A JP2023039138A JP 2023039138 A JP2023039138 A JP 2023039138A JP 2021146153 A JP2021146153 A JP 2021146153A JP 2021146153 A JP2021146153 A JP 2021146153A JP 2023039138 A JP2023039138 A JP 2023039138A
Authority
JP
Japan
Prior art keywords
gate
dummy
trench
conductive member
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021146153A
Other languages
English (en)
Inventor
巧裕 伊倉
Yoshihiro Ikura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2021146153A priority Critical patent/JP2023039138A/ja
Priority to US17/878,812 priority patent/US20230072478A1/en
Publication of JP2023039138A publication Critical patent/JP2023039138A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ターンオン損失を低減でき、ゲート絶縁膜のスクリーニングが可能なＩＧＢＴを提供する【解決手段】 ｎ型のドリフト層３、ドリフト層３の上に設けられたｐ型のベース領域５、ベース領域５の上面に設けられたドリフト層３よりも高不純物濃度のｎ型のエミッタ領域６、エミッタ領域６及びベース領域５を貫通するゲートトレンチ７ａの内側にゲート絶縁膜８ａを介して埋め込まれたゲート電極（９ａ，１１ａ）、ゲートトレンチ７ａの両脇にベース領域５を挟んで対面するように設けられたダミートレンチ７ｂの内側にダミー絶縁膜８ｂを介して埋め込まれたダミー電極（９ｂ，１１ｂ）を備える。ゲート電極がゲート電位に接続され、ダミー電極は、上面がベース領域の下面のレベルよりも下方に位置するようにダミートレンチ７ｂの底部に設けられたゲート電位に接続される底部ダミー導電部材９ｂを有する。【選択図】図２

Description

本発明は、トレンチゲート型の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）に関する。
従来、トレンチゲート型ＩＧＢＴでは、ゲートトレンチの間隔を狭く配置することにより高濃度のキャリア蓄積層を設けても耐圧を保持することができる。その場合、ゲートトレンチの密度が高くなり、ゲートチャージ容量Ｑgが増大してしまう。そこで、ゲートトレンチの一部をエミッタ電位に接続したダミートレンチにすることにより、ゲートチャージ容量Ｑgの増大を解消している。しかし、ダミートレンチを設けることによりゲートトレンチ周辺の電位が引き下げられ、ＩＧＢＴのターンオン途中でゲート・コレクタ間容量ＣＧＣが増加してコレクタ電圧テールの発生を招く。そのため、ターンオン損失が増大する。
非特許文献１には、ゲートトレンチ内の電極を上下に２分割して、上部電極をゲート電位に、下部電極をエミッタ電位に接続した分割ゲート構造が提案されている。分割ゲート構造により、ゲート・コレクタ間容量ＣＧＣを低減して低損失のＩＧＢＴを実現している。また、特許文献１では、ダミートレンチの電極を２分割し、上部導電部材をエミッタ電位に、下部導電部材をゲート電位に接続してゲート・コレクタ間容量ＣＧＣ及びコレクタ・エミッタ間容量ＣＣＥを調整することが記載されている。
非特許文献１のゲートトレンチの下部電極や特許文献１の下部導電部は、エミッタ電位に接続されているため、電圧を印加してゲートトレンチあるいはダミートレンチの絶縁膜の耐圧検査のスクリーニングが困難である。製造工程途中でスクリーニングすることは可能ではあるが、製造コストの増加を招いてしまう。特許文献１では、ゲート電極が隣り合っているため、ターンオン時に上面側に蓄積される正孔が電位を押し上げ、変位電流がゲート電極に流れる。そのため、過渡電流の変化率di/dtが増加してノイズが増大してしまう。
国際公開第２０１８／０７４４２７号公報
K. 西（Nishi）他、「低損失・EMI雑音のCSTBTTMベースのスプリットゲートRC-IGBT（CSTBTTM based split-gate RC-IGBT with low loss and EMI noise）」、第３２回パワー半導体デバイス国際シンポジウム会報（Proceedings of the 32nd International Symposium on Power Semiconductor Devices & ICs （ISPSD））、２０２０年９月、ｐｐ．１３８－１４１
本発明は、上記問題点を鑑み、ターンオン損失を低減でき、ゲート絶縁膜のスクリーニングが可能な絶縁ゲート型バイポーラトランジスタを提供することを目的とする。
本発明のある態様は、（ａ）第１導電型のドリフト層と、（ｂ）ドリフト層の上に設けられた第２導電型のベース領域と、（ｃ）ベース領域の上面に設けられた、ドリフト層よりも高不純物濃度の第１導電型のエミッタ領域と、（ｄ）エミッタ領域及びベース領域を貫通するゲートトレンチの内側にゲート絶縁膜を介して埋め込まれたゲート電極と、（ｅ）ゲートトレンチの両脇にベース領域を介して対面するように設けられたダミートレンチそれぞれの内側にダミー絶縁膜を介して埋め込まれたダミー電極とを備え、ゲート電極がゲート電位に電気的に接続され、ダミー電極は、上面がベース領域の下面のレベルよりも下方に位置するようにダミートレンチの底部に設けられた、ゲート電位に電気的に接続される底部ダミー導電部材を有する絶縁ゲート型バイポーラトランジスタであることを要旨とする。
本発明によれば、ターンオン損失を低減でき、ゲート絶縁膜のスクリーニングが可能な絶縁ゲート型バイポーラトランジスタを提供できる。
本発明の第１実施形態に係るＩＧＢＴの一例を示す平面概略図である。 図１中のＡ－Ａ線方向から見た断面を含む斜視概略図である。 図１中のＢ－Ｂ線方向から見た断面概略図である。 図２中のＣ－Ｃ線方向から見た断面概略図である。 第１実施形態に係るＩＧＢＴのターンオン波形の一例を示す図である。 第１実施形態に係るＩＧＢＴのターンオン中のゲートトレンチ周辺の電位分布の一例を示す図である。 比較例のＩＧＢＴの一例を示す断面概略図である。 比較例のＩＧＢＴのターンオン波形の一例を示す図である。 比較例のＩＧＢＴのターンオン中のゲートトレンチ周辺の電位分布の一例を示す図である。 第１実施形態の第１変形例に係るＩＧＢＴの一例を示す平面概略図である。 図１０中のＤ－Ｄ線方向から見た断面概略図である。 図１０中のＥ－Ｅ線方向から見た断面概略図である。 第１実施形態の第２変形例に係るＩＧＢＴの一例を示す平面概略図である。 図１３中のＦ－Ｆ線方向から見た断面概略図である。 図１３中のＧ－Ｇ線方向から見た断面概略図である。 第２実施形態に係るＩＧＢＴの一例を示す断面概略図である。 第３実施形態に係るＩＧＢＴの一例を示す平面概略図である。 図１７中のＨ－Ｈ線方向から見た断面概略図である。 図１７中のＩ－Ｉ線方向から見た断面概略図である。 図１７中のＪ－Ｊ線方向から見た断面概略図である。 第３実施形態に係るＩＧＢＴのトレンチとダイオードとの接続の一例を示す断面概略図である。 第３実施形態に係るＩＧＢＴのターンオン波形の一例を示す図である。 第３実施形態に係るＩＧＢＴのターンオフ波形の一例を示す図である。
以下において、本発明の実施形態を図面を参照して説明する。以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
また、以下の説明における上下などの方向の定義は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。また以下の説明では、第１導電型がｎ型、これと反対となる第２導電型がｐ型の場合について例示的に説明する。しかし、導電型を逆の関係に選択して、第１導電型をｐ型、第２導電型をｎ型としても構わない。またｎやｐに付す＋や－は、＋及び－が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。ただし同じｎとｎとが付された半導体領域であっても、それぞれの半導体領域の不純物濃度が厳密に同じであることを意味するものではない。
（第１実施形態）
図１は、本発明の第１実施形態に係るＩＧＢＴの活性部に配置されるトレンチ（７ａ，７ｂ）を模式的に示す平面図である。図１に示すように、トレンチ（７ａ，７ｂ）は、平面視で、ストライプ状のゲートトレンチ７ａと、ゲートトレンチ７ａの両脇に並設されたストライプ状のダミートレンチ７ｂとからなる。図１ではゲートトレンチ７ａ及びダミートレンチ７ｂが交互に並設されているが限定されない。例えば、隣り合うゲートトレンチ７ａの間に１以上のダミートレンチ７ｂを並設してもよい。ゲートトレンチ７ａは、配線層１２ａ及びコンタクトホール１３ａを介してゲート表面電極１６に接続された上部ゲート導電部材１１ａを有する。ゲートトレンチ７ａの深さ方向の先端部には、分割絶縁膜１０ａによって上部ゲート導電部材１１ａから分割された底部ゲート導電部材９ａが露出する。ダミートレンチ７ｂは、配線層１２ｂ及びコンタクトホール１３ｂを介してエミッタ表面電極１５に接続された上部ダミー導電部材１１ｂを有する。ダミートレンチ７ｂの深さ方向の先端部には、分割絶縁膜１０ｂによって上部ダミー導電部材１１ｂから分割された底部ダミー導電部材９ｂが露出する。底部ゲート導電部材９ａ及び底部ダミー導電部材９ｂは、配線層１２ｃ及びコンタクトホール１３ｃを介してゲート表面電極１６に接続される。なお、図示は省略したが、活性部の端部に、外部のゲート駆動回路などに電気的に接続されるゲートパッドが配置されてもよい。また、活性部の周囲に耐圧構造を有する外周部が設けられてもよい。
図２は、トレンチ（７ａ，７ｂ）が並行に延伸する方向に対して直交する方向に切った断面を斜め方向から見た図である。図２に示すように、第１導電型（ｎ－型）のドリフト層３の上に第２導電型（ｐ型）のベース領域５が配置されている。ベース領域５の上部には、ドリフト層３よりも高不純物濃度のｎ＋型のエミッタ領域６が設けられている。ベース領域５の下部には、ドリフト層３よりも高不純物濃度のｎ型の蓄積層４が設けられている。エミッタ領域６の上面からベース領域５及び蓄積層４を貫通するトレンチ（７ａ，７ｂ）が設けられている。トレンチ（７ａ，７ｂ）それぞれの側面には、エミッタ領域６、ベース領域５及び蓄積層４が接し、更にドリフト層３の一部が接している。トレンチ（７ａ，７ｂ）は、エミッタ領域６からベース領域５及び蓄積層４を貫通してドリフト層３に達する。ダミートレンチ７ｂは、ゲートトレンチ７ａの両脇にエミッタ領域６、ベース領域５及び蓄積層４を挟んで対面するように設けられる。ベース領域５の上部には、ベース領域５よりも高不純物濃度のｐ＋型のコンタクト領域２５も設けられている。コンタクト領域２５は、トレンチ（７ａ，７ｂ）が並行に延伸する方向において、エミッタ領域６と交互に設けられる。
図２に示すように、ゲートトレンチ７ａの底面及び側面にはゲート絶縁膜８ａが設けられる。ゲートトレンチ７ａの内側には、ゲート絶縁膜８ａを介して分割型のゲート電極（９ａ，１１ａ）が埋め込まれる。ゲート電極（９ａ，１１ａ）は、ゲートトレンチ７ａの底部に設けられた底部ゲート導電部材９ａと、底部ゲート導電部材９ａの上に分割絶縁膜１０ａを介して設けられた上部ゲート導電部材１１ａとから構成される。また、ダミートレンチ７ｂの底面及び側面にはダミー絶縁膜８ｂが設けられる。ダミートレンチ７ｂの内側には、ダミー絶縁膜８ｂを介して分割型のダミー電極（９ｂ，１１ｂ）が埋め込まれる。ダミー電極（９ｂ，１１ｂ）は、ダミートレンチ７ｂの底部に設けられた底部ダミー導電部材９ｂと、底部ダミー導電部材９ｂの上に分割絶縁膜１０ｂを介して設けられた上部ダミー導電部材１１ｂとから構成される。上部ゲート導電部材１１ａ及び上部ダミー導電部材１１ｂそれぞれの下面は、ベース領域５の下面のレベルよりも下方に位置する。底部ゲート導電部材９ａ及び底部ダミー導電部材９ｂそれぞれの上面は、ドリフト層３の上面のレベルの下方に位置する。
ゲート絶縁膜８ａとしては、二酸化珪素（ＳｉＯ２）膜の他、酸窒化珪素（ＳｉＯＮ）膜、ストロンチウム酸化物（ＳｒＯ）膜、窒化珪素（Ｓｉ３Ｎ４）膜、アルミニウム酸化物（Ａｌ２Ｏ３）膜、マグネシウム酸化物（ＭｇＯ）膜、イットリウム酸化物（Ｙ２Ｏ３）膜、ハフニウム酸化物（ＨｆＯ２）膜、ジルコニウム酸化物（ＺｒＯ２）膜、タンタル酸化物（Ｔａ２Ｏ５）膜、ビスマス酸化物（Ｂｉ２Ｏ３）膜のいずれか１つの単層膜或いはこれらの複数を積層した複合膜などが採用可能である。分割絶縁膜１０ａ、１０ｂとして、テトラエトキシシラン（ＴＥＯＳ）酸化膜や高抵抗ポリシリコン膜などが使用可能である。ゲート電極（９ａ，１１ａ）及びダミー電極（９ｂ，１１ｂ）の材料としては、例えば燐（Ｐ）やボロン（Ｂ）などの不純物を高不純物濃度に添加したポリシリコン層（ドープドポリシリコン層）が使用可能である。
上部ゲート導電部材１１ａ及び上部ダミー導電部材１１ｂの上には、それぞれ層間絶縁膜１４が配置される。層間絶縁膜１４を覆うようにエミッタ表面電極１５が設けられる。エミッタ表面電極１５は、層間絶縁膜１４の間に露出したエミッタ領域６に物理的に接する。層間絶縁膜１４としては、硼素（Ｂ）及び燐（Ｐ）を添加したシリコン酸化膜（ＢＰＳＧ）が用いられる。層間絶縁膜１４としては、燐（Ｐ）を添加した酸化珪素膜（ＰＳＧ）、「ＮＳＧ」と称される燐（Ｐ）や硼素（Ｂ）を含まないノンドープのＳｉＯ２膜、硼素（Ｂ）を添加した酸化珪素膜（ＢＳＧ）、Ｓｉ３Ｎ４膜などでもよい。また、これらの積層膜でもよい。エミッタ表面電極１５は、例えば、ニッケルシリサイド（ＮｉＳｉｘ）膜、窒化チタン（ＴｉＮ）膜やチタン（Ｔｉ）膜、アルミニウム（Ａｌ）膜やアルミニウム－シリコン（Ａｌ－Ｓｉ）膜で構成できる。
ドリフト層３の下面にｎ＋型のフィールドストップ層（ＦＳ層）２が配置され、ＦＳ層２の下面にはｐ＋型のコレクタ領域１が配置されている。コレクタ領域１の下面にはコレクタ裏面電極１７が配置されている。コレクタ裏面電極１７としては、例えば金（Ａｕ）からなる単層膜や、Ｔｉ、ニッケル（Ｎｉ）、Ａｕの順で積層された金属膜が使用可能である。
図３及び図４はそれぞれ、ゲートトレンチ７ａ及びダミートレンチ７ｂの延伸方向に切った断面を模式的に示す図である。なお、図３及び図４において、エミッタ領域６、コンタクト領域２５、ベース領域５及び蓄積層４の図示は省略している。図３に示すように、上部ゲート導電部材１１ａと底部ゲート導電部材９ａとは、分割絶縁膜１０ａにより絶縁されている。上部ゲート導電部材１１ａの上面に配線層１２ａが設けられる。ゲートトレンチ７ａの延伸方向の一端に露出した底部ゲート導電部材９ａと、ドリフト層３の上に設けられたフィールド絶縁膜２１との上面に配線層１２ｃが設けられる。配線層１２ａ、１２ｃは、それぞれコンタクトホール１３ａ、１３ｃを介して、ゲート電位に電気的に接続されたゲート表面電極１６に接続される。また、図４に示すように、上部ダミー導電部材１１ｂと底部ダミー導電部材９ｂとは、分割絶縁膜１０ｂにより絶縁されている。上部ダミー導電部材１１ｂの上面に配線層１２ｂが設けられる。ダミートレンチ７ｂの延伸方向の一端に露出した底部ダミー導電部材９ｂと、ドリフト層３の上のフィールド絶縁膜２１との上面に配線層１２ｃが設けられる。配線層１２ｂは、コンタクトホール１３ｂを介して、エミッタ電位に電気的に接続されたエミッタ表面電極１５に接続される。配線層１２ｃは、コンタクトホール１３ｃを介して、ゲート電位に電気的に接続されたゲート表面電極１６に接続される。
第１実施形態に係るＩＧＢＴの動作時は、例えば、エミッタ表面電極１５をアース電位として、コレクタ裏面電極１７に正電圧が印加される。ゲート電極（９ａ，１１ａ）に閾値以上の正電圧を印加すると、ベース領域５のゲートトレンチ７ａの側面に反転層（チャネル）が形成されてＩＧＢＴがターンオンする。反転層は、ベース領域５が上部ゲート導電部材１１ａに対向する位置に挟まれたゲート絶縁膜８ａとベース領域５との界面となるゲートトレンチ７ａの側面に接するベース領域５の表面に形成される。オン状態では、コレクタ裏面電極１７からコレクタ領域１、ＦＳ層２、ドリフト層３、蓄積層４、ベース領域５の反転層及びエミッタ領域６を経由してエミッタ表面電極１５へ電流が流れる。ゲート電極（９ａ，１１ａ）に印加される電圧が閾値未満の場合、ベース領域５に反転層が形成されないため、コレクタ裏面電極１７からエミッタ表面電極１５へ電流が流れない。
第１実施形態に係るＩＧＢＴでは、ダミートレンチ７ｂの上部ダミー導電部材１１ｂがエミッタ電位に電気的に接続されるため、ダミートレンチ７ｂの側面に接するベース領域５の表面には反転層が形成されない。したがって、ＩＧＢＴのチャネルが形成されるゲートトレンチ７ａの密度を低減することができ、ゲートチャージ容量Ｑgの増大を抑制することが可能となる。また、トレンチ（７ａ，７ｂ）には、それぞれ分割型の電極構造が埋め込まれる。ゲートトレンチ７ａの底部ゲート導電部材９ａ及びダミートレンチ７ｂの底部ダミー導電部材９ｂは、共にゲート電位に電気的に接続される。そのため、電界集中が発生し易いトレンチ（７ａ,７ｂ）の底面に設けられたゲート絶縁膜８ａ及びダミー絶縁膜８ｂに対して、絶縁耐圧検査のスクリーニングを容易に実施することが可能となる。
第１実施形態に係るＩＧＢＴの実施例について、ターンオン特性の評価を行った。図５は、実施例のターンオン波形である。図５に示すように、ゲート・エミッタ間のゲート電圧ＶＧＥを印加して実施例のＩＧＢＴを起動すると、まずゲート電流ＩＧが流れてゲート・エミッタ間の容量が充電されＶＧＥが上昇する。ＶＧＥが閾値電圧以上となると、コレクタ・エミッタ間のコレクタ電圧ＶＣＥが下降し、コレクタ電流ＩＣが流れ始める。コレクタ電流ＩＣが１５Ａと低電流の場合、コレクタ電圧ＶＣＥの時間変化率dv/dtはほぼ一定でスムーズに低下している。コレクタ電流ＩＣが１５０Ａの場合でも、コレクタ電圧ＶＣＥの時間変化率dv/dtはほぼ一定である。図６は、コレクタ電圧ＶＣＥが５０Ｖ間隔で下降していくときのゲートトレンチ７ａ周辺における、エミッタ領域６の上面からゲートトレンチ７ａの底部に至る深さ方向の距離に対する電位分布である。図６に示すように、電位は、エミッタ領域６とベース領域５の接合領域辺りから立ち上がり蓄積層４内でほぼ平坦になり、ドリフト層３内のゲートトレンチ７ａの底部近傍で増加している。コレクタ電圧ＶＣＥが低下すると、ゲートトレンチ７ａの底部近傍の電位は低下するが、ゲート電圧ＶＧＥよりも低くはならない。また、エミッタ領域６、ベース領域５及び蓄積層４周辺の電位には大きな変化は見られず、ほぼ固定されている。
図７には、比較例として一体型の電極構造が埋め込まれたトレンチ（７ａ，７ｂ）を有する従来のＩＧＢＴを示す。図７に示すように、ゲートトレンチ７ａの内側にはゲート絶縁膜８ａを介して一体型のゲート電極１１ｃが設けられ、ダミートレンチ７ｂの内側にはダミー絶縁膜８ｂを介して一体型のダミー電極１１ｄが設けられる。図８に、比較例のターンオン波形を示す。図８に示すように、比較例のＩＧＢＴを起動してゲート電圧ＶＧＥが閾値電圧以上となると、コレクタ電圧ＶＣＥが下降してコレクタ電流ＩＣが流れ始める。ＩＣが１５Ａと低電流の場合、比較例においても、コレクタ電圧ＶＣＥの時間変化率dv/dtはほぼ一定でスムーズに低下している。一方、ＩＣが１５０Ａの場合は、コレクタ電圧ＶＣＥの時間変化率dv/dtは、比較例では一定とならず電圧テールＴが発生する。電圧テールＴが発生する原因は、ゲート・コレクタ間容量ＣＧＣが過渡的に増加するためである。図８に示すように、電圧テールＴの期間も高いコレクタ電流ＩＣが流れているため、ターンオン損失が増加する。
図９に、コレクタ電圧ＶＣＥが５０Ｖ間隔で下降していくときのゲートトレンチ７ａ周辺の電位分布を示す。図９に示すように、比較例の電位分布も、図６に示した実施例の電位分布と同様にゲートトレンチ７ａの底部近傍で増加しているが、実施例の場合に比べて電位の値は減少している。比較例においては、ゲートトレンチ７ａの隣に配置されたダミートレンチ７ｂのダミー電極１１ｄがエミッタ電位に接続されており、ゲートトレンチ７ａの底部近傍の電位を押し下げている。また、図９に示すように、コレクタ電圧ＶＣＥが５５０Ｖから３００Ｖへと下降すると、主にゲートトレンチ７ａの底部近傍の電位が低下するが、ゲート電圧ＶＧＥよりも低くはならない。図９中のＶＣＥが２５０Ｖ～５０Ｖの範囲Ｐでは、ＶＣＥの下降に従いゲートトレンチ７ａの底部近傍の電位はＶＧＥよりも低下し、更にドリフト層３から蓄積層４にかけてのｎ型半導体領域においても電位の低下が生じている。このようなｎ型半導体領域での大きな電位の低下はゲート・コレクタ間容量ＣＧＣの増加に相当する。即ち、図８に示したように、ほぼ一定のゲート電流ＩGでゲート・コレクタ間容量ＣＧＣの充電が行われるため、充電に要する時間が増大して電圧テールＴが発生する。
上記のように、第１実施形態では、トレンチ（７ａ，７ｂ）に、それぞれ分割型の電極構造が埋め込まれている。ゲートトレンチ７ａの上部ゲート導電部材１１ａ及び底部ゲート導電部材９ａは共にゲート電位に電気的に接続される。ダミートレンチ７ｂの上部ダミー導電部材１１ｂはエミッタ電位に電気的に接続されるが、底部ダミー導電部材９ｂはゲート電位に電気的に接続されている。そのため、コレクタ電圧ＶＣＥの低下に伴い、ゲートトレンチ７ａの底部の電位も低下するが、ゲートトレンチ７ａの底部近傍の電位はゲート電圧ＶＧＥよりも高く持ち上げられる。その結果、ドリフト層３から蓄積層４にかけてのｎ型半導体領域における電位の低下を抑制することができ、コレクタ電圧ＶＣＥの電圧テールＴの発生を防止することが可能となる。このように、第１実施形態に係るＩＧＢＴでは、ターンオン損失を低減でき、ゲート絶縁膜のスクリーニングが可能となる。
（第１変形例）
本発明の第１実施形態の第１変形例に係るＩＧＢＴは、図１０に示すように、平面視で、交互に並設されたストライプ状のトレンチ（７ａ，７ｂ）を備える。ゲートトレンチ７ａは、配線層１２ｃ及びコンタクトホール１３ｃを介してゲート表面電極１６に接続された一体型のゲート電極１１ｃを有する。ダミートレンチ７ｂは、分割絶縁膜１０ｂによって分割された上部ダミー導電部材１１ｂ及び底部ダミー導電部材９ｂを有する。上部ダミー導電部材１１ｂは配線層１２ｂ及びコンタクトホール１３ｂを介してエミッタ表面電極１５に接続される。底部ダミー導電部材９ｂは、配線層１２ｃ及びコンタクトホール１３ｃを介してゲート表面電極１６に接続される。図１１に示すように、トレンチ（７ａ，７ｂ）は、エミッタ領域６からベース領域５及び蓄積層４を貫通してドリフト層３に達する。ゲートトレンチ７ａの内側には、ゲート絶縁膜８ａを介してゲート電極１１ｃが埋め込まれる。ダミートレンチ７ｂの内側には、ダミー絶縁膜８ｂを介して分割型のダミー電極（９ｂ，１１ｂ）が埋め込まれる。ゲート電極１１ｃ及び上部ダミー導電部材１１ｂの上には、それぞれ層間絶縁膜１４が配置される。第１変形例では、ゲートトレンチ７ａに一体型のゲート電極１１ｃが埋め込まれる点が第１実施形態と異なる。第１変形例に係るＩＧＢＴの他の構成は、第１実施形態と同様であるので、重複した説明を省略する。
図１２に示すように、ゲートトレンチ７ａの延伸方向の一端では、配線層１２ｃがゲート電極１１ｃ及びフィールド絶縁膜２１の上面に物理的に接して設けられる。ゲート電極１１ｃは、配線層１２ｃ及びコンタクトホール１３ｃを介して、ゲート電位に電気的に接続されたゲート表面電極１６に接続される。ゲートトレンチ７ａに埋め込まれるゲート電極１１ｃは一体型であり、ゲート電極構造の製造工程が簡単化される。その結果、ゲート絶縁膜８ａへのダメージを低減することができる。
また、ダミートレンチ７ｂの内側の底部に埋め込まれた底部ダミー導電部材９ｂは、図４で示したように、配線層１２ｃ及びコンタクトホール１３ｃを介して、ゲート電位に電気的に接続されたゲート表面電極１６に接続される。そのため、電界集中が発生し易いトレンチ（７ａ,７ｂ）の底面に設けられたゲート絶縁膜８ａ及びダミー絶縁膜８ｂに対して、絶縁耐圧検査のスクリーニングを容易に実施することが可能となる。
また、第１変形例に係るＩＧＢＴでは、図４に示した第１実施形態に係るＩＧＢＴと同様に、ダミートレンチ７ｂの上部ダミー導電部材１１ｂがエミッタ電位に電気的に接続される。そのため、ダミートレンチ７ｂの側面に接するベース領域５の表面には反転層が形成されない。したがって、ＩＧＢＴのチャネルが形成されるゲートトレンチ７ａの密度が低減され、ゲートチャージ容量Ｑgの増大を抑制することが可能となる。
また、ダミートレンチ７ｂの上部ダミー導電部材１１ｂはエミッタ電位に電気的に接続されるが、底部ダミー導電部材９ｂはゲート電位に電気的に接続されている。そのため、コレクタ電圧ＶＣＥが低下しても、ゲートトレンチ７ａの底部近傍の電位はゲート電圧ＶＧＥよりも高く持ち上げられる。その結果、ドリフト層３から蓄積層４にかけてのｎ型半導体領域における電位の低下を抑制することができ、コレクタ電圧ＶＣＥの電圧テールの発生を防止することが可能となる。このように、第１変形例に係るＩＧＢＴでも、ターンオン損失の低減が可能となる。
（第２変形例）
本発明の第１実施形態の第２変形例に係るＩＧＢＴは、図１３に示すように、平面視で、交互に並設されたストライプ状のトレンチ（７ａ，７ｂ）を備える。ゲートトレンチ７ａのゲート電極１１ｃは、配線層１２ｃ及びコンタクトホール１３ｃを介してゲート表面電極１６に接続される。ダミートレンチ７ｂは、上部埋込絶縁膜１０ｃ及び底部ダミー導電部材９ｂを有する。底部ダミー導電部材９ｂは、配線層１２ｃ及びコンタクトホール１３ｃを介してゲート表面電極１６に接続される。図１４に示すように、トレンチ（７ａ，７ｂ）は、エミッタ領域６からベース領域５及び蓄積層４を貫通してドリフト層３に達する。ゲートトレンチ７ａの内側には、ゲート絶縁膜８ａを介して一体型のゲート電極１１ｃが埋め込まれる。ダミートレンチ７ｂの内側には、ダミー絶縁膜８ｂを介して、上部に上部埋込絶縁膜１０ｃと、上部埋込絶縁膜１０ｃの下に底部ダミー導電部材９ｂとが埋め込まれる。上部埋込絶縁膜１０ｃの下面はベース領域５の下面のレベルよりも下方に位置する。上部埋込絶縁膜１０ｃとして、ＴＥＯＳ酸化膜や高抵抗ポリシリコン膜などが使用可能である。ゲート電極１１ｃ及び上部埋込絶縁膜１０ｃの上には、それぞれ層間絶縁膜１４が配置される。第２変形例では、ダミートレンチ７ｂに上部埋込絶縁膜１０ｃ及び底部ダミー導電部材９ｂが埋め込まれる点が第１変形例と異なる。第２変形例に係るＩＧＢＴの他の構成は、第１変形例と同様であるので、重複した説明を省略する。
図１５に示すように、ダミートレンチ７ｂの延伸方向の一端では、配線層１２ｃが底部ダミー導電部材９ｂ及びフィールド絶縁膜２１の上面に物理的に接して設けられる。底部ダミー導電部材９ｂは、配線層１２ｃ及びコンタクトホール１３ｃを介して、ゲート電位に電気的に接続されたゲート表面電極１６に接続される。ゲートトレンチ７ａは図１２に示した第１変形例と同様であり、埋め込まれた一体型のゲート電極１１ｃはゲート電位に電気的に接続される。したがって、ゲート電極構造の製造工程が簡単化され、ゲート絶縁膜８ａへのダメージを低減することができる。また、電界集中が発生し易いトレンチ（７ａ,７ｂ）の底面に設けられたゲート絶縁膜８ａ及びダミー絶縁膜８ｂに対して、絶縁耐圧検査のスクリーニングを容易に実施することが可能となる。
また、第２変形例に係るＩＧＢＴでは、ダミートレンチ７ｂの上部埋込絶縁膜１０ｃはフローティング電位となる。そのため、ダミートレンチ７ｂの側面に接するベース領域５の表面には反転層が形成されない。したがって、ＩＧＢＴのチャネルが形成されるゲートトレンチ７ａの密度が低減され、ゲートチャージ容量Ｑgの増大を抑制することが可能となる。また、底部ダミー導電部材９ｂはゲート電位に電気的に接続されている。そのため、コレクタ電圧ＶＣＥが低下しても、ゲートトレンチ７ａの底部近傍の電位はゲート電圧ＶＧＥよりも高く持ち上げられる。その結果、ドリフト層３から蓄積層４にかけてのｎ型半導体領域における電位の低下を抑制することができ、コレクタ電圧ＶＣＥの電圧テールの発生を防止することが可能となる。このように、第２変形例に係るＩＧＢＴでも、ターンオン損失の低減が可能となる。
（第２実施形態）
本発明の第２実施形態に係るＩＧＢＴは、図１６に示すように、第１実施形態の第１変形例と同様に、交互に並設されたトレンチ（７ａ，７ｂ）を備える。ゲートトレンチ７ａの内側には、ゲート絶縁膜８ａを介してゲート電極１１ｃが埋め込まれ、ダミートレンチ７ｂの内側には、ダミー絶縁膜８ｂを介して分割型のダミー電極（９ｂ，１１ｂ）が埋め込まれる。第２実施形態では、図１６に示すように、ｎ型のドリフト層３の上部にｐ型のトレンチ底部フローティング層２０が設けられる。トレンチ（７ａ，７ｂ）は、エミッタ領域６からベース領域５及び蓄積層４を貫通してトレンチ底部フローティング層２０に達する。トレンチ底部フローティング層２０は、上面がダミートレンチ７ｂの上部ダミー導電部材１１ｂの下面のレベルより間隔Ｓだけ上方に位置する。即ち、トレンチ底部フローティング層２０と上部ダミー導電部材１１ｂとは間隔Ｓで重なる。なお、ゲートトレンチ７ａにはゲート電極１１ｃに代えて、図２及び図３で示した分割型のゲート電極（９ａ，１１ａ）が埋め込まれてもよい。第２実施形態では、ドリフト層３の上部にトレンチ底部フローティング層２０を有する点が第１実施形態の第１変形例と異なる。第２実施形態に係るＩＧＢＴの他の構成は、第１実施形態の第１変形例と同様であるので、重複した説明を省略する。
ｐ型のトレンチ底部フローティング層がないと、図５に示したように、ターンオン時のコレクタ電圧ＶＣＥの時間変化率dv/dtはコレクタ電流ＩＣが大きくなるほど遅くなる。ノイズの発生を抑制するため時間変化率dv/dtを抑制する必要がある。コレクタ電流ＩＣが小さいときの時間変化率dv/dtを規定の値に抑えると、コレクタ電流ＩＣが大きいときには時間変化率dv/dtが抑えられ、ターンオン損失が増大してしまう。第２実施形態では、ダミートレンチ７ｂの上部ダミー導電部材１１ｂと間隔Ｓで重なるｐ型のトレンチ底部フローティング層２０を設けている。ターンオンの際に、エミッタ電位に電気的に接続された上部ダミー導電部材１１ｂの周辺に正孔が蓄積し、蓄積した正孔を介してトレンチ底部フローティング層２０がエミッタ電位に電気的に接続される。その結果、ゲート・コレクタ間容量ＣＧＣが一定となり、時間変化率dv/dtのコレクタ電流ＩＣに対する依存性が抑えられる。
このように、第２実施形態に係るＩＧＢＴによれば、ターンオン時のコレクタ電圧ＶＣＥの時間変化率dv/dtのコレクタ電流ＩＣ依存性を低減することができ、ターンオン損失の増大を抑えることが可能となる。第２実施形態に係るＩＧＢＴの他の効果については、第１実施形態の第１変形例に係るＩＧＢＴの場合と同様である。なお、第２実施形態では上述のように、ゲートトレンチ７ａに埋め込まれる電極構造として、一体型のゲート電極１１ｃを用いているが、限定されない。例えば、ゲートトレンチ７ａに埋め込む電極構造として、図２に示した分割型のゲート電極（９ａ，１１ａ）を用いてもよい。
（第３実施形態）
本発明の第３実施形態に係るＩＧＢＴでは、図１７に示すように、平面視で第１実施形態の第２変形例と同様に、交互に並設されたストライプ状のトレンチ（７ａ，７ｂ）を備える。ダミー表面電極１８がエミッタ表面電極１５とゲート表面電極１６ａとの間に配置され、ゲート電極パッド１９がゲート表面電極１６ａと離間して配置される。ゲートトレンチ７ａのゲート電極１１ｃは、配線層１２ｄ及びコンタクトホール１３ｄを介してゲート表面電極１６ａに接続される。ダミートレンチ７ｂの底部ダミー導電部材９ｂは、配線層１２ｅ及びコンタクトホール１３ｅを介してゲート表面電極１６に接続される。図１８に示すように、ゲートトレンチ７ａの内側には、ゲート絶縁膜８ａを介して一体型のゲート電極１１ｃが埋め込まれる。ダミートレンチ７ｂの内側には、ダミー絶縁膜８ｂを介して、上部に上部埋込絶縁膜１０ｃと、上部埋込絶縁膜１０ｃの下に底部ダミー導電部材９ｂとが埋め込まれる。更に、第３実施形態に係るＩＧＢＴは、図１７に示すように、ダイオード２２及び抵抗素子２４を備える。ダイオード２２は、ダミートレンチ７ｂにそれぞれ対応してダミー表面電極１８とゲート表面電極１６ａとの間に配置される。抵抗素子２４は、ゲート表面電極１６ａ及びゲート電極パッド１９との間に配置される。ダイオード２２のアノード領域２２ａはコンタクトホール２３ａを介してゲート表面電極１６ａに電気的に接続される。カソード領域２２ｂはコンタクトホール２３ｂを介してダミー表面電極１８に電気的に接続される。抵抗素子２４は、一端がコンタクトホール２３ｃを介してゲート表面電極１６ａに電気的に接続され、他端がコンタクトホール２３ｄを介してゲート電極パッド１９に電気的に接続される。第３実施形態に係るＩＧＢＴの他の構成は、第１実施形態の第２変形例と同様であるので、重複した説明を省略する。
図１９に示すように、ゲートトレンチ７ａの延伸方向の一端では、配線層１２ｄがゲート電極１１ｃ及びフィールド絶縁膜２１の上面に物理的に接して設けられる。層間絶縁膜１４は、配線層１２ｄ覆う第１層間絶縁膜１４ａと、第１層間絶縁膜１４ａ上に設けられた第２層間絶縁膜１４ｂからなる。配線層１２ｄは、第１及び第２層間絶縁膜１４ａ、１４ｂを貫通するコンタクトホール１３ｄを介してゲート表面電極１６ａに電気的に接続される。図２０に示すように、ダミートレンチ７ｂの延伸方向の一端では、配線層１２ｅが底部ダミー導電部材９ｂ及びフィールド絶縁膜２１の上面に物理的に接して設けられる。底部ダミー導電部材９ｂは、第１及び第２層間絶縁膜１４ａ、１４ｂを貫通するコンタクトホール１３ｅを介してダミー表面電極１８に電気的に接続される。
ダイオード２２は、図２０に示すように、第１及び第２層間絶縁膜１４ａ、１４ｂの間に設けられる。ダイオード２２のアノード領域２２ａは、第２層間絶縁膜１４ｂに設けられたコンタクトホール２３ａを介してゲート表面電極１６ａに電気的に接続される。カソード領域２２ｂは、第２層間絶縁膜１４ｂに設けられたコンタクトホール２３ｂを介してダミー表面電極１８に電気的に接続される。抵抗素子２４は、フィールド絶縁膜２１の上面に設けられる。抵抗素子２４の一端及び他端がそれぞれ、第１及び第２層間絶縁膜１４ａ、１４ｂを貫通するコンタクトホール２３ｃ、２３ｄを介してゲート表面電極１６ａ及びゲート電極パッド１９に電気的に接続される。ダイオード２２のアノード領域２２ａ及びカソード領域２２ｂはそれぞれ、ｐ型不純物及びｎ型不純物をイオン注入した低不純物濃度のドープドポリシリコン層を用いて形成される。抵抗素子２４にはドープドポリシリコン層が用いられ、ドープドポリシリコン層の幅で抵抗値が制御される。なお、抵抗素子２４はターンオン時間を制御するために用いるが、抵抗素子２４の代わりに高不純物濃度のドープドポリシリコン層からなる配線層を配置してもよい。
図２１は、トレンチ（７ａ，７ｂ）のゲート電極１１ｃと底部ダミー導電部材９ｂとのダイオード２２及び抵抗素子２４への接続を模式的に示すものである。図２１に示すように、ゲートトレンチ７ａのゲート電極１１ｃは、抵抗素子２４を介してゲート電極パッド１９に印加されるゲート電位に電気的に接続される。また、ダミートレンチ７ｂの底部ダミー導電部材９ｂは、抵抗素子２４を及びダイオード２２を介してゲート電位に電気的に接続される。
図２２及び図２３には、コレクタ電流ＩＣを１００Ａ程度として、第３実施形態に係るＩＧＢＴのターンオン波形及びターンオフ波形を示す。実施例として、ゲートトレンチ７ａのゲート電極１１ｃ及びダミートレンチ７ｂの底部ダミー導電部材９ｂについて示している。また、比較例として、図７に示したようにダミートレンチ７ｂに一体型のダミー電極１１ｄを有するＩＧＢＴを用いている。図２２に示すように、実施例では、コレクタ電圧ＶＣＥの時間変化率dv/dtはほぼ一定に下降しているが、比較例では一定とならず電圧テールＴが発生している。ゲートトレンチ７ａに対応する実施例及び比較例のゲート電圧ＶＧＥの波形では、ゲート電圧ＶＧＥが－１５Ｖからターンオン動作を開始している。一方、ダミートレンチ７ｂに対応する実施例のゲート電圧ＶＧＥの波形では、底部ダミー導電部材９ｂがダイオード２２に接続されているため０Ｖからターンオン動作を開始している。図２３に示すように、コレクタ電圧ＶＣＥの上昇と共に、コレクタ電流ＩＣが低下している。ゲートトレンチ７ａに対応する実施例及び比較例では、ゲート電圧ＶＧＥ遮断後から速やかに低下している。一方、ダミートレンチ７ｂに対応する実施例では、底部ダミー導電部材９ｂのゲート電圧ＶＧＥは、遮断時から０．０３μ秒～０．０７μ秒あたりの時間帯Ｄで急激に上昇した後で徐々に低下する。底部ダミー導電部材９ｂのゲート電圧ＶＧＥは低下してもダイオード２２が逆バイアス状態であり電流が流れず、ダミートレンチ７ｂ周辺の電位は低下しない。ＩＧＢＴがオフ状態でもダミートレンチ７ｂ周辺の電位は保たれたままであるため、引き続くターンオンの際にはゲート電流ＩＧがほとんど流れず、ゲートチャージ容量Ｑgを抑えることができる。図２３に示すゲート電圧ＶＧＥの急激な上昇は、ダミートレンチ７ｂ周辺の電位の急激な変化による変位電流に起因する。ゲート電圧ＶＧＥが時間帯Ｄで高くなり過ぎないように、アノード領域２２ａ及びカソード領域２２ｂの不純物濃度を制御してダイオード２２の耐圧を決める必要がある。例えば、ゲート電圧ＶＧＥが２０Ｖを超えないように抑制するためにはダイオード２２の耐圧を３５Ｖ程度にすればよい。第３実施形態に係るＩＧＢＴの他の効果については、第１実施形態の第２変形例に係るＩＧＢＴの場合と同様である。
（その他の実施形態）
本発明は上記の開示した実施形態によって説明したが、この開示の一部をなす論述及び図面は、本発明を限定するものであると理解すべきではない。本開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかになると考えられるべきである。
上記第１及び第２実施形態では、半導体基板の材料としてシリコン（Ｓｉ）を用いて説明したが、半導体材料は限定されず、例えば炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）などのワイドバンドギャップ半導体であってもよい。
以上のとおり本発明は、上記に記載していない様々な実施形態等を含むとともに、本発明の技術的範囲は、上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１ コレクタ領域
２ フィールドストップ層（ＦＳ層）
３ ドリフト層
４ 蓄積層
５ ベース領域
６ エミッタ領域
７ａ ゲートトレンチ
７ｂ ダミートレンチ
８ａ ゲート絶縁膜
８ｂ ダミー絶縁膜
９ａ 底部ゲート導電部材
（９ａ，１１ａ），１１ｃ ゲート電極
９ｂ 底部ダミー導電部材
（９ｂ，１１ｂ），１１ｄ ダミー電極
１０ａ、１０ｂ 分割絶縁膜
１０ｃ 上部埋込絶縁膜
１１ａ 上部ゲート導電部材
１１ｂ 上部ダミー導電部材
１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ 配線層
１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ，２３ａ，２３ｂ，２３ｃ，２３ｄ コンタクトホール
１４，（１４ａ，１４ｂ） 層間絶縁膜
１４ａ 第１層間絶縁膜
１４ｂ 第２層間絶縁膜
１５ エミッタ表面電極
１６，１６ａ ゲート表面電極
１７ コレクタ裏面電極
１８ ダミー表面電極
１９ ゲート電極パッド
２０ トレンチ底部フローティング層
２２ ダイオード
２２ａ アノード領域
２２ｂ カソード領域
２４ 抵抗素子

Claims (9)

  1. 第１導電型のドリフト層と、
    前記ドリフト層の上に設けられた第２導電型のベース領域と、
    前記ベース領域の上面に設けられた、前記ドリフト層よりも高不純物濃度の第１導電型のエミッタ領域と、
    前記エミッタ領域及び前記ベース領域を貫通するゲートトレンチの内側にゲート絶縁膜を介して埋め込まれたゲート電極と、
    前記ゲートトレンチの両脇に前記ベース領域を挟んで対面するように設けられたダミートレンチそれぞれの内側にダミー絶縁膜を介して埋め込まれたダミー電極と
    を備え、
    前記ゲート電極がゲート電位に電気的に接続され、
    前記ダミー電極は、上面が前記ベース領域の下面のレベルよりも下方に位置するように前記ダミートレンチの底部に設けられた、前記ゲート電位に電気的に接続される底部ダミー導電部材を有することを特徴とする絶縁ゲート型バイポーラトランジスタ。
  2. 前記ダミー電極が前記底部ダミー導電部材の上に分割絶縁膜を介して設けられた、エミッタ電位に電気的に接続される上部ダミー導電部材を有することを特徴とする請求項１に記載の絶縁ゲート型バイポーラトランジスタ。
  3. 前記ダミー電極が前記底部ダミー導電部材の上に設けられた上部埋込絶縁膜を有することを特徴とする請求項１に記載の絶縁ゲート型バイポーラトランジスタ。
  4. 前記ゲート電極が、上面が前記ベース領域の下面のレベルよりも下方に位置するように前記ゲートトレンチの底部に設けられた底部ゲート導電部材と、該底部ゲート導電部材の上に絶縁膜を介して設けられた上部ゲート導電部材とを備えることを特徴とする請求項１～３のいずれか１項に記載の絶縁ゲート型バイポーラトランジスタ。
  5. 前記ベース領域の下方に前記ダミートレンチの底部を覆うように設けられ、上面が前記底部ダミー導電部材の上面のレベルよりも上方に位置する第２導電型のトレンチ底部フローティング層を更に備えることを特徴とする請求項１～４のいずれか１項に記載の絶縁ゲート型バイポーラトランジスタ。
  6. 前記ベース領域の下部に設けられた第１導電型の蓄積層を更に備える請求項１～５のいずれか１項に記載の絶縁ゲート型バイポーラトランジスタ。
  7. 前記底部ダミー導電部材にカソード領域が電気的に接続され、前記ゲート電位にアノード領域が電気的に接続されるダイオードを更に備えることを特徴とする請求項１～６のいずれか１項に記載の絶縁ゲート型バイポーラトランジスタ。
  8. 一端が前記ゲート電位に電気的に接続され、他端が前記アノード領域及び前記ゲート電極に電気的に接続された抵抗素子を更に備えることを特徴とする請求項７に記載の絶縁ゲート型バイポーラトランジスタ。
  9. 前記ゲートトレンチ及び前記ダミートレンチは、平面視でストライプ状に並設されることを特徴とする請求項１～８のいずれか１項に記載の絶縁ゲート型バイポーラトランジスタ。
JP2021146153A 2021-09-08 2021-09-08 絶縁ゲート型バイポーラトランジスタ Pending JP2023039138A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021146153A JP2023039138A (ja) 2021-09-08 2021-09-08 絶縁ゲート型バイポーラトランジスタ
US17/878,812 US20230072478A1 (en) 2021-09-08 2022-08-01 Insulated gate bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021146153A JP2023039138A (ja) 2021-09-08 2021-09-08 絶縁ゲート型バイポーラトランジスタ

Publications (1)

Publication Number Publication Date
JP2023039138A true JP2023039138A (ja) 2023-03-20

Family

ID=85386704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021146153A Pending JP2023039138A (ja) 2021-09-08 2021-09-08 絶縁ゲート型バイポーラトランジスタ

Country Status (2)

Country Link
US (1) US20230072478A1 (ja)
JP (1) JP2023039138A (ja)

Also Published As

Publication number Publication date
US20230072478A1 (en) 2023-03-09

Similar Documents

Publication Publication Date Title
US11094808B2 (en) Semiconductor device
JP4930894B2 (ja) 半導体装置
JP7131003B2 (ja) 半導体装置
JP4967236B2 (ja) 半導体素子
JP6844147B2 (ja) 半導体装置
US8975690B2 (en) Semiconductor device
CN101689560B (zh) 半导体装置
US11217580B2 (en) Semiconductor device including insulated gate bipolar transistor element and freewheeling diode element
US10763252B2 (en) Semiconductor device
JP5701913B2 (ja) 半導体装置
JP7250473B2 (ja) 半導体装置
JP4940535B2 (ja) 半導体装置
JP5687582B2 (ja) 半導体素子およびその製造方法
JP2013201360A (ja) 半導体装置
JP5652409B2 (ja) 半導体素子
JP2014067763A (ja) 半導体装置
JP6930858B2 (ja) 半導体装置
JP5145665B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JP7297709B2 (ja) 半導体装置及び半導体回路
CN108305893B (zh) 半导体装置
JP2014154739A (ja) 半導体装置
JP7327672B2 (ja) 半導体装置
JP2023039138A (ja) 絶縁ゲート型バイポーラトランジスタ
JP2015095466A (ja) 半導体装置及びその製造方法
JP2005150348A (ja) 半導体装置