KR101830174B1 - 전계제한링이 형성된 전력반도체용 소자 및 그 제조방법 - Google Patents

전계제한링이 형성된 전력반도체용 소자 및 그 제조방법 Download PDF

Info

Publication number
KR101830174B1
KR101830174B1 KR1020150145820A KR20150145820A KR101830174B1 KR 101830174 B1 KR101830174 B1 KR 101830174B1 KR 1020150145820 A KR1020150145820 A KR 1020150145820A KR 20150145820 A KR20150145820 A KR 20150145820A KR 101830174 B1 KR101830174 B1 KR 101830174B1
Authority
KR
South Korea
Prior art keywords
electric field
field limiting
limiting ring
junction
power semiconductor
Prior art date
Application number
KR1020150145820A
Other languages
English (en)
Other versions
KR20170045837A (ko
Inventor
김형우
방욱
문정현
석오균
김남균
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020150145820A priority Critical patent/KR101830174B1/ko
Publication of KR20170045837A publication Critical patent/KR20170045837A/ko
Application granted granted Critical
Publication of KR101830174B1 publication Critical patent/KR101830174B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

본 발명은, 전계제한링이 형성된 전력반도체용 소자에 있어서, 탄화규소 기판과, 상기 탄화규소 기판의 상부에 형성된 에피층을 포함하는 전력반도체용 소자에 있어서, 상기 에피층에 형성된 주 접합과; 상기 주 접합으로부터 일정 간격만큼 이격되며 서로 상이한 깊이를 갖는 복수의 전계제한링을 포함하는 것을 기술적 요지로 한다. 이에 의해 접합종단부 처리 기술의 하나인 전계제한링 구조에서 전계제한링의 접합깊이를 선형적으로 증가 또는 감소하도록 변화시켜 탄화규소 전력 반도체 소자의 항복전압을 증가시킬 수 있도록 하는 전계제한링이 형성된 전력반도체용 소자 및 그 제조방법을 제공하는 것이다.

Description

전계제한링이 형성된 전력반도체용 소자 및 그 제조방법 {Power semiconductor device and a method of manufacturing the same electric field limiting ring is formed}
본 발명은 전계제한링이 형성된 전력반도체용 소자 및 그 제조방법에 관한 것으로, 더욱 상세하게는 접합종단부 처리 기술의 하나인 전계제한링 구조에서 전계제한링의 접합깊이를 선형적으로 증가 또는 감소하도록 변화시켜 탄화규소 전력 반도체 소자의 항복전압을 증가시킬 수 있도록 하는 전계제한링이 형성된 전력반도체용 소자 및 그 제조방법에 관한 것이다.
전력반도체 소자는 20세기 중반에 실리콘(silicon)을 기반으로 상용화되었으며, 이 이후로도 꾸준히 개발 및 사용되어지고 있다. 전력반도체소자는 다이오드(diode), 바이폴라 접합 트렌지스터(bipolar junction transistor), 사이리스터(thyristor) 류의 바이폴라 계열 소자가 주로 개발되고 있다. 또한 1980년대 중반에 절연게이트 바이폴라 트렌지스터의 개발을 통해 전류밀도가 대략 5 내지 6배 향상되었고, 이로 인해 전력반도체 시장은 전체 반도체 시장의 약 10%에 달하는 성장을 이루었다. 하지만 기존 실리콘 재료의 물성적 한계로 인해 실리콘보다 우수한 물성을 가진 재료를 포함하는 전력반도체 소자의 개발에 대한 필요성이 대두되고 있다. 실리콘 재료를 대체할 전력반도체 재료는 일반적으로 높은 항복전압, 적은 손실, 빠른 스위칭 등과 같은 특성이 요구되어 진다. 따라서 이러한 조건을 만족하는 재료로 는 탄화규소(silicon carbide, SiC) 또는 질화갈륨(gallium nitride, GaN)이 있는데, 탄화규소 및 질화갈륨은 실리콘에 비해 넓은 밴드갭 에너지(band gap energy)를 가진 와이드 밴드갭 반도체 재료로써 실리콘을 대체할 수 있는 대표적인 전력반도체 재료이다.
그 중 탄화규소를 이용한 고전압 전력반도체 소자는 종래기술 '대한민국특허청 등록특허 제10-0393399호 제어된 열처리에 의해서 실리콘 카바이드 전력소자를 제조하는 방법', '대한민국특허청 등록특허 제10-0977414호 내열성 전극물질을 이용한 실리콘 카바이드 반도체소자의 제조방법' 및 '대한민국특허청 공개특허 제10-2014-0133556호 실리콘 기판, 이의 제조방법 및 이를 포함하는 반도체 소자' 등이 알려져 있다. 이와 같이 탄화규소를 이용한 고전압 전력반도체 소자는 접합종단 연장(Junction Termination Extension), 전계제한링(Field Limiting Ring)과 같은 구조를 이용하여 접합종단부(Junction Termination)에서의 높은 전계를 분산시킬 수 있으며, 이를 통해 높은 항복전압을 얻음과 동시에 소자 표면에서의 항복현상이 일어나는 것을 막아 소자의 신뢰성을 향상시킨다.
도 1은 기존에 고전압 전력 반도체 소자에서 항복전압을 지탱하기 위해 사용하던 전계제한링 구조를 나타낸 도면이다. 해당 구조의 경우 탄화규소 전력반도체 소자 뿐만 아니라 실리콘 전력반도체 소자에서도 많이 사용되고 있는 구조이다.
하지만 기존의 접합종단 연장 구조의 경우 항복전압이 접합종단 연장 구조를 구성하는 영역의 농도와 접합깊이 및 길이에 민감하기 때문에 설계 및 최적화가 힘들며 높은 항복전압을 얻기 위해서는 접합종단 연장부의 길이가 길어야 하기 때문에 접합종단 영역이 커지는 문제점이 있다. 또한 전계제한링의 경우 접합종단 연장 구조에 비해 비교적 설계가 간단하고 항복전압이 링의 농도, 접합깊이 등에 민감한 정도가 낮다는 장점은 있으나, 높은 항복전압을 얻기 위해서는 많은 개수의 링이 필요하기 때문에 접압종단 연장 구조와 마찬가지로 높은 항복전압을 위한 접합종단 영역이 커지게 된다는 단점이 있다. 뿐만 아니라 전계제한링의 경우 모든 링이 동일한 접합깊이를 가지고 있기 때문에 최적화가 되지 않을 경우 소자의 주 접합이나 전계제한링의 일부 링에 전계가 집중되어 항복전압이 저하될 가능성이 크다.
대한민국특허청 등록특허 제10-0393399호 대한민국특허청 등록특허 제10-0977414호 대한민국특허청 공개특허 제10-2014-0133556호 미국특허청 등록특허 제8,803,277호 미국특허청 공개특허 제2004-0135153호 미국특허청 등록특허 제7,026,650호
따라서 본 발명의 목적은 접합종단부 처리 기술의 하나인 전계제한링 구조에서 전계제한링의 접합깊이를 선형적으로 증가 또는 감소하도록 변화시켜 탄화규소 전력 반도체 소자의 항복전압을 증가시킬 수 있도록 하는 전계제한링이 형성된 전력반도체용 소자 및 그 제조방법을 제공하는 것이다.
상기한 목적은, 탄화규소 기판과, 상기 탄화규소 기판의 상부에 형성된 에피층을 포함하는 전력반도체용 소자에 있어서, 상기 에피층에 형성된 주 접합과; 상기 주 접합으로부터 일정 간격만큼 이격되며 서로 상이한 깊이를 갖는 복수의 전계제한링을 포함하는 것을 특징으로 하는 전계제한링이 형성된 전력반도체용 소자에 의해서 달성된다.
여기서, 복수의 상기 전계제한링은 상기 주 접합으로부터 멀어질수록 깊이가 선형적으로 증가 또는 감소하며, 상기 전계제한링이 에칭되기 위해 사용되는 산화막을 경사지게 형성함으로써 상기 전계제한링의 깊이가 선형적으로 증가 또는 감소하는 것이 바람직하며, 상기 산화막은 습식식각을 통해 경사지게 형성되는 것이 바람직하다.
또한, 복수의 상기 전계제한링은 상기 주 접합으로부터 멀어질수록 상기 전계제한링 간의 간격이 증가 또는 감소하는 것이 바람직하다.
상기한 목적은 또한, 탄화규소 기판의 표면에 이산화규소 산화막을 형성하는 단계와; 상기 산화막의 표면에 에칭막을 증착하는 단계와; 상기 에칭막의 상부에 포토레지스트 막을 적층하는 단계와; 상기 포토레지스트를 포토리소그라피를 통해 식각하는 단계와; 상기 산화막을 경사지도록 에칭하는 단계와; 상기 산화막의 상부에 마스크용 산화막 및 포토레지스트를 적층하는 단계와; 포토레지스트의 상부에 주 접합 및 전계제한링 형성을 위한 마스크를 적층하고 상기 주 접합 및 상기 전계제한링을 형성하는 단계와; 상기 주 접합 및 상기 전계제한링에 이온 주입하는 단계를 포함하는 것을 특징으로 하는 전계제한링이 형성된 전력반도체용 소자 제조방법에 의해서도 달성된다.
상술한 본 발명의 구성에 따르면 접합종단부 처리 기술의 하나인 전계제한링 구조에서 전계제한링의 접합깊이를 선형적으로 증가 또는 감소하도록 변화시켜 탄화규소 전력 반도체 소자의 항복전압을 증가시킬 수 있다.
도 1은 종래기술에 따른 전력 반도체 소자의 단면도이고,
도 2 및 도 3은 본 발명의 실시예에 따른 전력 반도체 소자의 단면도이고,
도 4는 종래기술 및 본 발명에 따른 전력 반도체 소자의 항복전압 특성을 나타낸 그래프이고,
도 5 내지 도 16은 본 발명의 실시예에 따른 전력 반도체 소자의 제조방법을 나타낸 단면도이다.
이하 도면을 참조하여 본 발명에 따른 전계제한링이 형성된 전력반도체용 소자 및 그 제조방법을 상세히 설명한다.
도 2에 도시된 바와 같이 본 발명에 따른 전력반도체 소자(100)는 탄화규소 기판(110)과, 기판(110)의 상부에 에피층(epi layer, 120)이 적층된 형태로 이루어진다. 에피층(120)은 기판(110)과 동일한 결정방위를 가지며 기판(110)의 상부에 얇게 피복되는 층을 말한다. 에피층(120)에는 공핍층(130)이 존재하며 이 공핍층(130)에는 전계가 형성되는데 본 발명의 경우 선형 접합 깊이를 가지는 전계제한링(140) 구조가 형성된다. 이와 같은 구조에서 전계제한링(140)의 상부에는 애노드(anode) 전극(200)이, 기판(110)의 하부에는 캐소드(cathode) 전극(300)이 각각 배치된다.
애노드 전극(200)에 인가된 역방향 전압이 지속적으로 증가하게 되면, 공핍층(130)은 더 증가하게 되고, 이때 전계제한링(140) 사이의 간격이 적절하다면 공핍층(130)은 순간적으로 첫 번째 전계제한링(140)에서 두 번째 전계제한링(140), 두 번째 전계제한링(140)에서 세 번째 전계제한링(140)의 순서로 닿게 된다. 따라서 애노드 전극(200)에 인가된 역방향 전압에 의해 공핍층(130) 영역에 형성되는 전계는 주 접합(150)과 전계제한링(140)들에 분산되어 분포하게 된다. 이렇게 애노드 전극(200)에 인가된 역방향 전압에 의해 발생하는 전계가 주 접합(150)과 전계제한링(140)에 분산되어 분포하게 됨으로써 항복전압은 전계제한링(140)이 없는 경우보다 증가하게 되며, 전계제한링(140)들에 분산되어 분포한 임계전계에 도달하게 되면 항복현상이 발생하게 된다.
모든 전계제한링(140)들의 끝에서 증가하는 전계들이 동일하게 증가하다가 동시에 임계전계에 도달하게 되는 경우가 가장 이상적인 경우로 이때 항복전압이 가장 높은 값을 나타내지만, 이러한 이상적인 경우를 만들기 위해서는 전계제한링(140) 사이의 간격이 최적화되어야 한다. 그 외에도 전계제한링(140)의 접합깊이와 전계제한링의 폭 등 다양한 변수들이 최적화되어야 하는 어려움이 있다. 특히 실리콘과 달리 기판(110) 자체의 저항성이나 결함과 같은 재료적인 변수들이 많은 탄화규소 기판(110)의 경우 전계제한링(140)을 최적화하기가 더 어렵다. 따라서 제작의 용이성을 확보하기 위해 전계제한링(140)의 농도, 폭 및 접합깊이를 동일하게 사용할 경우 애노드 전극(200) 하단에 형성된 주 접합이나 전계제한링(140)의 가장 바깥쪽에 위치한 링에 전계가 집중되는 현상이 일어나기 쉽고 높은 항복전압을 얻기 힘들다.
도 2 및 도 3은 최적화가 힘든 상기와 같은 문제점을 해결하기 위해 전계제한링(140)의 접합깊이를 선형적으로 증가 또는 감소시킨 구조를 나타낸 것이다. 항복전압을 증가시키기 위한 구조인 선형 접합 깊이를 가지는 전계제한링(140) 구조는, 반도체성을 지니는 탄화규소 기판(110)의 상부에 이온 주입 공정을 이용해 항복전압을 지탱할 수 있도록 형성된다. 도 2는 이온 주입을 통해 형성되는 전계제한링(410)의 접합 깊이가 전력반도체 소자(100)의 주 접합(150)에서 멀어질수록 얕아지도록 형성하는 경우 즉 접합깊이가 선형적으로 감소하는 구조를 나타낸 것이고, 도 3의 경우는 도 2와는 반대로 이온 주입을 통해 형성되는 전계제한링(140)의 접합 깊이가 소자(100)의 주 접합(150)에서 멀어질수록 깊어지도록 형성하는 경우 즉 도 2와 달리 접합깊이가 반대방향에서 선형적으로 감소하는 구조를 나타낸 것이다.
도 2 및 도 3에서 주 접합 상단에 형성된 애노드 전극(200)에 역방향 전압이 인가되면, 주 접합(150)에서부터 공핍층(130) 영역이 형성되기 시작하며, 애노드 전극(200)에 인가된 역방향 전압이 증가할수록 공핍층(130) 영역이 점점 전계제한링(140) 및 캐소드 전극(300) 하단에 위치한 주 접합(150)의 끝 부분에서 가장 높게 나타난다. 만약 전계제한링이 없을 경우 애노드 전극에 인가된 역방향 전압이 증가할수록 전계의 크기가 커지다가 일정한 값 즉 임계전계 이상이 되면 항복현상이 일어나게 된다. 이와 같이 전계제한링(140)이 없을 경우에는 애노드 전극(200)에 인가된 역방향 전압에 의해 발생하는 전계를 지탱해줄 반도체 영역이 애노드 전극(200) 하단에 형성된 주 접합 영역 밖에 없기 때문에 전력반도체 소자(100)는 낮은 항복전압을 가지게 된다
도 2 및 도 3과 같이 전계제한링(140)이 있고 주 접합(150)과 주 접합(150)에 가장 가까운 전계제한링(140) 사이의 간격이 적절할 경우, 애노드 전극(200)에 인가된 역방향 전압에 의해 형성된 공핍층(130) 영역은 주 접합(150)에서 항복 현상이 일어나기 전에 주 접합(150)에서 가장 가까운 첫 번째 전계제한링(140)에 닿게 된다. 주 접합(150)의 끝 부분에서 증가되던 전계는 주 접합(150)과 주 접합(150)에 가까운 첫 번째 전계제한링(140)에 분산되게 된다.
즉 전계제한링(140) 구조의 경우 전계제한링(140)의 접합깊이가 얕으면 전계제한링(140) 끝 부분에서의 전계집중 현상이 완화되는 효과가 있는 반면 전계제한링(140)에 인가되는 전위의 크기가 커지게 되고, 전계제한링(140)의 접합깊이가 깊으면 전계제한링(140)의 끝 부분에서의 전계집중 연상이 증가되는 반면 전계제한링(140)에 인가되는 전위의 크기가 작아지게 되는 효과가 있다.
도 2의 경우 전계제한링(140)의 접합깊이가 주 접합(150)에서 멀어질수록 선형적으로 감소하는 구조이기 때문에 주 접합(150)에서 먼 바깥쪽 전계제한링(140)에서의 얕은 접합깊이로 인해 전계집중 현상이 완화된다. 따라서 바깥쪽 전계제한링(140)들의 끝에서 전계가 임계전계에 도달하기 위해서는 높은 역방향 전압이 애노드 전극(200)에 인가되어야 하며 따라서 항복전압 특성이 개선되게 된다.
도 3의 경우 전계제한링(140)의 접합깊이가 주 접합에서 멀어질수록 선형적으로 증가하는 구조이다. 이 경우는 도 2와는 반대의 경우로 주 접합(150)에서 먼 바깥쪽 전계제한링(140)들의 접합깊이가 깊기 때문에 전계집중 현상이 증가하지만, 반면에 전계제한링(140)들에 인가되는 전위의 크기가 작기 때문에 전계제한링(140)의 끝에 집중되는 전계의 크기가 임계전계에 도달하기 위해서는 더 높은 역방향 전압이 애노드 전극(200)에 인가되어야 하며, 따라서 항복전압 특성이 개선되게 된다. 다시 말해 도 2 및 도 3의 경우 각각 얕은 접합깊이에 따른 전계집중 현상의 완화 효과와, 깊은 접압깊이에 따른 낮은 전위효과로 인해 항복전압 특성이 개선되게 된다.
본 발명에서 전계제한링(140)은 0.1 내지 1㎛의 접합깊이를 갖는 것이 바람직한데, 0.1㎛ 미만일 경우 전계제한링(140)이 제 역할을 수행할 수 없으며, 1㎛를 초과할 경우 소자(100)의 전체 두께가 증가하게 된다. 또한 전계제한링(140)은 이온 주입 공정을 통해 형성되며, 1?1017/㎤ 내지 5?1018/㎤의 농도를 갖는 것이 바람직하다.
도 4는 도 1, 도 2 및 도 3의 경우에 대해 항복전압 특성을 전산모사한 결과를 나타낸 그래프이다. 도 4를 확인하면 알 수 있듯이 도 1(case 1)과 같이 전계제한링(140)의 접합깊이가 동일한 경우의 항복전압이 가장 작고, 도 2(case 2) 및 도 3(case 3)이 도 1의 경우에 비해 더 높은 항복전압을 가지는 것을 알 수 있다. 도 3과 같은 전계제한링(140) 구조의 항복전압이 도 2와 같은 전계제한링(140) 구조를 가지는 경우에 비해 높은 이유는 도 2의 경우 얕은 접합깊이로 인한 전계집중 현상 완화 효과가 항복전압 특성을 개선해주지만, 깊은 접합깊이를 가지는 주 접합(150)에 가까운 안쪽 전계제한링(140)들이 지탱해주는 전위의 양이 작기 때문에 바깥쪽 전계제한링(140)들에서의 전계값 증가가 빠르게 이루어지기 때문이다. 반면 도 3의 경우 바깥쪽 전계제한링(140)의 접합깊이가 깊지만 안쪽 전계제한링(140)들의 접합깊이가 얕기 때문에 바깥쪽 전계제한링(140)으로의 전위 인가가 늦게 나타나고 따라서 바깥쪽 전계제한링(140)들에서의 전계값 증가가 늦게 이루어지는 효과가 있다.
이와 같이 전력반도체 소자(100)에서 선형적으로 증가 또는 감소하는 접합깊이를 갖는 전계제한링(140)은 다음과 같은 제조방법을 통해 얻을 수 있다. 먼저 도 5에 도시된 바와 같이 탄화규소 기판(silicon carbide substrate, 110)의 표면에 이산화규소 산화막(silicon dioxide, 111)을 형성한 후 산화막(111)의 표면에 빠르게 에칭이 되는 에칭막(fast etching layer, 112)을 증착한다. 여기서 에칭막(112) 대신 실리카 필름(silica film)을 사용할 수도 있다.
도 6에 도시된 바와 같이 에칭막(112)을 증착한 이후 다시 포토레지스트 막(photoresist layer, 113)을 에칭막(112)의 상부에 적층한다. 포토레지스트 막(113)을 적층한 다음에는 일반적인 포토리소그라피(photolithographic) 공정을 통해 포토레지스트 막(113)의 일부를 식각한다. 그 다음 도 7 및 도 8에 도시된 바와 같이 wet-etching을 하여 에칭막(112) 및 산화막(111)이 에칭되도록 한다. 이때 산화막(111)은 에칭막(112)이 적층된 영역에는 에칭되지 않으며 외부로 노출된 영역만 에칭되는데, 에칭되는 영역은 산화막(111)과 멀어질수록 경사진 형태로 형성된다.
도 9는 경사진 형태의 산화막(111)의 표면에 전계제한링(140) 형성을 위한 이온주입용 마스크를 만들기 위해 두꺼운 마스크용 산화막(silicon dioxide for ion implantation mask, 114)을 형성하고, 도 10에 도시된 바와 같이 마스크용 산화막(114)의 표면에 포토레지스트 막(photoresist, 115)을 코팅한다. 그리고 도 11과 같이 주 접합(150)과 전계제한링(140) 형성을 위한 마스크(mask for main junction and floating field limiting ring pattern, 116)을 이용하여 도 12와 같이 주 접합(150)과 전계제한링(140)을 위한 패턴을 형성한다.
도 13에 도시된 바와 같이 패턴 형성을 한 이후 다시 이온 주입용 마스크(117)를 만들기 위해 형성된 산화막(111)을 에칭하고, 코팅된 포토레지스트(115)를 제거하면 주 접합(150)과 전계제한링(140) 형성을 위한 마스크(117)가 만들어진다. 전계제한링(140)을 위한 마스크(117) 형성이 끝나면 도 14와 같이 이온 주입을 통해 도 15와 같이 주 접합(150)과 전계제한링(140)을 형성하고 기판(110)의 표면에 존재하는 마스크(117) 및 산화막(111)을 제거한다.
이때 도 8에서 형성된 경사진 형태를 갖는 산화막(111)으로 인해 이온 주입을 통해 형성된 전계제한링(140)은 도 16과 같이 주 접합에서 멀어질수록 선형적으로 깊어지는 접합깊이를 가지게 된다. 만약 도 2에 나타난 것과 같이 주 접합(150)에서 멀어질수록 얕아지는 접합깊이를 갖는 전계제한링(140)을 형성하고자 할 경우에는 도 6에서 포토레지스트 막(113) 형성 이후 창을 만들 때 창의 위치를 주 접합에 가까운 곳에 형성되도록 하면 된다. 이렇게 할 경우 경사의 방향이 도 8에 나타낸 것과는 반대 방향으로 형성이 되기 때문에 후속 공정을 통해 이온 주입을 하게되면 전계제한링(114)의 접합깊이는 주 접합에서 멀어질수록 선형적으로 얕아지게 된다.
100: 전력반도체 소자
110: 기판
111, 114: 산화막
112: 에칭막
113, 115: 포토레지스트 막
116, 117: 마스크
120: 에피층
130: 공핍층
140: 전계제한링
150: 주접합
200: 애노드 전극
300: 캐소드 전극

Claims (14)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 전계제한링이 형성된 전력반도체용 소자 제조방법에 있어서,
    탄화규소 기판의 표면에 이산화규소 산화막을 형성하는 단계와;
    상기 산화막의 표면에 에칭막을 증착하는 단계와;
    상기 에칭막의 상부에 포토레지스트 막을 적층하는 단계와;
    상기 포토레지스트를 포토리소그라피를 통해 식각하는 단계와;
    상기 산화막을 경사지도록 에칭하는 단계와;
    상기 산화막의 상부에 마스크용 산화막 및 포토레지스트를 적층하는 단계와;
    포토레지스트의 상부에 주 접합 및 전계제한링 형성을 위한 마스크를 적층하고 상기 주 접합 및 상기 전계제한링을 형성하는 단계와;
    상기 주 접합 및 상기 전계제한링에 이온 주입하는 단계를 포함하는 것을 특징으로 하는 전계제한링이 형성된 전력반도체용 소자 제조방법.
  9. 제 8항에 있어서,
    복수의 상기 전계제한링은 상기 주 접합으로부터 멀어질수록 깊이가 선형적으로 증가 또는 감소하는 것을 특징으로 하는 전계제한링이 형성된 전력반도체용 소자 제조방법.
  10. 제 9항에 있어서,
    상기 전계제한링이 에칭되기 위해 사용되는 산화막을 경사지게 형성함으로써 상기 전계제한링의 깊이가 선형적으로 증가 또는 감소하는 것을 특징으로 하는 전력반도체용 소자 제조방법.
  11. 제 10항에 있어서,
    상기 산화막은 습식식각을 통해 경사지게 형성되는 것을 특징으로 하는 전력반도체용 소자 제조방법.
  12. 제 8항에 있어서,
    복수의 상기 전계제한링은 상기 주 접합으로부터 멀어질수록 상기 전계제한링 간의 간격이 증가 또는 감소하는 것을 특징으로 하는 전계제한링이 형성된 전력반도체용 소자 제조방법.
  13. 제 8항에 있어서,
    상기 전계제한링은 0.1 내지 1㎛의 접합깊이를 갖는 것을 특징으로 하는 전계제한링이 형성된 전력반도체용 소자 제조방법.
  14. 제 8항에 있어서,
    상기 전계제한링은 이온 주입 공정을 통해 형성되며, 1×1017/㎤ 내지 5×1018/㎤의 농도를 갖는 것을 특징으로 하는 전계제한링이 형성된 전력반도체용 소자 제조방법.
KR1020150145820A 2015-10-20 2015-10-20 전계제한링이 형성된 전력반도체용 소자 및 그 제조방법 KR101830174B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150145820A KR101830174B1 (ko) 2015-10-20 2015-10-20 전계제한링이 형성된 전력반도체용 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150145820A KR101830174B1 (ko) 2015-10-20 2015-10-20 전계제한링이 형성된 전력반도체용 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170045837A KR20170045837A (ko) 2017-04-28
KR101830174B1 true KR101830174B1 (ko) 2018-02-20

Family

ID=58702212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150145820A KR101830174B1 (ko) 2015-10-20 2015-10-20 전계제한링이 형성된 전력반도체용 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101830174B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102372131B1 (ko) 2020-11-27 2022-03-08 재단법인 부산테크노파크 고내압 실리콘 카바이드 쇼트키 베리어 다이오드 및 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904217A (zh) * 2019-02-01 2019-06-18 北京燕东微电子有限公司 一种用于碳化硅器件的场限环结终端结构、其制作方法及碳化硅器件
CN110534556B (zh) * 2019-07-23 2020-11-17 珠海格力电器股份有限公司 功率半导体器件、其终端结构、掩膜版和制备方法
CN116110943A (zh) * 2023-04-11 2023-05-12 通威微电子有限公司 一种耐压器件及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015104900A1 (ja) * 2014-01-10 2015-07-16 三菱電機株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015104900A1 (ja) * 2014-01-10 2015-07-16 三菱電機株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102372131B1 (ko) 2020-11-27 2022-03-08 재단법인 부산테크노파크 고내압 실리콘 카바이드 쇼트키 베리어 다이오드 및 제조방법

Also Published As

Publication number Publication date
KR20170045837A (ko) 2017-04-28

Similar Documents

Publication Publication Date Title
JP6407920B2 (ja) 負べベルにより終端された高阻止電圧を有するＳｉＣデバイス
JP5135879B2 (ja) 炭化珪素半導体装置の製造方法
JP6367760B2 (ja) 絶縁ゲート型スイッチング装置とその製造方法
JP5791821B2 (ja) 炭化珪素半導体装置およびその製造方法
KR101439805B1 (ko) 반도체 장치의 제조 방법
CN107482050B (zh) 一种功率器件的终端结构及其制造方法
KR101830174B1 (ko) 전계제한링이 형성된 전력반도체용 소자 및 그 제조방법
KR20120091368A (ko) 주입된 측벽들을 가지는 반도체 장치들의 제조 방법 및 그에 의해 제조된 장치들
JP6189045B2 (ja) 半導体素子の製造方法
JP2011114028A (ja) ＳｉＣ半導体装置とその製造方法
JP2009105200A (ja) ジャンクションバリアショットキーダイオード
KR102296258B1 (ko) 트렌치 게이트형 탄화규소 모스펫 구조 및 그 제조방법
WO2013161116A1 (ja) 半導体装置及びその製造方法
JP2010267762A (ja) 半導体装置およびその製造方法
JP6104743B2 (ja) ショットキーダイオードを内蔵するｆｅｔ
JP6275353B2 (ja) 炭化珪素半導体装置
JP2023110082A (ja) 高電流能力を有するフィーダ設計
JP2013105798A (ja) 半導体装置及びその製造方法
WO2015064999A1 (ko) 접합 장벽 쇼트키 다이오드 및 이에 의해 제조된 접합 장벽 쇼트키 다이오드
JP2014179595A (ja) 半導体装置およびその製造方法
JP5996611B2 (ja) 横チャネル領域を有する接合型電界効果トランジスタセル
US9236433B2 (en) Semiconductor devices in SiC using vias through N-type substrate for backside contact to P-type layer
WO2014184839A1 (ja) 炭化珪素半導体装置
KR102094769B1 (ko) 다중 에피 성장법으로 구현된 p 쉴드 구조의 전력 반도체 및 그 제조 방법
WO2018168069A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant