CN107482050B - 一种功率器件的终端结构及其制造方法 - Google Patents
一种功率器件的终端结构及其制造方法 Download PDFInfo
- Publication number
- CN107482050B CN107482050B CN201710713690.9A CN201710713690A CN107482050B CN 107482050 B CN107482050 B CN 107482050B CN 201710713690 A CN201710713690 A CN 201710713690A CN 107482050 B CN107482050 B CN 107482050B
- Authority
- CN
- China
- Prior art keywords
- junction
- epitaxial layer
- power device
- main
- main junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 230000003247 decreasing effect Effects 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 22
- 238000002513 implantation Methods 0.000 claims description 14
- 238000002347 injection Methods 0.000 claims description 11
- 239000007924 injection Substances 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 10
- 238000009826 distribution Methods 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 230000001174 ascending effect Effects 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 7
- 230000000903 blocking effect Effects 0.000 abstract description 5
- 230000008859 change Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 63
- 230000008569 process Effects 0.000 description 18
- 229910010271 silicon carbide Inorganic materials 0.000 description 13
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- -1 4H-SiC Chemical compound 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Abstract
本发明实施方式涉及一种功率器件终端结构及其制造方法，所述功率器件终端结构包括：衬底、设置于所述衬底上的外延层、结终端扩展区。结终端扩展区位于所述外延层中，衬底和外延层具有第一传导类型的半导体材料，结终端扩展区具有第二传导类型的半导体材料。本发明实施例通过将终端结构的结终端扩展区的第一表面和第二表面均设置成阶梯状，且阶梯均从靠近主结的一端到远离主结的一端呈下降趋势，使第一表面和第二表面间的距离，从靠近主结的一端到远离主结的一端呈递减趋势。从而可以实现从主结到终端结构的电荷量浓度变化，呈梯度逐渐均匀递减，可以有效地缓解电场集中现象，提高功率器件的反向阻断能力。
Description
技术领域
本发明实施方式涉及半导体技术领域，特别是涉及一种功率器件的终端结构及其制造方法。
背景技术
近年来由于碳化硅单晶生长以及工艺的成熟，碳化硅功率器件得到了广泛的应用，但是碳化硅功率器件在承受反向高压时容易在拐角处出现电场集中现象。结终端扩展(unction termination extension，JTE)结构可以有效提高碳化硅功率器件的耐压性，因此，通常采用结终端扩展结构对碳化硅功率器件进行保护。
目前的结终端扩展技术是在水平方向上采用多次离子注入从而形成具有浓度梯度的结终端扩展区域，缓解电场集中现象。
在本发明实施过程中，发明人发现现有技术存在以下技术问题：上述方法需要多道光刻版进行多次光刻或者刻蚀以及离子注入，工艺难度较大。此外，需采用单层掩膜，从主结向外离子注入窗口渐变的结构，即横向变掺杂结构，但由于碳化硅材料的特殊性，注入杂质很难横向扩展，因此其浓度梯度渐变的效果较差。
发明内容
本发明实施方式主要解决的技术问题是提供一种工艺简单、浓度梯度渐变效果好的功率器件的终端结构及其制造方法。
为解决上述技术问题，第一方面，本发明实施例提供了一种功率器件的终端结构，所述功率器件的终端结构包括：
衬底，具有第一传导类型的半导体材料；
外延层，设置于所述衬底上，并具有所述第一传导类型的半导体材料:
结终端扩展区，位于所述外延层中，具有第二传导类型的半导体材料，所述结终端扩展区具有第一表面和第二表面，所述第二表面与所述外延层接触，所述第一表面与所述第二表面相对，所述第一表面和所述第二表面均呈阶梯状，所述第一表面和所述第二表面间的距离，从所述结终端扩展区靠近所述主结的一端到远离所述主结的一端呈递减趋势；
其中，所述第一传导类型的半导体材料与所述第二传导类型的半导体材料的传导类型相异。
可选的，所述主结包括主结区，所述主结区具有第二传导类型的半导体材料，所述主结区具有第三表面和第四表面，所述第四表面与所述主结的外延层接触，所述第三表面与所述第四表面相对；
所述结终端扩展区的第一表面与所述第三表面形成台阶，所述台阶从所述第三表面到所述第一表面呈下降趋势。
可选的，所述结终端扩展区的第二表面与所述主结区的第四表面形成台阶，所述台阶从所述第四表面到所述第二表面呈下降趋势。
可选的，所述功率器件的终端结构还包括钝化层，所述钝化层设置于所述外延层上。
可选的，所述结终端扩展区与所述主结区相接触或者不相接触设置。
可选的，所述衬底的材料为4H-SiC、6H-SiC或3C-SiC的任意一种。
第二方面，本发明实施例提供了一种功率器件的终端结构制造方法，所述方法包括：
S1：在衬底上生长外延层，所述衬底和所述外延层具有第一传导类型的半导体材料；
S2：在外延层上形成第一牺牲层；
S3：刻蚀所述第一牺牲层，形成结终端扩展区注入窗口，所述结终端扩展区注入窗口包括多个子注入窗口，多个所述子注入窗口呈台阶状分布，台阶从靠近所述主结的一端到远离所述主结的一端呈上升趋势；
S4：在所述结终端扩展区注入窗口上进行第二种传导类型的离子注入，以在所述外延层中形成结终端扩展区，所述结终端扩展区的离子电荷浓度呈梯度分布，所述电荷浓度从靠近所述主结的一端到远离所述主结的一端呈下降趋势；
S5：去除第一牺牲层；
S6：刻蚀所述外延层，使所述结终端扩展区的第一表面呈台阶状，台阶从靠近所述主结的一端到远离所述主结的一端呈下降趋势。
可选的，在所述刻蚀所述外延层之前，所述方法还包括：
在所述外延层上生成第二牺牲层。
可选的，所述方法还包括：
在所述外延层上淀积钝化层。
可选的，所述第一牺牲层或者第二牺牲层的材料为氧化硅、氮化硅和光刻胶中的任意一种或者任意几种的组合。
第三方面，本发明实施例提供了一种功率器件，所述功率器件包括上述的终端结构。
本发明实施方式的有益效果是：本发明实施例通过将终端结构的结终端扩展区的第一表面和第二表面均设置成阶梯状，且阶梯均从靠近主结的一端到远离主结的一端呈下降趋势，使第一表面和第二表面间的距离，从靠近主结的一端到远离主结的一端呈递减趋势。从而可以实现从主结到终端结构的电荷量浓度变化，呈梯度逐渐均匀递减，可以有效地缓解电场集中现象，提高功率器件的反向阻断能力。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍。显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a是本发明功率器件的终端结构的一个实施例的剖面示意图；
图1b是本发明功率器件的终端结构的一个实施例的剖面示意图；
图1c是本发明功率器件的终端结构的一个实施例的剖面示意图；
图2a-2f是本发明功率器件的终端结构制造方法的一个实施例的工艺流程示意图；
图3是本发明功率器件的终端结构制造方法的一个实施例的流程示意图；
图4c-4f是本发明功率器件的终端结构制造方法的一个实施例的部分工艺流程示意图；
图5f是本发明功率器件的终端结构制造方法的一个实施例的部分工艺流程示意图；
图6是本发明功率器件的终端结构制造方法的一个实施例的流程示意图；
图7是本发明功率器件的终端结构制造方法的一个实施例的流程示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
本发明实施例提供的功率器件的终端结构可以用于功率器件，请一并参照图1a-图1c，图1a到图1c示出了功率器件的结构。该功率器件包括主结以及本发明实施例提供的功率器件的终端结构，所述主结包括衬底10、外延层20和主结区30，外延层20设置于所述衬底10上，主结区30位于外延层20中。终端结构包括衬底10、外延层20和结终端扩展区40，结终端扩展区40位于外延层20中。图中用虚线分别示出了主结及终端结构，实际的功率器件中主结和终端结构是连在一起的，共用同一个衬底10和外延层20。结终端扩展区40用于保护主结于高电压时的操作。
衬底10和外延层20具有第一传导类型的半导体材料，主结区30和结终端扩展区40具有第二传导类型的半导体材料。其中，第一传导类型的半导体材料与第二传导类型的半导体材料的传导类型相异。例如，当第一传导类型的半导体材料为P型半导体材料时，第二传导类型的半导体材料为N型半导体材料；当第一传导类型的半导体材料为N型半导体材料时，第二传导类型的半导体材料为P型半导体材料。
结终端扩展区40具有第一表面41和第二表面42，第一表面41和第二表面42相对设置，第二表面42与外延层20接触，第一表面41和第二表面42均呈阶梯状。第一表面41的阶梯从靠近主结的一端到远离主结的一端呈下降趋势，第二表面42的阶梯从靠近主结的一端到远离主结的一端亦呈下降趋势，如此第一表面41和第二表面42间的距离，从靠近主结的一端到远离主结的一端呈递减趋势。从而可以实现从主结到终端结构的电荷量浓度变化，呈梯度逐渐均匀递减，可以有效地缓解电场集中现象，提高功率器件的反向阻断能力。
为了进一步增强电荷浓度从主结到终端结构的电荷浓度梯度均匀递减的效果，结终端扩展区40和主结区30也可以呈台阶状分布。如图1b所示，结终端扩展区40的第一表面41和主结区30的第三表面31形成台阶，该台阶从第三表面31到结终端扩展区40的第一表面41呈下降趋势，即结终端扩展区40的第四表面41低于主结区30的第三表面31。进一步的，结终端扩展区40的第二表面42也可以与主结区30的第四表面32形成台阶，如图1c所示，该台阶从主结区30的第四表面32到结终端扩展区40的第二表面42呈下降趋势。其中，第四表面32是与外延层20接触的面。
其中，结终端扩展区40和主结区30可以相接触设置(如图1c所示)，也可以不相接触设置(如图1a和图1b所示),本发明实施例不做限制。
需要说明的是，图1a-图1c中，第一表面41和第二表面42，只示出了三个或者四个阶梯，实际应用中，第一表面41和第二表面42还可以包括更多数量的阶梯。
其中，第一表面41的各个阶梯的宽度可以相同(如图1b和图1c所示)，也可以不相同(如图1a所示)；第二表面42的各个阶梯的宽度可以相同或者不相同；第一表面41和第二表面42对应的阶梯宽度可以相同(如图1b和图1c所示)，也可以不相同(如图1a所示)，本发明实施例均不做限制。
其中，功率器件可以是肖特基二极管(SchottkyBarrierDiode,SBD)、结型势垒肖特基二极管(JBS)、金属-氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-Effect Transistor,MOSFET)、绝缘栅双极型晶体管(Insulated Gate BipolarTransistor，IGBT)等功率器件。衬底10的材料可以为碳化硅，例如4H-SiC、6H-SiC或3C-SiC等，也可以为其他材料，例如硅基材料。
进一步的，所述功率器件的终端结构还包括钝化层60，钝化层60设置于外延层20上。钝化层60可以对结终端扩展区40起到保护作用。功率器件通常还会包括电极50，主结区30与结终端扩展区40共用同一钝化层，钝化层20靠近主结区30的一端具有接触孔，电极50的一部分设置在钝化层60上，另一部分穿过接触孔与主结区30接触。。
本发明实施例通过将结终端扩展区的第一表面和第二表面均设置成阶梯状，且阶梯均从靠近主结的一端到远离主结的一端呈下降趋势，使第一表面和第二表面间的距离，从靠近主结的一端到远离主结的一端呈递减趋势。从而可以实现从主结到终端结构的电荷量浓度变化，呈梯度逐渐均匀递减，可以有效地缓解电场集中现象，提高功率器件的反向阻断能力。
相应的，本发明实施例还提供了一种功率器件的终端结构制造方法，可用于制造图1a-1c中的终端结构，如图3所示，所述方法包括：
101：在衬底10上生长外延层20，衬底10和外延层20具有第一传导类型的半导体材料。
在衬底10上形成外延层20，构成了第一种导电类型区，该步骤请参照图2a。
102：在外延层20上形成第一牺牲层71。
其中，第一牺牲层71的材料可以为氧化硅、氮化硅和光刻胶中的任意一种或者任意几种的组合，该步骤请参照图2b。
103：刻蚀第一牺牲层71，形成结终端扩展区注入窗口，所述结终端扩展区注入窗口包括多个子注入窗口，多个所述子注入窗口呈台阶状分布，台阶从靠近所述主结的一端到远离所述主结的一端呈上升趋势。
具体的，因为需要刻蚀出呈台阶分布的多个子注入窗口，因此需要多部刻蚀工艺，如图2c所述，结终端扩展区注入窗口形成三层台阶，因此需要经过三步刻蚀工艺。其中，M1、M2和M3表示刻蚀时需要的掩膜版，刻蚀顺序可以为M1→M2→M3的正序排列，也可为M3→M2→M1的逆序排列。
在刻蚀第一牺牲层71时，也可以同时形成主结区注入窗口，为了进一步增强电荷浓度从主结到终端结构的电荷浓度梯度均匀递减的效果，主结区30和结终端扩展区40也可以呈台阶状分布。为了使主结区30和结终端扩展区40呈台阶状分布，主结区注入窗口和结终端扩展区注入窗口需形成台阶。如图4c所示，主结区注入窗口和结终端扩展区注入窗口形成四层台阶，因此需要经过四步刻蚀工艺。刻蚀顺序可以为M1→M2→M3→M4的正序排列，也可为M4→M3→M2→M1的逆序排列。
其中，各个注入窗口的尺寸可以相同(如图2c和图4c所示)，也可以不相同。所述刻蚀工艺可以为反应离子刻蚀或者等离子体刻蚀，或者为反应离子刻蚀和等离子体刻蚀的组合。
104：在所述结终端扩展区注入窗口上进行第二种传导类型的离子注入，以在所述外延层20中形成结终端扩展区40，所述结终端扩展区40的离子电荷浓度呈梯度分布，所述电荷浓度从靠近所述主结的一端到远离所述主结的一端呈下降趋势。
可以采用相同的离子注入剂量在各个注入窗口进行离子注入，因为结终端扩展区40的各个子注入窗口呈台阶状分布，因此结终端扩展区40的离子电荷浓度将呈梯度分布，如图2d所示。
如果在步骤103中，主结注入窗口和结终端扩展区注入窗口形成台阶，则主结30和结终端扩展区40的离子电荷浓度亦会呈梯度分布，如图4d所示，所述电荷浓度从主结区30到结终端扩展区40远离主结区30的一端呈下降趋势。
因为在步骤103中已经将各个注入窗口形成了台阶状分布，因此，只需一步离子注入步骤，即可形成离子电荷浓度的梯度递减分布。
105：去除第一牺牲层71；
在该步骤之后，为了在后续刻蚀步骤中保护外延层20，如图6所示，所述方法还包括步骤106，在外延层20上重新生成第二牺牲层72，生成第二牺牲层72的步骤请参照图2e和图4e。其中，第二牺牲层72的材料可以为氧化硅、氮化硅和光刻胶中的任意一种或者任意几种的组合。
106：刻蚀所述外延层20，使所述结终端扩展区40的第一表面41呈台阶状，台阶从靠近所述主结的一端到远离所述主结的一端呈下降趋势。
由于需要使结终端扩展区40的第一表面41呈台阶状，因此需要多部刻蚀工艺，如图2f和5f所示，结终端扩展区40的第一表面41形成三层台阶，因此需要经过三步刻蚀工艺。刻蚀顺序可以为M4→M5→M6的正序排列，也可为M6→M5→M4的逆序排列。如图4f所示，刻蚀顺序可以为M5→M6→M7的正序排列，也可为M7→M6→M5的逆序排列。
通过步骤103的第一次刻蚀，在结终端扩展区40形成了电荷浓度的第一次梯度分布，通过步骤106的第二次刻蚀，在结终端扩展区40形成了电荷浓度进一步梯度分布，通过两次刻蚀的组合在结终端扩展区40中形成了多个渐变掺杂区。
本发明实施例只需一步离子注入工艺，对结深的要求低、占用器件面积小，成本低。通过一次刻蚀牺牲层一次刻蚀外延层，形成电荷浓度的梯度分布，且浓度梯度渐变效果好，有效地缓解电场集中现象，提高了功率器件的反向阻断能力。且刻蚀牺牲层的工艺难度低，因此一次刻蚀牺牲层一次刻蚀外延层相对于全部刻蚀外延层来说，工艺更简单。
由于碳化硅材料性能的限制，注入杂质几乎不存在横向扩展，因此难以通过扩散工艺制作较深的结终端扩展区，采用本发明实施例的制造方法，分别对离子注入前后的牺牲层及外延层进行台面刻蚀，通过控制前后刻蚀窗口的位置和数量，实现总电荷量浓度梯度从主结到终端结构均匀变小。本发明实施例尤其适用于衬底和外延层为碳化硅材料的场合，其浓度梯度渐变的效果好。本发明实施例也同样适用于衬底为其他材料的场合，例如衬底为硅基材料的场合。
可选的，为了保护外延层20，在所述方法的其他实施例中，所述方法还包括：
步骤107：在所述外延层20上淀积钝化层60。
相应的，请参照图1a-图1c，本发明实施例还提供了一种功率器件，所述功率器件包括上述的终端结构。本发明实施例提供的功率器件包含上述的功率器件的终端结构，具备终端结构相应的结构和有益效果。未在本实施例中详尽描述的技术细节，可参见本申请实施例所提供的功率器件的终端结构。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；在本申请的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本申请的不同方面的许多其它变化，为了简明，它们没有在细节中提供；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (8)
1.一种功率器件的终端结构，所述功率器件的终端结构与功率器件的主结相邻设置，其特征在于，所述功率器件的终端结构包括：
衬底，具有第一传导类型的半导体材料；
外延层，设置于所述衬底上，并具有所述第一传导类型的半导体材料:
结终端扩展区，位于所述外延层中，具有第二传导类型的半导体材料，所述结终端扩展区具有第一表面和第二表面，所述第二表面与所述外延层接触，所述第一表面与所述第二表面相对，所述第一表面和所述第二表面均呈阶梯状，所述第一表面和所述第二表面间的距离，从所述结终端扩展区靠近所述主结的一端到远离所述主结的一端呈递减趋势；
其中，所述第一传导类型的半导体材料与所述第二传导类型的半导体材料的传导类型相异；
所述主结包括主结区，所述主结区具有第二传导类型的半导体材料，所述主结区具有第三表面和第四表面，所述第四表面与所述主结的外延层接触，所述第三表面与所述第四表面相对；
所述结终端扩展区的第一表面与所述第三表面形成台阶，所述台阶从所述第三表面到所述第一表面呈下降趋势；
所述结终端扩展区的第二表面与所述主结区的第四表面形成台阶，所述台阶从所述第四表面到所述第二表面呈下降趋势。
2.根据权利要求1所述的终端结构，其特征在于，所述功率器件的终端结构还包括钝化层，所述钝化层设置于所述外延层上。
3.根据权利要求2所述的终端结构，其特征在于，所述结终端扩展区与所述主结区相接触或者不相接触设置。
4.根据权利要求2所述的终端结构，其特征在于，所述衬底的材料为4H-SiC、6H-SiC或3C-SiC的任意一种。
5.一种功率器件的终端结构制造方法，所述功率器件的终端结构与所述功率器件的主结相邻设置，其特征在于，所述方法包括：
S1：在衬底上生长外延层，所述衬底和所述外延层具有第一传导类型的半导体材料；
S2：在外延层上形成第一牺牲层；
S3：刻蚀所述第一牺牲层，形成结终端扩展区注入窗口，所述结终端扩展区注入窗口包括多个子注入窗口，多个所述子注入窗口呈台阶状分布，台阶从靠近所述主结的一端到远离所述主结的一端呈上升趋势；
S4：在所述结终端扩展区注入窗口上进行第二种传导类型的离子注入，以在所述外延层中形成结终端扩展区，所述结终端扩展区的离子电荷浓度呈梯度分布，所述电荷浓度从靠近所述主结的一端到远离所述主结的一端呈下降趋势；
S5：去除第一牺牲层，在所述外延层上生成第二牺牲层；
S6：刻蚀所述第二牺牲层和所述外延层，使所述结终端扩展区的第一表面呈台阶状，台阶从靠近所述主结的一端到远离所述主结的一端呈下降趋势。
6.根据权利要求5所述的制造方法，其特征在于，所述方法还包括：
在所述外延层上淀积钝化层。
7.根据权利要求5所述的制造方法，其特征在于，所述第一牺牲层或者第二牺牲层的材料为氧化硅、氮化硅和光刻胶中的任意一种或者任意几种的组合。
8.一种功率器件，其特征在于，所述功率器件包括权利要求1-4任意一项所述的终端结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710713690.9A CN107482050B (zh) | 2017-08-18 | 2017-08-18 | 一种功率器件的终端结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710713690.9A CN107482050B (zh) | 2017-08-18 | 2017-08-18 | 一种功率器件的终端结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107482050A CN107482050A (zh) | 2017-12-15 |
| CN107482050B true CN107482050B (zh) | 2020-02-07 |
Family
ID=60601710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710713690.9A Active CN107482050B (zh) | 2017-08-18 | 2017-08-18 | 一种功率器件的终端结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107482050B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107546114B (zh) * | 2017-09-07 | 2020-01-03 | 中国工程物理研究院电子工程研究所 | 一种SiC高压功率器件结终端的制备方法 |
| CN108447896B (zh) * | 2018-04-08 | 2021-02-05 | 深圳市太赫兹科技创新研究院 | 碳化硅功率器件终端结构的制造方法 |
| CN108807445B (zh) * | 2018-08-01 | 2021-07-20 | 德淮半导体有限公司 | 图像传感器的形成方法 |
| CN109037310B (zh) * | 2018-08-08 | 2020-12-29 | 电子科技大学 | 一种超结功率器件终端结构及其制备方法 |
| CN109545842B (zh) * | 2018-11-23 | 2022-07-05 | 北京国联万众半导体科技有限公司 | 碳化硅器件终端结构及其制作方法 |
| CN109950300B (zh) * | 2019-03-04 | 2021-12-10 | 中国工程物理研究院电子工程研究所 | 基于漂移区阶梯刻蚀的双向耐压功率器件逆向终端结构 |
| CN112310188A (zh) * | 2019-07-23 | 2021-02-02 | 珠海格力电器股份有限公司 | 横向变掺杂终端结构及其制造方法 |
| CN113053997B (zh) * | 2020-12-28 | 2022-06-10 | 全球能源互联网研究院有限公司 | 高压碳化硅器件的结终端扩展结构及其制造方法 |
| CN114300530A (zh) * | 2022-03-09 | 2022-04-08 | 芯众享(成都)微电子有限公司 | 一种碳化硅功率器件结终端结构及其制备方法 |
| CN116722032B (zh) * | 2023-08-11 | 2023-11-03 | 通威微电子有限公司 | 一种二极管器件及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5914500A (en) * | 1997-01-21 | 1999-06-22 | Abb Research Ltd. | Junction termination for SiC Schottky diode |
| CN1399348A (zh) * | 2002-08-29 | 2003-02-26 | 电子科技大学 | 用高介电系数膜的表面(横向)耐压结构 |
| KR20120069417A (ko) * | 2010-12-20 | 2012-06-28 | 주식회사 케이이씨 | 반도체 장치 및 그 제조 방법 |
| CN103855200A (zh) * | 2012-11-30 | 2014-06-11 | 上海联星电子有限公司 | 一种半导体器件及其制作方法 |
| CN105895685A (zh) * | 2015-12-25 | 2016-08-24 | 苏州捷芯威半导体有限公司 | 功率半导体器件及其制造方法 |
-
2017
- 2017-08-18 CN CN201710713690.9A patent/CN107482050B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5914500A (en) * | 1997-01-21 | 1999-06-22 | Abb Research Ltd. | Junction termination for SiC Schottky diode |
| CN1399348A (zh) * | 2002-08-29 | 2003-02-26 | 电子科技大学 | 用高介电系数膜的表面(横向)耐压结构 |
| KR20120069417A (ko) * | 2010-12-20 | 2012-06-28 | 주식회사 케이이씨 | 반도체 장치 및 그 제조 방법 |
| CN103855200A (zh) * | 2012-11-30 | 2014-06-11 | 上海联星电子有限公司 | 一种半导体器件及其制作方法 |
| CN105895685A (zh) * | 2015-12-25 | 2016-08-24 | 苏州捷芯威半导体有限公司 | 功率半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107482050A (zh) | 2017-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107482050B (zh) | 一种功率器件的终端结构及其制造方法 | |
| JP5774205B2 (ja) | 半導体装置 | |
| EP2710635B1 (en) | Sic devices with high blocking voltage terminated by a negative bevel | |
| JP6861171B2 (ja) | 炭化ケイ素超接合パワーデバイスの活性領域設計および対応する方法 | |
| CN104051540B (zh) | 超级结器件及其制造方法 | |
| KR101802410B1 (ko) | SiC 와이드 트랜치형 정션 배리어 쇼트키 다이오드 및 그 제조방법 | |
| KR20190072631A (ko) | 게이트 트렌치들 및 매립된 종단 구조체들을 갖는 전력 반도체 디바이스들 및 관련 방법들 | |
| JP2007116190A (ja) | 半導体素子およびその製造方法 | |
| CN103858236A (zh) | 利用再生长栅极的GaN垂直JFET的方法和系统 | |
| Zhong et al. | Design and experimental demonstration of 1.35 kV SiC super junction Schottky diode | |
| JP5865016B2 (ja) | トレンチ型ショットキー接合型半導体装置及びその製造方法 | |
| CN103875075A (zh) | 利用再生长沟道的GaN垂直JFET的方法和系统 | |
| KR101802419B1 (ko) | 트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼정션 모스펫 및 그 제조방법 | |
| US10593751B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| CN109686781A (zh) | 一种多次外延的超结器件制作方法 | |
| KR20190001233A (ko) | 트렌치 게이트형 탄화규소 모스펫 구조 및 그 제조방법 | |
| KR102550521B1 (ko) | 실리콘 카바이드 반도체 소자의 제조방법 | |
| KR101669987B1 (ko) | 경사 이온 주입을 이용한 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드 및 그의 제조 방법 | |
| WO2015064999A1 (ko) | 접합 장벽 쇼트키 다이오드 및 이에 의해 제조된 접합 장벽 쇼트키 다이오드 | |
| KR20170045837A (ko) | 전계제한링이 형성된 전력반도체용 소자 및 그 제조방법 | |
| CN116364778A (zh) | 一种集成HJD的SiC VDMOSFET器件及其制备方法 | |
| CN113066866A (zh) | 碳化硅mosfet器件及其工艺方法 | |
| JP6930113B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN109713046A (zh) | 一种沟槽肖特基二极管及其制造方法 | |
| CN106158919B (zh) | 结终端延伸结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200910 Address after: Room 1001, No. 8, Lianshan lane, Jingshan Road, Jida, Xiangzhou District, Zhuhai City, Guangdong Province Co-patentee after: GREE ELECTRIC APPLIANCES Inc. OF ZHUHAI Patentee after: Zhuhai Zero Boundary Integrated Circuit Co.,Ltd. Address before: 519070 Guangdong city of Zhuhai Province Qianshan Patentee before: GREE ELECTRIC APPLIANCES Inc. OF ZHUHAI |