CN106098758A - 一种功率器件的结终端结构 - Google Patents
一种功率器件的结终端结构 Download PDFInfo
- Publication number
- CN106098758A CN106098758A CN201610676734.0A CN201610676734A CN106098758A CN 106098758 A CN106098758 A CN 106098758A CN 201610676734 A CN201610676734 A CN 201610676734A CN 106098758 A CN106098758 A CN 106098758A
- Authority
- CN
- China
- Prior art keywords
- limiting ring
- field limiting
- polysilicon island
- type
- type field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 61
- 229920005591 polysilicon Polymers 0.000 claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 4
- 230000005684 electric field Effects 0.000 abstract description 27
- 238000005516 engineering process Methods 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 239000000463 material Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002195 synergetic effect Effects 0.000 description 2
- 238000003723 Smelting Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000005272 metallurgy Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体技术，特别涉及一种功率器件结终端结构。该结构包括位于N型漂移区2中的P型场限环3，及位于N型漂移区2上方的氧化层中的数个多晶硅岛。通过非均匀存储于多晶硅岛内的电荷调制半导体表面的电场分布，使表面电场分布更均匀，提高器件的可靠性。
Description
技术领域
本发明属于半导体技术，特别是涉及一种功率器件的结终端结构。
背景技术
功率半导体器件近年来在供电领域有较为广泛的应用，例如IGBT(绝缘栅双极型晶体管)、FRD(快恢复二极管)应用在汽车驱动、感应加热等领域，高压MOSEFT应用在LLC(逻辑链路控制)拓扑结构中。功率器件的设计要考虑的一个重要问题是结终端结构设计，结终端就是为了减小局部电场、提高表面击穿电压及可靠性、使器件实际击穿电压更接近平行平面结理想值而专门设计的特殊结构。
传统终端结构中，场板结构是一类重要的结终端技术，采用了在冶金结边缘覆盖场板使耗尽线在器件表面扩展，以提高击穿电压。在没有场板结构时，电场在冶金结处集中，击穿易于在这里发生，引入场板结使电场集中效应被削弱。场板结构可以为浮空或者联结场限环。在实际的终端结构应用中，场板与场限环相结合是应用最为广泛的一类结终端技术，如图2所示，这种结构使得主结的冶金结位置处的电场峰值降低，有效提高了终端区的耐压。这种终端结构的缺点是电场在场板末端下方的硅片表面叠加，因而这里具有较高的峰值电场。这些高电场峰值的位置容易发生表面电场击穿，影响器件的性能或可靠性。
发明内容
本发明的目的，就是针对现有的场板加场限环终端结构存在的问题，提出一种新型功率器件终端结构，提高器件的耐压和可靠性。
本发明技术方案：一种功率器件的结终端结构，包括N型重掺杂单晶硅衬底1、位于N型重掺杂单晶硅衬底1下表面的漏极电极7、位于N型重掺杂单晶硅衬底1上的N型漂移区2；所述N型漂移区2上层两侧分别具有P型场限环3和N+截止环9；所述终端结构表面是氧化层8，所述氧化层8内具有多个长度及厚度相等的多晶硅岛；所述多晶硅岛位于P型场限环3和N+截止环9之间并靠近P型场限环3一侧，与P型场限环3相邻的多晶硅岛边界不与P型场限环3重叠；所述多晶硅岛内存储有负电荷，且存储的负电荷密度满足条件：沿P型场限环3到N+截止环9的方向，从与P型场限环3相邻的多晶硅岛开始，多晶硅岛内的负电荷密度依次递减。
进一步的，所述多晶硅岛的数目可以为三个。
进一步的，所述半导体材料为碳化硅、砷化镓或锗硅。
一种功率器件的结终端结构，包括P型重掺杂单晶硅衬底1、位于P型重掺杂单晶硅衬底1下表面的漏极电极7、位于P型重掺杂单晶硅衬底1上的P型漂移区2；所述P型漂移区2上层两侧分别具有N型场限环3和P+截止环9；所述终端结构表面是氧化层8，所述氧化层8内具有多个长度及厚度相等的多晶硅岛；所述多晶硅岛位于N型场限环3和P+截止环9之间并靠近N型场限环3一侧，与N型场限环3相邻的多晶硅岛边界不与N型场限环3重叠；所述多晶硅岛内存储有正电荷，且存储的正电荷密度满足条件：沿N型场限环3到P+截止环9的方向，从与N型场限环3相邻的多晶硅岛开始，多晶硅岛内的正电荷密度依次递减。
进一步的，所述多晶硅岛的数目可以为三个。
进一步的，所述半导体材料为碳化硅、砷化镓或锗硅。
本发明的有益效果为：通过非均匀存储在多个多晶硅岛内的电荷调制半导体表面的电场分布，减少电荷在水平方向上的电场峰值叠加效应，使得硅片表面电场分布更加平坦，提高器件的可靠性。
附图说明
图1是实施例1所提供的一种具有表面负电荷的功率器件终端结构剖面结构示意图；
图2是传统场限环加场板终端结构剖面结构示意图；
图3是单个传统场限加场板环终端结构在外加反向偏压时的耗尽线及表面电场分布示意图；
图4是实施例1所提供的一种功率器件终端结构在外加反向偏压时的耗尽线分布及表面电场分布示意图；
图5-图9是本发明所提供的实施例1的工艺流程中的关键步骤。
具体实施方式
下面结合附图对本发明的结构和原理进行详细说明。
实施例1
一种功率器件的结终端结构，包括N型重掺杂单晶硅衬底1、位于N型重掺杂单晶硅衬底1下表面的漏极电极7、位于N型重掺杂单晶硅衬底1上的N型漂移区2；所述N型漂移区2上层两侧分别具有P型场限环3和N+截止环9；所述终端结构表面是氧化层8，所述氧化层8内具有多个长度及厚度相等的多晶硅岛；所述多晶硅岛位于P型场限环3和N+截止环9之间并靠近P型场限环3一侧，与P型场限环3相邻的多晶硅岛边界不与P型场限环3重叠；所述多晶硅岛内存储有负电荷，且存储的负电荷密度满足条件：沿P型场限环3到N+截止环9的方向，从与P型场限环3相邻的多晶硅岛开始，多晶硅岛内的负电荷密度依次递减。
本例的工作原理为：
传统场限环加场板的结终端结构，当器件处于反向阻断状态时，漏极处于低电位，源极处于高电位，元胞区的P+N结反偏，耗尽线向终端区扩展。如图3所示，P型场限环13与N型漂移区12之间形成耗尽区，因此，P型场限环13与N型漂移区12之间存在电场，电场方向由N型漂移区12耗尽区中的带正电的施主电荷指向P型场限环13耗尽区中带负电的受主电荷。PN冶金结面的电场强度最高，易在此处发生击穿。存在场板14时，由于场板14电位和P型场限环13电位相同，因此有部分电力线将从电位较高的N型半导体12发出，指向电位较低的场板14，场板14下方的半导体表面耗尽，将耗尽区域延伸到场板14边缘，减缓了冶金结处的电场集中。这相当于在半导体表面引入了负电荷，在水平方向上，这些虚拟负电荷在其左边产生指向右的场，在其右边产生指向左的场。所以在场板14下方的大部分区域，虚拟负电荷产生的场与P型场限环13和N型漂移区12形成的PN结耗尽区原有电场是相互削弱的，但场板14边缘处的电场却是相互加强的，因而击穿易在这里发生。单个的场限环加场板结构的表面的电场分布如图3所示，电场峰值出现在位于硅片表面附近的冶金结处及场板14边缘处。
本发明提出的一种功率器件终端结构，可以有效的减少硅片表面附近的电场尖峰，提高了终端结构的可靠性。如图1所示，在氧化层8内，从靠近场限环3处往右，依次存在多晶硅岛4，多晶硅岛5及多晶硅岛6，且在多晶硅岛内存储有负电荷。由于多晶硅岛被绝缘层包围，负电荷将固定在多晶硅岛内。因此，高电位的N型半导体2将发出指向这些负电荷的电力线。同样相当于在半导体表面引入了负电荷，在水平方向上，这些虚拟负电荷在其左边产生指向右的场，在其右边产生指向左的场。在多晶硅岛下方的大部分区域，虚拟负电荷产生的场与P型场限环3和N型漂移区2形成的PN结耗尽区原有电场是相互削弱的。由于多晶硅岛4、多晶硅岛5、多晶硅岛6内的负电荷密度依次降低。在靠近冶金结位置处的电荷密度高，减缓了冶金结位置的电场集中，使得冶金结位置的电场峰值相较场板结构降低；在远离冶金结位置处电荷密度低，减缓了电场叠加效应，本发明提出的终端结构不会出现传统的场板结构边缘处电场峰值过高的现象，表面处水平方向上的电场分布趋于平坦。如图4所示，为本发明的终端结构在反向阻断时的表面电场分布。
本实施例可以用以下方法制备得到，工艺步骤为：
(1)在掺杂浓度较高的N+衬底上外延生长掺杂浓度较低的N-漂移区，然后在硅片表面生长一层薄的预氧化层，如图5所示。
(2)在终端区进行光刻，并进行硼离子注入，形成P型场限环3，如图6所示。
(3)在硅片表面生长一层氧化层，并在氧化层上淀积一定厚度的多晶硅。
(4)利用反应离子刻蚀在将多晶硅掩膜版的形状转移到硅片表面，形成第一多晶硅4，第二多晶硅5及第三多晶硅6，并采用数张掩膜版，利用多次离子注入在第一多晶硅4，第二多晶硅5及第三多晶硅6内注入密度非均匀的负电荷，如图7～9所示，为多次离子注入的过程示意图。
(5)在第一多晶硅4，第二多晶硅5及第三多晶硅6的表面生长一层氧化层，并在器件表面形成钝化层。
(6)淀积金属，并反刻金属，形成源电极。对硅片背面减薄，金属化形成漏极金属。
实施例2
本例的结构在实施例1的基础上，将实施例1中的所有N型材料替换为P型材料，所有的P型材料替换为N型材料，多晶硅岛中的负电荷替换为正电荷。
实施例3
本例的结构在实施例1及实施例2的基础上，将实施例1及实施例2中的多晶硅岛的数目设为多个，且随着多晶硅岛到P型场限环3的距离的增加，其存储的负电荷密度依次降低。
以上实施例中，还可用碳化硅、砷化镓或锗硅等半导体材料替代体硅。
Claims (6)
1.一种功率器件的结终端结构，包括N型重掺杂单晶硅衬底(1)、位于N型重掺杂单晶硅衬底(1)下表面的漏极电极(7)、位于N型重掺杂单晶硅衬底(1)上的N型漂移区(2)；所述N型漂移区(2)上层两侧分别具有P型场限环(3)和N+截止环(9)；所述终端结构表面是氧化层(8)，所述氧化层(8)内具有多个长度及厚度相等的多晶硅岛；所述多晶硅岛位于P型场限环(3)和N+截止环(9)之间并靠近P型场限环(3)一侧，与P型场限环(3)相邻的多晶硅岛边界不与P型场限环(3)重叠；所述多晶硅岛内存储有负电荷，且存储的负电荷密度满足条件：沿P型场限环(3)到N+截止环(9)的方向，从与P型场限环(3)相邻的多晶硅岛开始，多晶硅岛内的负电荷密度依次递减。
2.根据权利要求1所述的一种功率器件的结终端结构，其特征在于，所述多晶硅岛的数目可以为三个。
3.根据权利要求2所述的一种功率器件的结终端结构，其特征在于，所述半导体材料为碳化硅、砷化镓或锗硅。
4.一种功率器件的结终端结构，包括P型重掺杂单晶硅衬底(1)、位于P型重掺杂单晶硅衬底(1)下表面的漏极电极(7)、位于P型重掺杂单晶硅衬底(1)上的P型漂移区(2)；所述P型漂移区(2)上层两侧分别具有N型场限环(3)和P+截止环(9)；所述终端结构表面是氧化层(8)，所述氧化层(8)内具有多个长度及厚度相等的多晶硅岛；所述多晶硅岛位于N型场限环(3)和P+截止环(9)之间并靠近N型场限环(3)一侧，与N型场限环(3)相邻的多晶硅岛边界不与N型场限环(3)重叠；所述多晶硅岛内存储有正电荷，且存储的正电荷密度满足条件：沿N型场限环(3)到P+截止环(9)的方向，从与N型场限环(3)相邻的多晶硅岛开始，多晶硅岛内的正电荷密度依次递减。
5.根据权利要求4所述的一种功率器件的结终端结构，其特征在于，所述多晶硅岛的数目可以为三个。
6.根据权利要求5所述的一种功率器件的结终端结构，其特征在于，所述半导体材料为碳化硅、砷化镓或锗硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610676734.0A CN106098758B (zh) | 2016-08-17 | 2016-08-17 | 一种功率器件的结终端结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610676734.0A CN106098758B (zh) | 2016-08-17 | 2016-08-17 | 一种功率器件的结终端结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106098758A true CN106098758A (zh) | 2016-11-09 |
| CN106098758B CN106098758B (zh) | 2018-10-26 |
Family
ID=58069241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610676734.0A Expired - Fee Related CN106098758B (zh) | 2016-08-17 | 2016-08-17 | 一种功率器件的结终端结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106098758B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106803518A (zh) * | 2017-02-17 | 2017-06-06 | 桂林电子科技大学 | 基于场氧层电场调制的功率器件 |
| CN106847925A (zh) * | 2017-02-17 | 2017-06-13 | 桂林电子科技大学 | 具有表面反型固定界面电荷的功率器件 |
| CN106876441A (zh) * | 2017-02-17 | 2017-06-20 | 桂林电子科技大学 | 具有固定界面电荷场限环的功率器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5691533A (en) * | 1995-11-17 | 1997-11-25 | Eastman Kodak Company | Method and apparatus for the detection of the location of multiple character marks |
| CN104332499A (zh) * | 2013-07-22 | 2015-02-04 | 北大方正集团有限公司 | 一种vdmos器件及其终端结构的形成方法 |
| US20150054570A1 (en) * | 2011-11-21 | 2015-02-26 | Sensor Electronic Technology, Inc. | Semiconductor Device with Multiple Space-Charge Control Electrodes |
| US20150076593A1 (en) * | 2007-01-09 | 2015-03-19 | Maxpower Semiconductor, Inc. | Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield |
| JP5921784B2 (ja) * | 2014-01-10 | 2016-05-24 | 三菱電機株式会社 | 半導体装置 |
-
2016
- 2016-08-17 CN CN201610676734.0A patent/CN106098758B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5691533A (en) * | 1995-11-17 | 1997-11-25 | Eastman Kodak Company | Method and apparatus for the detection of the location of multiple character marks |
| US20150076593A1 (en) * | 2007-01-09 | 2015-03-19 | Maxpower Semiconductor, Inc. | Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield |
| US20150054570A1 (en) * | 2011-11-21 | 2015-02-26 | Sensor Electronic Technology, Inc. | Semiconductor Device with Multiple Space-Charge Control Electrodes |
| CN104332499A (zh) * | 2013-07-22 | 2015-02-04 | 北大方正集团有限公司 | 一种vdmos器件及其终端结构的形成方法 |
| JP5921784B2 (ja) * | 2014-01-10 | 2016-05-24 | 三菱電機株式会社 | 半導体装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106803518A (zh) * | 2017-02-17 | 2017-06-06 | 桂林电子科技大学 | 基于场氧层电场调制的功率器件 |
| CN106847925A (zh) * | 2017-02-17 | 2017-06-13 | 桂林电子科技大学 | 具有表面反型固定界面电荷的功率器件 |
| CN106876441A (zh) * | 2017-02-17 | 2017-06-20 | 桂林电子科技大学 | 具有固定界面电荷场限环的功率器件 |
| CN106876441B (zh) * | 2017-02-17 | 2020-07-07 | 桂林电子科技大学 | 具有固定界面电荷场限环的功率器件 |
| CN106847925B (zh) * | 2017-02-17 | 2020-07-07 | 桂林电子科技大学 | 具有表面反型固定界面电荷的功率器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106098758B (zh) | 2018-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105140270B (zh) | 一种增强型hemt器件 | |
| CN109192779B (zh) | 一种碳化硅mosfet器件及其制造方法 | |
| US10340332B2 (en) | Folded termination with internal field plate | |
| CN104201206A (zh) | 一种横向soi功率ldmos器件 | |
| CN105679816B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN106024863A (zh) | 一种高压功率器件终端结构 | |
| CN105810754B (zh) | 一种具有积累层的金属氧化物半导体二极管 | |
| CN109119463A (zh) | 一种横向沟槽型mosfet器件及其制备方法 | |
| CN103681883A (zh) | 肖特基垫垒二极管及其制造方法 | |
| CN106024895A (zh) | 一种集成肖特基二极管的积累型屏蔽栅mosfet | |
| CN102064201B (zh) | 浅槽金属氧化物半导体二极管 | |
| CN101859703B (zh) | 低开启电压二极管的制备方法 | |
| CN106098758A (zh) | 一种功率器件的结终端结构 | |
| CN102779839A (zh) | 一种具有深能级杂质注入的绝缘栅双极性晶体管 | |
| CN204632762U (zh) | 结终端延伸的终端版图结构及其终端结构 | |
| CN110534576B (zh) | 一种分裂栅4H-SiC VDMOS器件 | |
| CN108649070A (zh) | 一种GaN异质结电导调制场效应管 | |
| CN109148566A (zh) | 碳化硅mosfet器件及其制造方法 | |
| CN105957865A (zh) | 一种集成沟槽肖特基的mosfet | |
| CN107819026B (zh) | Ldmos器件 | |
| CN117476774A (zh) | 垂直型碳化硅晶体管的结构、制造方法及电子设备 | |
| CN105957894A (zh) | 一种具有复合介质层结构的dmos | |
| CN102117833B (zh) | 一种梳状栅复合源mos晶体管及其制作方法 | |
| CN109119487B (zh) | 一种超势垒二极管器件 | |
| CN105957882B (zh) | 一种高压功率器件终端区结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181026 Termination date: 20210817 |