CN104332499A - 一种vdmos器件及其终端结构的形成方法 - Google Patents
一种vdmos器件及其终端结构的形成方法 Download PDFInfo
- Publication number
- CN104332499A CN104332499A CN201310308920.5A CN201310308920A CN104332499A CN 104332499 A CN104332499 A CN 104332499A CN 201310308920 A CN201310308920 A CN 201310308920A CN 104332499 A CN104332499 A CN 104332499A
- Authority
- CN
- China
- Prior art keywords
- field
- ion
- limiting ring
- polycrystalline
- field oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 150000002500 ions Chemical class 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000002347 injection Methods 0.000 claims abstract description 11
- 239000007924 injection Substances 0.000 claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 229920005591 polysilicon Polymers 0.000 claims abstract description 10
- 238000002513 implantation Methods 0.000 claims description 34
- 239000011521 glass Substances 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 229940090044 injection Drugs 0.000 claims description 8
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 5
- -1 phosphonium ion Chemical class 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 4
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 claims description 2
- 239000005297 pyrex Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 238000001459 lithography Methods 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract 1
- 230000000452 restraining effect Effects 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 5
- 230000002411 adverse Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 150000001450 anions Chemical class 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 238000000275 quality assurance Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种VDMOS器件及其终端结构形成方法。本发明方法包括如下步骤：在衬底上形成外延层；在外延层上形成具有场限环注入窗口的场氧化层；注入离子，使离子通过所述场限环注入窗口进入外延层，形成场限环；形成多晶硅层，经光刻刻蚀在终端区形成多晶场板，使所述多晶场板完全覆盖所述场限环注入窗口并且部分覆盖终端区的场氧化层；注入N型离子，使N型离子进入终端区的多晶场板和场氧化层；形成介质层。本发明将N型离子注入器件终端区的多晶场板和场氧化层中，这些N型离子能够吸引终端介质层和氧化层中的可动正电荷，从而抑制了反向偏压下终端区可动正电荷向主结的移动，有利于保证器件最大击穿电压测定时的稳定性。
Description
技术领域
本发明属于半导体制造技术领域，具体涉及一种VDMOS器件及其终端结构的形成方法。
背景技术
垂直双扩散金属-氧化物半导体场效应晶体管（VDMOS）是由多个单胞并联而成的集成器件，其在高阻外延层上采用平面自对准双扩散工艺，利用两次扩散结深差，在水平方向形成MOS结构的多子导电沟道，这种结构可以实现较短的沟道，并且由于具有纵向漏极，因此可以提高漏源之间的击穿电压。
在采用平面扩散技术制备VDMOS器件时，杂质在进行纵向扩散的同时进行横向扩散，从而导致PN结的终端轮廓是弯曲的。由于在结终端弯曲处的电场强度要远高于其它区域，导致更易发生击穿。此外，VDMOS器件生产工艺流程中的多次氧化过程使氧化层中不可避免地存在一些可动正电荷（如Na+或K+），当器件加反向偏压时，器件终端介质层中的可动正电荷会在电场作用下向主结方向移动，进而影响到器件主结附近的表面电场，从而降低器件主结的最大击穿电压或者造成主结方向漏电偏大。
目前，高压VDMOS器件终端结构基本采用场限环（如图1所示）、金属场板或者同时使用场限环与金属场板（如图2所示）来减小器件表面的电场强度。单纯场限环结构中，在对主结所施加的反向电压还低于主结的雪崩击穿电压时，主结的空间电荷区已经扩展到了环结，其所增加的电压大部分由环结承担，因此击穿电压得到提高。在金属场板结构中，由于金属场板对介质层中电荷的吸引作用使具有此终端结构的器件对界面电荷不是很敏感，然而其对介质层的质量有较高的要求。同时使用场限环与金属场板结合了两者的优点，其虽然能够在一定程度上提高器件的击穿电压，但是对可动正电荷的抑制效果有限。由于可动正电荷的影响，常规工艺制造的VDMOS器件在检测其最大击穿电压时测定值容易发生偏移（如最大击穿电压检测值为600V时，如果再持续检测几秒，检测值可能偏移至550V），从而不利于器件的检测和质量保障。
发明内容
本发明提供一种VDMOS器件及其终端结构的形成方法，本发明方法通过将大剂量的N型离子注入器件终端的场板和场氧化层中，从而使器件最大击穿电压测定时具有良好的稳定性，其主要是由于注入的N型离子能够与硅原子结合形成不动的负离子，从而可以吸引终端介质层和氧化层中的可动正电荷并将正电荷固定，因此避免了可动正电荷在电场作用下到处移动所带来的不利影响。
本发明提供的VDMOS器件，其终端结构包括：
外延层；
位于所述外延层内的场限环；
位于所述外延层表面的具有场限环注入窗口的场氧化层，所述场限环注入窗口与所述场限环的位置相对应；
位于所述场限环注入窗口和所述场氧化层表面的多晶场板，所述多晶场板完全覆盖所述场限环注入窗口并且部分覆盖所述场氧化层；
位于所述场氧化层和所述多晶场板表面的介质层；
其中，所述多晶场板和所述场氧化层内部设有N型离子。
根据本发明提供的VDMOS器件，其终端结构进一步包括位于所述外延层内并且靠近终端结构末端的截止环。
本发明还提供一种VDMOS器件终端结构的形成方法，包括如下步骤：
在衬底上形成外延层；
在外延层上形成具有场限环注入窗口的场氧化层；
注入离子，使离子通过所述场限环注入窗口进入外延层，形成场限环；
形成多晶硅层，经光刻刻蚀在终端区形成多晶场板，使所述多晶场板完全覆盖所述场限环注入窗口并且部分覆盖终端区的场氧化层；
注入N型离子，使N型离子进入终端区的多晶场板和场氧化层；
形成介质层。
根据本发明提供的方法，所述衬底为N型硅衬底，例如N+（N型离子高掺杂）硅衬底，所述外延层为N-（N型离子低掺杂）外延层；所述外延层的厚度和电阻率根据具体要求进行确定，如电压要求为600v时，所述外延层的厚度为60um，电阻率为16Ω·um；所述场氧化层的厚度根据具体情况进行确定，例如可以为
根据本发明提供的方法，所述离子为P型离子，所述P型离子的注入能量和注入剂量为本领域常规P+区注入时的能量和剂量，如注入能量为60-80kev，注入剂量为1×1015-1.5×1015/cm2；所述N型离子的注入能量和注入剂量为本领域常规N+源区注入时的能量和剂量，如注入能量为80-120kev，注入剂量为5×1015-1×1016/cm2，N型离子可以是磷离子或砷离子。
根据本发明提供的方法，形成所述介质层的方法具体包括：形成无掺杂硅玻璃；以及在所述无掺杂硅玻璃上形成掺杂硅玻璃。所述无掺杂硅玻璃和掺杂硅玻璃的厚度可以根据具体情况进行确定，如无掺杂硅玻璃厚度为200nm、掺杂硅玻璃的厚度为800nm，所述掺杂硅玻璃可以为硼磷硅玻璃、磷硅玻璃、硼硅玻璃等。
进一步地，本发明所述VDMOS器件终端结构的形成方法还包括按照本领域常规方法在终端区形成截止环（N+）的步骤，如在终端区末端光刻刻蚀形成截止环注入窗口，并且在注入N型离子的同时形成所述截止环。
本发明上述的VDMOS器件终端结构的形成方法可以应用于制造VDMOS器件中，在制造VDMOS器件时可以采用本领域常规方法形成器件的有源区并且同时采用上述方法形成器件的终端区，进一步还包括按照本领域常规方法在终端区形成截止环；其中可以在注入P型离子形成P+区的同时形成所述场限环，在形成栅极多晶硅层的同时形成所述场板，并且在注入N型离子形成N+源区的同时进行终端区场板和场氧化层中N型离子的注入。
本发明还提供一种VDMOS器件的制造方法，包括如下步骤：
在衬底上形成外延层；
在所述外延层上形成场氧化层，经光刻刻蚀，形成有源区图形和具有场限环注入窗口的终端区图形；
注入P+离子，形成P+区和场限环；
形成栅极氧化层和位于所述栅极氧化层表面的多晶硅层；
光刻刻蚀P-区，并且在终端区形成多晶场板，使所述多晶场板完全覆盖所述场限环注入窗口并且部分覆盖终端区的场氧化层；
注入P-离子，形成P-区；
光刻源区，注入N+离子，形成N+源区并且使N+离子进入终端区的多晶场板和场氧化层；
形成介质层、接触孔和金属层。
根据本发明提供的方法，所述衬底为N型硅衬底；所述P+离子的注入能量为60-80kev，注入剂量为1×1015-1.5×1015/cm2；所述P-离子的注入能量为60-80kev，注入剂量为3×1013-3.5×1013/cm2；所述N+离子的注入能量为80-120kev，注入剂量为5×1015-1×1016/cm2，其中所述N+离子为磷离子或砷离子。
根据本发明提供的方法，形成所述介质层的方法具体包括：形成无掺杂硅玻璃；以及在所述无掺杂硅玻璃上形成掺杂硅玻璃，其中所述无掺杂硅玻璃厚度可以为200nm，所述掺杂硅玻璃的厚度可以为800nm。
本发明方案的实施，至少具有以下优势：
1、本发明方法通过将大剂量的N型离子注入器件终端区的场板和场氧化层中，使器件最大击穿电压测定时具有良好的稳定性，其主要是由于注入的N型离子能够与硅原子结合形成不动的负离子，从而可以吸引终端介质层和氧化层中的可动正电荷并将正电荷固定，因此避免了可动正电荷在电场作用下四处移动所带来的不利影响；
2、本发明VDMOS器件终端结构的形成方法工艺操作简便、易于实现，其无需进行额外的操作，仅在制作器件有源区的同时即可实现所述终端结构，有利于器件的大规模生产制造。
附图说明
图1为现有技术VDMOS器件终端区域的场限环结构示意图；
图2为现有技术VDMOS器件终端区域的场限环和场板结构示意图；
图3-7为本发明VDMOS器件终端结构形成方法剖面结构示意图；
附图标记：
1：外延层；2：场限环；3：场氧化层；4：介质层；5：主结；6：多晶场板；7：光刻胶层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图和实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例
步骤1、在衬底上形成外延层；
具体可以在N+硅衬底的正面上形成N-外延层1，其中所述外延层的厚度可以为60um，电阻率可以为16Ω·um。
步骤2、在所述外延层上形成场氧化层，经光刻刻蚀，形成有源区图形和具有场限环注入窗口的终端区图形；
具体如图3所示，在所述外延层1上形成厚度为的场氧化层3（例如），经光刻刻蚀，形成有源区图形（图中未示出）和具有场限环注入窗口的终端区图形。
步骤3、注入P+离子，形成P+区和场限环；
具体如图4所示，注入能量为60-80kev，注入剂量为1×1015-1.5×1015/cm2的P+离子（如注入能量75kev，注入剂量1015/cm2），使有源区形成P+区（图中仅示出靠近终端区的P+区，即主结5），同时使终端区形成场限环2。
步骤4、形成栅极氧化层和位于所述栅极氧化层表面的多晶硅层；
采用常规方法形成栅极氧化层和多晶硅层，例如可以在外延层1的表面进行栅极氧化，形成厚度为的栅极氧化层（例如的氧化硅）；然后在栅极氧化层表面淀积多晶硅同时掺杂，形成厚度为的多晶硅层（如）。
步骤5、光刻刻蚀P-区，并且在终端区形成多晶场板，使所述多晶场板完全覆盖所述场限环注入窗口并且部分覆盖终端区的场氧化层；
具体如图5所示，光刻刻蚀P-区（图中未示出），并且在终端区形成多晶场板6，使所述多晶场板6完全覆盖所述场限环注入窗口并且部分覆盖终端区的场氧化层3，未覆盖场氧化层3的区域在后续N+离子注入时可以使离子进入场氧化层3中。
步骤6、注入P-离子，形成P-区；
具体可以注入能量为60-80kev，注入剂量为3×1013-3.5×1013/cm2的P-离子，使有源区形成P-区（图中未示出）。
步骤7、光刻源区，注入N+离子，形成N+源区并且使N+离子进入终端区的多晶场板和场氧化层；
具体如图6所示，光刻源区，暴露出终端区，注入能量为80-120kev，注入剂量为5×1015-1×1016/cm2的N+离子（如注入能量为100kev，注入剂量为5×1015/cm2的磷离子或砷离子），使有源区形成N+源区（图中未示出），并且使N+离子进入终端区的多晶场板6和场氧化层3中，其能够与外延层1的硅原子结合形成不动的负离子，从而吸引终端介质层和氧化层中的可动正电荷并将正电荷固定，因此避免了反向偏压下器件终端区可动正电荷向器件主结移动的趋势，减少了可动正电荷在电场作用下四处移动所带来的不利影响（如图7所示）。
步骤8、形成介质层、接触孔和金属层；
采用常规方法形成介质层、接触孔和金属层，如先形成厚度为200nm的无掺杂硅玻璃（USG），然后在所述无掺杂硅玻璃上形成厚度为800nm的硼磷硅玻璃（BSPG），从而形成所述介质层，再对介质层进行回流，使器件表面平坦化，然后按照常规工艺光刻刻蚀接触孔，淀积金属层，形成金属布线层，合金，并进行背面处理，其中所述金属层的材料可以为铝铜，厚度即完成VDMOS器件的制造。
本发明制造的VDMOS器件终端结构包括：外延层1；位于所述外延层1内的场限环2；位于所述外延层1表面的具有场限环注入窗口的场氧化层3，所述场限环注入窗口与所述场限环2的位置相对应；位于所述场限环注入窗口和所述场氧化层3表面的多晶场板6，所述多晶场板6完全覆盖所述场限环注入窗口并且部分覆盖所述场氧化层3；以及位于所述场氧化层3和多晶场板6表面的介质层4；其中，所述场氧化层3和所述多晶场板6内部设有N型离子。本发明的VDMOS器件在检测其最大击穿电压时具有良好的稳定性，在测试本发明制得的VDMOS器件最大击穿电压时，检测值可以保持长时间恒定不变，从而更好地保证了检测器件的质量，这主要是由于终端结构的场氧化层和多晶场板中含有大量的N型离子，其可以吸引终端区介质层和氧化层中的可动正电荷，从而抑制了反向偏压下终端区可动正电荷向主结的移动，有利于避免可动正电荷在电场作用下四处移动所带来的不利影响。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种VDMOS器件，其特征在于，其终端结构包括：
外延层；
位于所述外延层内的场限环；
位于所述外延层表面的具有场限环注入窗口的场氧化层，所述场限环注入窗口与所述场限环的位置相对应；
位于所述场限环注入窗口和所述场氧化层表面的多晶场板，所述多晶场板完全覆盖所述场限环注入窗口并且部分覆盖所述场氧化层；
位于所述场氧化层和所述多晶场板表面的介质层；
其中，所述多晶场板和所述场氧化层内部设有N型离子。
2.一种VDMOS器件终端结构的形成方法，其特征在于，包括如下步骤：
在衬底上形成外延层；
在外延层上形成具有场限环注入窗口的场氧化层；
注入离子，使离子通过所述场限环注入窗口进入外延层，形成场限环；
形成多晶硅层，经光刻刻蚀在终端区形成多晶场板，使所述多晶场板完全覆盖所述场限环注入窗口并且部分覆盖终端区的场氧化层；
注入N型离子，使N型离子进入终端区的多晶场板和场氧化层；
形成介质层。
3.根据权利要求2所述的方法，其特征在于，所述衬底为N型硅衬底，所述离子为P型离子，所述P型离子的注入能量为60-80kev，注入剂量为1×1015-1.5×1015/cm2。
4.根据权利要求2所述的方法，其特征在于，所述N型离子为磷离子或砷离子，N型离子的注入能量为80-120kev，注入剂量为5×1015-1×1016/cm2。
5.根据权利要求2所述的方法，其特征在于，形成所述介质层的方法具体包括：
形成无掺杂硅玻璃；以及
在所述无掺杂硅玻璃上形成掺杂硅玻璃。
6.根据权利要求5所述的方法，其特征在于，所述掺杂硅玻璃选自硼磷硅玻璃、硼硅玻璃、磷硅玻璃中的一种。
7.一种VDMOS器件的制造方法，其特征在于，包括如下步骤：
在衬底上形成外延层；
在所述外延层上形成场氧化层，经光刻刻蚀，形成有源区图形和具有场限环注入窗口的终端区图形；
注入P+离子，形成P+区和场限环；
形成栅极氧化层和位于所述栅极氧化层表面的多晶硅层；
光刻刻蚀P-区，并且在终端区形成多晶场板，使所述多晶场板完全覆盖所述场限环注入窗口并且部分覆盖终端区的场氧化层；
注入P-离子，形成P-区；
光刻源区，注入N+离子，形成N+源区并且使N+离子进入终端区的多晶场板和场氧化层；
形成介质层、接触孔和金属层。
8.根据权利要求7所述的方法，其特征在于，所述衬底为N型硅衬底；所述P+离子的注入能量为60-80kev，注入剂量为1×1015-1.5×1015/cm2；所述P-离子的注入能量为60-80kev，注入剂量为3×1013-3.5×1013/cm2。
9.根据权利要求7所述的方法，其特征在于，所述N+离子为磷离子或砷离子，N+离子的注入能量为80-120kev，注入剂量为5×1015-1×1016/cm2。
10.根据权利要求7所述的方法，其特征在于，形成所述介质层的方法具体包括：
形成无掺杂硅玻璃；以及
在所述无掺杂硅玻璃上形成掺杂硅玻璃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310308920.5A CN104332499B (zh) | 2013-07-22 | 2013-07-22 | 一种vdmos器件及其终端结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310308920.5A CN104332499B (zh) | 2013-07-22 | 2013-07-22 | 一种vdmos器件及其终端结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104332499A true CN104332499A (zh) | 2015-02-04 |
| CN104332499B CN104332499B (zh) | 2017-08-25 |
Family
ID=52407191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310308920.5A Active CN104332499B (zh) | 2013-07-22 | 2013-07-22 | 一种vdmos器件及其终端结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104332499B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105489639A (zh) * | 2016-01-13 | 2016-04-13 | 桑德斯微电子器件（南京）有限公司 | 一种渐变电场限制环高压快恢复二极管芯片及其生产工艺 |
| CN106098758A (zh) * | 2016-08-17 | 2016-11-09 | 电子科技大学 | 一种功率器件的结终端结构 |
| CN107093626A (zh) * | 2017-04-28 | 2017-08-25 | 北京芯长征科技有限公司 | 超结终端结构及其制备方法 |
| CN110854180A (zh) * | 2019-11-27 | 2020-02-28 | 吉林华微电子股份有限公司 | 终端结构的制造方法、终端结构及半导体器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1270214A (en) * | 1969-04-22 | 1972-04-12 | Siemens Ag | Improvements in or relating to stabilised semiconductor components |
| JPS6211272A (ja) * | 1985-07-09 | 1987-01-20 | Toshiba Corp | 高耐圧プレ−ナ型半導体装置 |
| CN102569067A (zh) * | 2012-02-17 | 2012-07-11 | 北京时代民芯科技有限公司 | 一种平面高压超快软恢复二极管的制造方法 |
| CN202839619U (zh) * | 2012-09-28 | 2013-03-27 | 中国科学院微电子研究所 | 一种高压半导体器件及其终端 |
-
2013
- 2013-07-22 CN CN201310308920.5A patent/CN104332499B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1270214A (en) * | 1969-04-22 | 1972-04-12 | Siemens Ag | Improvements in or relating to stabilised semiconductor components |
| JPS6211272A (ja) * | 1985-07-09 | 1987-01-20 | Toshiba Corp | 高耐圧プレ−ナ型半導体装置 |
| CN102569067A (zh) * | 2012-02-17 | 2012-07-11 | 北京时代民芯科技有限公司 | 一种平面高压超快软恢复二极管的制造方法 |
| CN202839619U (zh) * | 2012-09-28 | 2013-03-27 | 中国科学院微电子研究所 | 一种高压半导体器件及其终端 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105489639A (zh) * | 2016-01-13 | 2016-04-13 | 桑德斯微电子器件（南京）有限公司 | 一种渐变电场限制环高压快恢复二极管芯片及其生产工艺 |
| CN105489639B (zh) * | 2016-01-13 | 2018-07-10 | 桑德斯微电子器件（南京）有限公司 | 一种渐变电场限制环高压快恢复二极管芯片及其生产工艺 |
| CN106098758A (zh) * | 2016-08-17 | 2016-11-09 | 电子科技大学 | 一种功率器件的结终端结构 |
| CN106098758B (zh) * | 2016-08-17 | 2018-10-26 | 电子科技大学 | 一种功率器件的结终端结构 |
| CN107093626A (zh) * | 2017-04-28 | 2017-08-25 | 北京芯长征科技有限公司 | 超结终端结构及其制备方法 |
| CN110854180A (zh) * | 2019-11-27 | 2020-02-28 | 吉林华微电子股份有限公司 | 终端结构的制造方法、终端结构及半导体器件 |
| CN110854180B (zh) * | 2019-11-27 | 2024-04-16 | 吉林华微电子股份有限公司 | 终端结构的制造方法、终端结构及半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104332499B (zh) | 2017-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6063280B2 (ja) | 半導体装置 | |
| US20150325663A1 (en) | Semi-floating-gate device and its manufacturing method | |
| KR101876573B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US9859414B2 (en) | Semiconductor device | |
| US20110298042A1 (en) | Power semiconductor device with trench bottom polysilicon and fabrication method thereof | |
| CN104637821A (zh) | 超级结器件的制造方法 | |
| JP2019096878A (ja) | エッジ終端構造を有するシリコンカーバイド半導体部品 | |
| CN104103519A (zh) | 半导体功率器件的制作方法 | |
| CN104332499A (zh) | 一种vdmos器件及其终端结构的形成方法 | |
| KR100660724B1 (ko) | 대칭형 고전압 소자 및 그 제조 방법 | |
| KR20130024364A (ko) | 전력 반도체 소자 | |
| CN106057905A (zh) | 沟槽栅场效应晶体管及制造方法 | |
| CN103325839A (zh) | 一种mos超势垒整流器件及其制造方法 | |
| CN106298479B (zh) | 一种功率器件的结终端扩展结构及其制造方法 | |
| TW200304188A (en) | Semiconductor component and manufacturing method | |
| US8859369B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR20160030030A (ko) | 반도체 장치 | |
| CN104733526A (zh) | 沟渠式金氧半p-n接面二极管结构及其制作方法 | |
| JP6421337B2 (ja) | 半導体装置 | |
| CN208240684U (zh) | 一种半导体器件 | |
| CN109524457B (zh) | 半导体装置 | |
| CN205488142U (zh) | 一种低压超结mosfet终端结构 | |
| CN103779416A (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| KR101279199B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| CN106298681B (zh) | 一种mosfet器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220718 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |