CN107093626A - 超结终端结构及其制备方法 - Google Patents
超结终端结构及其制备方法 Download PDFInfo
- Publication number
- CN107093626A CN107093626A CN201710294316.XA CN201710294316A CN107093626A CN 107093626 A CN107093626 A CN 107093626A CN 201710294316 A CN201710294316 A CN 201710294316A CN 107093626 A CN107093626 A CN 107093626A
- Authority
- CN
- China
- Prior art keywords
- type
- conduction type
- limiting ring
- field limiting
- conduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 239000010410 layer Substances 0.000 claims abstract description 66
- 239000011241 protective layer Substances 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims description 46
- 239000004065 semiconductor Substances 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 238000003780 insertion Methods 0.000 claims description 4
- 230000037431 insertion Effects 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims 4
- 238000004519 manufacturing process Methods 0.000 claims 1
- 230000001413 cellular effect Effects 0.000 description 23
- 238000000407 epitaxy Methods 0.000 description 22
- 230000000694 effects Effects 0.000 description 11
- 230000005684 electric field Effects 0.000 description 10
- 238000000137 annealing Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种超结终端结构及其制备方法，其终端超结包括第二导电类型主结以及若干呈交替分布的第一导电类型柱与第二导电类型柱；第一导电类型柱的宽度沿第二导电类型主结指向终端区域边缘方向逐渐增大；在第二导电类型主结的外圈设有至少一个第二导电类型场限环，所述第二导电类型场限环在第一导电类型外延层内位于一第二导电类型柱的顶端；在第二导电类型场限环上设置场板，所述场板覆盖在第二导电类型场限环上，并覆盖第二导电类型场限环侧上方的保护层上，所述保护层设置于第一主面上。本发明结构紧凑，与现有工艺兼容，在满足耐压的情况下，既节约了芯片面积，有降低了工艺成本，安全可靠。
Description
技术领域
本发明涉及一种终端结构，尤其是一种超结终端结构及其制备方法，属于半导体器件的技术领域。
背景技术
超结场效应晶体管是一种新型的MOSFET器件，SJ(Superjunction，超级结)-MOSFET器件不同于传统MOSFET器件，它的漂移区是由N和P交替的纵向柱所构成，在耐压时，N柱(N-pillar)和P柱(P-pillar)的相互耗尽形成电荷补偿效应，通过引入横向电场，使得纵向电场在漂移区的分布尽量均匀平缓来提高击穿电压，超结结构由于漂移区高的掺杂浓度，常规的终端结构已不再满足要求，需要提出相匹配的超结终端结构。
目前，对于典型的超结终端结构，其技术方案是和形成元胞结构的超结相兼容，在进行元胞区超结制备的同时，在终端区通过合理的掩膜版设计刻蚀出终端的超结结构，终端结构的制备可以和元胞区同时完成，不增加额外的掩膜版，终端结构内的N柱和P柱的距离会有很大的变化。终端结构内超结外延的填充和元胞区同时完成，掺杂浓度和元胞区相同，通过柱间距的合理设计，可以将元胞区的电力线平缓的过渡到终端边缘，避免电场集中，从而实现耐压。
但上述典型的超结终端结构中，存在超结面积比较大，造成芯片面积的浪费，同时，对P柱刻蚀的深宽比变化，会增加工艺的复杂度，可靠性差。
此外，深槽结构是另一种超结的终端结构，这种结构往往需要结合微细加工技术，同时需要加入P型保护环。深槽结构终端的终端面积相对较小，其在形成元胞区和终端区的P柱之后，也利用深槽刻蚀形成沟槽，深槽刻蚀之后填充二氧化硅介质，在耐压时，元胞区表面的耗尽层扩散到终端结构并使电力线终止在深槽内。
但深槽结构的超结结构中，需要微加工系统的配合，同时增加掩膜版的数量，增加了工艺的复杂度。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种超结终端结构及其制备方法，其结构紧凑，与现有工艺兼容，在满足耐压的情况下，既节约了芯片面积，有降低了工艺成本，安全可靠。
按照本发明提供的技术方案，所述超结终端结构，包括具有两个相对主面的半导体基板，所述两个相对主面包括第一主面以及与第一主面对应的第二主面，第一主面与第二主面间具有第一导电类型衬底以及第一导电类型外延层，第一导电类型外延层位于第一导电类型衬底上方，且第一导电类型外延层邻接第一导电类型衬底；
在所述第一导电类型外延层的终端区域内设有终端超结，所述终端超结包括第二导电类型主结以及若干呈交替分布的第一导电类型柱与第二导电类型柱；
第一导电类型柱的宽度沿第二导电类型主结指向终端区域边缘方向逐渐增大；
在第二导电类型主结的外圈设有至少一个第二导电类型场限环，所述第二导电类型场限环在第一导电类型外延层内位于一第二导电类型柱的顶端，第二导电类型场限环与位于所述第二导电类型场限环正下方的第二导电类型柱接触，且同时与所述正下方第二导电类型柱两侧的第一导电类型柱接触；
在第二导电类型场限环以及第二导电类型主结上均设置场板，所述第二导电类型场限环上的场板覆盖在第二导电类型场限环上，并覆盖第二导电类型场限环侧上方的保护层上；第二导电类型主结上的场板覆盖在第二导电类型主结上，并覆盖在第二导电类型主结外侧上方的保护层上，所述保护层设置于第一主面上。
所述第一导电类型外延层内设置多个第二导电类型场限环时，第二导电类型场限环的数量小于第二导电类型主结外圈第二导电类型柱的数量，紧邻第二导电类型主结的第二导电类型场限环与第二导电类型主结间间隔一个或多个第二导电类型柱；相邻的第二导电类型场限环间也间隔一个或多个第二导电类型柱；
位于第二导电类型主结与第二导电类型场限环间的第二导电类型柱的顶端、以及位于相邻第二导电类型场限环间的第二导电类型柱的顶端由第一主面上的保护层覆盖。
所述第二导电类型场限环上的场板覆盖在保护层上的长度不大于位于所述场板正下方第二导电类型柱与外侧紧邻所述场板的第二导电类型柱间的距离。
所述保护层包括二氧化硅层，场板的材料包括导电多晶硅，半导体基板的材料包括硅。
所述第二导电类型场限环的深度与第二导电类型主结的深度相一致，且第二导电类型场限环与第二导电类型主结为同一工艺制造层。
一种超结终端结构的制备方法，所述制备方法包括如下步骤：
步骤1、提供所需的半导体基板，所述半导体基板具有两个相对应的主面，所述两个相对应的主面包括第一主面以及与第一主面对应的第二主面，第一主面与第二主面间具有第一导电类型衬底以及邻接所述第一导电类型衬底的第一导电类型外延层；
步骤2、在第一导电类型外延层的终端区域内设置所需的第二导电类型柱，以得到所需的终端超结，所述终端超结中，第一导电类型柱的宽度沿第二导电类型主结指向终端区域边缘方向逐渐增大；
步骤3、在半导体基板的第一主面上设置保护层，并对所述保护层进行刻蚀，以得到第二导电类型离子注入窗口，所述第二导电类型离子注入窗口贯通保护层；
步骤4、利用上述第二导电类型离子注入窗口以及保护层，向第一导电类型外延层内注入所需的第二导电类型杂质离子，以同时得到第二导电类型主结以及所需的第二导电类型场限环；其中，在第二导电类型主结的外圈设有至少一个第二导电类型场限环，所述第二导电类型场限环在第一导电类型外延层内位于一第二导电类型柱的顶端，第二导电类型场限环与位于所述第二导电类型场限环正下方的第二导电类型柱接触，且同时与所述正下方第二导电类型柱两侧的第一导电类型柱接触；
步骤5、在上述半导体基板的第一主面淀积场板材料，并对淀积的场板材料选择性刻蚀后，得到场板，所述场板覆盖在第二导电类型场限环以及第二导电类型主结上，并覆盖第二导电类型场限环、第二导电类型主结对应侧上方的保护层上。
所述第一导电类型外延层内设置多个第二导电类型场限环时，第二导电类型场限环的数量小于第二导电类型主结外圈第二导电类型柱的数量，紧邻第二导电类型主结的第二导电类型场限环与第二导电类型主结间间隔一个或多个第二导电类型柱；相邻的第二导电类型场限环间也间隔一个或多个第二导电类型柱；
位于第二导电类型主结与第二导电类型场限环间的第二导电类型柱的顶端、以及位于相邻第二导电类型场限环间的第二导电类型柱的顶端由第一主面上的保护层覆盖。
所述场板覆盖在保护层上的长度不大于位于所述场板正下方第二导电类型柱与外侧紧邻所述场板的第二导电类型柱间的距离。
所述保护层包括二氧化硅层，场板的材料包括导电多晶硅，半导体基板的材料包括硅。
所述“第一导电类型”和“第二导电类型”两者中，对于N型MOSFET器件，第一导电类型指N型，第二导电类型为P型；对于P型MOSFET器件，第一导电类型与第二导电类型所指的类型与N型MOSFET器件正好相反。
本发明的优点：第二导电类型场限环、第二导电类型主结和元胞区内第二导电类型基区同时形成，没有增加额外的掩膜版，采用的工艺条件相同，包括注入计量和能量，以及相应的退火温度等，第二导电类型基区、第二导电类型场限环同样具有相同的结深和浓度。
由于工艺的兼容性，并没有增加额外的掩膜版，第二导电类型型场限环和场板改善了超结终端结构表面的电势分布，避免了局部电场的集中，终端超结内的第二导电类型柱的共同作用下，起到了良好的分压效果，超结终端结构内的电势均匀分布，电力线均匀的到达终端的表面，在满足耐压的情况下，既节约了芯片面积，又降低了工艺成本。
附图说明
图1为本发明的结构示意图。
图2～图6为本发明的具体实施工艺步骤图，其中
图2为本发明半导体基板的结构剖视图。
图3为本发明得到终端超结后的结构剖视图。
图4为本发明得到第二导电类型离子注入窗口后的剖视图。
图5为本发明得到P型主结以及P型场限环后的剖视图。
图6为本发明得到场板后的剖视图。
附图标记说明：1-P型主结、2-N柱、3-P柱、4-场板、5-保护层、6-P型场限环、7-N型外延层、8-N+衬底、9-背面电极以及10-P型离子注入窗口。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1所示：以N型MOSFET器件为例，本发明包括具有两个相对主面的半导体基板，所述两个相对主面包括第一主面以及与第一主面对应的第二主面，第一主面与第二主面间具有N+衬底8以及N型外延层7，N型外延层7位于N+衬底8上方，且N型外延层7邻接N+衬底8；
在所述N型外延层7的终端区域内设有终端超结，所述终端超结包括P型主结1以及若干呈交替分布的N柱2与P柱3；
N柱2的宽度沿P型主结1指向终端区域边缘方向逐渐增大；
在P型主结1的外圈设有至少一个P型场限环6，所述P型场限环6在N型外延层7内位于一P柱3的顶端，P型场限环6与位于所述P型场限环6正下方的P柱3接触，且同时与所述正下方P柱3两侧的N柱2接触；
在P型场限环6上设置场板4，所述场板4覆盖在P型场限环6上，并覆盖P型场限环6侧上方的保护层5上，所述保护层5设置于第一主面上。
具体地，半导体基板可以采用常用的硅基板等半导体材料，具体材料的类型可以根据需要进行选择，此处不再一一列举。N型外延层7位于N+衬底8的上方，一般地，N+衬底8的掺杂浓度高于N型外延层7的掺杂浓度，N型外延层7的上表面形成第一主面，N+衬底8的下表面形成第二主面。具体实施时，为了得到一个完整的MOSFET器件，在N型外延层7内需要制备所需的元胞区以及终端结构，终端结构位于元胞区的外圈，终端结构环绕包围元胞区，元胞区内包括若干并联的元胞，元胞区的具体结构形式可以根据需要进行选择，本发明实施例中，元胞区也采用超结结构，元胞区、终端结构间的具体配合关系为本技术领域人员所熟知，此处不再赘述。
P型主结1具体是指紧连最外圈元胞的P型区域与N型外延层7构成的PN结。终端区域内N柱2与P柱3交替分布，以形成超结结构，P柱3在N型外延层7内呈竖直分布，一般地，P柱3从第一主面向第二主面的方向垂直延伸，且P柱3的深度小于N型外延层7的厚度。
为了满足不同电压等级的耐压需求，终端超结内N柱2的宽度不全相同，具体地，N柱2的宽度沿P型主结1指向中断区域边缘方向逐渐增大，具体实施时，终端超结内所有P柱3的宽度保持相同。为了改善终端结构的电势分布，避免局部电场的集中，在终端区域内还设置至少一个P型场限环6，P型场限环7位于一P柱3的顶端，P型场限环6的宽度大于其正下方P柱3的宽度，以便P型场限环6的下部与其正下方的P柱3接触，且能够与所述P型场限环6正上方P柱3两侧的N柱2接触，一般地，P型场限环6的掺杂浓度高于P柱3的掺杂浓度。
所述保护层5包括二氧化硅层，场板4的材料包括导电多晶硅，一般地，保护层5覆盖整个半导体基板的第一主面；具体实施时，场板4同时覆盖于P型结区1上以及P型场限环6上，且场板4还覆盖在P型主结1、P型场限环6外侧上方的保护层5上。
进一步地，所述N型外延层7内设置多个P型场限环6时，P型场限环6的数量小于P型主结1外圈P柱3的数量，紧邻P型主结1的P型场限环6与P型主结1间间隔一个或多个P柱3；相邻的P场限环6间也间隔一个或多个P柱3；
位于P型主结1与P型场限环6间的P柱3的顶端、以及位于相邻P型场限环6间的P柱3的顶端由第一主面上的保护层5覆盖。
为了达到耐压要求，一般在N型外延层7内设置多个P型场限环6，但P型场限环6的数量小于P型主结1外侧P柱3的数量，即不能在每个P柱3的顶端均设置P型场限环6，在任意两相邻的P型场限环6间需要间隔一个或多个P柱3。图1中示出了，在P型主结1外侧设置五个P型场限环6的情况，每个P型场限环6间均间隔一个P柱3，紧邻P型主结1的P型场限环6与P型主结1间也间隔一个P柱3；在P型主结1外圈，未设置P型场限环6的P柱3的顶端由保护层5进行覆盖。
具体实施时，所述P型场限环6的深度与P型主结1的深度相一致，且P型场限环6与P型主结1为同一工艺制造层；P型主结1的具体结构以及作用与现有相同，具体为本技术领域人员所熟知，此处不再赘述。具体实施时，P型场限环6、P型主结1还与元胞区的P型基区具有相同的结深与浓度。
此外，所述P型场限环6上的场板4覆盖在保护层5上的长度不大于位于所述场板4正下方P柱3与外侧紧邻所述场板4的P柱3间的距离。
本发明实施例中，场板4的一部分覆盖在P型场限环6上，另一部分覆盖在保护层5上，覆盖在保护层5上场板4的长度位于两个相邻的P柱3间，场板4在保护层5上的具体长度需要根据器件耐压等进行确定。
当场板4覆盖在P型主结1上时，覆盖在P型主结1上场板4的一部分覆盖在P型主结1上，场板4的另一部分覆盖在P型主结1外侧上方的保护层5上，所述覆盖在保护层5上场板4的长度不大于P型主结1内最外层P柱3与外侧紧邻P型主结1的P柱3间的距离，场板4在保护层5上的长度也需要根据器件耐压等进行确定，此处不再赘述。
一般地，超结结构的N型外延层7的掺杂浓度要高于常规器件两个数量级的掺杂浓度，在元胞内部，横向电场会相互抵消，而在元胞的边缘外，则需要由N型外延层7独自承担电压，高的掺杂浓度和硅材料本身的特点，不能承受与器件内部相同的击穿电压，所以必须将电场向外拓展，增加耗尽层的曲率半径，从而提高击穿电压。常规的终端结构仅仅适合于浅结，而对超结结构的深结影响很小；
本发明实施例中，在终端区域内设置终端超结，将深结的电场均匀的拓展开，P型主结1的作用就是达到电场的均匀过渡效果，随着漏端电压的增加，终端区域的PN结逐渐开始相互耗尽，从P型主结1开始，向终端边缘方向，电场被逐渐的拓展，耗尽层逐渐向外延伸；由于N柱2的宽度沿P型主结1指向终端区域边缘方向逐渐增大，会形成耗尽层内净电荷的合理分布，避免电场的局部集中，使电势被终端均匀分担，P型场限环6和场板4的作用是使终端区域表面的电势分布更加均匀，避免终端表面电场的集中，也类似于一种增加曲率半径的效果，尤其是随着N柱2的宽度沿P型主结1指向终端区域边缘方向逐渐增大，导致超结柱的间距的增大，P型场限环6之间的间距逐渐增加，使得两个间隔P柱3间表面电势的分布更加均匀，达到平缓均匀的分压效果。
如图2～图6所示，上述的超结终端结构，可以通过下述工艺步骤制备得到，具体地，所述制备方法包括如下步骤：
步骤1、提供所需的半导体基板，所述半导体基板具有两个相对应的主面，所述两个相对应的主面包括第一主面以及与第一主面对应的第二主面，第一主面与第二主面间具有N+衬底8以及邻接所述N+衬底8的N型外延层7；
如图2所示，半导体基板的材料可以选择硅，通过半导体基板能同时制备元胞区以及终端结构。
步骤2、在N型外延层7的终端区域内设置所需的P柱3，以得到所需的终端超结，所述终端超结中，N柱2的宽度沿P型主结1指向终端区域边缘方向逐渐增大；
如图3所示，在终端区域内P柱3的宽度相同；具体实施时，可以在第一主面上涂覆光刻胶，并对所述光刻胶进行曝光，结合反应离子刻蚀，以在N型外延层7内得到沟槽，在沟槽内外延填充P型杂质，并在填充后进行平坦化工艺，以得到P柱3，P柱3的深度、宽度以及掺杂浓度，均需要根据器件的耐压进行适配，具体为本技术领域人员所熟知，此处不再赘述。
具体实施时，在得到终端区域的P柱3后，在元胞区内也同时形成元胞区超结，具体过程为本技术领域人员所熟知，此处不再赘述。
步骤3、在半导体基板的第一主面上设置保护层5，并对所述保护层5进行刻蚀，以得到P型离子注入窗口10，所述P型离子注入窗口10贯通保护层5；
本发明实施例中，保护层5为二氧化硅层，对保护层5进行选择性地掩蔽和刻蚀，得到P型离子注入窗口10，P型离子注入框框10贯通保护层5，以使得N型外延层7的表面即第一主面相应的区域通过P型离子注入窗口10裸露；同时，利用刻蚀后的保护层5能作为制备P型场限环6的掩膜，如图4所示。
步骤4、利用上述第二导电类型离子注入窗口10以及保护层5，向N型外延层7内注入所需的P型杂质离子，以同时得到P型主结1以及所需的P型场限环6；其中，在P型主结1的外圈设有至少一个P型场限环6，所述P型场限环6在N型外延层7内位于一P柱3的顶端，P型场限环6与位于所述P型场限环6正下方的P柱3接触，且同时与所述正下方P柱3两侧的N柱2接触；
本发明实施例中，注入P型杂质离子的能量、剂量和退火温度等可以根据器件的耐压要求进行确定，具体为本技术领域人员所熟知，此处不再赘述。在注入P型杂质离子后，需要进行退火(一般地，对于600V的MOSFET器件，阈值电压设计为3V，所用到的退火温度为1100度，退火时间为30分钟，具体实施时，需要根据耐压和阈值电压进行选择退火温度和时间，具体为本技术领域人员所熟知，此处不再赘述)，以得到P型主结1以及P型场限环6，如图5所示。
步骤5、在上述半导体基板的第一主面淀积场板材料，并对淀积的场板材料选择性刻蚀后，得到场板4，所述场板4覆盖在P型场限环6以及P型主结1上，并覆盖P型场限环6、P型主结1对应侧上方的保护层5上。
本发明实施例中，场板材料可以为导电多晶硅，场板4的厚度为1200nm，场板材料覆盖在半导体基板第一主面的上方，对场板材料选择性地掩蔽和刻蚀后，得到场板4，场板4同时覆盖在P型场限环6上以及P型主结1上，且覆盖在P型场限环6、P型主结1相对应外侧上方的保护层5上，场板4与P型场限环6、P型主结1以及保护层5的具体配合关系，可以参考上述的说明，此处不再赘述。
在得到上述结构后，半导体基板的第二主面设置背面电极9，背面电极9与N+衬底8欧姆接触。当然，在具体实施时，在制备得到上述超结中断结构后，还包括其他用于制备所需MOSFET器件的工艺步骤，后续或相应的工艺过程可以根据进行选择，即可以本发明的超结终端结构基础上进行，具体可以根据需要进行选择，为本技术领域人员所熟知，此处不再赘述。
本发明P型场限环6、P型主结1和元胞区内P型基区同时形成，没有增加额外的掩膜版，采用的工艺条件相同，包括注入剂量和能量，以及相应的退火温度等，P型基区、P型场限环6同样具有相同的结深和浓度。
由于工艺的兼容性，并没有增加额外的掩膜版，P型场限环6和场板4改善了超结终端结构表面的电势分布，避免了局部电场的集中，和超结终端内P柱3的共同作用下，起到了良好的分压效果，超结终端结构内的电势均匀分布，在满足耐压的情况下，既节约了芯片面积，又降低了工艺成本。
Claims (9)
1.一种超结终端结构，包括具有两个相对主面的半导体基板，所述两个相对主面包括第一主面以及与第一主面对应的第二主面，第一主面与第二主面间具有第一导电类型衬底以及第一导电类型外延层，第一导电类型外延层位于第一导电类型衬底上方，且第一导电类型外延层邻接第一导电类型衬底；
在所述第一导电类型外延层的终端区域内设有终端超结，所述终端超结包括第二导电类型主结以及若干呈交替分布的第一导电类型柱与第二导电类型柱；其特征是：
第一导电类型柱的宽度沿第二导电类型主结指向终端区域边缘方向逐渐增大；
在第二导电类型主结的外圈设有至少一个第二导电类型场限环，所述第二导电类型场限环在第一导电类型外延层内位于一第二导电类型柱的顶端，第二导电类型场限环与位于所述第二导电类型场限环正下方的第二导电类型柱接触，且同时与所述正下方第二导电类型柱两侧的第一导电类型柱接触；
在第二导电类型场限环以及第二导电类型主结上均设置场板，所述第二导电类型场限环上的场板覆盖在第二导电类型场限环上，并覆盖第二导电类型场限环侧上方的保护层上；第二导电类型主结上的场板覆盖在第二导电类型主结上，并覆盖在第二导电类型主结外侧上方的保护层上，所述保护层设置于第一主面上。
2.根据权利要求1所述的超结终端结构，其特征是：所述第一导电类型外延层内设置多个第二导电类型场限环时，第二导电类型场限环的数量小于第二导电类型主结外圈第二导电类型柱的数量，紧邻第二导电类型主结的第二导电类型场限环与第二导电类型主结间间隔一个或多个第二导电类型柱；相邻的第二导电类型场限环间也间隔一个或多个第二导电类型柱；
位于第二导电类型主结与第二导电类型场限环间的第二导电类型柱的顶端、以及位于相邻第二导电类型场限环间的第二导电类型柱的顶端由第一主面上的保护层覆盖。
3.根据权利要求2所述的超结终端结构，其特征是：所述第二导电类型场限环上的场板覆盖在保护层上的长度不大于位于所述场板正下方第二导电类型柱与外侧紧邻所述场板的第二导电类型柱间的距离。
4.根据权利要求1所述的超结终端结构，其特征是：所述保护层包括二氧化硅层，场板的材料包括导电多晶硅，半导体基板的材料包括硅。
5.根据权利要求1所述的超结终端结构，其特征是：所述第二导电类型场限环的深度与第二导电类型主结的深度相一致，且第二导电类型场限环与第二导电类型主结为同一工艺制造层。
6.一种超结终端结构的制备方法，其特征是，所述制备方法包括如下步骤：
步骤1、提供所需的半导体基板，所述半导体基板具有两个相对应的主面，所述两个相对应的主面包括第一主面以及与第一主面对应的第二主面，第一主面与第二主面间具有第一导电类型衬底以及邻接所述第一导电类型衬底的第一导电类型外延层；
步骤2、在第一导电类型外延层的终端区域内设置所需的第二导电类型柱，以得到所需的终端超结，所述终端超结中，第一导电类型柱的宽度沿第二导电类型主结指向终端区域边缘方向逐渐增大；
步骤3、在半导体基板的第一主面上设置保护层，并对所述保护层进行刻蚀，以得到第二导电类型离子注入窗口，所述第二导电类型离子注入窗口贯通保护层；
步骤4、利用上述第二导电类型离子注入窗口以及保护层，向第一导电类型外延层内注入所需的第二导电类型杂质离子，以同时得到第二导电类型主结以及所需的第二导电类型场限环；其中，在第二导电类型主结的外圈设有至少一个第二导电类型场限环，所述第二导电类型场限环在第一导电类型外延层内位于一第二导电类型柱的顶端，第二导电类型场限环与位于所述第二导电类型场限环正下方的第二导电类型柱接触，且同时与所述正下方第二导电类型柱两侧的第一导电类型柱接触；
步骤5、在上述半导体基板的第一主面淀积场板材料，并对淀积的场板材料选择性刻蚀后，得到场板，所述场板覆盖在第二导电类型场限环以及第二导电类型主结上，并覆盖第二导电类型场限环、第二导电类型主结对应侧上方的保护层上。
7.根据权利要求6所述超结终端结构的制备方法，其特征是：所述第一导电类型外延层内设置多个第二导电类型场限环时，第二导电类型场限环的数量小于第二导电类型主结外圈第二导电类型柱的数量，紧邻第二导电类型主结的第二导电类型场限环与第二导电类型主结间间隔一个或多个第二导电类型柱；相邻的第二导电类型场限环间也间隔一个或多个第二导电类型柱；
位于第二导电类型主结与第二导电类型场限环间的第二导电类型柱的顶端、以及位于相邻第二导电类型场限环间的第二导电类型柱的顶端由第一主面上的保护层覆盖。
8.根据权利要求6所述超结终端结构的制备方法，其特征是：所述场板覆盖在保护层上的长度不大于位于所述场板正下方第二导电类型柱与外侧紧邻所述场板的第二导电类型柱间的距离。
9.根据权利要求6所述超结终端结构的制备方法，其特征是：所述保护层包括二氧化硅层，场板的材料包括导电多晶硅，半导体基板的材料包括硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710294316.XA CN107093626A (zh) | 2017-04-28 | 2017-04-28 | 超结终端结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710294316.XA CN107093626A (zh) | 2017-04-28 | 2017-04-28 | 超结终端结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107093626A true CN107093626A (zh) | 2017-08-25 |
Family
ID=59638069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710294316.XA Pending CN107093626A (zh) | 2017-04-28 | 2017-04-28 | 超结终端结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107093626A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120273871A1 (en) * | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
| CN103219339A (zh) * | 2012-01-18 | 2013-07-24 | 富士电机株式会社 | 半导体器件 |
| CN103700697A (zh) * | 2013-12-20 | 2014-04-02 | 西安芯派电子科技有限公司 | 纵向超结金属氧化物场效应晶体管 |
| CN104332499A (zh) * | 2013-07-22 | 2015-02-04 | 北大方正集团有限公司 | 一种vdmos器件及其终端结构的形成方法 |
| CN104952910A (zh) * | 2015-05-19 | 2015-09-30 | 上海先进半导体制造股份有限公司 | 超结半导体器件的终端结构及其制造方法 |
-
2017
- 2017-04-28 CN CN201710294316.XA patent/CN107093626A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120273871A1 (en) * | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
| CN103219339A (zh) * | 2012-01-18 | 2013-07-24 | 富士电机株式会社 | 半导体器件 |
| CN104332499A (zh) * | 2013-07-22 | 2015-02-04 | 北大方正集团有限公司 | 一种vdmos器件及其终端结构的形成方法 |
| CN103700697A (zh) * | 2013-12-20 | 2014-04-02 | 西安芯派电子科技有限公司 | 纵向超结金属氧化物场效应晶体管 |
| CN104952910A (zh) * | 2015-05-19 | 2015-09-30 | 上海先进半导体制造股份有限公司 | 超结半导体器件的终端结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104051540B (zh) | 超级结器件及其制造方法 | |
| CN102005452B (zh) | 高电压半导体器件中的集成肖特基二极管 | |
| CN100595920C (zh) | 半导体器件及其制作方法 | |
| CN102034818B (zh) | 半导体功率器件及其制备方法 | |
| CN107342326B (zh) | 一种降低导通电阻的功率半导体器件及制造方法 | |
| CN102832234B (zh) | 一种沟槽型半导体功率器件及其制造方法和终端保护结构 | |
| CN101872724A (zh) | 超级结mosfet的制作方法 | |
| CN103199104B (zh) | 一种晶圆结构以及应用其的功率器件 | |
| CN104637821A (zh) | 超级结器件的制造方法 | |
| CN104716177A (zh) | 一种改善漏电的射频ldmos器件及其制造方法 | |
| CN105914231B (zh) | 电荷存储型igbt及其制造方法 | |
| CN108028203A (zh) | 垂直jfet及其制造方法 | |
| CN107221561A (zh) | 一种叠层电场调制高压mosfet结构及其制作方法 | |
| CN105826360B (zh) | 沟槽型半超结功率器件及其制作方法 | |
| CN106158927B (zh) | 一种优化开关特性的超结半导体器件及制造方法 | |
| CN107170688A (zh) | 一种沟槽型功率器件及其制作方法 | |
| CN103779415A (zh) | 平面型功率mos器件及其制造方法 | |
| CN104517855B (zh) | 超级结半导体器件制造方法 | |
| CN104617139B (zh) | Ldmos器件及制造方法 | |
| CN104332488B (zh) | 半导体器件终端、半导体器件及其制造方法 | |
| CN106941122B (zh) | 半导体装置及其制造方法 | |
| CN102214561A (zh) | 超级结半导体器件及其制造方法 | |
| CN107093626A (zh) | 超结终端结构及其制备方法 | |
| CN204834631U (zh) | 一种采用沟槽场效应实现自适应场截止技术的器件结构 | |
| CN103560148A (zh) | 一种超结器件的结终端结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20190314 Address after: 550081 A-10-003, 10th floor, Morgan Center, Lincheng West Road, Guanshan Lake District, Guiyang City, Guizhou Province Applicant after: Guizhou core long march Technology Co., Ltd. Address before: 100026 18 Floor, 225 Chaoyang North Road, Chaoyang District, Beijing (Unity Lake Incubator 0561) Applicant before: Beijing core long march Technology Co., Ltd. |
|
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200421 Address after: 550081 Guizhou city of Guiyang Province Lake District Forest City West Morgan center A block 10 layer A-10-003 Applicant after: GUIZHOU MARCHING POWER TECHNOLOGY Co.,Ltd. Applicant after: Nanjing Xinchangzheng Technology Co., Ltd. Address before: 550081 Guizhou city of Guiyang Province Lake District Forest City West Morgan center A block 10 layer A-10-003 Applicant before: GUIZHOU MARCHING POWER TECHNOLOGY Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170825 |
|
| RJ01 | Rejection of invention patent application after publication |