JP2011199223A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2011199223A JP2011199223A JP2010067358A JP2010067358A JP2011199223A JP 2011199223 A JP2011199223 A JP 2011199223A JP 2010067358 A JP2010067358 A JP 2010067358A JP 2010067358 A JP2010067358 A JP 2010067358A JP 2011199223 A JP2011199223 A JP 2011199223A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- impurity
- field plate
- semiconductor device
- resurf
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】本発明は、半導体装置であって、ドリフト層1と、ドリフト層1表面に選択的に形成された、半導体装置の活性領域である第2導電型のベース2と、ベース2と隣接して、ドリフト層1表面に選択的に形成され、ベース2よりも低不純物濃度の、第2導電型のリサーフ層3、12と、リサーフ層3、12と隣接して、ドリフト層1表面に選択的に形成され、ベース2よりも低不純物濃度の、第2導電型のリサーフ層4、13と、ベース2に接続され、ベース2とリサーフ層3、12との境界部分のドリフト層1上に形成された、フィールドプレート9と、フィールドプレート9と平面上離間し、リサーフ層3、12とリサーフ層4、13との境界部分のドリフト層1上に絶縁層8を介して形成された、FFP11とを備える。
【選択図】図1
Description
<A−1.構成>
図1は、本発明の実施の形態1による半導体装置の終端部(半導体チップの外周部)を示す断面図である。主接合側が図の左方向、ダイシングライン側が図の右方向である。この終端部は平面図で見ると、主接合とダイシングラインとの間にリング状に配置されるものである。
この実施の形態1の動作について、図2、3、4で順を追って説明する。図2、3、4には、半導体装置の終端部の断面図(各図(a))と、それぞれに対応する基板表面近傍における電界強度のイメージ図(各図(b))とを示している。実際に電界が集中する箇所(インパクトポイント)は、基板最表面から注入層の深さ付近までのどこかにあるが、ここでは簡単のため、インパクトポイントが基板表面近傍のある深さに並んでいると仮定している。
図6は、本発明の変形例1を示す断面図である。図6では、図1と同一の部分には同一の参照符号を付し、その詳細な説明は省略する。図1に示した構造ではリサーフ層3とリサーフ層4、リサーフ層12とリサーフ層13はそれぞれ隣接して形成されていたが、図6に示すように、リサーフ層100(第2不純物領域)とリサーフ層101(第3不純物領域)とが離間しつつ隣り合っていても良い。なお、フィールドプレート9と平面上離間し、リサーフ層100とリサーフ層101との隙間部分のドリフト層1上に絶縁層8を介して形成されたFFP11(第1フローティングフィールドプレート)の、リサーフ層100に対するオーバーラップ量は、リサーフ層101に対するそれよりも大きくなっている。
図1、図6に示した半導体装置の構造では、注入量の異なるリサーフ層は2つであったが、注入量の異なるリサーフ層をさらに増やしても良い。図8は、本発明の変形例2を示す断面図であり、注入量の異なるリサーフ層が3つある。
FFP11はフローティングなので、図9に示すように、外部電荷により素子表面が帯電しないようにしておいた方が、信頼性が向上する。ドリフト層1とFFP11の間隔(d1)より十分大きな間隔をFFP11上部(d2)に隔ててシールド層103を設ける。
本発明にかかる実施の形態1によれば、半導体装置であって、第1導電型の半導体基板としてのドリフト層1と、ドリフト層1表面に選択的に形成された、半導体装置の活性領域である第2導電型の第1不純物層としてのベース2と、ベース2と隣接して、ドリフト層1表面に選択的に形成され、ベース2よりも低不純物濃度の、第2導電型の第2不純物領域であるリサーフ層3、12と、リサーフ層3、12と隣接して、ドリフト層1表面に選択的に形成され、リサーフ層3、12よりも低不純物濃度の、第2導電型の第3不純物領域であるリサーフ層4、13と、ベース2に接続され、ベース2とリサーフ層3、12との境界部分のドリフト層1上に形成された、フィールドプレート9と、フィールドプレート9と平面上離間し、リサーフ層3、12とリサーフ層4、13との境界部分のドリフト層1上に絶縁層8を介して形成された、第1フローティングフィールドプレートであるFFP11とを備えることで、適切に中間電位となったFFP11によって電圧が分担されるので、終端部の面積を変えることなくさらに高い耐圧を実現し、換言すれば耐圧を低下させずに終端部の面積を縮小することが可能となる。また、1ウエハから作製可能なチップ数も増大し、コスト低減が期待できる。
<B−1.構成>
図10は、本発明の半導体装置の、FFP11が備えられる周辺の断面図である。図10(a)では、FFP11よりも上層のメタル配線を用いて、リサーフ層3(P−)とFFP11端部との両方に、絶縁層8(図示せず)を介してオーバーラップするFFP32(第3フローティングフィールドプレート)を設けている。
本発明にかかる実施の形態2によれば、半導体装置において、第1フローティングフィールドプレートとしてのFFP11の端部上に絶縁層8を介して形成された、第3フローティングフィールドプレートとしてのFFP32、33をさらに備えることで、電界強度を分担させ、さらに耐圧を向上させることができる。
<C−1.構成>
図11は、本発明の実施の形態3による半導体装置の終端部を示す断面図である。フィールドプレート9、10、およびFFP11は、半絶縁性膜であるシールド層51によって接続される。シールド層51は、FFP11上に絶縁層8を介さずに形成される。ここでシールド層51は、半導体基板であるドリフト層1よりも遥かに高い抵抗率を有し(半絶縁性膜であるシールド層51のシート抵抗は、例えば1018Ω/□オーダーである。)、外部電荷に対するシールドとして働く。FFP11は、シールド層51の有限抵抗を介してフィールドプレート9、10に接続されるため、正確にはフローティング電位ではなくなる。しかし、シールド層51の抵抗と、FFP11と基板表面との間の容量で決まる時定数が電圧変化の周期に対して十分大きい場合、FFP11の電位は固定されず、フローティングとみなすことができる。
本発明にかかる実施の形態3によれば、半導体装置において、フィールドプレート9、10と接続され、第1フローティングフィールドプレートであるFFP11、54上に絶縁層8を介して/介さずに形成された、半絶縁性のシールド層51、52、53をさらに備えることで、シールド層51、52、53が外部電荷に対するシールドとして働き、信頼性が向上する。
Claims (10)
- 半導体装置であって、
第1導電型の半導体基板と、
前記半導体基板表面に選択的に形成された、前記半導体装置の活性領域である第2導電型の第1不純物層と、
前記第1不純物層と隣接して、前記半導体基板表面に選択的に形成され、前記第1不純物層よりも低不純物濃度の、第2導電型の第2不純物領域と、
前記第2不純物領域と隣接して、前記半導体基板表面に選択的に形成され、前記第2不純物領域よりも低不純物濃度の、第2導電型の第3不純物領域と、
前記第2不純物領域と前記第3不純物領域との境界部分の前記半導体基板上に絶縁層を介して形成された、第1フローティングフィールドプレートとを備える、
半導体装置。 - 前記第1不純物層に接続され、前記第1不純物層と前記第2不純物領域との境界部分の前記半導体基板上に形成された、フィールドプレートをさらに備え、
前記第1フローティングフィールドプレートは、前記フィールドプレートと平面上離間して形成される、
請求項1に記載の半導体装置。 - 前記第2不純物領域は、前記第3不純物領域に包含される、
請求項1または2に記載の半導体装置。 - 前記第3不純物領域と隣接して、前記半導体基板表面に選択的に形成され、前記第3不純物領域よりも低不純物濃度の、第2導電型の第4不純物層と、
前記第3不純物領域と前記第4不純物層との境界部分の前記半導体基板上に前記絶縁層を介して形成された、第2フローティングフィールドプレートとをさらに備える、
請求項1〜3のいずれかに記載の半導体装置。 - 半導体装置であって、
第1導電型の半導体基板と、
前記半導体基板表面に選択的に形成された、前記半導体装置の活性領域である第2導電型の第1不純物層と、
前記第1不純物層と隣接して、前記半導体基板表面に選択的に形成され、前記第1不純物層よりも低不純物濃度の、第2導電型の第2不純物領域と、
前記第2不純物領域と離間しつつ隣り合って、前記半導体基板表面に選択的に形成され、前記第2不純物領域よりも低不純物濃度の、第2導電型の第3不純物領域と、
前記第2不純物領域と前記第3不純物領域との隙間部分の前記半導体基板上に絶縁層を介して形成された、第1フローティングフィールドプレートとを備える、
半導体装置。 - 前記第1不純物層に接続され、前記第1不純物層と前記第2不純物領域との境界部分の前記半導体基板上に形成された、フィールドプレートをさらに備え、
前記第1フローティングフィールドプレートは、前記フィールドプレートと平面上離間して形成される、
請求項5に記載の半導体装置。 - 前記第3不純物領域と離間しつつ隣り合って、前記半導体基板表面に選択的に形成され、前記第3不純物領域よりも低不純物濃度の、第2導電型の第4不純物層と、
前記第3不純物領域と前記第4不純物層との隙間部分の前記半導体基板上に前記絶縁層を介して形成された、第2フローティングフィールドプレートとをさらに備える、
請求項5または6に記載の半導体装置。 - 前記フィールドプレートと接続され、前記第1フローティングフィールドプレート上に絶縁層を介して/介さずに形成された、半絶縁性のシールド層をさらに備える、
請求項2または6に記載の半導体装置。 - 前記フィールドプレートおよび前記第1フローティングフィールドプレート上に、前記半導体基板・前記第1フローティングフィールドプレート間の前記絶縁層よりも厚い絶縁層を介して形成されたシールド層をさらに備える、
請求項2または6に記載の半導体装置。 - 前記第1フローティングフィールドプレートの端部上に絶縁層を介して形成された、第3フローティングフィールドプレートをさらに備える、
請求項1〜9のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010067358A JP5517688B2 (ja) | 2010-03-24 | 2010-03-24 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010067358A JP5517688B2 (ja) | 2010-03-24 | 2010-03-24 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011199223A true JP2011199223A (ja) | 2011-10-06 |
JP5517688B2 JP5517688B2 (ja) | 2014-06-11 |
Family
ID=44877011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010067358A Expired - Fee Related JP5517688B2 (ja) | 2010-03-24 | 2010-03-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5517688B2 (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013061433A1 (ja) * | 2011-10-26 | 2013-05-02 | トヨタ自動車株式会社 | 半導体装置 |
JP2013135062A (ja) * | 2011-12-26 | 2013-07-08 | Mitsubishi Electric Corp | 半導体素子 |
WO2014054319A1 (ja) * | 2012-10-02 | 2014-04-10 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
CN104103683A (zh) * | 2013-04-08 | 2014-10-15 | 三菱电机株式会社 | 半导体装置及其制造方法 |
JP2015008281A (ja) * | 2013-05-29 | 2015-01-15 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
US20150102452A1 (en) * | 2013-10-10 | 2015-04-16 | Mitsubishi Electric Corporation | Semiconductor device |
WO2015104900A1 (ja) * | 2014-01-10 | 2015-07-16 | 三菱電機株式会社 | 半導体装置 |
JP2015521387A (ja) * | 2012-05-30 | 2015-07-27 | ヴィシェイ−シリコニックス | 適応的電荷平衡エッジ終端 |
US9105486B2 (en) | 2013-04-05 | 2015-08-11 | Mitsubishi Electric Corporation | Semiconductor device |
JP2017050522A (ja) * | 2015-09-04 | 2017-03-09 | 株式会社東芝 | 半導体装置およびその製造方法 |
US9614043B2 (en) | 2012-02-09 | 2017-04-04 | Vishay-Siliconix | MOSFET termination trench |
JP2017168515A (ja) * | 2016-03-14 | 2017-09-21 | 株式会社東芝 | 半導体装置 |
US9882044B2 (en) | 2014-08-19 | 2018-01-30 | Vishay-Siliconix | Edge termination for super-junction MOSFETs |
US9887259B2 (en) | 2014-06-23 | 2018-02-06 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
US10347713B2 (en) | 2017-09-15 | 2019-07-09 | Kabushiki Kaisha Toshiba | Semiconductor device having a triple region resurf structure |
CN112447833A (zh) * | 2019-09-05 | 2021-03-05 | 株式会社东芝 | 半导体装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63209161A (ja) * | 1987-02-26 | 1988-08-30 | Toshiba Corp | 高耐圧プレ−ナ素子 |
JPH04127540A (ja) * | 1990-09-19 | 1992-04-28 | Nec Corp | 絶縁ゲート電界効果トランジスタ |
JPH06275852A (ja) * | 1993-03-18 | 1994-09-30 | Hitachi Ltd | 高耐圧半導体装置 |
JPH10209451A (ja) * | 1996-12-31 | 1998-08-07 | Sgs Thomson Microelectron Inc | 埋込み電界整形領域を有する高電圧終端 |
JP2002231944A (ja) * | 2001-01-31 | 2002-08-16 | Sanken Electric Co Ltd | 電力用半導体装置 |
JP2004349556A (ja) * | 2003-05-23 | 2004-12-09 | Sanken Electric Co Ltd | 半導体素子 |
JP2005209983A (ja) * | 2004-01-26 | 2005-08-04 | Mitsubishi Electric Corp | 半導体装置 |
JP2006173437A (ja) * | 2004-12-17 | 2006-06-29 | Toshiba Corp | 半導体装置 |
JP2008187125A (ja) * | 2007-01-31 | 2008-08-14 | Toshiba Corp | 半導体装置 |
-
2010
- 2010-03-24 JP JP2010067358A patent/JP5517688B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63209161A (ja) * | 1987-02-26 | 1988-08-30 | Toshiba Corp | 高耐圧プレ−ナ素子 |
JPH04127540A (ja) * | 1990-09-19 | 1992-04-28 | Nec Corp | 絶縁ゲート電界効果トランジスタ |
JPH06275852A (ja) * | 1993-03-18 | 1994-09-30 | Hitachi Ltd | 高耐圧半導体装置 |
JPH10209451A (ja) * | 1996-12-31 | 1998-08-07 | Sgs Thomson Microelectron Inc | 埋込み電界整形領域を有する高電圧終端 |
JP2002231944A (ja) * | 2001-01-31 | 2002-08-16 | Sanken Electric Co Ltd | 電力用半導体装置 |
JP2004349556A (ja) * | 2003-05-23 | 2004-12-09 | Sanken Electric Co Ltd | 半導体素子 |
JP2005209983A (ja) * | 2004-01-26 | 2005-08-04 | Mitsubishi Electric Corp | 半導体装置 |
JP2006173437A (ja) * | 2004-12-17 | 2006-06-29 | Toshiba Corp | 半導体装置 |
JP2008187125A (ja) * | 2007-01-31 | 2008-08-14 | Toshiba Corp | 半導体装置 |
Cited By (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8736029B2 (en) | 2011-10-26 | 2014-05-27 | Toyota Jidosha Kabushiki Kaisha | Semiconductor apparatus |
WO2013061433A1 (ja) * | 2011-10-26 | 2013-05-02 | トヨタ自動車株式会社 | 半導体装置 |
US9349811B2 (en) | 2011-12-26 | 2016-05-24 | Mitsubishi Electric Corporation | Field plate configuration of a semiconductor device |
JP2013135062A (ja) * | 2011-12-26 | 2013-07-08 | Mitsubishi Electric Corp | 半導体素子 |
DE102012219644B4 (de) * | 2011-12-26 | 2017-06-29 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
KR101516650B1 (ko) * | 2011-12-26 | 2015-05-04 | 미쓰비시덴키 가부시키가이샤 | 반도체 소자 |
US9935193B2 (en) | 2012-02-09 | 2018-04-03 | Siliconix Technology C. V. | MOSFET termination trench |
US9614043B2 (en) | 2012-02-09 | 2017-04-04 | Vishay-Siliconix | MOSFET termination trench |
US10229988B2 (en) | 2012-05-30 | 2019-03-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
US9842911B2 (en) | 2012-05-30 | 2017-12-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
JP2015521387A (ja) * | 2012-05-30 | 2015-07-27 | ヴィシェイ−シリコニックス | 適応的電荷平衡エッジ終端 |
JPWO2014054319A1 (ja) * | 2012-10-02 | 2016-08-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
WO2014054319A1 (ja) * | 2012-10-02 | 2014-04-10 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
CN104704635A (zh) * | 2012-10-02 | 2015-06-10 | 三菱电机株式会社 | 半导体装置及其制造方法 |
US9105486B2 (en) | 2013-04-05 | 2015-08-11 | Mitsubishi Electric Corporation | Semiconductor device |
CN104103683A (zh) * | 2013-04-08 | 2014-10-15 | 三菱电机株式会社 | 半导体装置及其制造方法 |
JP2015008281A (ja) * | 2013-05-29 | 2015-01-15 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
US20150102452A1 (en) * | 2013-10-10 | 2015-04-16 | Mitsubishi Electric Corporation | Semiconductor device |
US9871109B2 (en) * | 2013-10-10 | 2018-01-16 | Mitsubishi Electric Corporation | Semiconductor device |
WO2015104900A1 (ja) * | 2014-01-10 | 2015-07-16 | 三菱電機株式会社 | 半導体装置 |
JP5921784B2 (ja) * | 2014-01-10 | 2016-05-24 | 三菱電機株式会社 | 半導体装置 |
US10283587B2 (en) | 2014-06-23 | 2019-05-07 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
US9887259B2 (en) | 2014-06-23 | 2018-02-06 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
US10340377B2 (en) | 2014-08-19 | 2019-07-02 | Vishay-Siliconix | Edge termination for super-junction MOSFETs |
US9882044B2 (en) | 2014-08-19 | 2018-01-30 | Vishay-Siliconix | Edge termination for super-junction MOSFETs |
JP2017050522A (ja) * | 2015-09-04 | 2017-03-09 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP2017168515A (ja) * | 2016-03-14 | 2017-09-21 | 株式会社東芝 | 半導体装置 |
US10347713B2 (en) | 2017-09-15 | 2019-07-09 | Kabushiki Kaisha Toshiba | Semiconductor device having a triple region resurf structure |
CN112447833A (zh) * | 2019-09-05 | 2021-03-05 | 株式会社东芝 | 半导体装置 |
JP2021040104A (ja) * | 2019-09-05 | 2021-03-11 | 株式会社東芝 | 半導体装置 |
JP7208875B2 (ja) | 2019-09-05 | 2023-01-19 | 株式会社東芝 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5517688B2 (ja) | 2014-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5517688B2 (ja) | 半導体装置 | |
JP5863574B2 (ja) | 半導体装置 | |
US7973363B2 (en) | IGBT semiconductor device | |
JP4469584B2 (ja) | 半導体装置 | |
JP6618960B2 (ja) | ドリフト空間にp層を有するnチャネルバイポーラパワー半導体素子 | |
US9209292B2 (en) | Charge compensation semiconductor devices | |
JP7077648B2 (ja) | 半導体装置 | |
US20140203393A1 (en) | Semiconductor device | |
JP6416062B2 (ja) | 半導体装置 | |
US8823084B2 (en) | Semiconductor device with charge compensation structure arrangement for optimized on-state resistance and switching losses | |
US10276654B2 (en) | Semiconductor device with parallel PN structures | |
JPWO2018220879A1 (ja) | 半導体装置 | |
US9048215B2 (en) | Semiconductor device having a high breakdown voltage | |
JP2013222798A (ja) | ダイオード、半導体装置およびmosfet | |
JP2014067763A (ja) | 半導体装置 | |
US10083956B2 (en) | Semiconductor device | |
JP6408405B2 (ja) | 半導体装置 | |
US11437506B2 (en) | Wide-gap semiconductor device | |
JP2019145646A (ja) | 半導体装置 | |
US11387359B2 (en) | Ppower semiconductor device with anticorrosive edge termination structure | |
EP3010045A1 (en) | Semiconductor device and a method of manufacturing same | |
JP2014154849A (ja) | 半導体装置 | |
CN107710408B (zh) | 半导体装置 | |
JP2019054170A (ja) | 半導体装置 | |
JP7280213B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111031 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140401 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5517688 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |