JPS63209161A - 高耐圧プレ−ナ素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明は、高耐圧プレーナ素子に関する。

（従来の技術） 最近、第９図に示すようなプレーナ形のｐ十ｎ接合ダイ
オードにおいてｐ中瓶散層の周囲にそれより再度の低い
ｐ−拡散層を形成し、しかも、このｐ″″拡散層の不純
物総社を２〜４Ｘ１０’２α−２にすることによって、
高い逆耐圧が得られることが知られている。ところが、
この構造は、高い逆耐圧が得られるものの、表面に設け
た酸化膜中に存在する電荷が多い場合には次のような問
題が生じる。即ち、高温１５０℃において、このような
ｐ＋１１接合ダイオードに逆電圧を印加し続けると、空
乏層によって生じる高電解によってＳ！Ｏｚ膜内の荷電
、特にプラスイオンが動かされ、一部分に集中する。こ
の束められた荷電が作る電界によって表面付近の空乏層
内の電界が増大し、耐圧が劣化してしまう。

（発明が解決しようとする問題点） 以上のように従来技術では、高温で、素子の耐圧が劣化
してしまう、という問題点があった。

本発明は、この様な問題を解決すると共に、よりの高い
耐圧のプレーナ素子を提供することを目的とする。

〔発明の構成〕

（問題点を解決するための手段） 本発明は、第１導電型の＾抵抗基板に第２導電型の高Ｓ
度拡散層があり、この周囲をとりかこんで第２導電型の
低濃度拡散層が形成されている素子において、この第２
導電型低濃度拡散層とその外側の高抵抗基板上に絶縁膜
を介して、高抵抗膜を配設し、この高抵抗膜のうち、ｐ
＋拡散層から近い外側周辺を実質的に低抵抗導電体膜に
より構成したことを特徴とする。

（作　用） 本発明によれば、高抵抗膜内に微妙な電流が流れ、高抵
抗膜には、一様な電位傾斜が生じる。この様な電位傾斜
はシリコン内部の電界集中を緩和するように働くので局
部的な電界集中が減少する。

更に、ｐ中瓶散層からすぐに電位匂配を形成する。

構造に比べてｐ中瓶散層から所定距離の間、高抵抗膜に
よる電位匂配が形成されないようにして、拡散層と同電
位を保ち、その外側に電位匂配を形成することによって
、拡散層からの空乏層の伸びを一層なだらかなものとし
て電解の集中を防止することができ、内部に生じる空乏
層の厚みは一様に薄くなって消失するので高耐圧が実現
できる。

しかも、高抵抗膜には一様な電界が生じるため、絶縁膜
Ｓ！０２中には局部的な高電界が生じないので、高温で
も素子のリーク電流が増大しない。

（実施例） 以下、本発明の詳細な説明する。

第１図は一実施例のｐ＋ｎ接合ダイオードの要部構造を
示す。第９図と対応する部分には第９図と同一符号を付
して詳細な説明は省く。高抵抗ｎ−型Ｓｉ層１の表面に
高不純物濃度のｐ汁型層２が形成され、その周囲に低不
純物濃度のｐ−型層６が形成されている。ｐ−型層６の
表面から見た単位面積当りの不純物総量は、１〜５５ｘ
１０１２／ｄである。ｐ−型層６から所定距離離れた素
子周辺にはｎ十型層９が形成されており、ｐ土型層２か
らｎ十型層９にまたがって、絶縁膜７を介して、判絶縁
物多結晶シリコン膜８が配設されている。

このｐ＋ｎ接合ダイオードの具体的な製造プロセスは次
の通りである。ｎ十型層４上にｎ″″型后１が形成され
た基板に、ｎ−型層１表面に１μｍ程度の厚い５ｆＣｈ
膜を堆積し、ＰＥＰプロセスによってｐ＋型石２を形成
するための窓を開け、ボロンを２　Ｘ　１０１５／　ｃ
ｒＡ注入する。次に再度ＰＥＰＥプロセスによって、ｐ
中型層２より外側に広くし、ボロンインプラを４×１０
１２／Ｃｄ注入する。更に、ＰＥＰＥプロセスにより素
子周辺部に窓を開け、レジストでｐ＋型層′２およびｐ
−型層６の領域を覆って、レリンイオンを５×１０１４
／Ｃｄ注入する。この後、窒素雰囲気中で１ｉｏｏ℃、
１時間のアニールを行ない、更にＮ２　：０２−１０：
　１の雰囲気中で拡散を行なって、ｐ中型Ｅ２の拡散深
さが１０μｍ程度になるようにする。この後、５ｆＯ２
膜を除去して、再度５１０２膜７を１μｍ程度堆積し、
更に、半絶縁性多結晶シリコン膜８を１μｍ程度堆積し
、半絶縁性多結晶シリコン膜８をｐ＋型層からｎ十型層
９にまたがるように残して・パターニングして、Ｓ！Ｏ
ｚ膜７に窓を開けて、ＡＩ膜を蒸着して、アノード電極
３を形成する。ここで、アノードＮ極３は、絶縁膜３上
で、ｐ＋＋ベース層２の境界から所定距離Ｌ（＝２０μ
ｍ）だけ延在するように形成する。

第２図は、この実施例によるｐ＋ｎ＋合ダイオードのｐ
−型層６の不純物総量と耐圧の関係を、従来例（第９図
）と比較して示したものである。

従来の素子でも平坦接合の理論耐圧２１００Ｖに対して
約７５％の耐圧が得られているが、この実施例の素子で
は９０％が達成されている。しかも、この実施例の場合
、７５％以上の耐圧を許容１れば、ｐ″″型層６の不純
物総量の範囲は１〜５．５×１０１２／Ｃｄと広いもの
になっている。

第３図は上記実施例の構造でｐ＋＋層２の境界からの電
極の長ざＬを変化させた時のｐ十型層２と基板１間の降
伏電圧を測定した結果であり、電極の長ざＬが２５μ瓦
で最大値を示し、理想耐圧の９０％が達成されている。

この実施例の場合、８０％以上の耐圧を許容すれば、電
極の長ざＬは、５〜６０μ而となる。

第４図は上記実施例の構造で電極の長ざＬを２０μｍを
一定としてＩ）−ｆｆｉ層６の長りを変化させた時のｐ
十型層２と基板１間の降伏電圧を測定した結果である。

不純物機が４．７ｘ　１０１２／　ｃｉではｐ−型層６
の長ざＬが１１０μｍで最大値を示している。この実施
例の場合、７０％以上の耐圧を許容すれば、ｐ−″型層
６の不純物総量が４　ｘ　１０１２／　ｃｔＡを越える
時、ｐ−型層６の長さは１２０／、５　ｍ以下となる。

ただし、第８図の場合のように、ｐ一層が２段になって
いる時は、４×１０１２／ｃｄをこえる濃度の層１０の
長さが１２０μｍ以下でおれば良い。また、この実施例
によれば、多結晶シリコン膜８には一様な電界が生じる
ため、Ｓ！Ｏ２膜７中に局部的な高電界が生じることが
なく、高温でも素子のリーク電流が増大することがない
。また、この実施例では、高抵抗膜を構成するため金属
電極形成後に高抵抗膜７としてアモルファスシリコン膜
を形成している。この工程は極めて簡単である。

第５図は本発明の別の実施例のｐ＋ｎ＋合ダイオードで
おる。第１図と対応する部分には第１図と同一符号を付
して詳細な説明は省略する。この実施例では高抵抗体膜
７として半絶縁性多結晶シリコン膜（ＳＩ　ＰＯ３）を
用い、これを金属電極形成前に形成している。即ち高抵
抗体膜７を絶縁膜８上にパターン形成し、その上にＣＶ
Ｄ酸化膜等の絶縁膜１３を形成して高抵抗体膜７の端部
が露出するようにパターニングした後、この高抵抗体膜
７の端部に重なるようにＡｌ１膜による電極３．１２を
形成している。

この実施例の場合も、金属ｆｆ１ｆｆｉ３のフィールド
領域上に延在する部分が高抵抗体膜７と共にフィールド
・プレートを構成しており、このフィールド・プレート
のうち図の距離Ｌ　（−５〜７０μｍ）の部分が低抵抗
になっているため、先の実施例と同様に耐圧向上が図ら
れる。

第６図は、他の実施例のｐ＋ｎ＋合ダイオードである。

この実施例でも先の実施例と対応する部分には先の実施
例と同一符号を付しである。第１図の実施例と異なる点
は、絶縁ｌ１１８を形成した後、この上にｐ＋型型数散
層２ｐ−型拡散圀の境界を覆うように例えば不純物をド
ープした多結晶シリコン膜等の低抵抗導電体膜１４を形
成し、更にこの上に低抵抗導電体膜１４が露出するよう
に絶縁膜１３を形成していることでおる。この後は第１
図の実施例と同様にＡｌ１膜による電極３．１２を形成
し、アモルファス３ｉ膜等の高抵抗体膜７を形成してい
る。

この実施例の場合も、図に示ず距離りを５〜７０μｍに
設定することにより、フィールド・プレートの接合端部
近傍を実質的に低抵抗とすることができ、先の実施例と
同様に耐圧向上が図られる。

特に低抵抗伝導体ｒ！１４を組合わせることにより接合
端部近傍の基板内電界分布、即ち空乏層の伸びの形状を
最適設計することができ、より高い耐圧を実現すること
ができる。

第７図は他の実施例のｐ＋１１接合ダイオードである。

この実施例でも先の実施例と対応する部分には先の実施
例と同一符号を付しである。この実施例では、絶縁口８
をｐ″″拡散層１１とｎ−基板１の接合部を覆うように
形成している。この実施例の場合も、図に示す距離りを
５〜６０μｍに設定することにより、高低圧膜の一部を
実質的に低抵抗とすることができ、先の実施例と同様に
耐圧向上が図れる。特に、絶縁膜８をｐ−拡散層１１上
から形成することにより、段差が緩和され、金属電極３
の段切れがなくなり、素子の信頼性が一層向上する。

第８図は、更に他の実施例のｐ−ｎ接合ダイオードの要
部構造を示す。第１図の実施例と異なる点は、ｐ十型居
に接する低不純物濃度としてｐ−型１１１０８設け、更
にこれに接してこれより低不純物濃度のｐ″″−型層１
１を設けていることである。

例えば、ｐ″′型層１０の部分は先の実施例と同様ボロ
ンイオン注入をドーズ１３ｘｌｏ１２／７で行ない、更
に、この外側にボロンイオン注入をドーズ量１．５ｘｌ
Ｏ１２／ｃｄで行なってｐ−一型層を形成する。

この実施例によれば、ｐ＋型層２の底部わん曲部での電
界集中をより一層緩和することができ、逆バイアスを印
加した時のｎ−型層１に伸びる空乏層の素子表面からの
厚みがｐ＋型層２から離れるにつれて滑らかに変化して
消失する。従って、先の実施例に比べて更に効果的に耐
圧向上を図ることができる。

本発明は、上記実施例に限られるものではない。

例えば上記実施例ではｐ中型層２とｐ−型層の境界部近
傍を実質的に低抵抗導電体膜とするため、金属電極を延
在させ、あるいは、低抵抗多結晶シリコン膜を介在させ
ているが、アモルファスシリコン膜あるいは多結晶ジノ
リン膜の高抵抗膜により全体を構成して、その境界部近
傍に選択的に不純物をドープして低抵抗とすることも可
能である。

更に、実施例ではｐ＋ｎ接合ダイオードを説明したが、
本発明は、実施例で説明したのと同様のダイオード構造
を含むＭＯＳトランジスタやサイリスタ等の各種高耐圧
プレーナ素子に適用することが可能である。

〔発明の効果〕

以上述べたように本発明によれば、素子内部および表面
部の両方の電界集中を緩和して耐圧向上を図り、しかも
高温、逆バイアス印加による耐圧劣化を少なくした高耐
圧プレーナ素子を得ることができる。

【図面の簡単な説明】

数値の限定と根拠となるデータを示す図、第４図の要部
構造を示す図、第９図は従来のｐ十ｎ接合ダイオードの
溶接構造を示す図である。 １・・・ｎ−型３ｉ層（第１導電型高抵抗半導体層）２
・・・ｐ中型層（第２導電型高不純物濃度層）３・・・
アノード電極、４・・・ｎ″″型層５・・・カソード電
１転 ５、１０．１１・・・ｐ−型層（第２導電型低不純物濃
度層） ７・・・半絶縁性多結晶シリコン膜（高抵抗半導体膜） ８、１３・・・Ｓ　ｉ　０２膜、９−ｎ＋型層、１２・
・・ＡＪ２電極、１４・・・低抵抗半導体膜代理人　弁
理士　則　近　憲　佑 同　　　　竹　花　喜久男 ｆｌす圧　［ｖ〕 Ｐ　　ｊｋ！ｒ１１．だｄ政　（Ｘ　ｔｏ”／Ｊ）第　
　２　　図 ０ＩＯＤ　　　乙 第ｚｊＦｔ’、！イｋｌ１ＭＭ　ｎ長３　Ｌ　（Ｈｍ＞
第　　４　　図 第　　５　　図 第６図 Ｓ ＠８図 古 第　　９　　図

Claims (5)

【特許請求の範囲】
1. （１）第１導電型の高抵抗基板に選択的に第２導電型の
   高濃度層が形成され、この高濃度層に接して、その周囲
   に第２導電型の低濃度層が形成されている半導体装置に
   おいて、前記第２導電型高濃度層から前記第２導電型低
   濃度層、更にその外側の高抵抗層上にまたがつて、絶縁
   膜により覆われ、この絶縁膜上に一端が前記第１導電型
   基板の電位に設定され、他端が前記第２導電型拡散層の
   電位に設定された高抵抗膜を配設し、前記高抵抗膜のう
   ち、前記第２導電型拡散層から近い外側周辺部分は低抵
   抗導電体膜になっていることを特徴とする高耐圧プレー
   ナ素子。
2. （２）前記第２導電型高濃度層に接する電極金属膜を前
   記低抵抗導電体膜として延在させ、この電極金属膜に重
   なるように高抵抗膜を構成することを特徴とする特許請
   求の範囲第１項記載の高耐圧プレーナ素子。
3. （３）前記低抵抗導電体膜を形成する範囲は、前記第２
   導電型高濃度層と前記第２導電型低濃度層のなす境界の
   基板表面に露出する部分から５μｍから６０μｍの範囲
   で形成することを特徴とする特許請求の範囲第１項記載
   の高耐圧プレート素子。
4. （４）前記第２導電型低濃度層を素子表面から見た時の
   単位面積あたりの不純物量が１〜５．５×１０＾１＾２
   ／ｃｍ＾２であることを特徴とする特許請求の範囲第１
   項記載の高耐圧プレーナ素子。
5. （５）前記第２導電型低濃度節を素子表面から見た時の
   単位面積あたりの不純物が４．０×１０＾１＾２／ｃｍ
   ＾２を越る部分がある半導体装置において前記第２導電
   型低濃度の４．０×１０＾１＾２／ｃｍ＾２の濃度を越
   える部分の長さを１２０μｍ以下とすることを特徴とす
   る特許請求の範囲第１項記載の高耐圧プレーナ素子。