JPWO2015104900A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2015104900A1
JPWO2015104900A1 JP2015545537A JP2015545537A JPWO2015104900A1 JP WO2015104900 A1 JPWO2015104900 A1 JP WO2015104900A1 JP 2015545537 A JP2015545537 A JP 2015545537A JP 2015545537 A JP2015545537 A JP 2015545537A JP WO2015104900 A1 JPWO2015104900 A1 JP WO2015104900A1
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
electrode
metal wiring
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015545537A
Other languages
English (en)
Other versions
JP5921784B2 (ja
Inventor
川上 剛史
剛史 川上
昭人 西井
昭人 西井
則 陳
則 陳
史仁 増岡
史仁 増岡
中村 勝光
勝光 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP5921784B2 publication Critical patent/JP5921784B2/ja
Publication of JPWO2015104900A1 publication Critical patent/JPWO2015104900A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/404Multiple field plate structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8611Planar PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602Diamond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本発明は、小面積、高耐圧性及び高信頼性を鼎立した半導体装置である。本発明は、半導体基板(11)表面で活性領域を囲む電界緩和層(13)と、電界緩和層を覆う絶縁膜(19)と、活性領域上の第1電極(15)と、電界緩和層形成位置の絶縁膜上に形成された複数の金属層(31〜35)と、複数の金属層を囲む第2電極(16)と、第1電極から第2電極に亘る絶縁膜上の半絶縁膜(23)とを備え、電界緩和層の不純物の空間電荷量が活性領域から離れるにつれて減少し、各金属層の幅W/各金属層間の外縁端間距離Dが第1電極から離れるにつれて小さくなる。

Description

本技術は、半導体装置に関し、より詳細には、高耐圧を有するパワーエレクトロニクス用半導体装置として好適な半導体装置に関する。
パワーエレクトロニクスに用いられる半導体装置(以下「パワー半導体デバイス」と記載する場合がある)、特に耐圧が100ボルト以上の半導体装置としては、ダイオード、金属−酸化膜−半導体電界効果型トランジスタ(Metal−Oxide−Semiconductor Field Effect Transistor:MOSFET)、絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor:IGBT)が挙げられる。これらの半導体装置には、耐圧を保持するための終端構造が設けられている。
例えば、半導体基板の厚み方向一方側の表面(以下「基板表面」と記載する場合がある)に対して垂直に電流を流す半導体装置(以下「縦型デバイス」と記載する場合がある)では、能動素子として機能する領域(以下「活性領域」と記載する場合がある)を取り囲んで終端構造が設けられている。
終端構造の機能は、活性領域と半導体装置の端部との間の基板表面に発生する高電圧を保持するものである。半導体装置の高耐圧性は、終端構造を設けることによって初めて実現される。
例えば、低濃度N型半導体基板と高濃度P型不純物層とによって構成されるPN接合ダイオード(以下「PINダイオード」と記載する場合がある)の場合、逆方向バイアス時において、空乏層はそのほとんどが低濃度N型半導体基板に広がっている。そして、この空乏層によって高電圧が保持される。しかし耐圧は、高濃度P型不純物層の端部、具体的には高濃度P型不純物層の外縁部における電界集中によって制限される。
そこで、高濃度P型不純物層の端部に隣接させて低濃度P型不純物層を形成すると、空乏層が低濃度N型半導体基板と低濃度P型不純物層との両方に広がる。このようにして、高濃度P型不純物層の端部の電界が緩和され、半導体装置の耐圧が高められる。
この低濃度P型不純物層は、リサーフ(Reduced Surface Field:RESURF)層又はJTE(Junction Termination Extension)層と呼称される。また、このような終端構造は、リサーフ構造と呼称される。
リサーフ構造では、リサーフ層にも空乏層が広がる。高耐圧性を得るためには、所望の電圧でリサーフ層が最表面までほぼ完全に空乏化することが望ましい。その条件は、リサーフ層の注入量(正確には、リサーフ層に含まれるアクセプタイオン(空間電荷)の面密度)で規定される。
リサーフ層全体の注入量が単一である場合、リサーフ層の最適な注入量は、半導体基板の不純物濃度に依存せず、半導体基板を構成する半導体材料で決まる。例えば、シリコン(Si)では、リサーフ層の最適な注入量は、約1×1012cm−2である。ポリタイプ4Hの炭化珪素(SiC)では、リサーフ層の最適な注入量は、約1×1013cm−2である。これらリサーフ層の最適な注入量の値は、注入された不純物の活性化率が100%である場合の値である。これらリサーフ層の最適な注入量の値は、リサーフ条件と呼ばれる。
リサーフ構造は、P型とN型との両方に空乏層を広げるという特徴により、一般的な終端構造であるフィールドリミッティングリング(Field Limiting Ring;略称:FLR)構造に対して、およそ半分の終端構造の幅で同等の耐圧を得ることができる。
ただし、リサーフ構造には次の問題がある。リサーフ構造では、高耐圧性を得るために、リサーフ層の外縁部にも電界が集中してしまう。その結果、耐圧がリサーフ層の外縁部でのアバランシェ降伏によって制限されたり、そのアバランシェ降伏の短絡電流による熱破壊及びフラッシオーバが生じたりする。
この問題は、例えば、リサーフ層の注入量を、半導体基板の外側(半導体装置の端部の方向)に向かうにしたがって漸減させることによって回避される(例えば、非特許文献1及び特許文献1参照)。このように、リサーフ層の注入量が漸減する終端構造にすることによって、電界集中点が無数の箇所に分散され、半導体内部の最大電界が大幅に低減される。このようなリサーフ層(低濃度P型不純物層)は傾斜ドーピング層、又は、VLD(Variation of Lateral Doping)層と呼ばれ、このような終端構造は、VLD構造と呼称される。
特に、3300V以上の耐圧を持つ半導体装置を、単一の注入量の単純なリサーフ構造で実現することは困難であり、VLD構造のように、低濃度P型不純物層の注入量、換言すれば、空間電荷量を半導体装置の外側に向かって漸減させた構造が必要になる。つまり、3300V以上の耐圧で終端構造の幅の小さい小面積な半導体装置を得るには、このような終端構造が必要である。
ところで、パワー半導体デバイスでは、耐圧の安定化を目的として、終端構造表面を覆うパッシベーション膜の1層に、半絶縁性ポリシリコン(Semi−Insulating POlycrystalline Silicon;略称:SIPOS)膜又は半絶縁性窒化シリコン(Semi−insulating Silicon Nitride;略称:SinSiN)膜といった半絶縁膜(高抵抗膜)がしばしば用いられる(例えば、特許文献2参照)。
半絶縁膜は、活性領域と半導体装置の端部との間の電圧を抵抗分圧し、酸化シリコン膜などの絶縁膜を介して基板表面と容量結合することで、連続的な電位を持つ抵抗性フィールドプレートとして機能する。通常、半絶縁膜の抵抗は、半絶縁膜に流れる電流が基板内部を流れるリーク電流よりも低くなるように設定され、シート抵抗換算で少なくとも100MΩ/□以上である。
半絶縁膜(正確に言えば、半絶縁膜/絶縁膜/基板表面の容量)は、半絶縁膜の抵抗Rと絶縁膜の静電容量Cとで決まる時定数RC程度の時間で充電される。半絶縁膜の充電が完了すると、抵抗性フィールドプレートの効果により基板表面のキャリア分布が変調されるだけでなく、半導体装置外部からの電界が遮蔽される。
例えば、パワー半導体モジュールを動作させるとき、パワー半導体モジュールの封止樹脂は、パワー半導体モジュールを構成する半導体装置(パワー半導体デバイス)又は電気回路からの電界に晒される。このとき、封止樹脂が晒される電界の履歴は、ベクトル量の時間平均で0にならない。その結果、封止樹脂に含まれる可動イオンが電界により移動し、封止樹脂内で可動イオンが偏って分布する。すると、可動イオンによる電界が発生し、半導体装置に影響を及ぼす。
半導体装置の活性領域では固定電位の表面電極により外部からの電界は遮蔽されるが、終端構造の大部分には固定電位の表面電極が存在しない。可動イオンからの電界により終端構造の耐圧が大幅に低下すれば、それは半導体装置の耐圧が大幅に低下することを意味する。上記のような状況を模擬する試験として長時間の高温逆バイアス試験があり、パワー半導体モジュール又は半導体装置の信頼性評価に用いられている。
つまり、半絶縁膜によって、終端構造に影響を及ぼす半導体装置外部からの電界を遮蔽すれば、半導体装置(パワー半導体デバイス)の信頼性を高めることができる。
特開昭61−84830号公報 特開平11−330456号公報
R.Stengl and U.Gosele,「VARIATION OF LATERAL DOPING − A NEW CONCEPT TO AVOID HIGH VOLTAGE BREAKDOWN OF PLANAR JUNCTIONS」,1985,IEDM85 p.154
以上に述べたように、半絶縁膜はパワー半導体デバイスの信頼性を高める上で重要な役割を果たす。
しかし、半絶縁膜を、低濃度P型不純物層の空間電荷量を半導体装置の外側に向かって漸減させた終端構造に適用する際の適切な形態は、確立されていない。
本技術は、上記のような問題を解決するためになされたものであり、低濃度P型不純物層の空間電荷量を半導体装置の外側に向かって漸減させた終端構造において、適切な形態の半絶縁膜を設け、小面積、高耐圧性及び高信頼性を鼎立した半導体装置を提供することを目的とする。
本技術の一態様に関する半導体装置は、第1導電型の半導体基板と、前記半導体基板表面において部分的に形成された活性領域と、前記半導体基板表面において、前記活性領域に接触し、かつ、前記活性領域を囲んで形成された第2導電型の不純物を含有する電界緩和層と、前記活性領域の一部及び前記電界緩和層を覆って形成された絶縁膜と、前記絶縁膜上の一部及び前記活性領域上に跨がって形成された第1電極と、前記電界緩和層が形成された位置の少なくとも一部に対応する前記絶縁膜上の位置において形成され、かつ、浮遊電位を有する複数の金属層とを備え、複数の前記金属層が、前記第1電極から離れる方向において互いに離間し、かつ、それぞれが前記第1電極を囲んで形成され、前記絶縁膜上及び前記半導体基板上に跨がって形成され、かつ、複数の前記金属層を囲んで配置された第2電極と、前記第1電極から前記第2電極に亘る前記絶縁膜上に形成された半絶縁膜とを備え、前記電界緩和層が、前記活性領域から離れる方向に延びて形成され、かつ、含有する第2導電型の不純物の空間電荷量が前記活性領域から離れるにつれて減少し、各前記金属層の前記第1電極から離れる方向の幅をW、各前記金属層の前記第2電極に近い側の端部である外縁端部と、前記第1電極に近づく方向において当該金属層と隣り合って配置された前記第1電極又は他の前記金属層の前記外縁端部との間の距離をDとした場合、各前記金属層に関するW/Dが、前記第1電極から離れるにつれて小さくなる。
本技術の上記態様によれば、半絶縁膜を複数の金属層によって短絡することにより、充電された後の半絶縁膜による半導体基板表面における電位分布が、電界緩和層による半導体基板表面における電位分布に近づく。その結果、半絶縁膜の充電前後で、半導体基板内部の複数の電界集中点のバランスが保たれ、小面積、高耐圧性及び高信頼性を鼎立した半導体装置を実現することができる。
本技術の目的、特徴、局面及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施形態に関する半導体装置の構成を示す平面図である。 図1の切断面線I−Iから見た終端構造を拡大して示す模式断面図である。 実施形態に関する半導体装置の半絶縁膜の径方向の電位分布を示す図である。 実施形態に関する半導体装置の終端構造を拡大して示す模式断面図である。 実施形態に関する半導体装置の半絶縁膜の径方向の電位分布を示す図である。 実施形態に関する半導体装置の終端構造を拡大して示す模式断面図である。 実施形態に関する半導体装置の終端構造を拡大して示す模式断面図である。 実施形態に関する半導体装置における初期状態の耐圧及び定常状態の耐圧に関するシミュレーション結果を示す図である。 実施形態に関する半導体装置における初期状態の電界及び定常状態の電界に関するシミュレーション結果を示す図である。 実施形態に関する半導体装置の終端構造を拡大して示す模式断面図である。 実施形態に関する半導体装置の終端構造を拡大して示す模式断面図である。 実施形態に関する半導体装置の終端構造を拡大して示す模式断面図である。 実施形態に関する半導体装置の終端構造を拡大して示す模式断面図である。 実施形態に関する半導体装置における初期状態の耐圧及び定常状態の耐圧に関するシミュレーション結果を示す図である。 実施形態に関する半導体装置における初期状態の電界及び定常状態の電界に関するシミュレーション結果を示す図である。 実施形態に関する半導体装置の終端構造を拡大して示す模式断面図である。 実施形態に関する半導体装置の終端構造を拡大して示す模式断面図である。 実施形態に関する半導体装置の終端構造を拡大して示す模式断面図である。 実施形態に関する半導体装置の終端構造を拡大して示す模式断面図である。 実施形態に関する半導体装置の終端構造を拡大して示す模式断面図である。
以下、添付の図面を参照しながら実施形態について説明する。
<第1実施形態>
<構成>
図1は、本実施形態に関する半導体装置1の構成を示す平面図である。半導体装置1は、活性領域の形状がシンプルな、縦型のPINダイオードである。図2は、図1の切断面線I−Iから見た終端構造を拡大して示す模式断面図である。
図1及び図2に示されるように、半導体装置1は、半導体基板11と、ベース層12(活性領域)と、電界緩和層13と、ストッパ層14と、アノード電極15と、ストッパ電極16と、カソード層17と、カソード電極18と、第1絶縁膜19と、アノードフィールドプレート20と、ストッパフィールドプレート21と、浮遊電位金属配線群22と、半絶縁膜23(高抵抗膜)と、第2絶縁膜24とを備える。
半導体基板11、ストッパ層14及びカソード層17は、N型の導電性を有する。ベース層12(活性領域)及び電界緩和層13は、P型の導電性を有する。本実施形態では、N型は第1導電型に相当し、P型は第2導電型に相当する。
半導体基板11は、N型の半導体基板である。半導体基板11は、比較的低い濃度でN型不純物を含有する。以下の説明では、N型不純物が比較的低い濃度であることを「N−」と記載する場合がある。図1は、半導体装置1を半導体基板11の厚み方向一方側から見た平面図に相当する。半導体基板11は、厚み方向一方側から見て、矩形状、具体的には正方形状である。
ベース層12は、半導体装置1の活性領域に相当する。ベース層12は、半導体基板11の厚み方向一方側の表面部(半導体基板11表面)内の部分的領域において、半導体基板11の最外縁から離隔して形成される。具体的には、ベース層12は、半導体基板11の厚み方向一方側の表面部の中央部に形成される。ベース層12は、半導体基板11の厚み方向一方側から見て、略正方形状、具体的には四隅部が90°の円弧形の曲線で構成される正方形状に形成される。ベース層12は、比較的高い濃度でP型不純物を含有するP型不純物層で構成される。
電界緩和層13は、半導体基板11の厚み方向一方側の表面部内に、ベース層12の最外縁から半導体基板11の最外縁に向けて形成される。本実施形態における電界緩和層13は、半導体基板11の厚み方向一方側から見て、ベース層12を囲繞するように環状に形成される。以下の説明では、電界緩和層13の径方向を、単に「径方向」といい、電界緩和層13の周方向を、単に「周方向」と記載する場合がある。
電界緩和層13は、径方向の内側から外側に向かうにしたがって注入量が漸減するP型不純物層である。言い換えれば、電界緩和層13は傾斜ドーピングされたP型不純物層であり、VLD層と呼称されるものである(以下、電界緩和層13をVLD層13と呼称することがある)。
VLD層13は外側に向かって漸減する注入量を有するが、熱処理はVLD層13の全体で一括して実施される。そのため、VLD層13のP型不純物濃度は外側に向かって漸減し、VLD層13のPN接合深さは外側に向かって漸減する。VLD層13で同じ注入量を持つ領域は半導体基板11の厚み方向一方側から見て、略正方形の環状、具体的には四隅部が90°円弧形の曲線で構成される正方形の環状に形成される。VLD層13の最内縁はベース層12の最外縁に接する。
VLD層13の注入量は、内縁部においてリサーフ条件の1.2倍以上2倍以下程度、外縁部においてリサーフ条件の0.15倍以上0.5倍以下程度であり、内縁部と外縁部との間においては径方向距離に対してシームレスかつ線形に漸減、あるいは、段階的かつ線形に漸減する。外縁部の注入量は耐圧が高いほど下げる必要がある。VLD層13の注入量をこのようにすることで、VLD層13の幅を半導体基板11の厚み(正確には、N−領域であるドリフト層の厚み)の2倍以下にすることができる。
ストッパ層14は、半導体基板11の厚み方向一方側の表面部内のうち、半導体基板11の外縁部に、電界緩和層13から離隔して形成される。ストッパ層14は、比較的高い濃度でN型不純物を含有するN型不純物層で構成される。
アノード電極15は、ベース層12の厚み方向一方側の表面部上に設けられる。アノード電極15は、ベース層12の厚み方向一方側の表面部の一部分に接して形成される。アノード電極15は、半導体基板11の厚み方向一方側から見て、ベース層12よりも少し大きい略正方形状、具体的には、四隅部が90°円弧形の曲線で構成される正方形状である。
ストッパ電極16は、ストッパ層14の厚み方向一方側の表面部上に設けられる。ストッパ電極16は、ストッパ層14の厚み方向一方側の表面部の一部分に接して形成される。ストッパ電極16の最内縁は、半導体基板11の厚み方向一方側から見て、電界緩和層13の最外縁とストッパ層14の最内縁との例えば中間に位置する。
カソード層17は、ベース層12が形成される側とは反対側の半導体基板11の表面部内、すなわち半導体基板11の厚み方向他方側の表面部(以下「基板裏面」と記載する場合がある)内に形成される。カソード層17は、基板裏面全体にわたって形成される。カソード層17は、比較的高い濃度でN型不純物を含有するN型不純物層で構成される。
カソード電極18は、カソード層17の厚み方向他方側の表面部上に設けられる。カソード電極18は、カソード層17の厚み方向他方側の表面部全体にわたって設けられる。
第1絶縁膜19は、半導体基板11の厚み方向一方側の表面部上に設けられる。具体的には、第1絶縁膜19は、ベース層12の表面部上の一部分と、電界緩和層13の最内縁からストッパ層14の最内縁までの表面部上と、ストッパ層14の表面部上の一部分に形成される。
アノードフィールドプレート20は、アノード電極15のうち、半導体基板11の厚み方向一方側から見て、ベース層12から径方向外側に突き出て、電界緩和層13の一部分に被った部分である。
ストッパフィールドプレート21は、ストッパ電極16のうち、半導体基板11の厚み方向一方側から見て、ストッパ層14から径方向内側に突き出た部分である。
浮遊電位金属配線群22は、第1絶縁膜19の厚み方向一方側の表面部上の、アノード電極15の最外縁とストッパ電極16の最内縁との間に配置された金属層群である。浮遊電位金属配線群22は、アノード電極15及びストッパ電極16と同一の金属で形成される。
浮遊電位金属配線群22は、複数の金属層である金属配線31、金属配線32、金属配線33、金属配線34及び金属配線35を備える。複数の金属配線31〜35は、それぞれ、半導体基板11の厚み方向一方側から見て環状に形成され、互いに間隔をあけて、径方向に並んで配置される。各金属配線31〜35は、半導体基板11の厚み方向一方側から見て、略正方形の環状、具体的には四隅部が90°円弧形の曲線で構成される正方形の環状に形成される。アノード電極15、金属配線31〜35及びストッパ電極16のうち、隣り合うもの同士の間隔は、アノード電極15からストッパ電極16に向かうにしたがって大きくなる。金属配線31〜35の径方向の幅は、アノード電極15側からストッパ電極16側に向かうにしたがって小さくなる。
半絶縁膜23は、アノード電極15の外縁部からストッパ電極16の最外縁までの、アノード電極15、浮遊電位金属配線群22、ストッパ電極16、及び、それらの間にある第1絶縁膜19の厚み方向一方側の表面部を覆うように設けられる。
第2絶縁膜24は、半絶縁膜23の厚み方向一方側の表面部を覆うように設けられる。
半導体基板11の厚み方向一方側から見て、ベース層12よりも外側の構造が、終端構造である。言い換えれば、終端構造は、電界緩和層13、ストッパ層14、第1絶縁膜19、ストッパフィールドプレート21を含むストッパ電極16、アノードフィールドプレート20、浮遊電位金属配線群22、半絶縁膜23、及び、第2絶縁膜24を備える構造である。
以上のような構成の半導体装置1において、基板裏面のカソード電極18と、ベース層12に接触するアノード電極15との間にバイアス電圧が印加される。これによって、半導体装置1はPN接合ダイオードとして機能する。逆方向バイアス時には、ストッパ層14及びストッパ電極16は、カソード電極18とほぼ同電位になる。そのため、逆方向バイアス時には、アノード電極15とストッパ電極16との間にバイアス電圧と同じ電圧が発生する。
<作用>
以下では、本実施形態の作用について説明する。
まず、終端構造の径方向の電位分布を考える。先述の通り、VLD層13の注入量は、内縁部においてリサーフ条件の1.2倍以上2倍以下程度、外縁部においてリサーフ条件の0.2倍以上0.5倍以下程度である。耐圧に近い逆方向バイアスが印加されたときに不純物層の最表面まで空乏化する目安の注入量がリサーフ条件であるから、VLD層13の外側寄りの部分は耐圧以下の逆方向バイアスで最表面まで空乏化する。一方で、VLD層13の内側寄りの部分は逆方向バイアスが耐圧に至るまで最表面まで空乏化しない。その結果、半絶縁膜23の作用を無視すると、耐圧近傍の逆方向バイアス時における、ベース層12の最外縁からストッパ層14の最内縁までの半導体基板11の表面の電位は、アノード電位からカソード電位まで単調に増加するものの、下に凸の変化で推移する。
換言すれば、ベース層12の最外縁からストッパ層14の最内縁までの半導体基板11の表面の電位は、アノード電位からカソード電位まで変化し、径方向距離に関する1階微分が正であり、径方向距離に関する2階微分が正であり、アノード電位からカソード電位まで線形に結んだ時の電位よりも低い値を取る。
次に、半絶縁膜23の径方向の電位分布を考える。逆方向バイアス時には、アノード電極15とストッパ電極16との間に電圧が生じ、半絶縁膜23に微小な電流が流れ、電圧降下(抵抗分圧)が生じる。ただし、ベース層12の最外縁からストッパ層14の最内縁までに対応する区間において、半絶縁膜23はアノードフィールドプレート20、ストッパフィールドプレート21及び浮遊電位金属配線群22によって短絡される。そのため、アノードフィールドプレート20、ストッパフィールドプレート21及び浮遊電位金属配線群22のない部分だけで電圧降下が生じる。
図3は、半絶縁膜23の径方向の電位分布を示す図である。図3において、縦軸は電位を示し、横軸は径方向の距離を示す。グラフ27(実線)は、グラフ25(実線)をスムージングしたものである。
図3におけるグラフ25(実線)に示されるように、充電が完了した状態の半絶縁膜23の電位は、径方向に部分平均化(スムージング)した状態で、アノード電位からカソード電位まで単調に増加し、かつ、下に凸の分布となる。ここで、浮遊電位金属配線群22が存在しなければ、図3におけるグラフ26(破線)に示されるように、充電が完了した状態の半絶縁膜23の電位は線形的な分布となる。
換言すれば、グラフ25で示される充電が完了した状態の半絶縁膜23の電位は、アノード電位からカソード電位まで単調に増加し、グラフ25をスムージングした状態(すなわち、グラフ27)では、径方向距離に関する2階微分が正であり、グラフ26に示されるアノード電位からカソード電位まで線形に結んだ時の電位よりも低い値を取る。
ここで、従来技術の従来知られていない課題を示す。
半導体基板11の内部のキャリアの応答時間は、半絶縁膜23の充電に必要な時間に比べて遥かに短い。そのため、逆方向バイアスを印加して間もない時点(初期状態)では、半導体基板11の表面の電位は半絶縁膜23の影響を受けない。しかし、半絶縁膜23の充電に伴って、半導体基板11は半絶縁膜23に影響され始める。そして、半絶縁膜23の充電が完了した時点(定常状態)では、半導体基板11の表面の電位は半絶縁膜23の電位に強制的に引き寄せられる。
本実施形態で浮遊電位金属配線群22が存在しない場合、換言すれば、従来技術の半絶縁膜23を設けた場合、半絶縁膜23の充電によって半絶縁膜23が径方向に対して線形な電位分布を持つ(グラフ26を参照)。すると、電界緩和層13を含む半導体基板11の表面の電位分布が(電界緩和層13の不純物注入量を上記のようにしたことにより)初期状態で下に凸であっても、定常状態では強制的に線形に近づけられる。その結果、電界緩和層13によって半導体基板11の内部で適切に分散されていた電界集中点のバランスが崩れ、耐圧の低下となって現れることがある。
これが、従来技術の従来知られていない課題である。
しかし、本実施形態によれば、当該課題は解決される。つまり、半導体装置1のように、浮遊電位金属配線群22を形成することによって、定常状態における半絶縁膜23による電位分布を、初期状態における半導体基板11の表面の電位分布に近づけておくことができる。そのため、半絶縁膜23の充電によって半導体基板11の表面の電位が半絶縁膜23の電位に強制的に引き寄せられる場合でも、半絶縁膜23の充電前後における半導体基板11の表面の電位の変化は小さくなり、半導体基板11の内部の電界集中点のバランスが崩れずに保たれる。よって、半導体装置1の経時的な耐圧低下を抑制、場合によっては、解消することができる。
本実施形態で示された半導体装置1では、定常状態における半絶縁膜23のスムージングされた電位分布が、初期状態における半導体基板11の表面の電位分布と同じく径方向の距離に対して下に凸になっており、上記の効果を得ることができる。
ただし、上記の効果を得るためには、浮遊電位金属配線群22が電界緩和層13の表面に接してはいけない。換言すれば、浮遊電位金属配線群22と電界緩和層13の表面とをコンタクトホールなどによって直接接続してはいけない。なぜなら、各金属配線31〜35をコンタクトホールによって電界緩和層13の表面に接続すると、各金属配線31〜35の電位は、常時、コンタクトホールによって接続された電界緩和層13の表面の電位と等しくなる。その結果、各金属配線31〜35の電位は、それぞれが接続された電界緩和層13の表面の初期状態の電位で固定される。
すると、半絶縁膜23の充電による耐圧の変動はほぼ解消されるが、浮遊電位金属配線群22で短絡された半絶縁膜23による抵抗性フィールドプレートの機能もほぼ失われる。具体的に言えば、半絶縁膜23は、電界緩和層13の表面の初期状態の電位で固定された各金属配線31〜35の電位を、各金属配線31〜35の間で線形に繋げるだけの機能しか供さなくなる。つまり、浮遊電位金属配線群22で短絡された半絶縁膜23が、全体としての抵抗性フィールドプレートの機能を持たなくなる。
浮遊電位金属配線群22で短絡された半絶縁膜23が、全体としての抵抗性フィールドプレートの機能を持たなければ、浮遊電位金属配線群22で短絡された半絶縁膜23は半導体装置外部からの電界を遮蔽できない。なぜなら、半導体装置外部からの電界を遮蔽するには、定常状態において、浮遊電位金属配線群22で短絡された半絶縁膜23の電位が、電界緩和層13を含む半導体基板11とは独立に、決まる必要があるからである。
上記の理由から、浮遊電位金属配線群22と電界緩和層13の表面とをコンタクトホールなどによって直接接続した形態では、高い信頼性を得ることが困難になる。換言すれば、浮遊電位金属配線群22と電界緩和層13の表面とをコンタクトホールによって直接接続した形態では、小面積、高耐圧性は実現できても、高信頼性の実現が困難になる。
<変形例>
図4は、本実施形態の変形例に関する半導体装置2の終端構造を拡大して示す模式断面図である。
この変形例においても、第1実施形態と同様に、半導体装置2をPINダイオードに適用した場合の構成について説明する。半導体装置2は、第1実施形態の半導体装置1と構成が類似しているので、同一の構成については同一の参照符号を付して、共通する説明を省略する。
浮遊電位金属配線群40は、複数の金属層である金属配線41、金属配線42、金属配線43、金属配線44及び金属配線45を備える。複数の金属配線41〜45は、それぞれ、半導体基板11の厚み方向一方側から見て環状に形成され、互いに間隔をあけて径方向に並んで配置される。各金属配線41〜45は、半導体基板11の厚み方向一方側から見て、略正方形の環状、具体的には四隅部が90°円弧形の曲線で構成される正方形の環状に形成される。アノード電極15、金属配線41〜45及びストッパ電極16のうち、隣り合うもの同士の間隔は、アノード電極15からストッパ電極16に向かうにしたがって大きくなる。金属配線31〜35の径方向の幅はアノード電極15からの距離に関わらず同一である。このような構成でも、図5のように、定常状態における半絶縁膜23の電位は、スムージングした状態で、下に凸の分布となる。
半導体装置1(若しくは半導体装置2)では、浮遊電位金属配線群22(若しくは浮遊電位金属配線群40)が含む金属配線31〜35(若しくは金属配線41〜45)の数は5個であるが、これは模式的に簡略化した構成である。実際は、耐圧又は第1絶縁膜の材料、第1絶縁膜の厚み及び半導体基板の材料に応じて、適切な金属配線の幅、間隔及び個数が存在する。
例えば、半導体装置2において、より高い耐圧に対応させる場合を考える。耐圧が高くするほど電界緩和層13の幅を広くする必要がある。電界緩和層13の幅を広くするとき、対応して設けられた金属配線41〜45の幅と間隔とを広げるよりも、まずは金属配線の数を増やすことを検討すべきである。なぜなら、金属配線41〜45の幅を広くしすぎると、金属配線41〜45の端部の下にある第1絶縁膜19及び半導体基板11に強い電界が発生するからである。この電界が強すぎると、放電又は耐圧低下が発生することがある。したがって、金属配線41〜45の端部の下に過度に強い電界が発生しない程度に金属配線41〜45の幅は短くするべきである。
ただし、第1絶縁膜19を比較的厚くすれば、金属配線41〜45の幅は比較的広めにすることができる。例えば、第1絶縁膜19の厚みが1〜2μmであれば、金属配線41〜45の幅は25〜50μm程度まで許容される。
また、半導体装置1(若しくは半導体装置2)では、浮遊電位金属配線群22(若しくは浮遊電位金属配線群40)を電界緩和層13の外縁部の上部まで設けているが、図6に示された半導体装置1a及び図7に示された半導体装置2aのように、電界緩和層13の外縁の上部から中腹の上部まで、例えば、金属配線34及び金属配線35(若しくは金属配線44及び金属配線45)を省略した浮遊電位金属配線群22a(若しくは浮遊電位金属配線群40a)であっても、依然として、定常状態における半絶縁膜23の電位は下に凸の分布であり、本発明の効果は得られる。初期状態における半導体基板11の表面の電位分布によっては、このような形態の方が良好な効果を与えることもある。つまり、浮遊電位金属配線群22の最外縁には適切な位置が存在する。
一方で、例えば、半導体装置1において、最外の金属配線35の最適な幅が、半導体装置1の製造工程で形成できる金属配線の幅の下限を下回る場合は、最外の金属配線35は省略せざるを得ない。つまり、浮遊電位金属配線群22の適切な形態は製造工程のルール(金属配線の幅又は間隔)によって制限されることがある。
とはいえ、アノードフィールドプレート20の最外縁からストッパフィールドプレート21の最内縁の間で半絶縁膜23を短絡する浮遊電位金属配線群22(若しくは浮遊電位金属配線群40)の形成される面積の割合、換言すれば、“金属配線の幅”と“その金属配線の外縁端から、1つ内側にある金属配線の外縁端までの距離(外縁端間距離)”の比が、径方向の外側に向かって小さくなってさえすれば、定常状態における半絶縁膜23のスムージングされた電位分布は下に凸となる。
すなわち、外縁端間距離が一定である場合に、金属配線の幅が、活性領域としてのベース層12から離れるにつれて小さくなる構成であってもよいし、金属配線の幅が一定である場合に、外縁端間距離が、活性領域としてのベース層12から離れるにつれて大きくなる構成であってもよい。また、電界緩和層13の中腹の上部までは、外縁端間距離を一定にして、金属配線の幅を製造工程のルールで決まる最小の幅まで小さくしていき、それよりも外側では、金属配線の幅をその最小の幅で一定にして、外縁端間距離を大きくしていってもよい。
例えば、半導体装置1では、
[金属配線31の幅]/[アノードフィールドプレート20と金属配線31の外縁端間距離]
>[金属配線32の幅]/[金属配線31と金属配線32の外縁端間距離]
>[金属配線33の幅]/[金属配線32と金属配線33の外縁端間距離]
>[金属配線34の幅]/[金属配線33と金属配線34の外縁端間距離]
>[金属配線35の幅]/[金属配線34と金属配線35の外縁端間距離]
となっており、
半導体装置2では、
[金属配線41の幅]/[アノードフィールドプレート20と金属配線41の外縁端間距離]
>[金属配線42の幅]/[金属配線41と金属配線42の外縁端間距離]
>[金属配線43の幅]/[金属配線42と金属配線43の外縁端間距離]
>[金属配線44の幅]/[金属配線43と金属配線44の外縁端間距離]
>[金属配線45の幅]/[金属配線44と金属配線45の外縁端間距離]
となっている。
また、半導体装置1では、
[金属配線35の幅]/[金属配線34と金属配線35の外縁端間距離]
>[金属配線35の幅]/[金属配線35の外縁端からストッパフィールドプレート21の最内縁までの距離]
となっており、
半導体装置2では、
[金属配線45の幅]/[金属配線44と金属配線45の外縁端間距離]
>[金属配線45の幅]/[金属配線45の外縁端からストッパフィールドプレート21の最内縁までの距離]
となっている。これらは換言すると、
[金属配線34と金属配線35との間隔]>[金属配線35とストッパフィールドプレート21との間隔]
[金属配線44と金属配線45との間隔]>[金属配線45とストッパフィールドプレート21との間隔]
ということになる。
上記のように、最外の金属配線35(若しくは金属配線45)の内側と外側に位置する間隔は、内側の間隔が外側の間隔よりも小さい方が好ましい。しかし、場合によっては、この最外の金属配線35(若しくは金属配線45)の内側と外側の間隔に関する大小関係は逆転しても構わない。なぜなら、本発明においては、電界緩和層13の内側寄りの部分の上部で、定常状態における半絶縁膜23のスムージングされた電位分布が下に凸となることが最も重要であり、そこから最も離れたストッパフィールドプレート21の近傍の影響は比較的受けにくいからである。
また、図16に示された半導体装置1bのように、電界緩和層13の外縁の上部から中腹の上部までの金属配線、例えば、金属配線34bの幅及び金属配線35bの幅が金属配線33の幅と等しい浮遊電位金属配線群22bであっても、依然として、定常状態における半絶縁膜23の電位は下に凸の分布であり、本発明の効果は得られる。
若しくは、図17に示された半導体装置2bのように、電界緩和層13の外縁の上部から中腹の上部までの金属配線、例えば、[金属配線43と金属配線44bの外縁端間距離]及び[金属配線44bと金属配線45bの外縁端間距離]が[金属配線42と金属配線43の外縁端間距離]と等しい浮遊電位金属配線群40bであっても、依然として、定常状態における半絶縁膜23の電位は下に凸の分布であり、本発明の効果は得られる。
例えば、半導体装置1bでは、
[金属配線31の幅]/[アノードフィールドプレート20と金属配線31の外縁端間距離]
>[金属配線32の幅]/[金属配線31と金属配線32の外縁端間距離]
>[金属配線33の幅]/[金属配線32と金属配線33の外縁端間距離]
=[金属配線34bの幅]/[金属配線33と金属配線34bの外縁端間距離]
=[金属配線35bの幅]/[金属配線34bと金属配線35bの外縁端間距離]
となっており、
半導体装置2bでは、
[金属配線41の幅]/[アノードフィールドプレート20と金属配線41の外縁端間距離]
>[金属配線42の幅]/[金属配線41と金属配線42の外縁端間距離]
>[金属配線43の幅]/[金属配線42と金属配線43の外縁端間距離]
=[金属配線44bの幅]/[金属配線43と金属配線44bの外縁端間距離]
=[金属配線45bの幅]/[金属配線44bと金属配線45bの外縁端間距離]
となっている。
半導体装置1b及び半導体装置2bでは、半導体装置1a及び半導体装置2aよりも、電界緩和層13の外縁の上部から中腹の上部までの半絶縁膜23の電位のばらつきが軽減される。なぜなら、金属配線34b及び金属配線35b(若しくは金属配線44b及び金属配線45b)が配置される箇所では、半絶縁膜23の周方向の電位は等しくなるからである。その結果、半導体装置1b及び半導体装置2bでは、半導体装置1a及び半導体装置2aよりも、耐圧が安定する。
<効果>
次に、本実施形態の半導体装置1及び半導体装置1aを、6500Vクラスの耐圧を有するSiの縦型PINダイオードに適用した場合の効果について、図8及び図9に示されるシミュレーション結果を用いて説明する。
図8は、本実施形態の半導体装置1及び半導体装置1aにおける耐圧に関するシミュレーション結果を示すグラフである。図8において、縦軸は、温度298Kにおける耐圧(V)を示し、横軸は、VLD層13の内縁部の注入量(cm−2)を示す。
図9は、本実施形態の半導体装置1及び半導体装置1aにおける電界に関するシミュレーション結果を示すグラフである。図9において、縦軸は、逆方向バイアス6500Vにおける半導体基板内部最大電界(V/cm)を示し、横軸は、VLD層13の内縁部の注入量(cm−2)を示す。
図8及び図9ともに、VLD層13の外縁部の注入量は最内側の1/8である。半導体装置1の金属配線の数は40個、最内の金属配線31の幅は25μm、最外の金属配線35の幅は5μmで、各金属配線31〜35の幅は内側から外側に向かって線形に段階的に小さくなる。アノードフィールドプレート20の幅は30μmである。半導体装置1aは、半導体装置1の金属配線のうち、内側から数えて15個目以降を省略したものである。
図8及び図9では、半導体装置1からアノードフィールドプレート20と浮遊電位金属配線群22を省いたものの初期状態、半導体装置1からアノードフィールドプレート20と浮遊電位金属配線群22を省いたものの定常状態、半導体装置1から浮遊電位金属配線群22を省いたものの定常状態、半導体装置1aの定常状態、及び、半導体装置1の定常状態のシミュレーション結果を示している。半導体装置1からアノードフィールドプレート20と浮遊電位金属配線群22とを省いたもの以外の初期状態は、半導体装置1からアノードフィールドプレート20と浮遊電位金属配線群22とを省いたものの初期状態と概ね同じである。
図8では、半導体装置1からアノードフィールドプレート20と浮遊電位金属配線群22とを省いたものの初期状態を、参照符号「51a」で示される細破線で示し、半導体装置1からアノードフィールドプレート20と浮遊電位金属配線群22とを省いたものの定常状態を、参照符号「52a」で示される破線で示し、半導体装置1から浮遊電位金属配線群22を省いたものの定常状態を、参照符号「53a」で示される二点鎖線で示し、半導体装置1aの定常状態を、参照符号「54a」で示される一点鎖線で示し、半導体装置1の定常状態を、参照符号「55a」で示される実線で示す。
図9では、半導体装置1からアノードフィールドプレート20と浮遊電位金属配線群22とを省いたものの初期状態を、参照符号「51b」で示される細破線で示し、半導体装置1からアノードフィールドプレート20と浮遊電位金属配線群22とを省いたものの定常状態を、参照符号「52b」で示される破線で示し、半導体装置1から浮遊電位金属配線群22を省いたものの定常状態を、参照符号「53b」で示される二点鎖線で示し、半導体装置1aの定常状態を、参照符号「54b」で示される一点鎖線で示し、半導体装置1の定常状態を、参照符号「55b」で示される実線で示す。
図8において、初期状態で高耐圧が得られる注入量1.2〜1.6×1012cm−2における、半導体装置1からアノードフィールドプレート20と浮遊電位金属配線群22とを省いたものの定常状態の耐圧、及び、半導体装置1から浮遊電位金属配線群22を省いたものの定常状態の耐圧が、初期状態よりも低下している。換言すれば、逆方向バイアスした瞬間に保持できていた電圧が、連続的な逆方向バイアスにより半絶縁膜23が充電されることで、保持できなくなってしまう。
定常状態に至るまでの時間の目安、すなわち、時定数は、第1絶縁膜19の誘電率と厚さ、半絶縁膜23の抵抗率と厚さ、及び、アノード電極15の最外縁からストッパ電極16の最内縁までの距離に依存する。
一方で、図8において、半導体装置1aの定常状態、及び、半導体装置1の定常状態では、初期状態よりも耐圧が上昇している。つまり、半絶縁膜23の充電による経時的な耐圧の低下が解消されている。初期状態よりも耐圧が上昇しているのは、浮遊電位金属配線群22で短絡された半絶縁膜23の充電によって、半導体基板11の内部の電界がより適切な分布に推移した結果である。
ところで、温度298Kにおける半絶縁膜23の充電の時定数が10秒である場合、耐圧測定に要する逆方向バイアスの印加時間が1秒であれば、初期状態に近い耐圧が得られる。しかし、アバランシェ降伏させた状態で逆方向バイアスを保持すると、耐圧が変動するクリープ現象が観測され、最終的に定常状態の耐圧に至る。
また、半絶縁膜23は一般的にPoole−Frenkel伝導を示すため、半絶縁膜23の抵抗率は温度上昇に伴って指数関数的に減少する。半絶縁膜23の活性化エネルギーが0.5eVであれば、温度398Kの半絶縁膜23の抵抗率は温度298Kの1/100になり、温度398Kにおける時定数は0.1秒になる。そのため、温度398Kで耐圧測定をすると、定常状態の耐圧が得られることになる。
このように、実際の耐圧測定において得られる耐圧は、半絶縁膜23の充電の時定数と逆方向バイアスが印加される時間の大小関係に大きく依存する。
kHzオーダの周波数で動作するパワー半導体デバイスにおいて、初期状態の耐圧、すなわち、スイッチング時の瞬時の耐圧が高いこと必須である。したがって、定常状態の耐圧が高いからと言って、半導体装置1及び半導体装置1aを注入量1.2〜1.6×1012cm−2から外れた範囲で使用できるわけではない。
図9において、注入量1.2〜1.6×1012cm−2における、半導体装置1aの定常状態の半導体内部最大電界、及び、半導体装置1の定常状態の半導体内部最大電界は、初期状態と大きく変わらない。
一方で、図9において、半導体装置1からアノードフィールドプレート20と浮遊電位金属配線群22とを省いたものの定常状態の半導体内部最大電界、及び、半導体装置1から浮遊電位金属配線群22を省いたものの定常状態の半導体内部最大電界は、初期状態よりもかなり大きい。これは、半導体基板11の内部で適切に分散されていた電界集中点のバランスが崩れ、電界集中が1点に偏った結果である。
本実施形態によれば、半導体装置が、第1導電型(N型)の半導体基板11と、半導体基板11表面において部分的に形成された活性領域としてのベース層12と、電界緩和層13と、第1絶縁膜19と、アノード電極15と、複数の金属層としての金属配線31〜35と、ストッパ電極16と、半絶縁膜23とを備える。
電界緩和層13は、半導体基板11表面において、ベース層12に接触し、かつ、ベース層12を囲んで形成された第2導電型(P型)の不純物を含有する。第1絶縁膜19は、ベース層12の一部及び電界緩和層13を覆って形成されている。アノード電極15は、第1絶縁膜19上の一部及びベース層12上に跨がって形成されている。金属配線31〜35は、電界緩和層13が形成された位置の少なくとも一部に対応する第1絶縁膜19上の位置において形成され、かつ、浮遊電位を有する。
金属配線31〜35は、アノード電極15から離れる方向において互いに離間し、かつ、それぞれがアノード電極15を囲んで形成されている。ストッパ電極16は、第1絶縁膜19上及び半導体基板11上に跨がって形成され、かつ、金属配線31〜35を囲んで配置されている。半絶縁膜23は、アノード電極15からストッパ電極16に亘る第1絶縁膜19上に形成されている。
電界緩和層13は、ベース層12から離れる方向に延びて形成され、かつ、含有する第2導電型の不純物の濃度がベース層12から離れるにつれて減少している。
各金属配線のアノード電極15から離れる方向の幅をW、各金属配線のストッパ電極16に近い側の端部である外縁端部と、アノード電極15に近づく方向において当該金属配線と隣り合って配置されたアノード電極15又は他の金属配線の外縁端部との間の距離をDとした場合、各金属配線に関するW/Dが、アノード電極15から離れるにつれて小さくなっている。
換言すれば、金属配線31の幅WをW1、金属配線32の幅WをW2、金属配線33の幅WをW3、金属配線34の幅WをW4、金属配線35の幅WをW5とし、アノードフィールドプレート20を含むアノード電極15と金属配線31との間隔DをD1、金属配線31と金属配線32との間隔DをD2、金属配線32と金属配線33との間隔DをD3、金属配線33と金属配線34との間隔DをD4、金属配線34と金属配線35との間隔DをD5とすると、
W1/D1>W2/D2>W3/D3>W4/D4>W5/D5
の関係を満たす。
このような構成によれば、半絶縁膜23を金属配線31〜35によって短絡することにより、充電された後の半絶縁膜23による半導体基板11表面における電位分布が、電界緩和層13による半導体基板11表面における電位分布に近づく。その結果、半絶縁膜23の充電前後で、半導体基板11内部の電界集中点のバランスが保たれ、小面積、高耐圧性及び高信頼性を鼎立した半導体装置を実現することができる。
なお、アノードフィールドプレート20を含むアノード電極15を「第1電極」、ストッパフィールドプレート21を含むストッパ電極16を「第2電極」と呼ぶことがある。
なお、電界緩和層(VLD層)13の注入量は、内縁部と外縁部との間において径方向距離に対してシームレスかつ線形に漸減、あるいは、段階的かつ線形に漸減することが望ましいが、必ずしも線形でなくてもよい。言い換えれば、電界緩和層(VLD層)13の注入量は、内側から外側に向かって、上に凸に漸減しても、下に凸に漸減しても、本発明の効果は得られる。
なお、電界緩和層13は、後述の電界緩和層59、電界緩和層66及び電界緩和層69と入れ替えることもできる。
また、金属配線31〜35は、金属配線41〜45と入れ替えることもできる。
<第2実施形態>
<構成>
図10は、本実施形態における半導体装置3の終端構造を拡大して示す模式断面図である。
本実施形態においても、第1実施形態と同様に、半導体装置3をPINダイオードに適用した場合の構成について説明する。半導体装置3は、第1実施形態の半導体装置1と構成が類似しているので、同一の構成については同一の参照符号を付して、共通する説明を省略する。
電界緩和層59は、本実施形態では、複数の層構造としてのP型不純物層60、P型不純物層61、P型不純物層62、P型不純物層63、P型不純物層64及びP型不純物層65を備える。複数のP型不純物層60〜65は、同じ注入量を有し、ベース層12から離れる方向において互いに間隔をあけて形成されている。また、複数のP型不純物層60〜65は、半導体基板11の厚み方向一方側から見てベース層12を囲繞するように形成される。P型不純物層60〜65のうち電界緩和層59の径方向において最も内側に形成されるP型不純物層60は、ベース層12に接して形成される。
径方向において隣り合うP型不純物層同士の間隔は、径方向の内側から外側に向かうにしたがって線形に大きくなっている。最内のP型不純物層60を除くP型不純物層61〜65の幅は、径方向の内側から外側に向かうにしたがって線形に小さくなっている。隣り合うP型不純物層60〜65同士の外縁端間距離は一定である。最内のP型不純物層60の幅は、ベース層12の濃度及び深さに基づいて別個に決定される。
電界緩和層59は、径方向に離散的なアクセプタイオンの分布を持つ。また、電界緩和層59は、アクセプタイオンの空間電荷量の径方向における部分平均が、半導体装置の外側に向かって線形に段階的に漸減されている。電界緩和層59は、LNFLR(Linearly−Narrowed Field Limiting Ring)と呼称されるものである(以下、電界緩和層59をLNFLR59と呼称することがある)。
<作用>
LNFLR59の注入量はリサーフ条件の2.5倍程度が最適である。ただし、注入量がリサーフ条件のおよそ1.5倍以上3.5倍以下の範囲であれば、十分に高い耐圧を得ることができる。
アノードフィールドプレート20と、浮遊電位金属配線群22を構成する複数の金属配線31〜35とは、それぞれ、P型不純物層60〜65の上部に対応して設けられる。アノードフィールドプレート20の幅及び金属配線31〜35の幅は、それぞれ、P型不純物層60〜65の幅とおおよそ等しい。
半導体装置3においても、逆方向バイアス時におけるベース層12の最外縁からストッパ層14の最内縁までの半導体基板11の表面の電位は、アノード電位からカソード電位まで、部分平均化(スムージング)した状態で、下に凸の変化で推移する。特に、LNFLR59においては、P型不純物層60〜65の間隙領域が比較的低い逆方向バイアス電圧で最表面まで空乏化し、P型不純物層60〜65の間隙領域に横方向電界、すなわち、電位の勾配が発生する。一方で、P型不純物層60〜65の注入量が高いために、P型不純物層60〜65の最表面は一部しか空乏化しない。その結果、初期状態における半導体基板11の表面のスムージングされた電位は、下に凸の二次関数的な分布となる。
浮遊電位金属配線群22で短絡された半絶縁膜23の定常状態におけるスムージングされた電位はそもそも下に凸の二次関数的な分布であるが、半導体装置3では、アノードフィールドプレート20の位置及び幅と金属配線31〜35の位置及び幅とを、それぞれP型不純物層60〜65と合わせているため、定常状態における半導体基板11の表面の電位分布が、初期状態における半導体基板11の表面の電位分布にかなり近くなる。
その結果、半導体基板11の内部の電界が、充電後の半絶縁膜23によって乱されにくくなる。すなわち、半絶縁膜23の充電による耐圧の変動が生じにくい。
また、第1実施形態と同様に、図11に示された半導体装置3aのように、製造工程の制約によって、浮遊電位金属配線群22のうち外側寄りのP型不純物層64及びP型不純物層65の上部に配置する金属配線34及び金属配線35が省略されても構わない。すなわち、LNFLR59のうちの少なくとも一部が形成された位置、つまり、P型不純物層61、P型不純物層62及びP型不純物層63が形成された位置に対応する第1絶縁膜19上の位置に、浮遊電位金属配線群22aが形成されていてもよい。
なぜなら、本実施形態では、LNFLR59の内側寄りの部分において、初期状態における半導体基板11の表面の電位分布が、定常状態における半絶縁膜23の電位分布に近くなっていることが最も重要であり、LNFLR59の外側寄りの部分の影響は比較的受けにくいからである。
また、第1実施形態と同様に、図18に示された半導体装置3cのように、浮遊電位金属配線群22bのうち外側寄りのP型不純物層64及びP型不純物層65の上部に配置する金属配線34b及び金属配線35bの幅が、P型不純物層63の上部に配置する金属配線33の幅と等しくても構わない。
また、図19に示された半導体装置3dのように、金属配線33と幅が等しい金属配線34cがP型不純物層64の全体の上部を覆い、金属配線33と幅が等しい金属配線35cがP型不純物層65の全体の上部を覆っても構わない。
また、図20に示された半導体装置3eのように、P型不純物層64の上部に配置する金属配線を省略し、P型不純物層65の上部に金属配線33と幅が等しい金属配線35cを配置しても構わない。
上記では、簡単のために、P型不純物層60〜65が互いに間隔を開けて形成されるものとしたが、図12に示された半導体装置3bのように、比較的強い熱拡散によって広がる拡散層によって、P型不純物層60〜65のうち、内側のいくつかが繋がった電界緩和層66(LNFLR66)を形成しても良い。すなわち、ベース層12に接するP型不純物層60と、そのP型不純物層60と隣り合って配置されたP型不純物層61とが繋がって形成されていてもよい。このような形態でも、アクセプタイオンの空間電荷量の径方向における部分平均は、半導体装置の外側に向かって線形に段階的に漸減される。また、拡散層に相当する部分は、より低濃度のP型不純物領域であるので、比較的低い逆方向バイアス電圧で容易に空乏化する。したがって、半導体基板11の表面に沿って径方向に広がった拡散層に相当する部分は、比較的低い逆方向バイアス電圧で最表面まで空乏化する。つまり、比較的強い熱拡散によって拡散層を広げた形態でも、初期状態における半導体基板11の表面の電位は、スムージングされた状態で、下に凸の二次関数的な分布となる。
さらに、比較的強い熱拡散によって拡散層を広げれば、半導体基板11の内部の電界集中が抑制され、より高い耐圧を得ることができる。
半導体基板11の材料がシリコンであり、かつ、P型不純物層60〜65のアクセプタイオン種がボロンである場合、ボロンは比較的容易に熱拡散される。そのため、P型不純物層60〜65のうち内側のいくつかが繋がった電界緩和層66(LNFLR66)が形成される。
ただし、電界緩和層66(LNFLR66)を形成する場合、上記の「P型不純物層60〜65の幅」は「P型不純物層60〜65を形成するために不純物イオンが注入される領域(P型不純物層60〜65の注入窓)の幅」と言い換えることになる。つまり、金属配線31〜35の幅は、P型不純物層60〜65の幅よりも小さくなる。
なお、電界緩和層59及び66は、隣り合うP型不純物層同士の間隔が内側から外側に向かって線形に大きくなり、P型不純物層61〜65の幅が内側から外側に向かって線形に小さくなり、隣り合うP型不純物層60〜65同士の外縁端間距離が一定であることが望ましいが、電界緩和層59及び66の部分平均の注入量が、内側から外側に向かって漸減していれば、必ずしもこのルールに従わなくてもよい。言い換えれば、電界緩和層59及び66の部分平均の注入量は、内側から外側に向かって、上に凸に漸減しても、下に凸に漸減しても、本発明の効果は得られる。
<変形例>
図13は、本実施形態の変形例における半導体装置4の終端構造を拡大して示す模式断面図である。
電界緩和層69は、複数の層構造としてのP型不純物層70、P型不純物層71、P型不純物層72、P型不純物層73、P型不純物層74及びP型不純物層75を備える。複数のP型不純物層70〜75は、互いに間隔を開けて形成される。また、複数のP型不純物層70〜75は、半導体基板11の厚み方向一方側から見て、ベース層12を囲繞するように形成されている。P型不純物層70〜75のうち、電界緩和層69の径方向において最も内側に形成されるP型不純物層70は、ベース層12に接して形成される。
径方向において隣り合うP型不純物層70〜75同士の間隔は、径方向の内側から外側に向かうにしたがって大きくなっている。P型不純物層70〜75の幅は一定である。
この構成により、電界緩和層69に含まれる空間電荷量(正確に言えば、空間電荷量の部分平均)は、半導体装置の外側に向かって段階的に漸減される。電界緩和層69の注入量はリサーフ条件の2.5倍程度が最適である。ただし、注入量がリサーフ条件のおよそ1.5倍以上3.5倍以下の範囲であれば、比較的高い耐圧を得ることができる。
アノードフィールドプレート20、及び、浮遊電位金属配線群40を構成する複数の金属配線41〜45は、それぞれP型不純物層70〜75の上部に対応して設けられる。アノードフィールドプレート20の幅及び金属配線41〜45の幅は、それぞれP型不純物層70〜75の幅とおおよそ等しい。
半導体装置4の効果は半導体装置3と同様である。また、半導体装置4では、浮遊電位金属配線群40の幅が一定であるため、製造工程の制約を受けにくい。しかし、半導体装置4の電界緩和層69では、半導体装置3のLNFLR59よりも半導体基板内部電界を低減しにくいため、半導体装置4の方が初期状態の耐圧が少し低い。
半導体装置4において、熱拡散によって拡散層を広げた形態については、第2実施形態の半導体装置3bと同様である。
なお、第2実施形態において、P型不純物層61〜65(若しくはP型不純物層71〜75)と金属配線31〜35(若しくは金属配線41〜45)との配置位置を揃えたが、P型不純物層と金属配線とで、数、位置、さらには幅、間隔を独立に設定しても、第1実施形態に準ずる効果は得られる。ただし、P型不純物層と金属配線との位置関係によっては、半導体基板11の内部の電界が局所的に高まり初期状態の耐圧が低下する場合がある。この点は第1実施形態と異なる。
<効果>
次に、本実施形態の半導体装置3bを、6500Vクラスの耐圧を有するSiの縦型PINダイオードに適用した場合の効果について、図14及び図15に示されるシミュレーション結果を用いて説明する。
図14は、本実施形態の半導体装置3bにおける耐圧に関するシミュレーション結果を示すグラフである。図14において、縦軸は、温度298Kにおける耐圧(V)を示し、横軸は、LNFLR66の注入量(cm−2)を示す。
図15は、本実施形態の半導体装置3bにおける電界に関するシミュレーション結果を示すグラフである。図15において、縦軸は、逆方向バイアス6500Vにおける半導体基板内部最大電界(V/cm)を示し、横軸は、LNFLR66の注入量(cm−2)を示す。
図14及び図15ともに、P型不純物層60〜65の数は41個、最内のP型不純物層60の注入窓の幅は30μm、最内から2個目のP型不純物層61の注入窓の幅は25μm、最外のP型不純物層65の注入窓の幅は5μmであり、最内のP型不純物層60を除く各P型不純物層61〜65の注入窓の幅は内側から外側に向かって線形に小さくなる。半導体装置3のアノードフィールドプレート20及び40個の金属配線31〜35は、下部のP型不純物層60〜65の注入窓の位置の上部に設けられる。
図14及び図15では、半導体装置3bからアノードフィールドプレート20と浮遊電位金属配線群22とを省いたものの初期状態、半導体装置3bからアノードフィールドプレート20と浮遊電位金属配線群22とを省いたものの定常状態、半導体装置3bから浮遊電位金属配線群22を省いたものの定常状態、半導体装置3bから内側から数えて15個目以降の金属配線34及び金属配線35を省略したものの定常状態、及び、半導体装置3bの定常状態のシミュレーション結果を示している。半導体装置3bからアノードフィールドプレート20と浮遊電位金属配線群22とを省いたもの以外の初期状態は、半導体装置3bからアノードフィールドプレート20と浮遊電位金属配線群22とを省いたものの初期状態と概ね同じである。
図14では、半導体装置3bからアノードフィールドプレート20と浮遊電位金属配線群22とを省いたものの初期状態を、参照符号「81a」で示される点線で示し、半導体装置3bからアノードフィールドプレート20と浮遊電位金属配線群22とを省いたものの定常状態を、参照符号「82a」で示される破線で示し、半導体装置3bから浮遊電位金属配線群22を省いたものの定常状態を、参照符号「83a」で示される二点鎖線で示し、半導体装置3bから内側から数えて15個目以降の金属配線34及び金属配線35を省略したものの定常状態を、参照符号「84a」で示される一点鎖線で示し、半導体装置3bの定常状態を、参照符号「85a」で示される実線で示す。
図15では、半導体装置3bからアノードフィールドプレート20と浮遊電位金属配線群22とを省いたものの初期状態を、参照符号「81b」で示される点線で示し、半導体装置3bからアノードフィールドプレート20と浮遊電位金属配線群22とを省いたものの定常状態を、参照符号「82b」で示される破線で示し、半導体装置3bから浮遊電位金属配線群22を省いたものの定常状態を、参照符号「83b」で示される二点鎖線で示し、半導体装置3bから内側から数えて15個目以降の金属配線34及び金属配線35を省略したものの定常状態を、参照符号「84b」で示される一点鎖線で示し、半導体装置3bの定常状態を、参照符号「85b」で示される実線で示す。
図14において、初期状態で特に高耐圧が得られる注入量1.9〜3.8×1012cm−2における、半導体装置3bからアノードフィールドプレート20と浮遊電位金属配線群22とを省いたものの定常状態の耐圧、及び、半導体装置3bから浮遊電位金属配線群22を省いたものの定常状態の耐圧は、初期状態よりも大幅に低下している。
一方で、図14において、半導体装置3bから内側から数えて15個目以降の金属配線34及び金属配線35を省略したものの定常状態、及び、半導体装置3bの定常状態では、初期状態に近い耐圧が得られている。特に、注入量2.5×1012cm−2では、半絶縁膜23の充電の前後での耐圧の変化が小さい。
これが、半絶縁膜23の定常状態における電位分布と初期状態における半導体基板11の表面の電位が近くなるように、浮遊電位金属配線群22を配置した効果である。半絶縁膜23の充電による、半導体基板11の表面の電位の変化を抑えることで、半導体基板11の内部の電界のバランスを保持している。
図15において、注入量2.5×1012cm−2における、半導体装置3bから浮遊電位金属配線群22を省いたものの定常状態の半導体基板内部最大電界と、半導体装置3bの定常状態の半導体基板内部最大電界とは、大きく違わない。それにもかかわらず、耐圧に大きな差が生じている理由は、半導体装置3bから浮遊電位金属配線群22を省いたものの定常状態では、ベース層12の最外縁の1点に際立った電界集中が生じるのに対し、半導体装置3bの定常状態では、電界集中点が適切に分散された状態が保持されるためである。ベース層12、すなわち、活性領域の最外縁に際立った電界集中が生じた場合、終端構造により電界集中点が適切に分散された場合に比べて、アバランシェ降伏が発生しやすい傾向がある。
また、注入量3.8×1012cm−2では、半導体装置3bから内側から数えて15個目以降の金属配線34及び金属配線35を省略したものの定常状態の半導体基板内部最大電界が、顕著に高くなっている。ここでは、強い電界集中はストッパフィールドプレート21の最内縁の下部で生じている。ストッパフィールドプレートの最内縁の下部に際立った電界集中が生じた場合、高い耐圧が得られることがあるが、リーク電流の著しい増大や酸化膜のチャージアップによる特性変動を招いてしまう。したがって、注入量を必要以上に増やすことは、好ましくない。
また、図14及び図15における、半導体装置3bから内側から数えて15個目以降の金属配線34及び金属配線35を省略したものと、半導体装置3bとの比較から、LNFLR66の中腹から外側寄りの上部の金属配線を省略すると、定常状態の耐圧は少し増加するが、定常状態の半導体基板内部最大電界も少なからず増加していることが分かる。
一般的に、十分な高耐圧が得られるのであれば、半導体基板内部最大電界が低い方が終端構造として好ましい。しかし、実際には、設計面、製造面、コスト面など、様々な制約で理想的な終端構造を実現できないことがしばしばである。その場合は、実現しうる範囲内で、十分な高耐圧が得られ、できるだけ半導体基板内部最大電界が低い形態を選択すべきである。
例えば、第1実施形態の半導体装置1と第2実施形態の半導体装置3bとを比較すると、半導体基板内部最大電界で見れば、VLD層を含む半導体装置1の方が有利であるが、初期状態の耐圧、設計の容易さ、製造の容易さで見れば、LNFLRを含む半導体装置3bの方が有利である。このように、何を重視するかにより、最適な形態は異なってくる。
<第3実施形態>
第1実施形態及び第2実施形態では、本発明を縦型デバイスに適用した形態について述べたが、本発明は基板表面に対して平行に電流を流す半導体装置、すなわち、横型デバイスにも適用できる。横型デバイスにおいても、3300V以上の耐圧を実現するには、VLD層のような電界緩和層が必要である。
第1実施形態及び第2実施形態では、半絶縁膜が浮遊電位金属配線及び金属配線間の第1絶縁膜を覆う形態について述べたが、浮遊電位金属配線上の半絶縁膜は除去しても良い。また、半絶縁膜を第1絶縁膜の上面と金属配線の底面との間に配置、言い換えれば、半絶縁膜を第1絶縁膜の上部に形成してから半絶縁膜の上部に金属配線を形成しても良い。これらの形態でも、浮遊電位金属配線により半絶縁膜は短絡され、同様の効果が得られる。
第1実施形態及び第2実施形態では、半導体基板及び各不純物層の導電型を、P型あるいはN型に特定した半導体装置について説明したが、これらの導電型がすべて逆であっても、同様の効果が得られる。
また、以上で示した注入量及びアクセプタイオンの空間電荷量は、活性化率が100%であり、かつ、イオン注入後の製造工程で消失しないことを前提にした値である。したがって、活性化率が低い場合や、熱酸化によってアクセプタイオンが吸い出される場合、又はエッチングによって表面が削られる場合などでは、最終的に半導体基板に存在する活性化したアクセプタイオン数に基づいて、注入量を調節すべきである。
また、半導体基板と絶縁膜との界面には、固定電荷、例えば界面電荷が存在する。この固定電荷が注入量に対して無視できない場合も注入量を調節すべきである。
また、第1実施形態及び第2実施形態では、ベース層が電界緩和層よりも深いものとして図示したが、ベース層は電界緩和層と同じ深さでも良いし、電界緩和層よりも浅くてもよい。また、ベース層は電界緩和層の最内側部と同一の深さ方向濃度プロファイルを持っても良い。
また、第1実施形態及び第2実施形態では、本発明を適用するデバイスをPINダイオードとしたが、本発明は、ショットキーバリアダイオード、JBS(Junction Barrier Schottky)ダイオード、MPS(Merged PIN Schottky)ダイオードなどのダイオード、MOSFET、IGBT、BJT(Bipolar Junction Transistor)などのトランジスタ、又はサイリスタといった、種々のデバイスの終端構造として適用しても、同様の効果が得られる。
また、第1実施形態及び第2実施形態では、本発明を適用するデバイスをPINダイオードとし、活性領域の外縁部に配置される電極をベース層と同電位のアノード電極としたが、その他の電極であっても良い。例えば、デバイスをIGBTとしたときに、活性領域の外縁部に配置される電極をゲート電極にしても、同様の効果が得られる。IGBTのオフ時にゲート―エミッタ間電圧が0であるとき、これは自明である。また、IGBTのオフ時にゲートをエミッタに対して負バイアスにする場合でも、ゲート―エミッタ間電圧は高々−15Vで、コレクタ―エミッタ間電圧に比べて無視できるレベルであり、実質的に問題にならない。
また、第1実施形態及び第2実施形態では、耐圧クラスを定格電圧で6500Vとしたが、本発明は、どのような耐圧クラスに対しても適用できる。
また、半導体基板11の材料は、シリコンに限定されず、比較的広いバンドギャップを有するワイドバンドギャップ半導体であってもよい。ワイドバンドギャップ半導体としては、例えば、炭化珪素(SiC)、窒化ガリウム(GaN)、酸化ガリウム(Ga)系材料、又はダイヤモンドを使用しても良い。
ワイドバンドギャップ半導体によって構成されるスイッチング素子及びダイオード素子は、高耐圧性を有し、許容電流密度も高いので、シリコンに比べて小型化が可能である。これら小型化されたスイッチングデバイス及び整流デバイスを用いることによって、これらのパワー半導体デバイスを組み込んだパワー半導体モジュールの小型化が可能となる。また、耐熱性も高いので、ヒートシンクの放熱フィンの小型化、及び水冷ではなく空冷による冷却も可能となり、パワー半導体モジュールの一層の小型化が可能となる。
また、注入に用いる不純物は、ホウ素(B)、窒素(N)、アルミニウム(Al)、リン(P)、ヒ素(As)、インジウム(In)など、半導体材料の原子と置換して活性化するものであれば、どのようなものであっても良い。ただし、熱拡散を用いて電界緩和層を形成する場合は、拡散長が比較的大きく、かつ、拡散の制御性の高いものが望ましい。
また、金属配線の材料は、アルミニウム、銅又は合金などの金属はもちろんのこと、不純物を多量に含んだポリシリコン又はインジウム酸化物に代表される酸化物半導体、その他の導電性セラミクス、又は、導電性ポリマーといった有機物など、半絶縁膜に比べて十分に高い導電性を持つものであればどのようなものであっても良い。
また、半絶縁膜の材料としては、半絶縁性ポリシリコン(SIPOS)又は半絶縁性窒化シリコン(SinSiN)のほか、キャリアの数を減らしたセラミクス又は有機ポリマーなど、半絶縁性を得られるものであればどのようなものでも良い。
また、絶縁膜の材料としては、SiO(酸化シリコン)、Si(窒化シリコン)、TEOS(正珪酸四エチル)、低誘電率材料であるSiOF(フッ素添加酸化シリコン)、又は、SiOC(炭素添加酸化シリコン)などのセラミックでも良いし、ポリイミドなどの樹脂又は有機ポリマーなど、絶縁性を得られるものであればどのようなものでも良い。
上記実施形態では、各構成要素の材質、材料又は実施の条件などについても記載しているが、これらは例示であって記載したものに限られるものではない。
なお、本発明は、その発明の範囲内において、各実施形態の自由な組合せ、又は各実施形態の任意の構成要素の変形、若しくは各実施形態において任意の構成要素の省略ができる。
1,1a,1b,2,2a,2b,3,3a,3b,3c,3d,3e,4 半導体装置、11 半導体基板、12 ベース層、13,59,66,69 電界緩和層、14 ストッパ層、15 アノード電極、16 ストッパ電極、17 カソード層、18 カソード電極、19 第1絶縁膜、20 アノードフィールドプレート、21 ストッパフィールドプレート、22,22a,22b,22c,22d,40,40a,40b 浮遊電位金属配線群、23 半絶縁膜、24 第2絶縁膜、31〜35,34b,34c,35b,35c,41〜45,44b,45b 金属配線、60〜65,70〜75 P型不純物層。
本技術の一態様に関する半導体装置は、第1導電型の半導体基板と、前記半導体基板表面において部分的に形成された活性領域と、前記半導体基板表面において、前記活性領域に接触し、かつ、前記活性領域を囲んで形成された第2導電型の不純物を含有する電界緩和層と、前記活性領域の一部及び前記電界緩和層を覆って形成された絶縁膜と、前記絶縁膜上の一部及び前記活性領域上に跨がって形成された第1電極と、前記電界緩和層が形成された位置の少なくとも一部に対応する前記絶縁膜上の位置において形成され、かつ、浮遊電位を有する複数の金属層とを備え、複数の前記金属層が、前記第1電極から離れる方向において互いに離間し、かつ、それぞれが前記第1電極を囲んで形成され、前記絶縁膜上及び前記半導体基板上に跨がって形成され、かつ、複数の前記金属層を囲んで配置された第2電極と、前記第1電極から前記第2電極に亘る前記絶縁膜上に形成された半絶縁膜とを備え、前記電界緩和層が、前記活性領域から離れる方向に延びて形成され、かつ、含有する第2導電型の不純物の空間電荷量が前記活性領域から離れるにつれて減少し、各前記金属層の前記第1電極から離れる方向の幅をW、各前記金属層の前記第2電極に近い側の端部である外縁端部と、前記第1電極に近づく方向において当該金属層と隣り合って配置された前記第1電極又は他の前記金属層の前記外縁端部との間の距離をDとした場合、各前記金属層に関するW/Dが、前記第1電極から離れるにつれて小さくなり、各前記金属層に関するWが、前記第1電極から離れるにつれて小さくなる。
本技術の一態様に関する半導体装置は、第1導電型の半導体基板と、前記半導体基板表面において部分的に形成された活性領域と、前記半導体基板表面において、前記活性領域に接触し、かつ、前記活性領域を囲んで形成された第2導電型の不純物を含有する電界緩和層と、前記活性領域の一部及び前記電界緩和層を覆って形成された絶縁膜と、前記絶縁膜上の一部及び前記活性領域上に跨がって形成された第1電極と、前記電界緩和層が形成された位置の少なくとも一部に対応する前記絶縁膜上の位置において形成され、かつ、浮遊電位を有する複数の金属層とを備え、複数の前記金属層が、前記第1電極から離れる方向において互いに離間し、かつ、それぞれが前記第1電極を囲んで形成され、前記絶縁膜上及び前記半導体基板上に跨がって形成され、かつ、複数の前記金属層を囲んで配置された第2電極と、前記第1電極から前記第2電極に亘る前記絶縁膜上に形成された半絶縁膜とを備え、前記電界緩和層が、前記活性領域から離れる方向に延びて形成され、かつ、含有する第2導電型の不純物の空間電荷量が前記活性領域から離れるにつれて減少し、前記電界緩和層が、前記活性領域から離れる方向において互いに離間して形成された複数の層構造からなり、各前記金属層が、各前記層構造が形成された位置の一部に対応する前記絶縁膜上の位置においてのみ形成されており、各前記金属層の前記第1電極から離れる方向の幅をW、各前記金属層の前記第2電極に近い側の端部である外縁端部と、前記第1電極に近づく方向において当該金属層と隣り合って配置された前記第1電極又は他の前記金属層の前記外縁端部との間の距離をDとした場合、各前記金属層に関するW/Dが、前記第1電極から離れるにつれて小さくなり、各前記金属層に関するWが、前記第1電極から離れるにつれて小さくなる。

Claims (12)

  1. 第1導電型の半導体基板(11)と、
    前記半導体基板(11)表面において部分的に形成された活性領域(12)と、
    前記半導体基板(11)表面において、前記活性領域(12)に接触し、かつ、前記活性領域(12)を囲んで形成された第2導電型の不純物を含有する電界緩和層(13)と、
    前記活性領域(12)の一部及び前記電界緩和層(13)を覆って形成された絶縁膜(19)と、
    前記絶縁膜(19)上の一部及び前記活性領域(12)上に跨がって形成された第1電極(15)と、
    前記電界緩和層(13)が形成された位置の少なくとも一部に対応する前記絶縁膜(19)上の位置において形成され、かつ、浮遊電位を有する複数の金属層(31〜35)とを備え、
    複数の前記金属層(31〜35)が、前記第1電極(15)から離れる方向において互いに離間し、かつ、それぞれが前記第1電極(15)を囲んで形成され、
    前記絶縁膜(19)上及び前記半導体基板(11)上に跨がって形成され、かつ、複数の前記金属層(31〜35)を囲んで配置された第2電極(16)と、
    前記第1電極(15)から前記第2電極(16)に亘る前記絶縁膜(19)上に形成された半絶縁膜(23)とを備え、
    前記電界緩和層(13)が、前記活性領域(12)から離れる方向に延びて形成され、かつ、含有する第2導電型の不純物の空間電荷量が前記活性領域(12)から離れるにつれて減少し、
    各前記金属層(31〜35)の前記第1電極(15)から離れる方向の幅をW、
    各前記金属層(31〜35)の前記第2電極(16)に近い側の端部である外縁端部と、前記第1電極(15)に近づく方向において当該金属層(31〜35)と隣り合って配置された前記第1電極(15)又は他の前記金属層(31〜35)の前記外縁端部との間の距離をDとした場合、
    各前記金属層(31〜35)に関するW/Dが、前記第1電極(15)から離れるにつれて小さくなる、
    半導体装置。
  2. 各前記金属層(31〜35)に関するWが、前記第1電極(15)から離れるにつれて小さくなる、
    請求項1に記載の半導体装置。
  3. 各前記金属層(31〜35)に関するDが、前記第1電極(15)からの距離に関わらず一定である、
    請求項1又は請求項2に記載の半導体装置。
  4. 各前記金属層(31〜35)に関するDが、前記第1電極(15)から離れるにつれて大きくなる、
    請求項1又は請求項2に記載の半導体装置。
  5. 各前記金属層(41〜45)に関するWが、前記第1電極(15)からの距離に関わらず一定である、
    請求項1に記載の半導体装置。
  6. 前記電界緩和層(59、66、69)が、前記活性領域(12)から離れる方向において互いに離間して形成された複数の層構造(60〜65)からなる、
    請求項1、請求項2及び請求項5のうちのいずれか1項に記載の半導体装置。
  7. 各前記金属層(31〜35)が、各前記層構造(61〜65)が形成された位置の少なくとも一部に対応する前記絶縁膜(19)上の位置において形成されている、
    請求項6に記載の半導体装置。
  8. 複数の前記層構造(60〜65)のうち、最も前記活性領域(12)に近い前記層構造(60)が前記活性領域(12)と接触して形成され、
    当該層構造(60)と、前記活性領域(12)から離れる方向において当該層構造(60)と隣り合って配置された他の前記層構造(61)とが、繋がって形成されている、
    請求項6に記載の半導体装置。
  9. 前記半導体基板(11)が、ワイドバンドギャップ半導体からなる、
    請求項1、請求項2及び請求項5のうちのいずれか1項に記載の半導体装置。
  10. 前記電界緩和層(13)の前記空間電荷量が、前記半導体基板(11)の材料で決まるリサーフ条件の2倍以下である、
    請求項1、請求項2及び請求項5のうちのいずれか1項に記載の半導体装置。
  11. 複数の前記層構造(60〜65)の前記空間電荷量が、前記半導体基板(11)の材料で決まるリサーフ条件の1.5倍以上3.5倍以下である、
    請求項6に記載の半導体装置。
  12. 各前記金属層(31〜33、34b、35b)に関する前記W/Dのうち、前記第2電極(16)に近い側の一部の各前記金属層(34b、35b)に関する前記W/Dが一定である、
    請求項1、請求項2及び請求項5のうちのいずれか1項に記載の半導体装置。
JP2015545537A 2014-01-10 2014-11-17 半導体装置 Active JP5921784B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014003299 2014-01-10
JP2014003299 2014-01-10
PCT/JP2014/080352 WO2015104900A1 (ja) 2014-01-10 2014-11-17 半導体装置

Publications (2)

Publication Number Publication Date
JP5921784B2 JP5921784B2 (ja) 2016-05-24
JPWO2015104900A1 true JPWO2015104900A1 (ja) 2017-03-23

Family

ID=53523741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015545537A Active JP5921784B2 (ja) 2014-01-10 2014-11-17 半導体装置

Country Status (2)

Country Link
JP (1) JP5921784B2 (ja)
WO (1) WO2015104900A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101830174B1 (ko) * 2015-10-20 2018-02-20 한국전기연구원 전계제한링이 형성된 전력반도체용 소자 및 그 제조방법
JP6627445B2 (ja) * 2015-11-16 2020-01-08 富士電機株式会社 半導体装置
EP3279935B1 (en) * 2016-08-02 2019-01-02 ABB Schweiz AG Power semiconductor module
CN106098758B (zh) * 2016-08-17 2018-10-26 电子科技大学 一种功率器件的结终端结构
JP2019054170A (ja) 2017-09-15 2019-04-04 株式会社東芝 半導体装置
JP7190256B2 (ja) * 2018-02-09 2022-12-15 ローム株式会社 半導体装置
US10497587B1 (en) * 2018-06-13 2019-12-03 Infineon Technologies Ag Ion manipulation methods and related apparatuses and systems for semiconductor encapsulation materials
CN111211157A (zh) 2018-11-21 2020-05-29 深圳比亚迪微电子有限公司 快恢复二极管及其制备方法
JP7208875B2 (ja) * 2019-09-05 2023-01-19 株式会社東芝 半導体装置
CN112993009B (zh) * 2019-12-17 2023-04-18 株洲中车时代半导体有限公司 一种功率器件结终端结构、制造方法及功率器件
JP7378308B2 (ja) * 2020-02-06 2023-11-13 三菱電機株式会社 半導体装置
CN111584623A (zh) * 2020-06-02 2020-08-25 吉林华微电子股份有限公司 一种双极结型晶体管器件及其制造方法、电子产品
JP7492415B2 (ja) 2020-09-18 2024-05-29 株式会社東芝 半導体装置
JP7450516B2 (ja) 2020-10-22 2024-03-15 三菱電機株式会社 電力用半導体装置
JP7541898B2 (ja) * 2020-11-04 2024-08-29 ルネサスエレクトロニクス株式会社 半導体装置
US20220140132A1 (en) * 2020-11-04 2022-05-05 Cree, Inc. Passivation structures for semiconductor devices
WO2023007650A1 (ja) * 2021-07-29 2023-02-02 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JP2024068760A (ja) 2022-11-09 2024-05-21 三菱電機株式会社 半導体装置
CN115732563A (zh) * 2022-11-29 2023-03-03 西安电子科技大学 一种热电优化的鳍式氧化镓mosfet结构及制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2850694B2 (ja) * 1993-03-10 1999-01-27 株式会社日立製作所 高耐圧プレーナ型半導体装置
EP1116273B1 (en) * 1999-06-03 2006-07-26 Koninklijke Philips Electronics N.V. Semiconductor device comprising a high-voltage circuit element
JP2006351753A (ja) * 2005-06-15 2006-12-28 Mitsubishi Electric Corp 電界効果型トランジスタ
JP4935192B2 (ja) * 2006-05-31 2012-05-23 三菱電機株式会社 半導体装置
JP2010157582A (ja) * 2008-12-26 2010-07-15 Rohm Co Ltd 半導体装置
JP5517688B2 (ja) * 2010-03-24 2014-06-11 三菱電機株式会社 半導体装置
JP5783893B2 (ja) * 2011-12-16 2015-09-24 三菱電機株式会社 半導体装置
DE112012006039B4 (de) * 2012-03-16 2021-07-01 Mitsubishi Electric Corp. Verfahren zum herstellen eines halbleiterbauteils

Also Published As

Publication number Publication date
JP5921784B2 (ja) 2016-05-24
WO2015104900A1 (ja) 2015-07-16

Similar Documents

Publication Publication Date Title
JP5921784B2 (ja) 半導体装置
US9082815B2 (en) Semiconductor device having carrier extraction in electric field alleviating layer
US9281392B2 (en) Charge compensation structure and manufacturing therefor
US20190109227A1 (en) Semiconductor device
US20140203393A1 (en) Semiconductor device
WO2018074425A1 (ja) 半導体装置
US9136362B2 (en) Semiconductor device having lateral element
US9048215B2 (en) Semiconductor device having a high breakdown voltage
JPWO2016047438A1 (ja) 半導体装置
JP2011142123A (ja) 半導体装置
US10096703B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN112201690B (zh) Mosfet晶体管
USRE48259E1 (en) Semiconductor device
JP2018049908A (ja) 半導体装置及びその製造方法
US10103222B2 (en) Semiconductor device
JP5865860B2 (ja) 半導体装置
US11600724B2 (en) Edge termination structures for semiconductor devices
JP7146488B2 (ja) 半導体装置およびその製造方法
US20160276441A1 (en) Semiconductor device
JP2013069871A (ja) 半導体装置
CN109509790B (zh) 半导体装置
JP2016162783A (ja) 半導体装置
JP2015142073A (ja) 半導体装置
WO2018061177A1 (ja) 半導体装置
JP5884772B2 (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160412

R150 Certificate of patent or registration of utility model

Ref document number: 5921784

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250